JPH0629222A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH0629222A JPH0629222A JP4182680A JP18268092A JPH0629222A JP H0629222 A JPH0629222 A JP H0629222A JP 4182680 A JP4182680 A JP 4182680A JP 18268092 A JP18268092 A JP 18268092A JP H0629222 A JPH0629222 A JP H0629222A
- Authority
- JP
- Japan
- Prior art keywords
- film
- plasma
- sin film
- plasma sin
- stress
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 28
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims abstract description 17
- 230000001681 protective effect Effects 0.000 claims abstract description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 239000007789 gas Substances 0.000 abstract description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 14
- 229910052710 silicon Inorganic materials 0.000 abstract description 14
- 239000010703 silicon Substances 0.000 abstract description 14
- 238000000034 method Methods 0.000 abstract description 11
- 230000015572 biosynthetic process Effects 0.000 abstract description 5
- 239000003990 capacitor Substances 0.000 abstract description 5
- 239000002994 raw material Substances 0.000 abstract description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract 1
- 239000010408 film Substances 0.000 description 66
- 238000010586 diagram Methods 0.000 description 10
- 239000010410 layer Substances 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 229910052734 helium Inorganic materials 0.000 description 4
- 238000010849 ion bombardment Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000012159 carrier gas Substances 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- RGGPNXQUMRMPRA-UHFFFAOYSA-N triethylgallium Chemical compound CC[Ga](CC)CC RGGPNXQUMRMPRA-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052743 krypton Inorganic materials 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
Landscapes
- Hall/Mr Elements (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は、半導体装置の製造方
法に係り、詳しくは、同一基板内に半導体素子とＧａＡ
ｓ素子とが形成された半導体装置の製造方法に関するも
のである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more specifically, to a semiconductor element and a GaA on the same substrate.
The present invention relates to a method for manufacturing a semiconductor device having an s-element.
【０００２】[0002]
【従来の技術】特開平３−９１２７３号公報には、シリ
コンバイポーラＩＣとＧａＡｓホール素子を１チップに
集積化した半導体装置が示されている。この構造では、
ＧａＡｓホール素子部の電気的絶縁をとるために中間絶
縁層（層間絶縁膜）としてプラズマＳｉＮ膜を用いてお
り、そのプラズマＳｉＮ膜の成膜後にＧａＡｓホール素
子とシリコントランジスタとをアルミ配線にて結線して
いる。2. Description of the Related Art Japanese Unexamined Patent Publication No. 3-91273 discloses a semiconductor device in which a silicon bipolar IC and a GaAs Hall element are integrated on one chip. In this structure,
A plasma SiN film is used as an intermediate insulating layer (interlayer insulating film) to electrically insulate the GaAs Hall element part. After the plasma SiN film is formed, the GaAs Hall element and the silicon transistor are connected by aluminum wiring. is doing.
【０００３】[0003]
【発明が解決しようとする課題】ところが、前記公報に
おいてはプラズマＳｉＮ膜の構造及び膜形成法について
は言及されていないが、プラズマＳｉＮ膜の成膜後のア
ルミシンターの際に、ＧａＡｓホール素子の金電極端に
クラックが発生する虞があることが判明した。これは、
デポジションされたプラズマＳｉＮ膜は高い引張応力を
有するためである。However, although the structure and the film forming method of the plasma SiN film are not mentioned in the above publication, the GaAs Hall element of the GaAs Hall element is not formed at the time of aluminum sintering after the formation of the plasma SiN film. It was found that a crack might occur at the gold electrode end. this is,
This is because the deposited plasma SiN film has a high tensile stress.
【０００４】そこで、この発明の目的は、プラズマＳｉ
Ｎ膜の膜応力を制御して同応力に起因する不具合を回避
できる半導体装置の製造方法を提供することにある。Therefore, an object of the present invention is plasma Si.
It is an object of the present invention to provide a method for manufacturing a semiconductor device in which the film stress of the N film can be controlled to avoid defects caused by the stress.
【０００５】[0005]
【課題を解決するための手段】この発明は、半導体基板
に半導体素子を形成するとともに当該基板の一部に直接
ＧａＡｓ素子を形成する第１工程と、プラズマＣＶＤ装
置を用いてプラズマＣＶＤ装置のチャンバー内に希ガス
を導入しながら前記ＧａＡｓ素子の表面保護膜としてプ
ラズマＳｉＮ膜を堆積する第２工程とを備えた半導体装
置の製造方法をその要旨とするものである。According to the present invention, there is provided a first step of forming a semiconductor element on a semiconductor substrate and a GaAs element directly on a part of the substrate, and a chamber of a plasma CVD apparatus using a plasma CVD apparatus. A gist is a method of manufacturing a semiconductor device, which comprises a second step of depositing a plasma SiN film as a surface protective film of the GaAs element while introducing a rare gas therein.
【０００６】[0006]
【作用】第１工程により半導体基板に半導体素子が形成
されるとともに当該基板の一部に直接ＧａＡｓ素子が形
成され、第２工程によりプラズマＣＶＤ装置を用いてプ
ラズマＣＶＤ装置のチャンバー内に希ガスを導入しなが
らＧａＡｓ素子の表面保護膜としてプラズマＳｉＮ膜が
堆積される。In the first step, the semiconductor element is formed on the semiconductor substrate, and the GaAs element is directly formed on a part of the substrate. In the second step, the rare gas is introduced into the chamber of the plasma CVD apparatus by using the plasma CVD apparatus. While being introduced, a plasma SiN film is deposited as a surface protection film for the GaAs device.
【０００７】つまり、膜に悪影響を及ぼさない希ガスを
導入することにより、キャリアガスのイオン衝撃効果に
てプラズマＳｉＮ膜の膜構成原子の長距離秩序性が乱
れ、実効的に格子間距離が大きくなる。その結果、プラ
ズマＳｉＮ膜が圧縮応力を有することとなる。That is, by introducing a rare gas that does not adversely affect the film, the long-range order of the film constituent atoms of the plasma SiN film is disturbed by the ion bombardment effect of the carrier gas, and the interstitial distance is effectively increased. Become. As a result, the plasma SiN film has a compressive stress.
【０００８】[0008]
【実施例】以下、この発明を具体化した一実施例を図面
に従って説明する。図１はホールＩＣの断面構造を示
す。本装置は、ラテラルＰＮＰバイポーラトランジスタ
１とラテラルＮＰＮバイポーラトランジスタ２とコンデ
ンサ３とＧａＡｓホール素子４とが同一基板内に形成さ
れている。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 shows a sectional structure of a Hall IC. In this device, a lateral PNP bipolar transistor 1, a lateral NPN bipolar transistor 2, a capacitor 3 and a GaAs hall element 4 are formed on the same substrate.
【０００９】又、図２はプラズマＳｉＮ膜を形成する際
に用いるプラズマＣＶＤ装置の概略図を示す。プラズマ
ＣＶＤ装置にはチャンバー５が設けられ、排気口６から
ターボ分子ポンプとドライポンプによりチャンバー５内
の気体が排出され、１０-3Ｐａの真空度にすることがで
きるようになっている。又、チャンバー５には原料ガス
としてＳｉＨ4 ／Ｈｅ，Ｎ2 ，ＮＨ3 に加えてＨｅがガ
ス導入配管７からガス通路１３を通して導入される。
尚、チャンバー５内は各原料ガスの流量及び排気ライン
に設けたバルブを調整することにより所望の圧力とな
る。FIG. 2 is a schematic view of a plasma CVD apparatus used when forming a plasma SiN film. A chamber 5 is provided in the plasma CVD apparatus, and a gas in the chamber 5 is discharged from an exhaust port 6 by a turbo molecular pump and a dry pump so that a vacuum degree of 10 −3 Pa can be obtained. In addition to SiH 4 / He, N 2 , NH 3 as a source gas, He is introduced into the chamber 5 from the gas introduction pipe 7 through the gas passage 13.
The inside of the chamber 5 is set to a desired pressure by adjusting the flow rate of each raw material gas and the valve provided in the exhaust line.
【００１０】チャンバー５内にはウェハ載置台８が設け
られ、その上方には電極１０が対向するように配置され
ている。同電極１０には高周波交流電源１１が接続さ
れ、電極１０に１３．５６ＭＨｚの高周波を印加するこ
とによりプラズマが発生する。又、ウェハ載置台８の裏
面には加熱ヒータ９が配置されている。尚、プラズマの
状態はチャンバー５に設けた窓１２により視認できるよ
うになっている。A wafer mounting table 8 is provided in the chamber 5, and electrodes 10 are arranged above the wafer mounting table 8 so as to face each other. A high frequency AC power supply 11 is connected to the electrode 10, and plasma is generated by applying a high frequency of 13.56 MHz to the electrode 10. Further, a heater 9 is arranged on the back surface of the wafer mounting table 8. The state of plasma can be visually confirmed through a window 12 provided in the chamber 5.
【００１１】図３〜図７にはホールＩＣの製造工程を示
す。まず、図３に示すように、Ｐ型シリコン基板１４を
用意する。この基板１４はその主面が（１００）面に対
して＜０１１＞方向に４±１°傾斜している。このＰ型
シリコン基板１４の主表面に公知の半導体加工技術を用
いてラテラルＰＮＰバイポーラトランジスタ１とラテラ
ルＮＰＮバイポーラトランジスタ２とコンデンサ３を形
成する。つまり、Ｐ型シリコン基板１４の主表面上にＮ
+ 型埋込層１５，１６、Ｎ- 型エピタキシャル層１７を
形成する。そして、Ｎ- 型エピタキシャル層１７の主表
面上にシリコン酸化膜１８をＣＶＤ装置を用いて形成す
る。その後、シリコン酸化膜１８を所望の回路パターン
によりフォトエッチングし、不純物の拡散にてＰ+ 型素
子分離領域１９、Ｐ+ 型拡散領域２０、Ｎ+ 型拡散領域
２１を形成する。即ち、Ｎ+ ならばリンを、Ｐ+ ならば
ボロンをイオン注入法もしくは拡散法により選択的に拡
散して形成する。3 to 7 show the manufacturing process of the Hall IC. First, as shown in FIG. 3, a P-type silicon substrate 14 is prepared. The main surface of the substrate 14 is inclined 4 ± 1 ° with respect to the (100) plane in the <011> direction. A lateral PNP bipolar transistor 1, a lateral NPN bipolar transistor 2 and a capacitor 3 are formed on the main surface of the P-type silicon substrate 14 by using a known semiconductor processing technique. That is, N on the main surface of the P-type silicon substrate 14
The + type buried layers 15 and 16 and the N − type epitaxial layer 17 are formed. Then, a silicon oxide film 18 is formed on the main surface of the N − type epitaxial layer 17 using a CVD apparatus. After that, the silicon oxide film 18 is photoetched with a desired circuit pattern, and a P + type element isolation region 19, a P + type diffusion region 20, and an N + type diffusion region 21 are formed by diffusion of impurities. That is, if N + , phosphorus is formed, and if P + , boron is selectively diffused by the ion implantation method or diffusion method.
【００１２】次に、シリコン酸化膜１８におけるＧａＡ
ｓホール素子形成領域にフォトリソグラフィーを用いて
選択的に開口部をあけＧａＡｓ成長用窓２２を形成す
る。そして、図４に示すように、Ｎ- 型エピタキシャル
層１７の主表面上に薄膜のＧａＡｓ２３をＴＥＧａ（ト
リエチルガリウム）とＡｓＨ3 （アルシン）を熱分解し
て形成したＡｓ分子を原料ガスとしてヘテロエピタキシ
ャル成長させる。Next, GaA in the silicon oxide film 18
An opening is selectively opened in the s-hole element formation region by photolithography to form a GaAs growth window 22. Then, as shown in FIG. 4, heteroepitaxial growth using As molecules formed by thermally decomposing thin film GaAs 23 on TEGa (triethylgallium) and AsH 3 (arsine) on the main surface of the N − type epitaxial layer 17 as a source gas. Let
【００１３】引き続き、図５に示すように、ＧａＡｓヘ
テロエピタキシャル成長層２３をホール素子パターン形
状とするためにフォトリソグラフィを用いて十字形状に
メサエッチングする。Subsequently, as shown in FIG. 5, the GaAs hetero-epitaxial growth layer 23 is subjected to mesa etching in a cross shape by photolithography so as to have a Hall element pattern shape.
【００１４】次に、このＧａＡｓホール素子上にリフト
オフ法にてＡｕ／ＡｕＧｅ薄膜を形成してオーミック電
極２４，２５を配置する。そして、図６に示すように、
プラズマＳｉＮ膜２６を堆積する。Next, an Au / AuGe thin film is formed on the GaAs Hall element by the lift-off method, and ohmic electrodes 24 and 25 are arranged. Then, as shown in FIG.
A plasma SiN film 26 is deposited.
【００１５】このプラズマＳｉＮ膜２６を堆積するに
は、図２に示すプラズマＣＶＤ装置を用いる。まず、プ
ラズマＳｉＮ膜を堆積するシリコン基板２７をロードロ
ック室のウェハトレイに乗せ、図２に示すチャンバー５
に搬送する。搬送された基板２７はウェハ載置台８上に
置かれる。チャンバー５内のガスはターボ分子ポンプと
ドライポンプにより排気口６から排出され、１０-3Ｐａ
の真空度になる。その後、加熱ヒータ９によりシリコン
基板２７を２５０℃まで加熱し、その温度に保持する。
そして、原料ガスとしてＳｉＨ4 ／Ｈｅ，Ｎ2 ，ＮＨ3
に加えてＨｅをガス導入管７から導入する。さらに、所
望の圧力とするために各原料ガスの流量及び排気ライン
に設けたバルブを調整する。プラズマは１３．５６ＭＨ
ｚの高周波を電極１０により印加して発生する。プラズ
マＳｉＮ膜の膜厚は予め条件出しにより決定しており、
デポ時間で制御する。プラズマＳｉＮ膜２６の厚みは約
１．０μｍとなっている。To deposit the plasma SiN film 26, the plasma CVD apparatus shown in FIG. 2 is used. First, the silicon substrate 27 on which the plasma SiN film is deposited is placed on the wafer tray of the load lock chamber, and the chamber 5 shown in FIG.
Transport to. The transferred substrate 27 is placed on the wafer mounting table 8. The gas in the chamber 5 is exhausted from the exhaust port 6 by a turbo molecular pump and a dry pump, and is 10 −3 Pa.
It becomes the vacuum degree. After that, the silicon substrate 27 is heated to 250 ° C. by the heater 9 and kept at that temperature.
Then, as a source gas, SiH 4 / He, N 2 , NH 3
In addition to He, He is introduced from the gas introduction pipe 7. Further, the flow rate of each raw material gas and the valve provided in the exhaust line are adjusted to obtain a desired pressure. Plasma is 13.56 MH
It is generated by applying a high frequency wave of z by the electrode 10. The film thickness of the plasma SiN film is previously determined by setting the conditions,
Control by depot time. The thickness of the plasma SiN film 26 is about 1.0 μm.
【００１６】引き続き、図６に示すように、フォトリソ
グラフィにてＧａＡｓホール素子４部分にのみプラズマ
ＳｉＮ膜２６を残す。このプラズマＳｉＮ膜２６により
ＧａＡｓホール素子４及びＮ- 型エピタキシャル層１７
の表面が露出している部位が保護される。Subsequently, as shown in FIG. 6, the plasma SiN film 26 is left only on the GaAs Hall element 4 portion by photolithography. The plasma SiN film 26 allows the GaAs Hall element 4 and the N − type epitaxial layer 17 to be formed.
The exposed parts of the surface are protected.
【００１７】その後、図７に示すように、シリコン基板
に形成したトランジスタとのコンタクトをとるためにシ
リコン酸化膜１８にフォトリソグラフィにより穴をあけ
オーミック電極用のアルミ薄膜２８を形成する。After that, as shown in FIG. 7, a hole is formed in the silicon oxide film 18 by photolithography to make contact with the transistor formed on the silicon substrate, and an aluminum thin film 28 for an ohmic electrode is formed.
【００１８】さらに、４５０℃×３０分のアニール工程
を加えてアルミシンターを行う。このとき、オーミック
電極２４，２５の端部にクラックは発生しない。引き続
き、図１に示すように、図２のプラズマＣＶＤ装置を用
いて基板上にプラズマＳｉＮ膜２９を堆積する。Further, an aluminum sinter is performed by adding an annealing step at 450 ° C. for 30 minutes. At this time, no crack is generated at the ends of the ohmic electrodes 24 and 25. Subsequently, as shown in FIG. 1, a plasma SiN film 29 is deposited on the substrate by using the plasma CVD apparatus shown in FIG.
【００１９】最後に、４５０℃×３０分のアニール処理
を行いプラズマＳｉＮ膜２６，２９の形成時のトランジ
スタのダメージ回復を行う。このときも、オーミック電
極２４，２５の端部にクラックは発生しない。Finally, annealing treatment at 450 ° C. for 30 minutes is performed to recover damage to the transistor when the plasma SiN films 26 and 29 are formed. Also at this time, cracks do not occur at the ends of the ohmic electrodes 24 and 25.
【００２０】ここで、図２のプラズマＣＶＤ装置を用い
たプラズマＳｉＮ膜の成膜について説明する。一般的に
プラズマＳｉＮ膜を形成する原料ガスとして、ＳｉＨ4
／Ｎ 2 ，Ｎ2 ，ＮＨ3 のみを用いており、基板温度２５
０℃、投入電力１００Ｗで形成したプラズマＳｉＮ膜に
は引張応力が発生し、この引張応力によりオーミック電
極２４，２５にクラックが発生しようとする。このクラ
ックが発生しようとする場所は、応力シュミュレーショ
ンを行うと応力の集中する箇所でもあった。又、投入電
力を大きくすると、さらに大きな引張応力が発生するこ
とも実験により判明している。Here, using the plasma CVD apparatus of FIG.
The formation of the plasma SiN film will be described. Typically
SiH is used as a source gas for forming the plasma SiN film.Four
/ N 2, N2, NH3Substrate temperature 25
For plasma SiN film formed at 0 ° C and input power of 100W
Causes tensile stress, and this tensile stress causes ohmic charge.
A crack is about to occur on the poles 24 and 25. This club
The stress simulation is
There was also a place where stress was concentrated when the operation was performed. Also, input power
If the force is increased, a larger tensile stress may be generated.
Both have been confirmed by experiments.
【００２１】これに対し、本実施例のように、プラズマ
ＳｉＮ膜２６に悪影響を及ぼさない希ガスとしてＨｅガ
スを導入しながらプラズマＳｉＮ膜２６を堆積すると、
その後の熱処理時にＧａＡｓホール素子のオーミック電
極２４，２５の端部でクラックが発生しない。これは、
プラズマＳｉＮ膜２６の膜応力が圧縮応力となったため
である。On the other hand, when the plasma SiN film 26 is deposited while introducing He gas as a rare gas that does not adversely affect the plasma SiN film 26 as in the present embodiment,
During the subsequent heat treatment, cracks do not occur at the ends of the ohmic electrodes 24 and 25 of the GaAs Hall element. this is,
This is because the film stress of the plasma SiN film 26 became a compressive stress.
【００２２】以下、これを詳細に説明する。プラズマＳ
ｉＮ膜の膜応力を制御する方法としては、プラズマ発生
用の高周波と基板電位用の高周波の２つの高周波電力を
使い分ける方法が知られている。この方法は基板温度４
００℃の高温で確立された技術であり、又、シリコンデ
バイス用に開発された技術である。これに対し、ＧａＡ
ｓに適用できる２５０℃の基板温度で圧縮応力を得る成
膜技術が本実施例によるものである。つまり、Ｈｅガス
を導入しながらプラズマＳｉＮ膜２６を堆積すると、キ
ャリアガスのイオン衝撃効果によりプラズマＳｉＮ膜の
膜構成原子の長距離秩序性が乱れ、実効的に格子間距離
が大きくなる。その結果、プラズマＳｉＮ膜の温度特性
とＧａＡｓの温度特性が接近してＧａＡｓの温度膨張係
数とプラズマＳｉＮ膜の温度膨張係数との差に起因する
応力が引張応力ではなく圧縮応力となり、ＧａＡｓホー
ル素子のオーミック電極２４，２５の端部でクラックが
発生しない。This will be described in detail below. Plasma S
As a method of controlling the film stress of the iN film, there is known a method of selectively using two high frequency powers of a high frequency for plasma generation and a high frequency for substrate potential. This method requires a substrate temperature of 4
It is a technology established at a high temperature of 00 ° C and is a technology developed for silicon devices. On the other hand, GaA
The film forming technique applicable to s for obtaining a compressive stress at a substrate temperature of 250 ° C. is according to the present embodiment. That is, when the plasma SiN film 26 is deposited while introducing He gas, the long-range order of the film constituent atoms of the plasma SiN film is disturbed due to the ion bombardment effect of the carrier gas, effectively increasing the interstitial distance. As a result, the temperature characteristics of the plasma SiN film and the temperature characteristics of GaAs come close to each other, and the stress caused by the difference between the temperature expansion coefficient of GaAs and the temperature expansion coefficient of the plasma SiN film becomes a compressive stress instead of a tensile stress. No cracks occur at the ends of the ohmic electrodes 24 and 25.
【００２３】そして、Ｈｅガスを用いて諸条件での膜応
力の変化を調べた。図８には、Ｈｅ／（Ｎ2 ＋Ｈｅ）を
大きくした場合のプラズマＳｉＮ膜に加わる応力の測定
結果を示す。同図から、Ｈｅ／（Ｎ2 ＋Ｈｅ）が約０．
８１より大きくなると圧縮応力に変わり０．９３で−
２．４×１０9dyn／cm2 になる。Then, using He gas, changes in film stress under various conditions were examined. FIG. 8 shows the measurement result of the stress applied to the plasma SiN film when He / (N 2 + He) is increased. From the figure, He / (N 2 + He) is about 0.
When it exceeds 81, it changes to compressive stress and 0.93
It becomes 2.4 × 10 9 dyn / cm 2 .
【００２４】又、図９には、Ｈｅ／（Ｎ2 ＋Ｈｅ）＝
０．９３一定とした時の、投入電力と膜応力の関係を調
べた結果を示す。同図から、投入電力３００ワットまで
はほぼ同じ圧縮応力値を示すが４００ワットでは−５×
１０9dyn／cm2 と大きく変化することが判明した。これ
は、投入電力が大きいと、イオン衝撃効果が大きくプラ
ズマＳｉＮ膜の膜構成原子の秩序性が大きく失われてし
まうためであると考えられる。Further, in FIG. 9, He / (N 2 + He) =
The result of investigating the relationship between the applied power and the film stress when constant at 0.93 is shown. From the figure, compressive stress values are almost the same up to input power of 300 watts, but −5 × at 400 watts.
It was found that there was a large change of 10 9 dyn / cm 2 . It is considered that this is because when the input power is large, the ion bombardment effect is large and the order of the film constituent atoms of the plasma SiN film is largely lost.
【００２５】さらに、図１０には、膜形成時の圧力と膜
応力との測定結果を示す。圧力が１．３〜１．５Ｔorr
の範囲で圧縮応力がほぼ同じ値となることが判明した。
尚、圧縮応力−１．０×１０9dyn／cm2 以上では本ホー
ルＩＣにプラズマＳｉＮ膜を堆積し、４５０℃×３０分
のアニール工程を加えてもクラックが発生しないことを
確認している。Further, FIG. 10 shows the measurement results of the pressure and the film stress during the film formation. Pressure is 1.3 to 1.5 Torr
It was found that the compressive stress was almost the same in the range of.
In addition, it has been confirmed that cracks do not occur even if a plasma SiN film is deposited on this Hall IC at a compressive stress of −1.0 × 10 9 dyn / cm 2 or more and an annealing step of 450 ° C. × 30 minutes is added. .
【００２６】又、これらの実験に際し、膜応力はデポジ
ション前後のシリコン基板の反りを測定して求めた。こ
のように本実施例では、シリコン基板（半導体基板）に
ラテラルＰＮＰバイポーラトランジスタ１とラテラルＮ
ＰＮバイポーラトランジスタ２とコンデンサ３を形成す
るとともに当該基板の一部に直接ＧａＡｓ素子４を形成
し（第１工程）、図２に示すプラズマＣＶＤ装置を用い
てプラズマＣＶＤ装置のチャンバー５内にＨｅガス（希
ガス）を導入しながらＧａＡｓ素子４の表面保護膜とし
てプラズマＳｉＮ膜２６を堆積するようにした（第２工
程）。Further, in these experiments, the film stress was obtained by measuring the warp of the silicon substrate before and after the deposition. As described above, in this embodiment, the lateral PNP bipolar transistor 1 and the lateral NNP bipolar transistor 1 are formed on the silicon substrate (semiconductor substrate).
The PN bipolar transistor 2 and the capacitor 3 are formed, and the GaAs element 4 is directly formed on a part of the substrate (first step), and He gas is introduced into the chamber 5 of the plasma CVD apparatus by using the plasma CVD apparatus shown in FIG. While introducing (rare gas), the plasma SiN film 26 was deposited as a surface protective film of the GaAs element 4 (second step).
【００２７】よって、Ｈｅガスを導入することによりキ
ャリアガスのイオン衝撃効果にてプラズマＳｉＮ膜２６
の膜構成原子の長距離秩序性が乱れ、実効的に格子間距
離が大きくなる。その結果、プラズマＳｉＮ膜２６は圧
縮応力を有することとなり、プラズマＳｉＮ膜の成膜後
におけるアニール時のオーミック電極端部でのクラック
発生等の不具合を回避できる。Therefore, by introducing the He gas, the plasma SiN film 26 is produced by the ion bombardment effect of the carrier gas.
The long-range order of the film-constituting atoms is disturbed, effectively increasing the interstitial distance. As a result, the plasma SiN film 26 has a compressive stress, and it is possible to avoid a defect such as a crack at the end of the ohmic electrode during annealing after the plasma SiN film is formed.
【００２８】又、アルミと金の合金化反応が２５０℃を
越えると急激に促進されＡｕＡｌ2が生じるが、膜形成
温度を２５０℃と低温にてプラズマＳｉＮ膜を成膜する
ことができる。Further, when the alloying reaction of aluminum and gold exceeds 250 ° C., AuAl 2 is rapidly promoted to generate AuAl 2, but the plasma SiN film can be formed at a low film forming temperature of 250 ° C.
【００２９】尚、この発明は上記実施例に限定されるも
のではなく、例えば、上記実施例ではシリコンバイポー
ラＩＣ上にＧａＡｓホール素子を集積化したホールＩＣ
の例を示したが、ホールＩＣ以外の例えば、シリコンＭ
ＯＳＩＣ上にＧａＡｓ素子を形成した場合も適用でき
る。The present invention is not limited to the above-described embodiment. For example, in the above embodiment, a Hall IC in which a GaAs Hall element is integrated on a silicon bipolar IC is used.
However, other than Hall IC, for example, silicon M
It can also be applied when a GaAs element is formed on the OSIC.
【００３０】又、前記実施例のプラズマＣＶＤ装置では
基板温度２５０℃の例を示したが、２５０℃以外でも１
５０℃〜３００℃の基板温度でもよい。さらに、前記実
施例ではチャンバー５内に導入する希ガスとしてＨｅガ
スの例を示したが、Ｎｅ，Ａｒ，Ｘｅ，Ｋｒ等でもよ
い。In the plasma CVD apparatus of the above-mentioned embodiment, the substrate temperature of 250 ° C. is shown.
A substrate temperature of 50 ° C to 300 ° C may be used. Further, in the above-mentioned embodiment, the He gas is shown as an example of the rare gas introduced into the chamber 5, but Ne, Ar, Xe, Kr or the like may be used.
【００３１】[0031]
【発明の効果】以上詳述したようにこの発明によれば、
プラズマＳｉＮ膜の膜応力を制御して同応力に起因する
不具合を回避できる優れた効果を発揮する。As described above in detail, according to the present invention,
It exerts an excellent effect that the film stress of the plasma SiN film is controlled to avoid the trouble caused by the stress.
【図１】ホールＩＣの断面構造を示す図である。FIG. 1 is a diagram showing a sectional structure of a Hall IC.
【図２】プラズマＣＶＤ装置の概略図を示す図である。FIG. 2 is a diagram showing a schematic view of a plasma CVD apparatus.
【図３】製造工程を示す図である。FIG. 3 is a diagram showing a manufacturing process.
【図４】製造工程を示す図である。FIG. 4 is a diagram showing a manufacturing process.
【図５】製造工程を示す図である。FIG. 5 is a diagram showing a manufacturing process.
【図６】製造工程を示す図である。FIG. 6 is a diagram showing a manufacturing process.
【図７】製造工程を示す図である。FIG. 7 is a diagram showing a manufacturing process.
【図８】実験結果を示す図である。FIG. 8 is a diagram showing experimental results.
【図９】実験結果を示す図である。FIG. 9 is a diagram showing experimental results.
【図１０】実験結果を示す図である。FIG. 10 is a diagram showing experimental results.
１ ラテラルＰＮＰバイポーラトランジスタ（半導体素
子） ２ ラテラルＮＰＮバイポーラトランジスタ（半導体素
子） ３ コンデンサ（半導体素子） ４ ＧａＡｓホール素子 ５ チャンバー ２６ プラズマＳｉＮ膜1 Lateral PNP Bipolar Transistor (Semiconductor Element) 2 Lateral NPN Bipolar Transistor (Semiconductor Element) 3 Capacitor (Semiconductor Element) 4 GaAs Hall Element 5 Chamber 26 Plasma SiN Film
Claims (1)
もに当該基板の一部に直接ＧａＡｓ素子を形成する第１
工程と、 プラズマＣＶＤ装置を用いてプラズマＣＶＤ装置のチャ
ンバー内に希ガスを導入しながら前記ＧａＡｓ素子の表
面保護膜としてプラズマＳｉＮ膜を堆積する第２工程と
を備えたことを特徴とする半導体装置の製造方法。1. A semiconductor element is formed on a semiconductor substrate and a GaAs element is directly formed on a part of the substrate.
And a second step of depositing a plasma SiN film as a surface protective film of the GaAs element while introducing a rare gas into the chamber of the plasma CVD apparatus by using the plasma CVD apparatus. Manufacturing method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4182680A JPH0629222A (en) | 1992-07-09 | 1992-07-09 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4182680A JPH0629222A (en) | 1992-07-09 | 1992-07-09 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0629222A true JPH0629222A (en) | 1994-02-04 |
Family
ID=16122560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4182680A Pending JPH0629222A (en) | 1992-07-09 | 1992-07-09 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0629222A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09148649A (en) * | 1995-11-29 | 1997-06-06 | Toshiba Corp | Hall element |
| JP2002158226A (en) * | 2000-11-21 | 2002-05-31 | Sharp Corp | Silicon nitride solid surface protective film, method of manufacturing the same, and Hall element |
| KR100315016B1 (en) * | 1998-06-30 | 2002-08-28 | 주식회사 하이닉스반도체 | Method for forming charge storage electrode of DRAM device |
| KR100315018B1 (en) * | 1998-06-30 | 2002-09-04 | 주식회사 하이닉스반도체 | Method for forming charge storage electrode of DRAM device |
| JP2013149727A (en) * | 2012-01-18 | 2013-08-01 | Asahi Kasei Electronics Co Ltd | Semiconductor element |
| KR20200016397A (en) * | 2017-07-06 | 2020-02-14 | 어플라이드 머티어리얼스, 인코포레이티드 | Methods of Forming a Stack of Multiple Deposited Semiconductor Layers |
-
1992
- 1992-07-09 JP JP4182680A patent/JPH0629222A/en active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09148649A (en) * | 1995-11-29 | 1997-06-06 | Toshiba Corp | Hall element |
| KR100315016B1 (en) * | 1998-06-30 | 2002-08-28 | 주식회사 하이닉스반도체 | Method for forming charge storage electrode of DRAM device |
| KR100315018B1 (en) * | 1998-06-30 | 2002-09-04 | 주식회사 하이닉스반도체 | Method for forming charge storage electrode of DRAM device |
| JP2002158226A (en) * | 2000-11-21 | 2002-05-31 | Sharp Corp | Silicon nitride solid surface protective film, method of manufacturing the same, and Hall element |
| JP2013149727A (en) * | 2012-01-18 | 2013-08-01 | Asahi Kasei Electronics Co Ltd | Semiconductor element |
| KR20200016397A (en) * | 2017-07-06 | 2020-02-14 | 어플라이드 머티어리얼스, 인코포레이티드 | Methods of Forming a Stack of Multiple Deposited Semiconductor Layers |
| CN110892504A (en) * | 2017-07-06 | 2020-03-17 | 应用材料公司 | Method of forming a stacked structure of a plurality of deposited semiconductor layers |
| JP2020526920A (en) * | 2017-07-06 | 2020-08-31 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | How to form a stack of multiple deposited semiconductor layers |
| US11056406B2 (en) | 2017-07-06 | 2021-07-06 | Applied Materials, Inc. | Stack of multiple deposited semiconductor layers |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2758948B2 (en) | Thin film formation method | |
| US4134125A (en) | Passivation of metallized semiconductor substrates | |
| KR900006486B1 (en) | Semiconductor device having thin film layer and method of forming thin wiring layer | |
| Mueller et al. | Grown-film silicon transistors on sapphire | |
| US5336361A (en) | Method of manufacturing an MIS-type semiconductor device | |
| US6777354B2 (en) | Semiconductor device and method of manufacturing the same | |
| JPH0787187B2 (en) | Method for manufacturing GaAs compound semiconductor substrate | |
| CN111540673B (en) | Method for forming semiconductor device | |
| JPS6329583B2 (en) | ||
| JP2703228B2 (en) | Method for forming silicon nitride film | |
| JPS62276832A (en) | Method of forming film and manufacture of semiconductor device employing the same | |
| JPH0562971A (en) | Method for forming silicon nitride film | |
| JP3109091B2 (en) | Method for manufacturing semiconductor device | |
| JP3399798B2 (en) | Method for manufacturing semiconductor device | |
| JP3243816B2 (en) | Method of forming insulating film | |
| US5094964A (en) | Method for manufacturing a bipolar semiconductor device | |
| US5402749A (en) | Ultra-high vacuum/chemical vapor deposition of epitaxial silicon-on-sapphire | |
| JP2581281B2 (en) | Method for manufacturing compound semiconductor device | |
| JPH07161709A (en) | Semiconductor device and its manufacture | |
| JPH07161996A (en) | Insulated gate type field effect semiconductor device and manufacturing method thereof | |
| JPH02116700A (en) | Epitaxial film growth process and epitaxial film | |
| JPH0689904A (en) | Manufacture of insulated gate type field-effect semiconductor device | |
| JP2647849B2 (en) | Method for manufacturing silicon nitride film | |
| JPS6234139B2 (en) | ||
| JPH04352330A (en) | Manufacture of mis semiconductor device |