JPH0629295A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH0629295A
JPH0629295A JP5108505A JP10850593A JPH0629295A JP H0629295 A JPH0629295 A JP H0629295A JP 5108505 A JP5108505 A JP 5108505A JP 10850593 A JP10850593 A JP 10850593A JP H0629295 A JPH0629295 A JP H0629295A
Authority
JP
Japan
Prior art keywords
layer
barrier
tiw
aluminum
deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5108505A
Other languages
Japanese (ja)
Inventor
Robertus Adrianus Maria Wolters
アドリアヌス マリア ウォルタース ロベルタス
Edwin Tjibbe Swart
ティベ スワート エドウィン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JPH0629295A publication Critical patent/JPH0629295A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/40Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/425Barrier, adhesion or liner layers

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【構成】 本発明半導体装置は、絶縁層(6) が設けられ
た表面(4) を有する半導体本体(1) を具え、前記絶縁層
に接点窓(7) を設け、前記接点窓を介して前記絶縁層の
下側に位置するシリコン領域(3,5) を、前記絶縁層上及
び前記接点窓内に設けられた、10〜30原子%のTiを含
有するTiNの障壁層(8) 、障壁特性改善用中間層(9)
及びアルミニウム上層(10)を具える複合層(8,9,10)から
成る導体パターン(11)に接続して成る半導体装置に関す
るものである。本発明では障壁特性改善用中間層(9) を
窒素を含むTiWの層とする。 【効果】 TiWの障壁層(8) と窒素を含むTiWの中
間層(9) との複合層は空気にさらしたTiWの障壁層よ
り良好な障壁特性を示す。
(57) [Summary] [Structure] The semiconductor device of the present invention comprises a semiconductor body (1) having a surface (4) provided with an insulating layer (6), and a contact window (7) is provided in the insulating layer. A silicon region (3,5) located below the insulating layer through the contact window is formed of TiN containing 10 to 30 atomic% Ti provided on the insulating layer and in the contact window. Barrier layer (8), Intermediate layer for improving barrier properties (9)
And a semiconductor device connected to a conductor pattern (11) comprising a composite layer (8, 9, 10) including an aluminum upper layer (10). In the present invention, the barrier property improving intermediate layer (9) is a TiW layer containing nitrogen. The composite layer of the TiW barrier layer (8) and the nitrogen-containing TiW intermediate layer (9) exhibits better barrier properties than the TiW barrier layer exposed to air.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、絶縁層が設けられた表
面を有する半導体本体を具え、前記絶縁層に接点窓を設
け、前記接点窓を介して前記絶縁層の下側に位置するシ
リコン領域を、前記絶縁層上及び前記接点窓内に設けら
れた、10〜30原子%のTiを含有するTiWの障壁層、
障壁特性改善用中間層及びアルミニウム上層を具える複
合層から成る導体パターンに接続して成る半導体装置に
関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention comprises a semiconductor body having a surface provided with an insulating layer, a contact window being provided in the insulating layer, and a silicon layer located below the insulating layer through the contact window. A region, a barrier layer of TiW containing 10 to 30 atomic% Ti provided on the insulating layer and in the contact window;
The present invention relates to a semiconductor device connected to a conductor pattern composed of a composite layer including a barrier property improving intermediate layer and an aluminum upper layer.

【0002】[0002]

【従来の技術】絶縁層は、例えば酸化シリコン,窒化シ
リコン又はオキシナイトライドシリコンの層である。絶
縁層の下側に位置するシリコン領域は単結晶シリコン又
は多結晶シリコンの領域とすることができる。これらの
領域には更に金属シリサイド上層を設けることができ
る。単結晶領域は、例えば電解効果トランジスタのソー
ス及びドレイン領域のような半導体本体内に設けられた
半導体領域である。多結晶領域は、例えば電解効果トラ
ンジスタのゲート電極のような表面上に設けられた導体
トラックの接点領域であり、これら領域は高ドープの導
電性多結晶シリコンから成る。アルミニウム上層は純粋
なアルミニウムから成るものとし得るが、数%までのシ
リコン又は銅が添加されたアルミニウムから成るものと
することもできる。
The insulating layer is, for example, a layer of silicon oxide, silicon nitride or silicon oxynitride. The silicon region located below the insulating layer can be a region of single crystal silicon or polycrystalline silicon. A metal silicide upper layer may be further provided in these regions. A single crystal region is a semiconductor region provided in a semiconductor body, such as the source and drain regions of a field effect transistor. The polycrystalline regions are the contact regions of the conductor tracks provided on the surface, for example the gate electrode of a field effect transistor, which regions consist of highly doped conductive polycrystalline silicon. The aluminum top layer can consist of pure aluminum, but it can also consist of aluminum with up to a few% of silicon or copper added.

【0003】半導体装置の製造においては、シリコンと
アルミニウムとの間の反応を阻止するためにシリコンと
アルミニウム導体トラックとの間にTiWの障壁層を用
いる。この反応は半導体装置の製造中に半導体本体が比
較的高い温度に数回加熱される工程中に起り得る。
In the manufacture of semiconductor devices, a barrier layer of TiW is used between the silicon and aluminum conductor tracks to prevent the reaction between silicon and aluminum. This reaction can occur during the process in which the semiconductor body is heated to relatively high temperatures several times during the manufacture of semiconductor devices.

【0004】TiWの障壁層は実際には完全な障壁を形
成しないことが確かめられた。この障壁層からのTi及
びWがアルミニウムと化合物を形成する。チタンとの化
合物の方がタングステンとの化合物より形成されやす
く、従って実際にはチタンを含まない障壁層が好ましい
にもかかわらず、実際には10〜30原子%のチタンを障壁
層に添加させる。これは、この層が下側の基板に対し良
好な付着性を有するようにするため及びこの層が下側の
シリコン又は金属シリサイドと低オーム接触を形成する
ようにするために行なわれる。しかし、これは、この層
を実用的なスパッタ堆積法により堆積し得るようにする
ためにも行なわれる。
It has been determined that the TiW barrier layer does not actually form a complete barrier. Ti and W from this barrier layer form a compound with aluminum. Although a compound with titanium is more likely to form than a compound with tungsten, and therefore, a barrier layer that does not contain titanium is actually preferred, although in practice 10-30 atomic% titanium is added to the barrier layer. This is done so that this layer has good adhesion to the underlying substrate and that this layer forms a low ohmic contact with the underlying silicon or metal silicide. However, this is also done so that this layer can be deposited by practical sputter deposition methods.

【0005】スパッタ堆積処理中、半導体材料のスライ
スを反応室内に、堆積すべき材料のターゲットに対向配
置させ、次いでアルゴンを反応室内に導入し、プラズマ
をターゲットの近くに発生させる。プラズマからのイオ
ンがターゲットをたたき、ターゲットから原子が放出さ
れ、その一部分がスライスに到達してスライス上に層を
形成する。半導体装置の後の製造工程において、このス
ライスを多数の半導体本体に細分する。スパッタ堆積処
理中、ターゲットから放出された原子はスライス上のみ
ならずスライス近くにある反応室の構成素子上にも到達
する。従って、反応室のこれら構成素子上にも堆積され
る。他のスライス上に層を堆積するためにスパッタ堆積
処理をくり返すと、反応室の構成素子上の層の厚さが増
大する。純粋なタングステンを堆積する場合、反応室の
構成素子上に付着性のよくない層が形成される。反応室
の構成素子上の純粋タングステン層が約20μmの厚さに
なると、この層からタングステンの粒子又は小片がはが
れ落ち、反応室内にこのとき存在するスライスの表面上
に付着することが起り得る。このような比較的大きな小
片は望ましくない。このため、反応室の構成素子上の層
がこの臨界厚さになる前に反応室を清掃する必要があ
る。この層に30原子%のチタンを添加するとこの層は反
応室構成素子への良好な付着性を示し、この層は実際に
は約 300μmの厚さになるまではがれ落ちなくなる。こ
のことは、反応室を頻繁に清掃する必要がなくなり実際
上極めて有利であることを意味する。
During the sputter deposition process, a slice of semiconductor material is placed in the reaction chamber, facing a target of the material to be deposited, and then argon is introduced into the reaction chamber to generate a plasma near the target. Ions from the plasma strike the target, ejecting atoms from the target, a portion of which reaches the slice and forms a layer on the slice. In the subsequent manufacturing process of the semiconductor device, this slice is subdivided into a large number of semiconductor bodies. During the sputter deposition process, the atoms released from the target reach not only the slice but also the components of the reaction chamber near the slice. Therefore, it is also deposited on these components of the reaction chamber. Repeating the sputter deposition process to deposit layers on other slices increases the thickness of the layers on the components of the reaction chamber. When depositing pure tungsten, a poorly adherent layer forms on the components of the reaction chamber. When the layer of pure tungsten on the components of the reaction chamber is about 20 μm thick, particles or particles of tungsten can come off from this layer and deposit on the surface of the slices that are now present in the reaction chamber. Such relatively large pieces are undesirable. For this reason, it is necessary to clean the reaction chamber before the layers on the components of the reaction chamber reach this critical thickness. Addition of 30 atomic% titanium to this layer shows good adhesion to the reaction chamber components and does not actually flake off to a thickness of about 300 μm. This means that the reaction chamber does not need to be frequently cleaned, which is very advantageous in practice.

【0006】米国特許第 5019234号明細書は、頭書に記
載した種類の半導体装置を開示しており、この装置では
障壁特性改善用中間層を、TiW障壁層をアルミニウム
層の堆積前にしばらくの間空気にさらして形成してい
る。
US Pat. No. 5,019,234 discloses a semiconductor device of the type mentioned in the introduction, in which a barrier property improving intermediate layer, a TiW barrier layer and an aluminum layer are deposited for a period of time before deposition. Formed by exposing to air.

【0007】[0007]

【発明が解決しようとする課題】このような既知の障壁
特性改善用中間層の使用は、空気にさらして障壁特性の
実用レベルの改善を得るのに数日を要する欠点がある。
その結果、半導体装置の製造時間が実際上数日間長くな
る。更に、空気にさらすことは、障壁層及びその上に堆
積すべきアルミニウム層の堆積を最新のマルチチャンバ
堆積装置で実施できなくなる欠点も生ずる。このような
堆積装置では、半導体スライスを低圧状態で一つの堆積
室から他の堆積室に移し、各室で一つの層を堆積する。
時には例えばエッチング処理を実施する追加の室も備え
ている。このような装置では、例えば最初にスライスの
表面をエッチングにより清浄にし、次いでTiWの障壁
層を堆積し、最後にアルミニウムの層を装置の真空をや
ぶらずに堆積することができる。本発明の目的は上述し
た欠点を解決することにある。
The use of such known barrier property-improving intermediate layers has the disadvantage that it takes several days to obtain a practical level of improvement in the barrier properties upon exposure to air.
As a result, the manufacturing time of the semiconductor device actually increases by several days. Furthermore, exposure to air also has the disadvantage that the deposition of the barrier layer and the aluminum layer to be deposited thereon cannot be carried out in modern multichamber deposition equipment. In such a deposition apparatus, a semiconductor slice is transferred under low pressure from one deposition chamber to another deposition chamber, and one layer is deposited in each chamber.
Occasionally, for example, additional chambers are also provided for carrying out etching processes. In such a device, for example, the surface of the slice can be first cleaned by etching, then a barrier layer of TiW can be deposited, and finally a layer of aluminum can be deposited without breaking the vacuum of the device. The object of the invention is to overcome the above-mentioned drawbacks.

【0008】[0008]

【課題を解決するための手段】本発明は頭書に記載した
種類の半導体装置において、前記障壁特性改善用中間層
を窒素を含むTiWの層としたことを特徴とする。窒素
を含むTiW(以後略してTiWNと記す)の中間層
は、TiWの堆積直後に、同一の堆積室内で、窒素を加
えたアルゴン中でプラズマを発生させることにより、通
常のスパッタ堆積処理で堆積することができる。この処
理は実際上装置の製造時間を長くせず、また導体パター
ンを形成するための複合層の堆積をマルチチャンバ堆積
装置内で実施することが可能になる。
The present invention is characterized in that, in a semiconductor device of the type described in the introduction, the barrier property improving intermediate layer is a TiW layer containing nitrogen. The intermediate layer of TiW containing nitrogen (hereinafter abbreviated as TiWN) is deposited by a normal sputter deposition process by generating plasma in argon containing nitrogen in the same deposition chamber immediately after the deposition of TiW. can do. This process practically does not increase the manufacturing time of the device and also allows the deposition of the composite layer to form the conductor pattern to be carried out in a multi-chamber deposition device.

【0009】障壁特性改善用のTiWN中間層と組合せ
たTiW障壁層は空気にさらしたTiWの障壁層よりも
良好な障壁特性を示すことを確かめた。これは、酸化シ
リコン層が設けられたいくつかのシリコンスライス上に
これらの層を上述したマルチチャンバ堆積装置で堆積し
て実験した結果により確かめられた。いつかのスライス
上にTiWの層、TiWNの層及びアルミニウムの層を
真空を破らずにこの順番に堆積した。これらのスライス
を、既知のTiW障壁を堆積し空気にさらした後にアル
ミニウム層を堆積したスライスと比較した。この実験で
はこれらのシリコンスライスをアルミニウムの堆積後に
真空中で 450℃の温度にしばらくの間加熱した。この加
熱中にアルミニウム層のシート抵抗を測定した。チタン
及びタングステンとアルミニウムとの反応により生ずる
化合物はアルミニウムの抵抗値より高い抵抗値を有する
ため、これら化合物の形成のためにアルミニウムが消費
されるにつれて測定抵抗値が増大する。このアルミニウ
ム消費量は、本発明による障壁層と中間層の組合せを使
用する場合の方が長期間空気にさらした上述した既知の
障壁層を使用する場合より著しく少なくなり、前者の場
合には実際上アルミニウムはTi及びWと殆んど反応し
得ないことが確かめられた。このような反応は、 450℃
の加熱処理中にTiWN層とアルミニウム層との界面に
Al及びNを含む1〜3nmの層が形成されるために阻止
される。このAl及びNを含む層は前記反応に対する障
壁を構成すると共に、アルミニウムのTiWN中間層へ
の付着を極めて良好なものにする。Al及びNを含む層
は極めて薄く、この層の形成に消費されるアルミニウム
は極く僅かであるため、アルミニウム層の抵抗値は殆ん
ど増大しない。
It has been determined that TiW barrier layers in combination with a TiWN interlayer for improved barrier properties exhibit better barrier properties than barrier layers of TiW exposed to air. This was confirmed by the experimental results of depositing these layers on the several silicon slices provided with the silicon oxide layer in the multi-chamber deposition apparatus described above. A layer of TiW, a layer of TiWN and a layer of aluminum were deposited in this order on some slices without breaking vacuum. These slices were compared to slices where a known TiW barrier was deposited and exposed to air prior to deposition of an aluminum layer. In this experiment, these silicon slices were heated in vacuum to a temperature of 450 ° C. for some time after deposition of aluminum. The sheet resistance of the aluminum layer was measured during this heating. Since the compounds formed by the reaction of titanium and tungsten with aluminum have a higher resistance than that of aluminum, the measured resistance increases as the aluminum is consumed to form these compounds. This aluminum consumption is significantly lower when using the combination of barrier layer and intermediate layer according to the invention than when using the known barrier layers which have been exposed to air for a long period of time, in the case of the former. It was confirmed that the upper aluminum could hardly react with Ti and W. Such a reaction is at 450 ℃
During the heat treatment, the formation of a 1 to 3 nm layer containing Al and N at the interface between the TiWN layer and the aluminum layer is prevented. This layer containing Al and N constitutes a barrier to the reaction and makes the adhesion of aluminum to the TiWN intermediate layer very good. Since the layer containing Al and N is extremely thin and the amount of aluminum consumed for forming this layer is very small, the resistance value of the aluminum layer hardly increases.

【0010】アルミニウム層を15〜40原子%の窒素を含
むTiWNの障壁特性改善用中間層上に堆積すると空気
にさらしたTiW障壁層を使用する場合よりも前記アル
ミニウム消費量が著しく少なくなる。30〜40原子%のN
を含むTiWNの中間層を使用するのが好ましい。この
場合には前記アルミニウム消費量が極めて低くなる。40
原子%より多量、例えば50原子%のNを含むTiWN層
は、後続の加熱処理中にこの層から窒素が放出されるた
めに中間層として好ましくない。この窒素放出は中間層
上に堆積されたアルミニウム層と中間層との間の付着を
劣化させる。このような離層は40原子%以下のNを含む
TiWN層を使用するときには観測されない。
Depositing an aluminum layer on the barrier property improving interlayer of TiWN containing 15-40 atomic% nitrogen results in significantly less aluminum consumption than using a TiW barrier layer exposed to air. 30-40 atom% N
It is preferred to use an intermediate layer of TiWN containing In this case, the aluminum consumption is extremely low. 40
A TiWN layer containing more than atomic%, eg 50 atomic% N, is not preferred as an intermediate layer due to the evolution of nitrogen from this layer during subsequent heat treatments. This nitrogen emission degrades the adhesion between the aluminum layer deposited on the intermediate layer and the intermediate layer. Such delamination is not observed when using a TiWN layer containing 40 atomic% or less N.

【0011】本発明によるTiW障壁層と障壁特性改善
用のTiWN中間層との組合せは上述した良好な障壁特
性を有するのみならず、実用的なスパッタ堆積処理を可
能にする利点もあることが確かめられた。実用的なスパ
ッタ処理のためには、上述したように、反応室内の半導
スライスの近くにある構成素子上に堆積される層が互に
及びこれら構成素子に対し良好な付着性を有することが
重要である。堆積処理中にこれらの構成素子上に堆積さ
れる層が厚くなるまでこの層からの小片のはがれ落ちを
生じないようにできれば、堆積装置を頻繁に清掃する必
要がなくなる。TiWは反応室のこれらの構成素子に良
好に付着する。更に、TiWはこれらの構成素子に連続
的に堆積されるTiW層及びTiWN層を互に良好に付
着せしめる。TiW層がない場合、TiWN層自体がシ
リコンとアルミニウムとの間の満足な障壁を形成する
が、反応室の構成素子への所望の不着性が得られなくな
る。この場合にはTiWN層が5μm以下の厚さで反応
室の構成素子からはがれ落ち始める。反応室の構成素子
を製造する材料は実際上何の重要な役割も果さない。こ
のような不良接着性はアルミニウムを使用するときにも
みられる。これは、反応室の構成素子は 450℃のような
高い温度にならないため、Al層とTiWN層との間の
付着性を強く改善する上述したAl及びNを含む化合物
が形成されないためである。
It was confirmed that the combination of the TiW barrier layer and the TiWN intermediate layer for improving the barrier property according to the present invention not only has the good barrier property described above, but also has the advantage of enabling a practical sputter deposition process. Was given. For a practical sputter process, as stated above, the layers deposited on the components near the semiconductor slice in the reaction chamber should have good adhesion to each other and to these components. is important. The ability to prevent stripping of small pieces from this layer during the deposition process until the layer deposited on these components is thicker eliminates the need for frequent cleaning of the deposition apparatus. TiW adheres well to these components in the reaction chamber. In addition, TiW adheres well to each other to TiW and TiWN layers deposited successively on these components. In the absence of the TiW layer, the TiWN layer itself forms a satisfactory barrier between silicon and aluminum, but does not provide the desired adherence to the reaction chamber components. In this case, the TiWN layer starts to peel off from the constituent elements of the reaction chamber with a thickness of 5 μm or less. The materials from which the components of the reaction chamber are manufactured play practically no important role. Such poor adhesion is also seen when using aluminum. This is because the constituent elements of the reaction chamber do not reach a high temperature such as 450 ° C., so that the above-described compound containing Al and N, which strongly improves the adhesion between the Al layer and the TiWN layer, is not formed.

【0012】TiW障壁層は障壁特性改善用中間層の厚
さの2〜5倍の厚さにするのが好ましい。この場合には
前記反応室の構成素子上に約 300μmの厚さの層が堆積
されるまで、この層の小片の不所望なはがれ落が生じな
い。特に、TiW障壁層は60〜100nm の厚さにし、障壁
特性改善用中間層は10〜30nmの厚さにするのが好まし
い。この場合には、本発明によるTiW障壁層とTiW
N中間層との組合せの障壁特性が最適になると共に、こ
れら層を実際上容易に堆積させることができる。
The thickness of the TiW barrier layer is preferably 2 to 5 times the thickness of the intermediate layer for improving barrier properties. In this case, undesired stripping of the particles of this layer does not occur until a layer having a thickness of about 300 μm is deposited on the components of the reaction chamber. In particular, it is preferable that the TiW barrier layer has a thickness of 60 to 100 nm and the intermediate layer for improving barrier properties has a thickness of 10 to 30 nm. In this case, the TiW barrier layer according to the invention and the TiW
The barrier properties of the combination with the N interlayer are optimized and these layers are practically easy to deposit.

【0013】[0013]

【実施例】図面を参照して本発明をいくつかの実施例に
つき詳細に説明する。図1〜3は、例えばn型単結晶シ
リコンの半導体本体1内に、表面4に隣接するフィール
ド酸化物領域2及びp型半導体領域3が通常の方法で設
けられた半導体装置のいくつかの製造工程を示す。多結
晶シリコンの導体トラック5を表面4上に設ける。次
に、表面4に、例えば酸化シリコン,窒化シリコン又は
シリコンオキシナイトライドの絶縁層6を設ける。この
絶縁層6に、その下側に位置するシリコン領域の接点形
成用窓7を設ける。これらのシリコン領域は半導体領域
3のような単結晶シリコンの領域又は多結晶シリコンの
領域とすることができ、これら領域には金属シリサイド
の上層を設けてもよいし、設けなくてもよい。図1〜3
には半導体領域3を露出させる接点窓7のみを示すが、
このような接点窓により導体5を露出させることもでき
ること明らかである。
BRIEF DESCRIPTION OF THE DRAWINGS The invention will be described in more detail with reference to the drawings on the basis of several exemplary embodiments. 1 to 3 show some fabrications of semiconductor devices in which a field oxide region 2 and a p-type semiconductor region 3 adjoining a surface 4 are provided in a conventional manner in a semiconductor body 1 of n-type single crystal silicon, for example. The process is shown. A conductor track 5 of polycrystalline silicon is provided on the surface 4. Next, the surface 4 is provided with an insulating layer 6 of, for example, silicon oxide, silicon nitride or silicon oxynitride. The insulating layer 6 is provided with a contact forming window 7 in the silicon region located therebelow. These silicon regions may be regions of single crystal silicon such as the semiconductor region 3 or regions of polycrystalline silicon, and these regions may or may not be provided with an upper layer of metal silicide. Figures 1-3
Shows only the contact window 7 exposing the semiconductor region 3,
It is obvious that the conductor 5 can be exposed by such a contact window.

【0014】次に、10〜30原子%のTiを含むTiW障
壁層8,障壁特性改善用中間層9及びアルミニウム上層
10を具える複合層8,9,10を絶縁層6上及び接点窓7
内に設ける。上層10は純粋アルミニウムとし得るが、数
パーセントのシリコン及び銅をこの層に添加してもよ
い。
Next, a TiW barrier layer 8 containing 10 to 30 atomic% Ti, an intermediate layer 9 for improving barrier properties, and an aluminum upper layer.
Composite layers 8, 9, 10 comprising 10 on insulating layer 6 and contact window 7
Provide inside. The top layer 10 may be pure aluminum, but a few percent of silicon and copper may be added to this layer.

【0015】本発明では障壁特性改善用中間層9を窒素
を含むTiWの層とする。この窒素を含むTiW(以後
略してTiWNと記す)の中間層は、TiWの層の堆積
直後に、同一の堆積室内で、窒素をアルゴンに加えてプ
ラズマを発生させることにより通常のスパッタ堆積処理
で堆積することができる。この処理は装置の製造時間を
実際上長くせず、また導体パターン11を形成するための
複合層8,9,10の堆積をマルチチャンバ堆積装置内で
実施することが可能になる。更に、障壁特性改善用Ti
WN中間層9と組合わせたTiW障壁層8は空気にさら
したTiWの障壁層より良好な障壁特性を示すことが明
らかになった。
In the present invention, the barrier property improving intermediate layer 9 is a TiW layer containing nitrogen. The intermediate layer of TiW containing nitrogen (hereinafter abbreviated as TiWN) is formed by a normal sputter deposition process by adding nitrogen to argon and generating plasma in the same deposition chamber immediately after the deposition of the TiW layer. Can be deposited. This process does not substantially increase the manufacturing time of the device and allows the deposition of the composite layers 8, 9, 10 to form the conductor pattern 11 to be carried out in a multi-chamber deposition device. Furthermore, Ti for improving barrier properties
It has been found that the TiW barrier layer 8 in combination with the WN intermediate layer 9 exhibits better barrier properties than the barrier layer of TiW exposed to air.

【0016】接点窓7を経て半導体領域3に接続された
導体パターン11を複合層8,9,10にエッチングした後
に、絶縁層12, 13, 14の複合層を設ける。最初に酸化シ
リコンの層12をプラズマ堆積法(PECVD)により設
け、次いでスピンオンガラス(SOG)の層13をスピン
オン法により設け、最後に酸化シリコンの層14を再びプ
ラズマ堆積法により設ける。複合層12,13,14に接点窓
15を設け、この複合層上に設けられる導体パターン16が
アルミニウム上層10と接触するようにする。複合層12,
13, 14内にスピンオンガラスの層13を使用することによ
り表面平滑化が得られるため、上側酸化シリコン層14が
かなり平面になる。
After the conductor pattern 11 connected to the semiconductor region 3 through the contact window 7 is etched into the composite layers 8, 9, 10 the composite layers of the insulating layers 12, 13, 14 are provided. A layer 12 of silicon oxide is first provided by plasma deposition (PECVD), then a layer 13 of spin-on glass (SOG) is provided by spin-on, and finally a layer 14 of silicon oxide is again provided by plasma deposition. Contact windows on the composite layers 12, 13 and 14
15 is provided so that the conductor pattern 16 provided on the composite layer is in contact with the aluminum upper layer 10. Composite layer 12,
Surface smoothing is obtained by using a layer 13 of spin-on glass in 13, 14 so that the upper silicon oxide layer 14 is fairly planar.

【0017】TiW障壁層8及び中間層11は、アルミニ
ウム層10が絶縁層6に良好に付着するようにするため、
及び半導体領域3のシリコンとその表面に設けられる導
体トラック11のアルミニウム層10のアルミニウムとの相
互作用を阻止するために使用する。このような相互作用
は半導体装置の以後の製造において半導体本体が比較的
高い温度に数回以上加熱される処理中に発生し得る。酸
化シリコン層12の堆積中に半導体本体1は 300℃に約10
分間加熱され、次いでスピンオンガラス層13の堆積後に
この層を含浸させるために 425℃に約40分間加熱され、
次いで酸化シリコン層14の堆積中に再び 300℃に約10分
間加熱される。更に、導体パターン15を設けた後に(こ
の処理中半導体本体1は約 200℃の温度に達する)、追
加の酸化シリコン層及び窒化シリコン層が通常堆積され
る(両層とも図示していない)。これらの堆積処理中も
半導体本体1は 300℃に約30分間加熱される。最後に、
最終加熱処理が 425℃の温度で約20分間実施される。実
際上アルミニウムは 300℃以下の温度では障壁層からの
Ti及びWと反応せず、この反応は主として 400℃以上
の加熱処理中に発生する。従って、 400℃以上の加熱処
理、本例では 425℃の温度での合計60分の加熱処理のみ
がこの化学反応にとって実際に重要である。
The TiW barrier layer 8 and the intermediate layer 11 ensure that the aluminum layer 10 adheres well to the insulating layer 6.
And to prevent the interaction between the silicon of the semiconductor region 3 and the aluminum of the aluminum layer 10 of the conductor tracks 11 provided on its surface. Such interactions may occur during subsequent manufacturing of the semiconductor device, during which the semiconductor body is heated to relatively high temperatures several times or more. During the deposition of the silicon oxide layer 12, the semiconductor body 1 is exposed to 300 ° C.
Heated for about 40 minutes and then at 425 ° C. for about 40 minutes to impregnate the spin-on-glass layer 13 after deposition of this layer,
It is then heated again to 300 ° C. for about 10 minutes during the deposition of the silicon oxide layer 14. Furthermore, after providing the conductor pattern 15 (the semiconductor body 1 reaches a temperature of about 200 ° C. during this process), additional silicon oxide and silicon nitride layers are usually deposited (both layers not shown). During these deposition processes, the semiconductor body 1 is heated to 300 ° C. for about 30 minutes. Finally,
The final heat treatment is carried out at a temperature of 425 ° C for about 20 minutes. In fact, aluminum does not react with Ti and W from the barrier layer at temperatures below 300 ° C, and this reaction occurs mainly during heat treatment above 400 ° C. Therefore, only heat treatments above 400 ° C., in this example at a temperature of 425 ° C. for a total of 60 minutes, are of practical importance for this chemical reaction.

【0018】図4は複合層8,9,10を堆積するのに好
適なマルチチャンバ堆積装置を略図示したものである。
この装置は空密ハウジング20を具え、このハウジング内
に本例では4個の室21, 22, 23, 24が配置されている。
半導体スライスはハウジング20内を真空状態の下で矢印
で示すように一つの室から他の室へ移送することができ
る。半導体スライスは第1室21(いわゆるロードロッ
ク)を経てハウジング20内に挿入し、ハウジング20から
取り出すことができる。第2室22において、例えばスラ
イスに通常のスパッタエッチング処理を施してスライス
表面を清浄にする。第3室23において、障壁層8及び中
間層9を堆積し、第4室24においてアルミニウム層10を
堆積する。最後にスライスを再び第1室を用いてチャン
バ20から取り出す。このときスライスは図2に示す最終
工程における多数の半導体装置を具えている。半導体装
置の後の製造工程において、このスライスを多数の個別
の半導体本体1に分割する。
FIG. 4 is a schematic diagram of a multi-chamber deposition apparatus suitable for depositing composite layers 8, 9, 10.
The device comprises an airtight housing 20 in which four chambers 21, 22, 23, 24 are arranged in this example.
The semiconductor slices can be transferred from one chamber to another under vacuum in the housing 20 as indicated by the arrow. The semiconductor slice can be inserted into and removed from the housing 20 via the first chamber 21 (so-called load lock). In the second chamber 22, for example, the slice is subjected to a normal sputter etching process to clean the slice surface. The barrier layer 8 and the intermediate layer 9 are deposited in the third chamber 23, and the aluminum layer 10 is deposited in the fourth chamber 24. Finally, the slice is taken out of the chamber 20 again using the first chamber. At this time, the slice comprises a large number of semiconductor devices in the final step shown in FIG. In a subsequent manufacturing process of the semiconductor device, this slice is divided into a large number of individual semiconductor bodies 1.

【0019】図5はマルチチャンバ堆積装置の堆積室の
一つを示す。支持体31を反応室30内に平面ターゲット32
及びこれを取り囲む平面接地導電リング33に平行に配置
する。接地スクリーン34を支持体31の周囲に設ける。半
導体材料のスライス35を支持体31の上に置き、斯る後に
アルゴンを反応室に導入する。通常のDC電圧源36をタ
ーゲット32とこれを取り囲む導電リング33との間に接続
し、プラズマを 300〜700 Vの電圧で発生させる。この
プラズマはターゲットの背後に配置された磁石39によっ
てターゲット32とスライス32との間のターゲット32に近
い空間37内に閉じこめる。アルゴンはガスインレット38
から反応室30内に供給する。
FIG. 5 shows one of the deposition chambers of a multi-chamber deposition apparatus. The support 31 is placed in the reaction chamber 30 and the flat target 32
And parallel to the plane ground conductive ring 33 surrounding it. A ground screen 34 is provided around the support 31. A slice 35 of semiconductor material is placed on the support 31, after which argon is introduced into the reaction chamber. A conventional DC voltage source 36 is connected between the target 32 and the surrounding conductive ring 33 to generate a plasma at a voltage of 300-700V. This plasma is confined in a space 37 between the target 32 and the slice 32 near the target 32 by a magnet 39 placed behind the target. Argon is gas inlet 38
Supply into the reaction chamber 30 from.

【0020】磁石は軸線40を中心に回転し得る。実際
上、これら磁石は堆積処理中軸線40を中心に1秒につき
数回回転させてプラズマ及びプラズマが閉じ込められる
空間37を軸線40を中心に回転させる。これによりターゲ
ット32の全表面から原子が均一にたたき出され、スライ
ス35の前面に均一な堆積が得られる。
The magnet may rotate about axis 40. In effect, these magnets are rotated about the axis 40 several times per second during the deposition process to rotate the plasma and the space 37 in which the plasma is confined about the axis 40. This causes atoms to be knocked out uniformly from the entire surface of the target 32, resulting in uniform deposition on the front surface of the slice 35.

【0021】スライス35は堆積中冷却し、その間支持体
31と半導体スライス35との間に気体クッション42を 100
〜2000Paの圧力で維持する。アルゴンガスをガス管路43
を経て支持体31とスライス35との間に導く。支持体31に
リム44を設け、スライス35をこのリムにクランプ(図示
せず)により押しつける。これによりガスクッション42
から反応室30へのアルゴンガスの洩れを制限する。支持
板31は管路46から支持体31に設けられたチャネル45に流
れる冷却水で冷却する。
The slice 35 cools during deposition, during which the support
100 gas cushion 42 between 31 and semiconductor slice 35
Maintain at a pressure of ~ 2000Pa. Argon gas gas line 43
Through the support 31 and the slice 35. A rim 44 is provided on the support 31 and the slice 35 is pressed against this rim by a clamp (not shown). This makes the gas cushion 42
Limit the leakage of argon gas from the chamber to the reaction chamber 30. The support plate 31 is cooled by cooling water flowing from a pipe line 46 to a channel 45 provided in the support body 31.

【0022】室30は実にガスアウトレット41を具え、こ
れをポンプ(図示せず)に接続し、このポンプによりガ
スを排出させることができると共に反応室30を所望の圧
力に維持することができる。
The chamber 30 actually comprises a gas outlet 41, which can be connected to a pump (not shown) by means of which the gas can be discharged and the reaction chamber 30 maintained at the desired pressure.

【0023】以下に記載する実験では、いくつかの層を
酸化シリコン層が設けられたいくつかのシリコンスライ
ス上に上述したマルチチャンバ堆積装置で堆積した。約
80nm厚のTiW層,約20nm厚のTiWN層及び約 500nm
厚のアルミニウム層を真空を破らずにこの順序でいくつ
かのスライス上に堆積し、これらのTiWN層はそれぞ
れ35原子%,20原子%及び10原子%のNを含むものとし
た。また、約 100nm厚のTiW障壁層を他のスライス上
に堆積し、これらスライスをしばらくの間空気にさらし
た後に約 500nm厚のアルミニウム層を堆積した。
In the experiments described below, several layers were deposited on several silicon slices provided with a silicon oxide layer with the multi-chamber deposition apparatus described above. about
80nm thick TiW layer, about 20nm thick TiWN layer and about 500nm
Thick aluminum layers were deposited in this order on several slices without breaking vacuum, these TiWN layers containing 35 atomic%, 20 atomic% and 10 atomic% N, respectively. Also, a TiW barrier layer about 100 nm thick was deposited on the other slices and the slices were exposed to air for a while before depositing an aluminum layer about 500 nm thick.

【0024】これらの層は上述した反応室内で堆積し
た。TiW層の堆積に対しては、毎分22scc のアルゴン
を約 0.8Paの圧力にある反応室内に導入し、4KWの電力
をプラズマに印加した。TiWN層の堆積に対しては、
毎分22scc のアルゴン及び12scc の窒素の混合物を 0.8
Paの圧力になる反応室内に導入し、1,2又は4KWの電
力をプラズマに印加して、それぞれ35原子%,20原子%
及び10原子%の窒素を含むTiWN層を得た。アルミニ
ウム層の堆積に対しては、毎分22scc のアルゴンを約
0.8Paの圧力にある反応室内に導入し、10KWの電力をプ
ラズマに印加した。
These layers were deposited in the reaction chamber described above. For depositing the TiW layer, 22 scc of argon per minute was introduced into the reaction chamber at a pressure of about 0.8 Pa and 4 KW of power was applied to the plasma. For the deposition of the TiWN layer,
0.8 scc of a mixture of 22 scc Argon and 12 scc Nitrogen per minute
It is introduced into the reaction chamber where the pressure is Pa and 1, 2 or 4 KW of electric power is applied to the plasma to generate 35 atom% and 20 atom% respectively.
And a TiWN layer containing 10 atomic% nitrogen was obtained. For the deposition of the aluminum layer, about 22 scc argon per minute
It was introduced into the reaction chamber at a pressure of 0.8 Pa and a power of 10 KW was applied to the plasma.

【0025】アルミニウム層の堆積後に全てのスライス
を真空中で約 450℃にしばらくの間加熱した。この加熱
中にアルミニウム層のシート抵抗値を測定した。チタン
及びタングステンとアルミニウムとの反応により生ずる
化合物はアルミニウムの電気抵抗値より著しく高い電気
抵抗値を有するため、アルミニウムがこれら化合物の形
成のために消費されるにつれて測定抵抗値が増大する。
After deposition of the aluminum layer, all slices were heated in vacuum to about 450 ° C. for some time. The sheet resistance value of the aluminum layer was measured during this heating. The compounds resulting from the reaction of titanium and tungsten with aluminum have electrical resistance values significantly higher than the electrical resistance of aluminum, so that the measured resistance increases as aluminum is consumed for the formation of these compounds.

【0026】図6は、種々の障壁層上に堆積されたアル
ミニウム層が 450℃の加熱中に化合物形成のために消費
される量(厚さ)を時間の関数として示すものである。
曲線50,51及び52はそれぞれ35原子%,20原子%及び10
原子%のNを含むTiWN層上に堆積されたアルミニウ
ム層のアルミニウム消費量を示す。曲線53及び54はそれ
ぞれ堆積後60分間空気にさらしたTiW層及び堆積後数
日間空気にさらしたTiW層上に堆積されたアルミニウ
ム層のアルミニウム消費量を示す。
FIG. 6 shows the amount (thickness) of aluminum layers deposited on various barrier layers consumed during compound formation during heating at 450 ° C. (thickness) as a function of time.
Curves 50, 51 and 52 are 35 at%, 20 at% and 10 respectively.
3 shows the aluminum consumption of an aluminum layer deposited on a TiWN layer containing atomic% N. Curves 53 and 54 represent the aluminum consumption of the aluminum layer deposited on the TiW layer exposed to air for 60 minutes after deposition and the TiW layer exposed to air for several days after deposition, respectively.

【0027】これから明らかなように、アルミニウム消
費量は本発明によるTiW障壁層8と障壁特性改善用T
iWN中間層9との組合せを使用する方が長期間空気に
さらした既知のTiW障壁層を使用するよりも著しく少
なくなる。本発明の場合にはアルミニウムはTi及びW
と殆んど反応しない。このような反応は、 450℃の加熱
中にTiWN層とアルミニウム層との間の界面に1〜3
nm厚さのAl及びNを含む層が形成されるために抑えら
れる。この層はこのような反応に対する障壁を形成する
と共にアルミニウムがTiWN中間層に極めて良好に付
着するようにする。Al及びNを含むこの層は極めて薄
いため、この層の形成に消費されるアルミニウム量は極
めて少量であるから、アルミニウム層の抵抗値は実際上
増大しない。
As is apparent from the above, the amount of consumed aluminum depends on the TiW barrier layer 8 and the barrier property improving T according to the present invention.
There is significantly less use of the combination with the iWN interlayer 9 than known TiW barrier layers that have been exposed to air for extended periods of time. In the case of the present invention, aluminum is Ti and W
Hardly reacts with. Such a reaction may occur at the interface between the TiWN layer and the aluminum layer during heating at 450 ° C.
This is suppressed because a layer containing Al and N having a thickness of nm is formed. This layer forms a barrier to such reactions and allows the aluminum to adhere very well to the TiWN interlayer. Since this layer containing Al and N is very thin, the amount of aluminum consumed in forming this layer is very small, so that the resistance of the aluminum layer does not actually increase.

【0028】空気にさらしたTiW障壁層の使用時より
著しく少ないアルミニウム消費量は、アルミニウム層10
を15〜40原子%の窒素を含む障壁特性改善用TiWN中
間層9上に堆積する場合に得られる。30〜40原子%のN
を含むTiWN中間層9を使用するのが好ましい。この
場合にはアルミニウム消費量が極めて低くなる。40原子
%以上、例えば50原子%のNを含むTiWN層は、後続
の加熱処理中にこの層から窒素が放出されるために中間
層として好ましくない。これは中間層上に堆積されたア
ルミニウム層と中間層との間の付着を劣化させる。この
ような離層は40原子%以下のNを含むTiWN層の使用
時には観察されなかった。
Significantly lower aluminum consumption than when using a TiW barrier layer exposed to the air
Is deposited on the TiWN intermediate layer 9 for improving barrier properties containing 15-40 atomic% nitrogen. 30-40 atom% N
It is preferred to use a TiWN intermediate layer 9 containing In this case, the aluminum consumption is extremely low. A TiWN layer containing 40 atomic% or more, for example 50 atomic% N, is not preferred as an intermediate layer due to the evolution of nitrogen from this layer during subsequent heat treatments. This deteriorates the adhesion between the aluminum layer deposited on the intermediate layer and the intermediate layer. No such delamination was observed when using a TiWN layer containing 40 atomic% or less N.

【0029】本発明によるTiW障壁層8と障壁特性改
善用TiWN中間層9との組合せは、上述した良好な障
壁特性のみならず実用的なスパッタ堆積処理をもたらす
利点もある。実用的なスパッタ堆積処理のためには、反
応室30内のスライス35の近くに位置する導電リング33及
び接地スクリーン34のような構成素子上に堆積される層
が互に及びこれらの構成素子33及び34に対し良好な付着
性を示すことが重要である。これら構成素子33及び34上
に厚い層を、この層からその小片がはがれ落ちることな
く堆積できるならば、堆積装置を頻繁に清掃する必要が
なくなる。TiWはこれら構成素子33及び34への良好な
付着性を有することが確かめられた。更に、これら構成
素子上に連続的に堆積されるTiW及びTiWN層は良
好な相互付着性を有する。TiW層がなくてもTiWN
層が単独でシリコンとアルミニウムとの間の十分な障壁
を形成するが、反応室の構成素子への所望の付着性は得
られない。この場合にはこれら構成素子上の堆積層は5
μm以下の厚さではがれ落ち始める。反応室のこれら構
成素子は例えばステンレススチール又はアルミニウムか
ら造られる。アルミニウムを使用する場合にも不良付着
が生ずる。これは、反応室のこれら構成素子は 450℃の
ような高温度に達しないためにAl及びTiWN間の付
着を強く改善する上述したAl及びNを含む化合物が形
成されないためである。
The combination of the TiW barrier layer 8 and the TiWN intermediate layer 9 for improving the barrier property according to the present invention has an advantage that not only the above-mentioned good barrier property but also a practical sputter deposition process is brought about. For a practical sputter deposition process, layers deposited on top of each other, such as the conductive ring 33 and the ground screen 34, which are located in the reaction chamber 30 near the slice 35, are stacked on top of each other. It is important to have good adhesion to 34 and 34. If a thick layer can be deposited on these components 33 and 34 without stripping the pieces from this layer, frequent cleaning of the deposition equipment is eliminated. It was confirmed that TiW has good adhesion to these components 33 and 34. Furthermore, TiW and TiWN layers deposited successively on these components have good mutual adhesion. TiWN without TiW layer
Although the layer alone forms a sufficient barrier between silicon and aluminum, it does not provide the desired adhesion to the reaction chamber components. In this case, the deposited layer on these components is 5
When the thickness is less than μm, it begins to fall off. These components of the reaction chamber are made of stainless steel or aluminum, for example. Poor adhesion also occurs when using aluminum. This is because these components in the reaction chamber do not reach a high temperature such as 450 ° C., so that the above-described Al and N-containing compound that strongly improves the adhesion between Al and TiWN is not formed.

【0030】上述した実験を、他の厚さのTiW障壁層
8及び障壁特性改善用中間層9についても実行した。こ
の実験の結果から、TiW障壁層8は障壁特性改善用中
間層9の厚さの2〜5倍の厚さにするのが好ましいこと
が確かめられた。この場合、前記構成素子33及び34上に
約 300μm厚の層を、この層からの不所望な小片のはが
れ落ちが始まるまでに形成することができる。特に、T
iW障壁層8は60〜100nm の厚さを有し、障壁特性改善
用中間層9は10〜30nmの厚さを有するものとする。この
場合には本発明によるTiW層8及びTiWN層9の組
合せの障壁特性が最適になると共に、これら層を実際上
容易に堆積させることができる。
The above-mentioned experiment was carried out for the TiW barrier layer 8 and the barrier property improving intermediate layer 9 having other thicknesses. From the results of this experiment, it was confirmed that the thickness of the TiW barrier layer 8 is preferably 2 to 5 times the thickness of the barrier property improving intermediate layer 9. In this case, a layer of approximately 300 μm thick can be formed on the components 33 and 34 by the time the undesired stripping off of this layer begins. In particular, T
The iW barrier layer 8 has a thickness of 60 to 100 nm, and the barrier property improving intermediate layer 9 has a thickness of 10 to 30 nm. In this case, the barrier properties of the combination of the TiW layer 8 and the TiWN layer 9 according to the invention are optimized and these layers can be deposited practically easily.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明半導体装置の一製造工程を示す図であ
る。
FIG. 1 is a diagram showing one manufacturing process of a semiconductor device of the present invention.

【図2】本発明半導体装置の次の製造工程を示す図であ
る。
FIG. 2 is a diagram showing a next manufacturing step of the semiconductor device of the present invention.

【図3】本発明半導体装置の次の製造工程を示す図であ
る。
FIG. 3 is a diagram showing a next manufacturing step of the semiconductor device of the present invention.

【図4】本発明半導体装置の製造に用いるマルチチャン
バ堆積装置を示す略図である。
FIG. 4 is a schematic view showing a multi-chamber deposition apparatus used for manufacturing the semiconductor device of the present invention.

【図5】図4に示す堆積装置の反応室の一つを示すであ
る。
5 shows one of the reaction chambers of the deposition apparatus shown in FIG.

【図6】種々の障壁層上に堆積されたアルミニウム層が
450℃の加熱中にTi及びWとの反応に消費されるアル
ミニウム量を時間の関数として示すグラフである。
FIG. 6 shows an aluminum layer deposited on various barrier layers.
3 is a graph showing the amount of aluminum consumed in the reaction with Ti and W during heating at 450 ° C. as a function of time.

【符号の説明】[Explanation of symbols]

1 半導体本体 2 フィールド酸化物領域 3 半導体領域 5 多結晶シリコンの導体トラック 6 絶縁層 7 接点窓 8,9,10 複合層 8 TiW障壁層 9 TiWN中間層 10 アルミニウム上層 11 導体パターン 12, 13, 14 複合絶縁品 15 接点窓 16 導体パターン 1 Semiconductor Body 2 Field Oxide Region 3 Semiconductor Region 5 Conductor Track of Polycrystalline Silicon 6 Insulating Layer 7 Contact Window 8, 9, 10 Composite Layer 8 TiW Barrier Layer 9 TiWN Intermediate Layer 10 Aluminum Upper Layer 11 Conductor Pattern 12, 13, 14 Composite insulation 15 Contact window 16 Conductor pattern

───────────────────────────────────────────────────── フロントページの続き (72)発明者 エドウィン ティベ スワート オランダ国 5621 ベー アー アインド ーフェン フルーネヴァウツウェッハ1 ─────────────────────────────────────────────────── ———————————————————————————————————————————————————————————————— Inventor Edwin Tibesswart The Netherlands 5621 Beer Eindowen Frünewach Wech 1

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 絶縁層が設けられた表面を有する半導体
本体を具え、前記絶縁層に接点窓を設け、前記接点窓を
介して前記絶縁層の下側に位置するシリコン領域を、前
記絶縁層上及び前記接点窓内に設けられた、10〜30原子
%のTiを含有するTiWの障壁層、障壁特性改善用中
間層及びアルミニウム上層を具える複合層から成る導体
パターンに接続して成る半導体装置において、前記障壁
特性改善用中間層は窒素を含むTiWの層であることを
特徴とする半導体装置。
1. A semiconductor body having a surface provided with an insulating layer, wherein a contact window is provided in the insulating layer, and a silicon region located under the insulating layer through the contact window is provided in the insulating layer. A semiconductor formed by connecting to a conductor pattern, which is provided on the top and in the contact window, of a TiW barrier layer containing 10 to 30 atomic% Ti, an intermediate layer for improving barrier properties, and a composite layer including an aluminum upper layer. In the device, the intermediate layer for improving barrier properties is a layer of TiW containing nitrogen, which is a semiconductor device.
【請求項2】 前記障壁特性改善用中間層は15〜40原子
%の窒素を含んでいることを特徴とする請求項1記載の
半導体装置。
2. The semiconductor device according to claim 1, wherein the barrier property improving intermediate layer contains 15 to 40 atomic% of nitrogen.
【請求項3】 前記障壁特性改善用中間層は30〜40原子
%の窒素を含んでいることを特徴とする請求項2記載の
半導体装置。
3. The semiconductor device according to claim 2, wherein the barrier property improving intermediate layer contains 30 to 40 atomic% of nitrogen.
【請求項4】 前記TiW障壁層は前記障壁特性改善用
中間層の厚さの2〜5倍の厚さでなることを特徴とする
請求項2又は3記載の半導体装置。
4. The semiconductor device according to claim 2, wherein the TiW barrier layer has a thickness that is 2 to 5 times the thickness of the barrier property improving intermediate layer.
【請求項5】 前記TiW障壁層は60〜100nm の厚さで
あり、且つ前記障壁特性改善用中間層は10〜30nmの厚さ
であることを特徴とする請求項4記載の半導体装置。
5. The semiconductor device according to claim 4, wherein the TiW barrier layer has a thickness of 60 to 100 nm, and the barrier property improving intermediate layer has a thickness of 10 to 30 nm.
JP5108505A 1992-05-12 1993-05-10 Semiconductor device Pending JPH0629295A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP92201354 1992-05-12
NL92201354:5 1992-05-12

Publications (1)

Publication Number Publication Date
JPH0629295A true JPH0629295A (en) 1994-02-04

Family

ID=8210602

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5108505A Pending JPH0629295A (en) 1992-05-12 1993-05-10 Semiconductor device

Country Status (2)

Country Link
JP (1) JPH0629295A (en)
KR (1) KR930024102A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017188669A (en) * 2016-03-15 2017-10-12 インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag Semiconductor device with metal adhesion and barrier structure and method of forming a semiconductor device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62219921A (en) * 1986-03-20 1987-09-28 Mitsubishi Electric Corp Semiconductor device
JPH0251273A (en) * 1988-08-15 1990-02-21 Nec Corp Semiconductor integrated circuit device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62219921A (en) * 1986-03-20 1987-09-28 Mitsubishi Electric Corp Semiconductor device
JPH0251273A (en) * 1988-08-15 1990-02-21 Nec Corp Semiconductor integrated circuit device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017188669A (en) * 2016-03-15 2017-10-12 インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag Semiconductor device with metal adhesion and barrier structure and method of forming a semiconductor device
JP2019024116A (en) * 2016-03-15 2019-02-14 インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag Semiconductor device with metal adhesion and barrier structure and method of forming a semiconductor device
US10475743B2 (en) 2016-03-15 2019-11-12 Infineon Technologies Ag Semiconductor device having a metal adhesion and barrier structure and a method of forming such a semiconductor device
US10777506B2 (en) 2016-03-15 2020-09-15 Infineon Technologies Ag Silicon carbide semiconductor device having a metal adhesion and barrier structure and a method of forming such a semiconductor device

Also Published As

Publication number Publication date
KR930024102A (en) 1993-12-21

Similar Documents

Publication Publication Date Title
TW546393B (en) PVD-IMP tungsten and tungsten nitride as a liner, barrier and/or seed layer for tungsten, aluminum and copper applications
JP2721023B2 (en) Deposition film formation method
KR0172772B1 (en) Method of forming ruthenium oxide film for diffusion barrier of semiconductor device
US6037263A (en) Plasma enhanced CVD deposition of tungsten and tungsten compounds
JP2828540B2 (en) Method for forming low resistance and low defect density tungsten contacts for silicon semiconductor wafers
US6734102B2 (en) Plasma treatment for copper oxide reduction
US7910476B2 (en) Adhesion and minimizing oxidation on electroless CO alloy films for integration with low K inter-metal dielectric and etch stop
TW436965B (en) Plasma treatment for ex-situ contact fill
US5831335A (en) Semiconductor device contains refractory metal or metal silicide with less than 1% weight of halogen atom
US6319728B1 (en) Method for treating a deposited film for resistivity reduction
TW200537571A (en) Forming method of barrier film, and forming method of electrode film
JP2004207281A (en) Multilayer wiring structure, method of forming the same, and semiconductor device
Kim et al. The growth of tantalum thin films by plasma-enhanced atomic layer deposition and diffusion barrier properties
JP3851686B2 (en) Thin film formation method by plasma CVD
JPH08246152A (en) Improved titanium nitride layer deposited by chemical vapor deposition and fabrication method
US20080054381A1 (en) Gate electrode of semiconductor device and method of forming same
JPH10313054A (en) Interconnect structure for integrated circuits.
JP3569023B2 (en) Method for manufacturing semiconductor device
Colgan Selective CVD-W for capping damascene Cu lines
JP3063519B2 (en) Thin film formation method
JP2542789B2 (en) Method for manufacturing semiconductor device
JP3273827B2 (en) Semiconductor device and manufacturing method thereof
JPH0629295A (en) Semiconductor device
JPH0653165A (en) Metal plug formation method
JP4217012B2 (en) Method for forming metal wiring of semiconductor element