JPH0629461A - 半導体装置のキャパシタ構造およびその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 耐熱性に優れた構造を有する強誘電体コンデ
ンサの電極構造を提供する。 【構成】 強誘電体層１０を挟んで１対のシリコン層
１、２が対向している。少なくとも一方のシリコン層
１、２と強誘電体層１０との間に介在するように窒化チ
タン層９が形成されている。この窒化チタン層９は等軸
晶から構成されている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置のキャパシタ
構造およびその製造方法に関し、特に誘電体膜に強誘電
体を用いた半導体装置のキャパシタ構造およびその製造
方法に関するものである。

【０００２】

【従来の技術】現在、Ｓｉプロセスにおいて用いられて
いるコンデンサの構造は、多結晶シリコン／酸化珪素／
多結晶シリコン構造である。このコンデンサの構造は、
たとえばＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａ
ｃｃｅｓｓ Ｍｅｍｏｒｙ）のメモリセルに採用され
る。以下、ＤＲＡＭのメモリセルに採用された場合の構
成について説明する。

【０００３】図１０は、従来のＤＲＡＭのメモリセルの
構成を概略的に示す断面図である。図１０を参照して、
ＤＲＡＭのメモリセルは、一般に１つのトランジスタと
１つのキャパシタから構成されている。トランジスタ
は、１対のソース・ドレイン領域１２２、ゲート酸化膜
１２３、ゲート電極１２４とを含んでいる。このトラン
ジスタはシリコン基板１２１の分離された領域に形成さ
れている。すなわち、シリコン基板１２１の表面には、
分離酸化膜１２２が形成されている。この分離酸化膜１
２２によってシリコン基板１２１の各領域が分離されて
いる。そのシリコン基板１２１の分離された表面に所定
の距離を介して１対のソース・ドレイン領域１２２が形
成されている。このソース・ドレイン領域に挟まれる領
域の表面上にはゲート酸化膜１２３を介してゲート電極
１２４が形成されている。このように、ＭＯＳ（Ｍｅｔ
ａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型ト
ランジスタが形成されている。

【０００４】メモリセルを構成するキャパシタは、下部
電極１０１、誘電体膜１０２、上部電極１０３とを含ん
でいる。下部電極１０１は、トランジスタを覆う絶縁膜
に形成されたコンタクトホールを介してソース・ドレイ
ン領域１２２の一方と接するように形成されている。こ
の下部電極１０１は多結晶シリコンよりなっている。こ
の下部電極１０１の表面上を覆うように誘電体膜１０２
が形成されている。この誘電体膜１０２は酸化珪素より
なっている。この誘電体膜１０２の表面上を覆うように
多結晶シリコンよりなる上部電極１０３が形成されてい
る。このように、キャパシタが形成されている。

【０００５】このＤＲＡＭのメモリセルを覆うように層
間絶縁膜１２６が形成されている。この層間絶縁膜１２
６には、コンタクトホール１２５が形成されている。こ
のコンタクトホール１２５からは、他方のソース・ドレ
イン領域１２２の一部表面が露出している。この他方の
ソース・ドレイン領域１２２と接するように、層間絶縁
膜１２６の表面上には配線層（ビット線）１２７が形成
されている。

【０００６】上記のような半導体記憶装置においては、
高集積化に伴ってチップ面積が縮小される。このチップ
面積の縮小により、メモリセルの構成素子であるキャパ
シタの占有面積も縮小化してきた。このキャパシタ面積
の縮小に伴って、キャパシタ容量が低下してきた。キャ
パシタ容量が低下すると、記憶しておくべき情報（デー
タ）の保持力が低下する。このため、半導体記憶装置の
性能が劣化する。

【０００７】これに対して、キャパシタ容量を増加させ
る手段としてこれまでに、誘電体膜厚の薄化、誘電
率の増加、などが検討されてきた。に示した誘電体膜
厚の薄化は、通常コンデンサの誘電体として用いられて
いる酸化珪素を使用する限り限界に達している。このこ
とから、最近では、特にに示した誘電率の増加に関す
る開発が盛んに進められている。なお、ここでいう誘電
率の増加とは、従来の酸化珪素の数倍から数百倍の誘電
率を有する材料の使用を意味する。また、この誘電率を
有する材料の一例として、酸化タンタル（Ｔａ
₂ Ｏ₅ ）、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸
ジルコン酸ランタン鉛（ＰＬＺＴ）、チタン酸ストロン
チウム（ＳＴＯ）、チタン酸バリウム（ＢＴＯ）などが
挙げられる。

【０００８】これらの材料は、一般的には高誘電体もし
くは強誘電体と呼ばれている。これらの中でも特に、２
５６ＭＤＲＡＭに代表される高集積記憶素子において
は、ＰＺＴ、ＰＬＺＴが有望視されている。

【０００９】

【発明が解決しようとする課題】このＰＺＴならびにＰ
ＬＺＴは、白金（Ｐｔ）上に形成した際、最も大きい比
誘電率を示すことが報告されている。すなわち、図１１
に示すように、白金（Ｐｔ）１５１の表面上にＰＺＴな
らびにＰＬＺＴ１６０の形成される例が多い。

【００１０】しかしながら、最近では「Ｆｅｒｒｏｅｒ
ｅｃ．１９９１．ｐ．３４−４１」にも示されているよ
うに、他の材料上にＰＺＴないしＰＬＺＴを堆積した例
も見られる。上記の文献に記載されている材料のうちで
は、Ｓｉプロセスとの適合を考慮すると、窒化チタン
（ＴｉＮ）が最適である。上記の文献に示されている構
造では、窒化チタンはＰＺＴの堆積基板としてのみ用い
られている。また上記文献には、窒化チタンを用いた場
合、図１２に示す構造が示されている。すなわち、酸化
マグネシウム（ＭｇＯ）層１６１の表面上に、窒化チタ
ン１６５、ＰＺＴ１７０が堆積された構造が示されてい
る。この図１２に示す構造では、Ｓｉプロセスとの適合
などから、半導体記憶装置の電極構造として用いること
ができない。

【００１１】上述したように、現在Ｓｉプロセスにおい
て用いられているキャパシタの構造は、多結晶シリコン
／酸化珪素／多結晶シリコン構造である。この酸化珪素
を上記の強誘電体に置き換えるには、多結晶シリコン／
窒化チタン／強誘電体／窒化チタン／多結晶シリコンの
構造が考えられる。すなわち、図１３に示すように、多
結晶シリコン層１７１の表面上に窒化チタン層１７５を
介して強誘電体層１８０が形成されており、この強誘電
体層１８０の表面上に窒化チタン層１７６を介在して多
結晶シリコン層１７３が形成された構造が考えられる。
しかしながら、図１３に示す構造において、窒化チタン
と多結晶シリコン間の接触抵抗が大きくなる。このこと
より、図１４に示すように、窒化チタン層と多結晶シリ
コン層の間にチタン（Ｔｉ）層を形成することが配線工
程などで行なわれている。以下、多結晶シリコン層と窒
化チタンの間にチタンを形成した場合の構成について説
明する。

【００１２】図１４は、多結晶シリコン層と窒化チタン
層の間にチタン層を形成した場合の構成を概略的に示す
断面図である。図１４を参照して、図１３に示す多結晶
シリコン層１７１と窒化チタン層１７５の間に介在する
ようにチタン層１７７が形成されている。なお、強誘電
体層１８０の上層については、簡略化のため省略する。
また強誘電体層１８０の上層であって、窒化チタン層１
７６と多結晶シリコン層１７３の間には、同様にチタン
層（図示せず）が形成されている。

【００１３】次に、図１４に示す構成の製造方法につい
て説明する。図１４を参照して、多結晶シリコン層１７
１の表面上に通常のスパッタリング法によりチタン層１
７７が堆積される。このチタン層１７７の表面上にスパ
ッタリング法などにより窒化チタン層１７５が形成され
る。この窒化チタン層１７５の表面上に強誘電体層１８
０が形成される。この強誘電体層１８０には、一般に熱
処理による結晶化が施される。この熱処理温度は、通常
６００〜７００℃である。この後に、窒化チタン層、チ
タン層および多結晶シリコン層の順で堆積されることに
よりキャパシタの電極構造が形成される。

【００１４】しかしながら、図１４に示すキャパシタの
電極構造においては、以下の弊害が生じる。

【００１５】図１５は、図１４に示す電極構造を有する
キャパシタに弊害が生じる様子を説明するための図であ
る。図１５を参照して、図１４に示す電極構造を有する
キャパシタを形成する場合、一般に窒化チタン層１７５
はスパッタリング法などにより形成される。このように
形成された窒化チタン層１７５においては、その結晶構
造が、下層であるチタン層１７７から上層の強誘電体層
１８０へ延びる柱状晶より構成されている。窒化チタン
層１７５がこのような結晶構造を有しているため、熱を
加えることによって拡散が進行しやすい。すなわち、上
層の強誘電体層１８０に含まれる原子は窒化チタン層１
７５の結晶に沿って下層側へ拡散しやすく、またチタン
層１７７の原子も窒化チタン層１７５の結晶に沿って上
層へ拡散しやすい。このような上層と下層の構成元素の
相互拡散が生じることにより、各層を構成する元素が入
り乱れた状態となってしまう。以上のように、窒化チタ
ン層１７５が柱状晶よりなっている場合は、各層の相互
拡散が生じやすく、約５００℃程度の熱を加えることに
よりキャパシタの電極構造が破壊される。このため、強
誘電体の結晶化の熱処理等、５００℃を越える温度が加
えられた場合にキャパシタの電極構造が破壊されるとい
う問題点があった。

【００１６】本発明は、上記のような問題点を解決する
ためになされたもので、耐熱性に優れた構造を有する強
誘電体コンデンサの電極構造を提供することを目的とす
る。

【００１７】

【課題を解決するための手段】本発明の半導体装置のキ
ャパシタ構造は、強誘電体層を挟んで対向する１対の電
極層を備え、少なくとも一方の電極層がシリコンを含む
半導体装置のキャパシタ構造において、少なくとも一方
の電極層と強誘電体層との間に介在するように形成され
た窒化チタンを含み、その窒化チタンが等軸晶から構成
されている。

【００１８】本発明の半導体装置のキャパシタ構造の製
造方法は、強誘電体層を挟んで対向する１対の電極層を
備え、少なくとも一方の電極層がシリコンを含む半導体
装置のキャパシタ構造の製造方法において、少なくとも
一方の電極層の上に等軸晶から構成される窒化チタン層
を形成し、その窒化チタン層の上に強誘電体層を形成し
た後、熱処理を施す。

【００１９】

【作用】本発明の半導体装置のキャパシタ構造において
は、窒化チタン層が等軸晶から構成されている。このた
め、窒化チタン層内では、上層から下層へ沿う方向に対
して交差する方向に、いくつもの結晶粒界が分布してい
る。この結晶粒界により、上層から下層への構成元素の
拡散は抑制される。よって、強誘電体層を結晶化させる
ための熱処理などで加えられる熱によって、窒化チタン
層を挟む上層と下層の構成元素は相互に拡散しがたくな
る。相互拡散が抑制されるため、各層の構成元素が互い
に入混じった状態となりがたい。したがって、電極構造
は破壊されがたくなり、耐熱性が向上する。

【００２０】また、窒化チタン層は、低抵抗で、かつ密
着性に優れており、電極材料としての各種特性値を満た
している。

【００２１】本発明の半導体装置のキャパシタ装置の製
造方法においては、上記の効果を有する半導体装置のキ
ャパシタ構造を得ることが可能である。

【００２２】

【実施例】以下、本発明の第１の実施例を図を用いて説
明する。

【００２３】図１は、本発明の第１の実施例における半
導体装置のキャパシタ構造を概略的に示す断面図であ
る。図１を参照して、この図は図１０のＰ部に対応して
いる。不純物がドープされたシリコン（Ｓｉ）層１の表
面上にはチタンシリサイド層８が形成されている。この
チタンシリサイド層８の表面上には窒化チタン（Ｔｉ
Ｎ）層９が形成されている。この窒化チタン層９の表面
上には強誘電体層１０が形成されている。この強誘電体
層１０の表面上には膜１１を介在して不純物がドープさ
れたシリコン（Ｓｉ）層２が形成されている。このよう
に半導体装置のキャパシタ構造が形成されている。

【００２４】なお、膜１１は、シリコン層２との接触部
において低抵抗化および密着性の向上を図ることがで
き、かつ強誘電体層１０の高い比誘電率を実現できる材
料であればよい。膜１１は、窒化チタン層とチタンシリ
サイド層からなっていてもよい。すなわち、強誘電体層
１０の表面上に窒化チタン層とチタンシリサイド層の順
で形成され、このチタンシリサイド層の表面上にシリコ
ン層２が形成されていてもよい。この場合、窒化チタン
層は強誘電体層１０の下層にある窒化チタン層９と同様
等軸晶であってもよい。また、この構造に限られるもの
ではない。

【００２５】次に、本発明の第１の実施例における半導
体装置のキャパシタ構造の製造方法について説明する。

【００２６】図２〜図４は本発明の第１の実施例におけ
る半導体装置のキャパシタ構造の製造方法を工程順に示
す概略断面図である。まず図２を参照して、不純物をド
ープしたシリコン層１の上に通常のスパッタリング法に
よりチタン（Ｔｉ）層５を約１００ｎｍの厚みで堆積さ
せる。この成膜法としては、スパッタリング法に限られ
ず、ＣＶＤ法などの他の成膜方法でもかまわない。

【００２７】図３を参照して、シリコン層１の表面上に
チタン層５を堆積させた試料には、熱処理が施される。
この熱処理は、アンモニア雰囲気中において約８００℃
〜９００℃の温度にて約１０秒〜１２０秒の条件で行な
われる。この熱処理中には、チタン層５の上部が窒化さ
れ窒化チタン層９が形成される。またこれとともにチタ
ン層５の下部、すなわちシリコン層１との接触面におい
て、シリサイド化が進行する。このシリサイド化によ
り、チタン層５の下部はチタンシリサイド（ＴｉＳ
ｉ_X ）層８が形成される。この熱処理により、形成され
た窒化チタン層９の結晶構造は等軸晶となっている。ま
たシリコン層１との接触面においてはチタンシリサイド
層８が形成されたため電極の低抵抗化、および密着性の
向上が同時に達成される。

【００２８】この窒化処理は、窒素（Ｎ₂ ）などチタン
（Ｔｉ）を窒化し得る雰囲気ならばどのような雰囲気も
しくは材料を用いてもかまわない。

【００２９】図４を参照して、窒化チタン層９の表面上
にＰＺＴよりなる強誘電体層１０が１５０ｎｍの厚みで
堆積される。このＰＺＴよりなる強誘電体層の成膜方法
としては、鉛（Ｐｂ）、ジルコニウム（Ｚｒ）、チタン
（Ｔｉ）のそれぞれの有機物を原材料としたＣＶＤ法お
よびＰＺＴ自身をターゲット材としたスパッタリング法
が用いられる。しかし、この成膜方法以外に、鉛、ジル
コニウム、チタンをターゲットとしたｃｏ−ｓｐｕｔｔ
ｅｒ法でもよいし、ゾル−ゲル法により成膜してもかま
わない。また強誘電体としては、上述したようにＰＺＴ
に限らず、ＰＬＺＴのような添加物を付与した材料でも
かまわない。さらに強誘電体としてはＳＴＯ、ＢＴＯ、
Ｔａ₂ Ｏ₅ でもかまわない。上記の強誘電体となる材料
は、堆積時もしくは結晶化時に熱処理が必要である。こ
のため、たとえばスパッタリング法によるＰＺＴでは、
７００℃のアニールが施される。このアニールを施して
も、本発明の窒化処理により形成された窒化チタン層１
０はその電極構造を保っていることが判明した。

【００３０】この後、強誘電体層１０の表面上に膜１１
と不純物をドープしたシリコン層２が形成される。これ
により、図１に示すキャパシタ構造が形成される。

【００３１】本発明の第１の実施例における半導体装置
のキャパシタ構造において、強電体層の堆積時もしくは
結晶化時の熱処理において、窒化チタン層が電極構造を
保っている理由について以下に説明する。

【００３２】図５は、本発明の第１の実施例における半
導体装置のキャパシタ構造を概略的に示す部分断面図で
ある。図５を参照して、一般にスパッタ法などにより形
成された窒化チタン層の結晶構造は柱状晶となってい
る。これに対して、第１の実施例のようにチタン層をア
ンモニア雰囲気などで窒化させた窒化チタン層２９はそ
の結晶構造が等軸晶となっていることが判明した。この
ため、従来の柱状晶よりなる窒化チタン層では、下層か
ら上層へ沿う方向に結晶粒が伸びていたのに対し、第１
の実施例では窒化チタン層内において上層から下層へ沿
う方向に対して交差する方向にいくつもの結晶粒界が分
布することとなる。よって、強誘電体に結晶化等の熱処
理が施されても、この結晶粒界により上層から下層への
構成元素の拡散は抑制される。構成元素が相互に拡散し
がたくなるため、各層の構成元素が互いに入混じった状
態となりがたい。したがって、電極構造は破壊されがた
くなり、耐熱性が向上するものと考えられる。

【００３３】次に、本発明の第２の実施例における半導
体装置のキャパシタ構造について説明する。

【００３４】図６を参照して、この図は図１０のＰ部に
対応している。不純物がドープされたシリコン（Ｓｉ）
層２１の表面上にはチタンシリサイド層２８が形成され
ている。このチタンシリサイド層２８の表面上には窒化
チタン（ＴｉＮ）層２６と２９が形成されている。この
窒化チタン層２９の表面上には強誘電体層３０が形成さ
れている。この強誘電体層３０の表面上には、膜３１を
介在して不純物がドープされたシリコン（Ｓｉ）層２２
が形成されている。このように本発明の第２の実施例に
おける半導体装置のキャパシタ構造は形成されている。

【００３５】なお、膜３１は、第１の実施例と同様シリ
コン層２２との接触部において低抵抗化、および密着性
の向上を図ることができ、かつ強誘電体層が高い比誘電
率を示すことのできる材料であればよい。またこの膜３
１は強誘電体層の下層にある積層構造、すなわち窒化チ
タン層２９、２６、チタンシリサイド層２８の三層構造
よりなっていてもよい。すなわち、強誘電体層３０の表
面上には窒化チタン層とチタンシリサイド層の三層構造
よりなる膜３１を介在してシリコン層２２が形成されて
いてもよい。なお、膜３１の構造はこれに限定されるも
のではない。

【００３６】次に、本発明の第２の実施例における半導
体装置のキャパシタ構造の製造方法について説明する。

【００３７】図７〜図９は本発明の第２の実施例におけ
る半導体装置のキャパシタ構造の製造方法を工程順に示
す概略断面図である。まず図７を参照して、パターン形
成が施され、かつ不純物がドープされたシリコン層２１
の表面上に、通常のスパッタリング法によってチタン層
（Ｔｉ）２５、窒化チタン層（ＴｉＮ）２６、チタン層
（Ｔｉ）２７がこの順で形成される。このとき各層の厚
みはチタン層２５が５ｎｍ〜３０ｎｍ、窒化チタン層２
６が１０ｎｍ〜１００ｎｍ、チタン層２７が１０ｎｍ〜
１００ｎｍの範囲である。

【００３８】図８を参照して、この積層構造に熱処理が
施される。この熱処理は、アンモニア雰囲気に７００℃
〜１０００℃の温度範囲にて１０秒〜３０分の条件で行
なわれる。この熱処理により、最上層のチタン層２７は
窒化され窒化チタン層２９となる。また下層のチタン層
２５は、シリサイド化されチタンシリサイド層２８とな
る。なおこの熱処理はアンモニア雰囲気に限られず、第
１の実施例で述べた条件で行なわれてもよい。

【００３９】図９を参照して、窒化チタン層２９の表面
上にＰＺＴよりなる強誘電体層３０が形成される。なお
この強誘電体層３０は、ＰＺＴに限られず、第１の実施
例で述べた他の強誘電体を用いてもよい。またその製造
方法についても、ＣＶＤ法に限られず、スパッタリング
法、ｃｏ−ｓｐｕｔｔｅｒ法、ゾル−ゲル法などでもか
まわない。この強誘電体は、堆積時もしくは結晶化時に
熱処理が必要である。このため、強誘電体層３０にアニ
ールを施したが、窒化処理により形成された窒化チタン
層２９はその電極構造を保っていることが判明した。

【００４０】この強誘電体層３０の表面上に膜３１とシ
リコン層２２が形成されることにより、図６に示す半導
体装置のキャパシタ構造が形成される。

【００４１】上記のように、本発明の第２の実施例にお
ける半導体装置のキャパシタ構造は構成され、かつ製造
される。

【００４２】本発明の第２の実施例における半導体装置
のキャパシタ構造が、強誘電体の熱処理に対して構造破
壊を生じなかった理由は、第１の実施例と同様窒化処理
の施された窒化チタン層２９が等軸晶よりなっているた
めであると考えられる。

【００４３】本発明の第１、第２の実施例においてはＤ
ＲＡＭのメモリセルのキャパシタについて説明したが、
これに限定されるものではない。

【００４４】

【発明の効果】本発明の半導体装置のキャパシタ構造に
おいては、窒化チタン層が等軸晶から構成されている。
このため、キャパシタを構成する各層の構成元素は相互
に拡散しがたくなる。したがって、電極構造は破壊され
がたくなり、耐熱性の優れたキャパシタ構造を得ること
が可能となる。

【００４５】また、窒化チタン層は、低抵抗で、かつ密
着性に優れており、電極材料としての各種特性値を満た
している。

【００４６】本発明の半導体装置のキャパシタ構造の製
造方法においては、熱が加えられても電極構造が破壊さ
れがたい半導体装置のキャパシタ構造を得ることができ
る。

【図面の簡単な説明】

【図１】本発明の第１の実施例における半導体装置の構
成を概略的に示す部分断面図である。

【図２】本発明の第１の実施例における半導体装置のキ
ャパシタ構造の製造方法の第１工程を概略的に示す部分
断面図である。

【図３】本発明の第１の実施例における半導体装置のキ
ャパシタ構造の製造方法の第２工程を概略的に示す部分
断面図である。

【図４】本発明の第１の実施例における半導体装置のキ
ャパシタ構造の製造方法の第３工程を概略的に示す部分
断面図である。

【図５】本発明の第１の実施例における半導体装置のキ
ャパシタ構造を概略的に示す部分断面図である。

【図６】本発明の第２の実施例における半導体装置のキ
ャパシタ構造を概略的に示す部分断面図である。

【図７】本発明の第２の実施例における半導体装置のキ
ャパシタ構造の製造方法の第１工程を概略的に示す部分
断面図である。

【図８】本発明の第２の実施例における半導体装置のキ
ャパシタ構造の製造方法の第２工程を概略的に示す部分
断面図である。

【図９】本発明の第２の実施例における半導体装置のキ
ャパシタ構造の製造方法の第３工程を概略的に示す部分
断面図である。

【図１０】従来のＤＲＡＭの構成を示す概略断面図であ
る。

【図１１】従来の半導体装置のキャパシタ構造を概略的
に示す部分断面図である。

【図１２】従来の半導体装置のキャパシタ構造を概略的
に示す部分断面図である。

【図１３】従来の半導体装置のキャパシタ構造を概略的
に示す部分断面図である。

【図１４】従来の半導体装置のキャパシタ構造を概略的
に示す部分断面図である。

【図１５】従来の半導体装置のキャパシタ構造に生じる
弊害を説明するための図である。

【符号の説明】

１、２、２１、２２ シリコン層 ９、２９ 窒化チタン層 １０、３０ 強誘電体層

Claims (2)

【特許請求の範囲】
1. 【請求項１】 強誘電体層を挟んで対向する１対の電極
   層を備え、少なくとも一方の電極層がシリコンを含む半
   導体装置のキャパシタ構造において、 前記少なくとも一方の電極層と前記強誘電体層との間に
   介在するように形成された窒化チタン層を含み、その窒
   化チタン層が等軸晶から構成されることを特徴とする、
   半導体装置のキャパシタ構造。
2. 【請求項２】 強誘電体層を挟んで対向する１対の電極
   層を備え、少なくとも一方の電極層がシリコンを含む半
   導体装置のキャパシタ構造の製造方法において、 前記少なくとも一方の電極層の上に等軸晶から構成され
   る窒化チタン層を形成し、その窒化チタン層の上に前記
   強誘電体層を形成した後、熱処理を施すことを特徴とす
   る、半導体装置のキャパシタ構造の製造方法。