JPH0629515A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0629515A JPH0629515A JP4180085A JP18008592A JPH0629515A JP H0629515 A JPH0629515 A JP H0629515A JP 4180085 A JP4180085 A JP 4180085A JP 18008592 A JP18008592 A JP 18008592A JP H0629515 A JPH0629515 A JP H0629515A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- film
- polymer material
- strip
- conductive film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electroluminescent Light Sources (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】本発明は、導電性高分子材料を半導体材料又は
配線材料として用いた半導体装置の製造方法に関し、毛
細管現象により溝の長手方向に沿って形成する高分子材
料膜の配向性を向上するとともに、該高分子材料膜と、
溝の長手方向と交差する方向に形成された帯状の導電体
層等との接触面積を十分に確保することができる半導体
装置の製造方法の提供を目的とする。 【構成】基体11に表層が絶縁膜13からなる帯状の溝12を
形成する工程と、溝12を横断する導電性を有する膜を絶
縁膜上に形成する工程と、溝12の一端を高分子材料の触
媒溶液に浸漬して毛細管現象により高分子材料の触媒溶
液を溝12に沿って導入し、溝12内に高分子材料膜15を形
成して導電性を有する膜14ａ，14ｂと接続する工程とを
含み構成する。
配線材料として用いた半導体装置の製造方法に関し、毛
細管現象により溝の長手方向に沿って形成する高分子材
料膜の配向性を向上するとともに、該高分子材料膜と、
溝の長手方向と交差する方向に形成された帯状の導電体
層等との接触面積を十分に確保することができる半導体
装置の製造方法の提供を目的とする。 【構成】基体11に表層が絶縁膜13からなる帯状の溝12を
形成する工程と、溝12を横断する導電性を有する膜を絶
縁膜上に形成する工程と、溝12の一端を高分子材料の触
媒溶液に浸漬して毛細管現象により高分子材料の触媒溶
液を溝12に沿って導入し、溝12内に高分子材料膜15を形
成して導電性を有する膜14ａ，14ｂと接続する工程とを
含み構成する。
Description
【０００１】 （目次） ・産業上の利用分野 ・従来の技術（図６〜図８） ・発明が解決しようとする課題 ・課題を解決するための手段 ・作用 ・実施例 （１）第１の実施例（図１，図２，図５） （２）第２の実施例（図３，図４） ・発明の効果
【０００２】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、更に詳しく言えば、導電性高分子材料を半導体
材料又は配線材料として用いた半導体装置の製造方法に
関する。
に関し、更に詳しく言えば、導電性高分子材料を半導体
材料又は配線材料として用いた半導体装置の製造方法に
関する。
【０００３】
【従来の技術】ポリアセチレン（ＣＨ）x をはじめとす
る導電性高分子材料は、シリコン等の無機半導体材料と
は伝導機構が異なることが知られているが、半導体材料
として用いられる可能性がある。
る導電性高分子材料は、シリコン等の無機半導体材料と
は伝導機構が異なることが知られているが、半導体材料
として用いられる可能性がある。
【０００４】しかも、係る導電性高分子材料は、軽量
性，柔軟性，加工及び大面積化の容易性等の特徴を持
つ。従って、用途によりシリコンに代わる半導体材料と
して又は金属等に代わる配線材料として期待されてい
る。例えば、ＦＥＴや太陽電池等の電子デバイスの作成
や、半導体集積回路装置等の配線を作成するのに用いら
れる可能性がある。
性，柔軟性，加工及び大面積化の容易性等の特徴を持
つ。従って、用途によりシリコンに代わる半導体材料と
して又は金属等に代わる配線材料として期待されてい
る。例えば、ＦＥＴや太陽電池等の電子デバイスの作成
や、半導体集積回路装置等の配線を作成するのに用いら
れる可能性がある。
【０００５】特に、ポリアセチレン（（ＣＨ）x ）は、
分子鎖内に共役二重結合を有する鎖状脂肪族不飽和炭化
水素で、通常、非導電体であるが、沃素（Ｉ）などの不
純物を導入することにより導電性を付与することができ
る。更に、微細溝中に導電性高分子材料を形成すること
により、電気電導度の高い高分子材料を得ることができ
る。
分子鎖内に共役二重結合を有する鎖状脂肪族不飽和炭化
水素で、通常、非導電体であるが、沃素（Ｉ）などの不
純物を導入することにより導電性を付与することができ
る。更に、微細溝中に導電性高分子材料を形成すること
により、電気電導度の高い高分子材料を得ることができ
る。
【０００６】例えば、トルエンを溶媒としたトリエチル
アルミニウムとテトラブトキシチタンとからなるチーグ
ラ・ナッタ触媒溶液を塗布した基板にアセチレンガスを
導入することによりポリアセチレン膜を作成することが
できる。しかし、このようにして作成されたポリアセチ
レン膜は、分子鎖が成長した直径数百Å程度のフィルブ
リル（繊維状単結晶）がランダムに交差している構造を
有し、このため低い電気伝導度しか示さない。
アルミニウムとテトラブトキシチタンとからなるチーグ
ラ・ナッタ触媒溶液を塗布した基板にアセチレンガスを
導入することによりポリアセチレン膜を作成することが
できる。しかし、このようにして作成されたポリアセチ
レン膜は、分子鎖が成長した直径数百Å程度のフィルブ
リル（繊維状単結晶）がランダムに交差している構造を
有し、このため低い電気伝導度しか示さない。
【０００７】一方、フィルブリルの長手方向に対しては
高い電気伝導度を示す。このため、シリコン基板やシリ
コン酸化膜に幅０．５μｍ以下，深さ１μｍ程度の微細
溝を形成し、毛細管現象を用いてその溝中にのみ触媒溶
液を導入することにより、溝に沿って、配向性が揃った
ポリアセチレン膜を形成することができる。このように
して形成されたポリアセチレン膜は高い電気伝導度を有
する。
高い電気伝導度を示す。このため、シリコン基板やシリ
コン酸化膜に幅０．５μｍ以下，深さ１μｍ程度の微細
溝を形成し、毛細管現象を用いてその溝中にのみ触媒溶
液を導入することにより、溝に沿って、配向性が揃った
ポリアセチレン膜を形成することができる。このように
して形成されたポリアセチレン膜は高い電気伝導度を有
する。
【０００８】図６（ａ）〜（ｃ），図７（ｄ），（ｅ）
は、上記の方法により作成されたポリアセチレン膜を半
導体材料として用いた、従来例の電界効果トランジスタ
の作成方法について説明する斜視図である。
は、上記の方法により作成されたポリアセチレン膜を半
導体材料として用いた、従来例の電界効果トランジスタ
の作成方法について説明する斜視図である。
【０００９】まず、図６（ａ）に示すように、シリコン
基板１表面にシリコン酸化膜２を形成する。続いて、電
気的に分離され、所定の間隔をおいて並行する、Ｓ／Ｄ
電極と一体的に形成された帯状のＳ／Ｄ配線層３ａ，３
ｂをシリコン酸化膜２上に形成する（図６（ｂ））。
基板１表面にシリコン酸化膜２を形成する。続いて、電
気的に分離され、所定の間隔をおいて並行する、Ｓ／Ｄ
電極と一体的に形成された帯状のＳ／Ｄ配線層３ａ，３
ｂをシリコン酸化膜２上に形成する（図６（ｂ））。
【００１０】次いで、Ｓ／Ｄ配線層３ａ，３ｂを被覆し
てシリコン酸化膜４を形成する（図６（ｃ））。次に、
シリコン酸化膜４に幅０．５μｍ以下，深さ１μｍ程度
の溝５を形成し、Ｓ／Ｄ配線層３ａ，３ｂの一部を表出
する（図７（ｄ））。
てシリコン酸化膜４を形成する（図６（ｃ））。次に、
シリコン酸化膜４に幅０．５μｍ以下，深さ１μｍ程度
の溝５を形成し、Ｓ／Ｄ配線層３ａ，３ｂの一部を表出
する（図７（ｄ））。
【００１１】次いで、チーグラ・ナッタ触媒溶液に溝５
の一端を浸漬した後、減圧し、アセチレンガスを導入し
て所定の時間保持する。これにより、毛細管現象により
その溝５中にのみ触媒溶液が導入され、その触媒溶液が
アセチレンガスと反応して溝５に沿った配向性を持つよ
うなポリアセチレン膜６が形成される。続いて、トルエ
ンを用いて洗浄した後、乾燥する。その後、ポリアセチ
レン膜６に選択的に沃素を導入して半導電性を付与し、
更にシリコン基板１の背面にゲート電極７を形成する
と、電界効果トランジスタが完成する（図７（ｅ））。
なお、Ｓ／Ｄ配線層３ａ，３ｂに挟まれたポリアセチレ
ン膜６がチャネル領域層となり、その両側であって、Ｓ
／Ｄ配線層３ａ，３ｂと接触するポリアセチレン膜６が
Ｓ／Ｄ領域層となる。
の一端を浸漬した後、減圧し、アセチレンガスを導入し
て所定の時間保持する。これにより、毛細管現象により
その溝５中にのみ触媒溶液が導入され、その触媒溶液が
アセチレンガスと反応して溝５に沿った配向性を持つよ
うなポリアセチレン膜６が形成される。続いて、トルエ
ンを用いて洗浄した後、乾燥する。その後、ポリアセチ
レン膜６に選択的に沃素を導入して半導電性を付与し、
更にシリコン基板１の背面にゲート電極７を形成する
と、電界効果トランジスタが完成する（図７（ｅ））。
なお、Ｓ／Ｄ配線層３ａ，３ｂに挟まれたポリアセチレ
ン膜６がチャネル領域層となり、その両側であって、Ｓ
／Ｄ配線層３ａ，３ｂと接触するポリアセチレン膜６が
Ｓ／Ｄ領域層となる。
【００１２】
【発明が解決しようとする課題】ところで、上記の電界
効果トランジスタの作成方法においては、Ｓ／Ｄ配線層
３ａ，３ｂの上下の絶縁膜が同じ種類のシリコン酸化膜
２，４なので、図７（ｄ）に示すのと同じ方法で上層の
シリコン酸化膜４に溝５ａを形成すると、Ｓ／Ｄ配線層
３ａ，３ｂ下部以外の下地のシリコン酸化膜２もエッチ
ングされる場合がある。このため、Ｓ／Ｄ配線層３ａ，
３ｂの膜厚以上の段差を有する凹部８が生じ（図８
（ａ））、毛細管現象によりその溝５ａ中にポリアセチ
レン膜を形成すると、そのポリアセチレン膜は配向性が
入り乱れ、従って電気伝導度が低くなるという問題があ
る。
効果トランジスタの作成方法においては、Ｓ／Ｄ配線層
３ａ，３ｂの上下の絶縁膜が同じ種類のシリコン酸化膜
２，４なので、図７（ｄ）に示すのと同じ方法で上層の
シリコン酸化膜４に溝５ａを形成すると、Ｓ／Ｄ配線層
３ａ，３ｂ下部以外の下地のシリコン酸化膜２もエッチ
ングされる場合がある。このため、Ｓ／Ｄ配線層３ａ，
３ｂの膜厚以上の段差を有する凹部８が生じ（図８
（ａ））、毛細管現象によりその溝５ａ中にポリアセチ
レン膜を形成すると、そのポリアセチレン膜は配向性が
入り乱れ、従って電気伝導度が低くなるという問題があ
る。
【００１３】また、段差ができないように溝５ｂを形成
した場合でも、図７（ｅ）に示すのと同じ方法で、溝５
ｂ中にポリアセチレン膜６ａを形成した後、乾燥する
と、表面張力により、ポリアセチレン膜６ａが縮む（図
８（ｂ））。このため、Ｓ／Ｄ配線層３ａ，３ｂとの接
触面積が十分でなくなるという問題がある。
した場合でも、図７（ｅ）に示すのと同じ方法で、溝５
ｂ中にポリアセチレン膜６ａを形成した後、乾燥する
と、表面張力により、ポリアセチレン膜６ａが縮む（図
８（ｂ））。このため、Ｓ／Ｄ配線層３ａ，３ｂとの接
触面積が十分でなくなるという問題がある。
【００１４】本発明は、かかる従来技術の問題点に鑑み
て創作されたものであり、毛細管現象により溝の長手方
向に沿って形成する高分子材料膜の配向性を向上すると
ともに、該高分子材料膜と、溝の長手方向と交差する方
向に形成された帯状の導電体層等との接触面積を十分に
確保することができる半導体装置の製造方法の提供を目
的とする。
て創作されたものであり、毛細管現象により溝の長手方
向に沿って形成する高分子材料膜の配向性を向上すると
ともに、該高分子材料膜と、溝の長手方向と交差する方
向に形成された帯状の導電体層等との接触面積を十分に
確保することができる半導体装置の製造方法の提供を目
的とする。
【００１５】
【課題を解決するための手段】上記課題は、第１に、基
体に表層が絶縁膜からなる帯状の溝を形成する工程と、
前記溝を横断する導電性を有する膜を前記絶縁膜上に形
成する工程と、前記導電性を有する膜を選択的にエッチ
ング・除去し、前記溝の長手方向と交差する方向に前記
溝の側壁及び底部を通過する帯状の導電性を有する膜を
残存する工程と、前記溝の一端を高分子材料の触媒溶液
に浸漬して毛細管現象により高分子材料の触媒溶液を前
記溝に沿って導入し、前記溝内に高分子材料膜を形成し
て前記導電性を有する膜と接続する工程とを有する半導
体装置の製造方法によって達成され、第２に、前記導電
性を有する膜を選択的にエッチング・除去し、前記溝の
長手方向と交差する方向に前記溝の側壁及び底部を通過
する帯状の導電性を有する膜を残存する工程を有するこ
とを特徴とする第１の発明に記載の半導体装置の製造方
法によって達成され、第３に、前記導電性を有する膜を
選択酸化して、前記溝の長手方向と交差する方向に帯状
の導電性を有する膜を残存するとともに、該残存する帯
状の導電性を有する膜の周辺部を絶縁する工程を有する
ことを特徴とする第１の発明に記載の半導体装置の製造
方法によって達成され、第４に、前記帯状の導電性を有
する膜を少なくとも２つ互いに並行するように残存する
工程を有し、前記２つの帯状の導電性を有する膜をそれ
ぞれソース／ドレイン配線層とし、前記２つの帯状の導
電性を有する膜に挟まれた領域の高分子材料膜をチャネ
ル領域層とする電界効果トランジスタを形成することを
特徴とする第２又は第３の発明に記載の半導体装置の製
造方法によって達成される。
体に表層が絶縁膜からなる帯状の溝を形成する工程と、
前記溝を横断する導電性を有する膜を前記絶縁膜上に形
成する工程と、前記導電性を有する膜を選択的にエッチ
ング・除去し、前記溝の長手方向と交差する方向に前記
溝の側壁及び底部を通過する帯状の導電性を有する膜を
残存する工程と、前記溝の一端を高分子材料の触媒溶液
に浸漬して毛細管現象により高分子材料の触媒溶液を前
記溝に沿って導入し、前記溝内に高分子材料膜を形成し
て前記導電性を有する膜と接続する工程とを有する半導
体装置の製造方法によって達成され、第２に、前記導電
性を有する膜を選択的にエッチング・除去し、前記溝の
長手方向と交差する方向に前記溝の側壁及び底部を通過
する帯状の導電性を有する膜を残存する工程を有するこ
とを特徴とする第１の発明に記載の半導体装置の製造方
法によって達成され、第３に、前記導電性を有する膜を
選択酸化して、前記溝の長手方向と交差する方向に帯状
の導電性を有する膜を残存するとともに、該残存する帯
状の導電性を有する膜の周辺部を絶縁する工程を有する
ことを特徴とする第１の発明に記載の半導体装置の製造
方法によって達成され、第４に、前記帯状の導電性を有
する膜を少なくとも２つ互いに並行するように残存する
工程を有し、前記２つの帯状の導電性を有する膜をそれ
ぞれソース／ドレイン配線層とし、前記２つの帯状の導
電性を有する膜に挟まれた領域の高分子材料膜をチャネ
ル領域層とする電界効果トランジスタを形成することを
特徴とする第２又は第３の発明に記載の半導体装置の製
造方法によって達成される。
【００１６】
【作 用】本発明の半導体装置の製造方法においては、
予め溝を形成した後、その上に帯状の導電性を有する膜
を形成している。従って、下地の絶縁膜上に帯状の導電
性を有する膜を形成した後、導電性を有する膜を被覆す
る絶縁膜に溝を形成する従来の場合のような、溝の底部
における下地の絶縁膜のオーバエッチングが生じない。
これにより、従来と異なり、溝の底部は、常に、帯状の
導電性を有する膜の膜厚以上の段差を有しない。特に、
溝を被覆する導電性を有する膜を選択酸化して帯状の導
電性を有する膜を残存する場合には、溝の底部における
段差を一層低くすることができる。このため、溝に沿っ
て形成される高分子材料膜を構成するフィブリルの方向
は溝に沿って揃うようになる。
予め溝を形成した後、その上に帯状の導電性を有する膜
を形成している。従って、下地の絶縁膜上に帯状の導電
性を有する膜を形成した後、導電性を有する膜を被覆す
る絶縁膜に溝を形成する従来の場合のような、溝の底部
における下地の絶縁膜のオーバエッチングが生じない。
これにより、従来と異なり、溝の底部は、常に、帯状の
導電性を有する膜の膜厚以上の段差を有しない。特に、
溝を被覆する導電性を有する膜を選択酸化して帯状の導
電性を有する膜を残存する場合には、溝の底部における
段差を一層低くすることができる。このため、溝に沿っ
て形成される高分子材料膜を構成するフィブリルの方向
は溝に沿って揃うようになる。
【００１７】また、予め溝を形成した後、その上に帯状
の導電性を有する膜を形成しているので、溝の側壁及び
底部にも帯状の導電性を有する膜が存在する。従って、
溝内に形成された高分子材料膜を乾燥したとき、高分子
材料膜が表面張力により縮んでも、従来と異なり、溝の
側壁及び底部の両方で高分子材料膜と帯状の導電性を有
する膜との接触を得ることができる。
の導電性を有する膜を形成しているので、溝の側壁及び
底部にも帯状の導電性を有する膜が存在する。従って、
溝内に形成された高分子材料膜を乾燥したとき、高分子
材料膜が表面張力により縮んでも、従来と異なり、溝の
側壁及び底部の両方で高分子材料膜と帯状の導電性を有
する膜との接触を得ることができる。
【００１８】これにより、毛細管現象により溝に沿って
形成する高分子材料膜の配向性を向上するとともに、高
分子材料膜と導電性を有する膜との接触面積を十分に確
保することができる。
形成する高分子材料膜の配向性を向上するとともに、高
分子材料膜と導電性を有する膜との接触面積を十分に確
保することができる。
【００１９】また、溝を形成した後、その上にソース／
ドレイン電極及びソース／ドレイン配線層となる帯状の
導電性を有する膜を互いに並行して形成した後、溝に沿
って高分子材料を導入することにより溝内に高分子材料
膜を形成して帯状の導電性を有する膜に接続し、２つの
帯状の導電性を有する膜に挟まれた領域の高分子材料膜
をチャネル領域層とする電界効果トランジスタを作成し
ている。これにより、高分子材料膜の配向性を向上し、
この高分子材料膜と導電性を有する膜との接触面積を十
分に確保した電界効果トランジスタを作成することがで
きる。
ドレイン電極及びソース／ドレイン配線層となる帯状の
導電性を有する膜を互いに並行して形成した後、溝に沿
って高分子材料を導入することにより溝内に高分子材料
膜を形成して帯状の導電性を有する膜に接続し、２つの
帯状の導電性を有する膜に挟まれた領域の高分子材料膜
をチャネル領域層とする電界効果トランジスタを作成し
ている。これにより、高分子材料膜の配向性を向上し、
この高分子材料膜と導電性を有する膜との接触面積を十
分に確保した電界効果トランジスタを作成することがで
きる。
【００２０】
【実施例】（１）第１の実施例 次に、図面を参照しながら本発明の第１の実施例のポリ
アセチレン膜を半導体材料として用いた電界効果トラン
ジスタの作成方法について説明する。
アセチレン膜を半導体材料として用いた電界効果トラン
ジスタの作成方法について説明する。
【００２１】最初に、ウエハの表層に形成された溝内に
上記のポリアセチレン膜を形成するための装置について
説明する。図５は、このような装置の斜視構成図であ
る。図５において、１７はチーグラ・ナッタ触媒溶液１
８が収納された容器、１１又は11ａはウエハ（シリコン
基板；基体）、１２又は12ａはウエハ１１又は11ａの表
層に形成された溝である。
上記のポリアセチレン膜を形成するための装置について
説明する。図５は、このような装置の斜視構成図であ
る。図５において、１７はチーグラ・ナッタ触媒溶液１
８が収納された容器、１１又は11ａはウエハ（シリコン
基板；基体）、１２又は12ａはウエハ１１又は11ａの表
層に形成された溝である。
【００２２】この装置を用いて、ウエハ１１又は11ａの
表層に形成された溝１２又は12ａ内にポリアセチレン膜
を次のようにして形成する。即ち、ウエハ１１又は２１
表層に形成された溝１２又は12ａの一端をチーグラ・ナ
ッタ触媒溶液１８に浸漬した後、チーグラ・ナッタ触媒
溶液１８が収納された容器１７内を減圧し、外部から容
器１７内にアセチレンガスを導入して圧力を約１００To
rrに保持する。その結果、毛細管現象により溝１２又は
12ａに沿ってチーグラ・ナッタ触媒溶液１８が導入さ
れ、アセチレンガスと重合反応を起こして、溝１２又は
12ａ内にポリアセチレン膜が形成される。
表層に形成された溝１２又は12ａ内にポリアセチレン膜
を次のようにして形成する。即ち、ウエハ１１又は２１
表層に形成された溝１２又は12ａの一端をチーグラ・ナ
ッタ触媒溶液１８に浸漬した後、チーグラ・ナッタ触媒
溶液１８が収納された容器１７内を減圧し、外部から容
器１７内にアセチレンガスを導入して圧力を約１００To
rrに保持する。その結果、毛細管現象により溝１２又は
12ａに沿ってチーグラ・ナッタ触媒溶液１８が導入さ
れ、アセチレンガスと重合反応を起こして、溝１２又は
12ａ内にポリアセチレン膜が形成される。
【００２３】次に、上記の装置を用いて、本発明の第１
の実施例のポリアセチレン膜を半導体材料として用いた
電界効果トランジスタの作成方法について説明する。図
１（ａ），（ｂ），図２（ｃ），（ｄ）は、本発明の第
１の実施例の電界効果トランジスタの作成方法について
説明する斜視図である。
の実施例のポリアセチレン膜を半導体材料として用いた
電界効果トランジスタの作成方法について説明する。図
１（ａ），（ｂ），図２（ｃ），（ｄ）は、本発明の第
１の実施例の電界効果トランジスタの作成方法について
説明する斜視図である。
【００２４】まず、図１（ａ）に示すように、ＣＦ4 ガ
スを用いたＲＩＥ（反応性イオンエッチング）により、
シリコン基板（基体）１１を異方性エッチング・除去し
て、幅０．５μｍ以下，深さ１μｍ程度の溝１２を形成
する。
スを用いたＲＩＥ（反応性イオンエッチング）により、
シリコン基板（基体）１１を異方性エッチング・除去し
て、幅０．５μｍ以下，深さ１μｍ程度の溝１２を形成
する。
【００２５】次いで、ドライ酸素ガス雰囲気中、温度10
00℃の条件で、熱酸化により、シリコン基板１１の表層
に膜厚約５００Åのシリコン酸化膜（絶縁膜）１３を形
成する（図１（ｂ））。
00℃の条件で、熱酸化により、シリコン基板１１の表層
に膜厚約５００Åのシリコン酸化膜（絶縁膜）１３を形
成する（図１（ｂ））。
【００２６】次に、シリコン酸化膜１３上に化学気相成
長法（ＣＶＤ法）により、膜厚約５００Åのポリシリコ
ン膜（導電性を有する膜）を形成する。このとき、ＣＶ
Ｄ法を用いているので、ポリシリコン膜を溝１２の側壁
や底部に均一な膜厚で形成することができる。
長法（ＣＶＤ法）により、膜厚約５００Åのポリシリコ
ン膜（導電性を有する膜）を形成する。このとき、ＣＶ
Ｄ法を用いているので、ポリシリコン膜を溝１２の側壁
や底部に均一な膜厚で形成することができる。
【００２７】次いで、ポリシリコン膜をパターニング
し、溝１２の長手方向と交差する方向に溝１２の側壁及
び底部を通過し、帯状のポリシリコン膜からなるソース
／ドレイン電極及びソース／ドレイン配線層（導電性を
有する膜；以下、Ｓ／Ｄ電極／配線層と称す。）14ａ，
14ｂを２つ互いに並行するように残存する。続いて、シ
リコン基板１１の裏面に膜厚約１μｍのアルミニウム膜
からなるゲート電極１６を形成する（図２（ｃ））。
し、溝１２の長手方向と交差する方向に溝１２の側壁及
び底部を通過し、帯状のポリシリコン膜からなるソース
／ドレイン電極及びソース／ドレイン配線層（導電性を
有する膜；以下、Ｓ／Ｄ電極／配線層と称す。）14ａ，
14ｂを２つ互いに並行するように残存する。続いて、シ
リコン基板１１の裏面に膜厚約１μｍのアルミニウム膜
からなるゲート電極１６を形成する（図２（ｃ））。
【００２８】次に、図５に示す装置の容器１７中のチー
グラ・ナッタ触媒溶液（高分子材料を形成する触媒溶
液）１８に溝１２の一端を浸漬するとともに、減圧し、
アセチレンガスを容器１７内に導入して、圧力を１００
Torrに保持する。その結果、毛細管現象によりチーグラ
・ナッタ触媒溶液１８が溝１２に沿って溝１２内に導入
され、アセチレンガスと重合反応してポリアセチレン膜
（高分子材料膜）１５が形成される。このとき、従来と
異なり、既に溝１２を形成するためのエッチングが終わ
っているので、溝１２の底部には帯状のＳ／Ｄ電極／配
線層14ａ，14ｂの膜厚以上の段差を有しない。このた
め、形成されたポリアセチレン膜１５を構成するフィブ
リルの方向は溝１２に沿って揃うようになる。
グラ・ナッタ触媒溶液（高分子材料を形成する触媒溶
液）１８に溝１２の一端を浸漬するとともに、減圧し、
アセチレンガスを容器１７内に導入して、圧力を１００
Torrに保持する。その結果、毛細管現象によりチーグラ
・ナッタ触媒溶液１８が溝１２に沿って溝１２内に導入
され、アセチレンガスと重合反応してポリアセチレン膜
（高分子材料膜）１５が形成される。このとき、従来と
異なり、既に溝１２を形成するためのエッチングが終わ
っているので、溝１２の底部には帯状のＳ／Ｄ電極／配
線層14ａ，14ｂの膜厚以上の段差を有しない。このた
め、形成されたポリアセチレン膜１５を構成するフィブ
リルの方向は溝１２に沿って揃うようになる。
【００２９】次いで、所定の時間が経過した後、シリコ
ン基板１１をチーグラ・ナッタ触媒溶液１８から取り出
す。続いて、トルエンを用いて触媒溶液を洗浄した後、
室温で真空乾燥する。
ン基板１１をチーグラ・ナッタ触媒溶液１８から取り出
す。続いて、トルエンを用いて触媒溶液を洗浄した後、
室温で真空乾燥する。
【００３０】その後、ポリアセチレン膜１４に選択的に
沃素を導入して半導電性を付与すると、電界効果トラン
ジスタが形成される（図２（ｄ））。なお、２つの帯状
のＳ／Ｄ電極／配線層14ａ，14ｂに挟まれた領域のポリ
アセチレン膜１５がチャネル領域層となり、その両側で
あって、Ｓ／Ｄ電極／配線層14ａ，14ｂと接触するポリ
アセチレン膜１５がソース／ドレイン領域層（以下、Ｓ
／Ｄ領域層と称す。）となる。また、シリコン酸化膜１
３がゲート絶縁膜となる。
沃素を導入して半導電性を付与すると、電界効果トラン
ジスタが形成される（図２（ｄ））。なお、２つの帯状
のＳ／Ｄ電極／配線層14ａ，14ｂに挟まれた領域のポリ
アセチレン膜１５がチャネル領域層となり、その両側で
あって、Ｓ／Ｄ電極／配線層14ａ，14ｂと接触するポリ
アセチレン膜１５がソース／ドレイン領域層（以下、Ｓ
／Ｄ領域層と称す。）となる。また、シリコン酸化膜１
３がゲート絶縁膜となる。
【００３１】以上のように、本発明の第１の実施例によ
れば、予め溝１２を形成した後、帯状のＳ／Ｄ電極／配
線層14ａ，14ｂを形成し、その後、毛細管現象により溝
１２中にポリアセチレン膜１５を形成している。従っ
て、従来と異なり、溝１２の底部には帯状のＳ／Ｄ電極
／配線層14ａ，14ｂの膜厚以上の段差を有しないので、
形成されたポリアセチレン膜１５を構成するフィブリル
の方向は溝１２に沿って揃うようになる。
れば、予め溝１２を形成した後、帯状のＳ／Ｄ電極／配
線層14ａ，14ｂを形成し、その後、毛細管現象により溝
１２中にポリアセチレン膜１５を形成している。従っ
て、従来と異なり、溝１２の底部には帯状のＳ／Ｄ電極
／配線層14ａ，14ｂの膜厚以上の段差を有しないので、
形成されたポリアセチレン膜１５を構成するフィブリル
の方向は溝１２に沿って揃うようになる。
【００３２】また、予め溝１２を形成した後、帯状のＳ
／Ｄ電極／配線層14ａ，14ｂを形成しているので、溝１
２の側壁及び底部にも帯状のＳ／Ｄ電極／配線層14ａ，
14ｂが存在する。従って、溝１２に形成されたポリアセ
チレン膜１５を乾燥したとき、従来のように、ポリアセ
チレン膜１５が表面張力により縮んでも、従来と異な
り、溝１２の側壁及び底部の両方で接触を得ることがで
きる。
／Ｄ電極／配線層14ａ，14ｂを形成しているので、溝１
２の側壁及び底部にも帯状のＳ／Ｄ電極／配線層14ａ，
14ｂが存在する。従って、溝１２に形成されたポリアセ
チレン膜１５を乾燥したとき、従来のように、ポリアセ
チレン膜１５が表面張力により縮んでも、従来と異な
り、溝１２の側壁及び底部の両方で接触を得ることがで
きる。
【００３３】これにより、毛細管現象により溝１２中に
形成されるポリアセチレン膜１５の配向性を向上すると
ともに、この膜１４と接触させるＳ／Ｄ電極／配線層14
ａ，14ｂとの接触面積を十分に確保することができる。 （２）第２の実施例 図３（ａ），（ｂ），図４（ｃ）は、本発明の第２の実
施例のポリアセチレン膜を半導体材料として用いた電界
効果トランジスタの作成方法について説明する斜視図で
ある。
形成されるポリアセチレン膜１５の配向性を向上すると
ともに、この膜１４と接触させるＳ／Ｄ電極／配線層14
ａ，14ｂとの接触面積を十分に確保することができる。 （２）第２の実施例 図３（ａ），（ｂ），図４（ｃ）は、本発明の第２の実
施例のポリアセチレン膜を半導体材料として用いた電界
効果トランジスタの作成方法について説明する斜視図で
ある。
【００３４】まず、図３（ａ）に示すように、ＣＦ4 ガ
スを用いたＲＩＥ（反応性イオンエッチング）により、
シリコン基板（基体）11ａを異方性エッチング・除去し
て、幅０．５μｍ以下，深さ１μｍ程度の溝12ａを形成
する。
スを用いたＲＩＥ（反応性イオンエッチング）により、
シリコン基板（基体）11ａを異方性エッチング・除去し
て、幅０．５μｍ以下，深さ１μｍ程度の溝12ａを形成
する。
【００３５】次いで、ドライ酸素ガス雰囲気中、温度10
00℃の条件で、熱酸化により、シリコン基板11ａの表層
に膜厚約５００Åのシリコン酸化膜（絶縁膜）13ａを形
成する。
00℃の条件で、熱酸化により、シリコン基板11ａの表層
に膜厚約５００Åのシリコン酸化膜（絶縁膜）13ａを形
成する。
【００３６】次に、シリコン酸化膜13ａ上に化学気相成
長法（ＣＶＤ法）により、膜厚約５００Åのポリシリコ
ン膜（導電性を有する膜）14ｃを形成する。このとき、
ＣＶＤ法を用いているので、ポリシリコン膜14ｃは溝12
ａの側壁や底部に均一な膜厚で形成することができる。
長法（ＣＶＤ法）により、膜厚約５００Åのポリシリコ
ン膜（導電性を有する膜）14ｃを形成する。このとき、
ＣＶＤ法を用いているので、ポリシリコン膜14ｃは溝12
ａの側壁や底部に均一な膜厚で形成することができる。
【００３７】次いで、不図示のシリコン窒化膜を形成し
た後、パターニングし、その後、パターニングされたシ
リコン窒化膜をマスクとして選択酸化し、溝12ａの長手
方向と交差する方向に帯状のＳ／Ｄ電極／配線層（導電
性を有する膜）14ｄ，14ｅを２つ互いに並行するように
残存するとともに、残存する帯状のＳ／Ｄ電極／配線層
14ｄ，14ｅの周辺部をシリコン酸化膜14ｆにより絶縁す
る。続いて、シリコン基板11ａの裏面に膜厚約１μｍの
アルミニウム膜からなるゲート電極16ａを形成する（図
３（ｂ））。
た後、パターニングし、その後、パターニングされたシ
リコン窒化膜をマスクとして選択酸化し、溝12ａの長手
方向と交差する方向に帯状のＳ／Ｄ電極／配線層（導電
性を有する膜）14ｄ，14ｅを２つ互いに並行するように
残存するとともに、残存する帯状のＳ／Ｄ電極／配線層
14ｄ，14ｅの周辺部をシリコン酸化膜14ｆにより絶縁す
る。続いて、シリコン基板11ａの裏面に膜厚約１μｍの
アルミニウム膜からなるゲート電極16ａを形成する（図
３（ｂ））。
【００３８】次に、図５に示す装置の容器１７中のチー
グラ・ナッタ触媒溶液（高分子材料の触媒溶液）１８に
溝12ａの一端を浸漬するとともに、減圧し、アセチレン
ガスを容器１７内に導入して、圧力を１００Torrに保持
する。その結果、毛細管現象によりチーグラ・ナッタ触
媒溶液１８が溝12ａに沿って溝12ａ内に導入され、アセ
チレンガスと重合反応して溝12ａ内にポリアセチレン膜
（高分子材料膜）15ａが形成される。このとき、従来と
異なり、溝12ａの底部には帯状のＳ／Ｄ電極／配線層14
ｄ，14ｅの膜厚とシリコン酸化膜14ｆの膜厚との差以上
の段差を有しない。このため、第１の実施例と比較して
も、形成されたポリアセチレン膜15ａを構成するフィブ
リルの方向は溝12ａに沿って一層揃うようになる。
グラ・ナッタ触媒溶液（高分子材料の触媒溶液）１８に
溝12ａの一端を浸漬するとともに、減圧し、アセチレン
ガスを容器１７内に導入して、圧力を１００Torrに保持
する。その結果、毛細管現象によりチーグラ・ナッタ触
媒溶液１８が溝12ａに沿って溝12ａ内に導入され、アセ
チレンガスと重合反応して溝12ａ内にポリアセチレン膜
（高分子材料膜）15ａが形成される。このとき、従来と
異なり、溝12ａの底部には帯状のＳ／Ｄ電極／配線層14
ｄ，14ｅの膜厚とシリコン酸化膜14ｆの膜厚との差以上
の段差を有しない。このため、第１の実施例と比較して
も、形成されたポリアセチレン膜15ａを構成するフィブ
リルの方向は溝12ａに沿って一層揃うようになる。
【００３９】次いで、所定の時間が経過した後、シリコ
ン基板１１をチーグラ・ナッタ触媒溶液１８から取り出
す。続いて、トルエンを用いて触媒溶液を洗浄した後、
室温で真空乾燥する。
ン基板１１をチーグラ・ナッタ触媒溶液１８から取り出
す。続いて、トルエンを用いて触媒溶液を洗浄した後、
室温で真空乾燥する。
【００４０】その後、ポリアセチレン膜16ａに選択的に
沃素を導入して半導電性を付与する。これにより、ポリ
アセチレン膜16ａと接続する電界効果トランジスタが形
成される（図４（ｃ））。なお、２つの帯状のＳ／Ｄ電
極／配線層14ｄ，14ｅに挟まれた領域のポリアセチレン
膜16ａがチャネル領域層となり、その両側であって、Ｓ
／Ｄ電極／配線層14ｄ，14ｅと接触するポリアセチレン
膜16ａがＳ／Ｄ領域層となる。
沃素を導入して半導電性を付与する。これにより、ポリ
アセチレン膜16ａと接続する電界効果トランジスタが形
成される（図４（ｃ））。なお、２つの帯状のＳ／Ｄ電
極／配線層14ｄ，14ｅに挟まれた領域のポリアセチレン
膜16ａがチャネル領域層となり、その両側であって、Ｓ
／Ｄ電極／配線層14ｄ，14ｅと接触するポリアセチレン
膜16ａがＳ／Ｄ領域層となる。
【００４１】以上のように、本発明の第２の実施例によ
れば、予め溝12ａを形成した後、ポリシリコン膜を選択
酸化して帯状のＳ／Ｄ電極／配線層14ｄ，14ｅを形成
し、その後、毛細管現象により溝12ａ中にポリアセチレ
ン膜15ａを形成している。従って、従来と異なり、溝12
ａの底部には帯状のＳ／Ｄ電極／配線層14ｄ，14ｅの膜
厚とシリコン酸化膜14ｆの膜厚との差以上の段差を有し
ない。特に、ポリシリコン膜を選択酸化して帯状のＳ／
Ｄ電極／配線層14ｄ，14ｅを残存しているので、第１の
実施例と比較しても一層段差を小さくすることができ
る。これにより、形成されたポリアセチレン膜15ａを構
成するフィブリルの方向は溝12ａに沿って一層揃うよう
になる。
れば、予め溝12ａを形成した後、ポリシリコン膜を選択
酸化して帯状のＳ／Ｄ電極／配線層14ｄ，14ｅを形成
し、その後、毛細管現象により溝12ａ中にポリアセチレ
ン膜15ａを形成している。従って、従来と異なり、溝12
ａの底部には帯状のＳ／Ｄ電極／配線層14ｄ，14ｅの膜
厚とシリコン酸化膜14ｆの膜厚との差以上の段差を有し
ない。特に、ポリシリコン膜を選択酸化して帯状のＳ／
Ｄ電極／配線層14ｄ，14ｅを残存しているので、第１の
実施例と比較しても一層段差を小さくすることができ
る。これにより、形成されたポリアセチレン膜15ａを構
成するフィブリルの方向は溝12ａに沿って一層揃うよう
になる。
【００４２】また、予め溝12ａを形成した後、帯状のＳ
／Ｄ電極／配線層14ｄ，14ｅを形成しているので、溝12
ａの側壁及び底部にも帯状のＳ／Ｄ電極／配線層14ｄ，
14ｅが存在する。従って、溝12ａに形成されたポリアセ
チレン膜15ａを乾燥したとき、従来のように、ポリアセ
チレン膜15ａが表面張力により縮んでも、従来と異な
り、溝12ａの側壁及び底部の両方で接触を得ることがで
きる。
／Ｄ電極／配線層14ｄ，14ｅを形成しているので、溝12
ａの側壁及び底部にも帯状のＳ／Ｄ電極／配線層14ｄ，
14ｅが存在する。従って、溝12ａに形成されたポリアセ
チレン膜15ａを乾燥したとき、従来のように、ポリアセ
チレン膜15ａが表面張力により縮んでも、従来と異な
り、溝12ａの側壁及び底部の両方で接触を得ることがで
きる。
【００４３】これにより、毛細管現象により溝12ａ中に
形成されるポリアセチレン膜15ａの配向性を向上すると
ともに、この膜15ａと接触させるＳ／Ｄ電極／配線層14
ｄ，14ｅとの接触面積を十分に確保することができる。
形成されるポリアセチレン膜15ａの配向性を向上すると
ともに、この膜15ａと接触させるＳ／Ｄ電極／配線層14
ｄ，14ｅとの接触面積を十分に確保することができる。
【００４４】なお、上記の第１及び第２の実施例では、
高分子材料としてポリアセチレンを用いているが、他の
高分子材料を用いることができる。また、ポリアセチレ
ン膜を半導体材料として用いているが、配線材料として
用いることもできる。
高分子材料としてポリアセチレンを用いているが、他の
高分子材料を用いることができる。また、ポリアセチレ
ン膜を半導体材料として用いているが、配線材料として
用いることもできる。
【００４５】
【発明の効果】以上のように、本発明の半導体装置の製
造方法によれば、予め溝を形成した後、溝に交差して帯
状の導電性を有する膜を形成し、その後、毛細管現象に
より溝中に高分子材料からなる膜を形成している。従っ
て、従来と異なり、高分子材料からなる膜を形成する前
の溝の底部には帯状の導電性を有する膜の膜厚以上の段
差を有しない。特に、溝を被覆して形成された導電性を
有する膜の選択酸化により帯状の導電性を有する膜を溝
に交差して残存する場合には、一層段差を低くすること
ができる。このため、形成された高分子材料膜を構成す
るフィブリルの方向は溝に沿って揃うようになる。
造方法によれば、予め溝を形成した後、溝に交差して帯
状の導電性を有する膜を形成し、その後、毛細管現象に
より溝中に高分子材料からなる膜を形成している。従っ
て、従来と異なり、高分子材料からなる膜を形成する前
の溝の底部には帯状の導電性を有する膜の膜厚以上の段
差を有しない。特に、溝を被覆して形成された導電性を
有する膜の選択酸化により帯状の導電性を有する膜を溝
に交差して残存する場合には、一層段差を低くすること
ができる。このため、形成された高分子材料膜を構成す
るフィブリルの方向は溝に沿って揃うようになる。
【００４６】また、予め溝を形成した後、帯状の導電性
を有する膜を形成しているので、溝の側壁及び底部にも
帯状の導電性を有する膜が存在する。従って、溝に導入
された高分子材料膜を乾燥したとき、高分子材料膜が表
面張力により縮んでも、従来と異なり、溝の側壁及び底
部の両方で接触を得ることができる。
を有する膜を形成しているので、溝の側壁及び底部にも
帯状の導電性を有する膜が存在する。従って、溝に導入
された高分子材料膜を乾燥したとき、高分子材料膜が表
面張力により縮んでも、従来と異なり、溝の側壁及び底
部の両方で接触を得ることができる。
【００４７】これにより、毛細管現象により溝中に形成
する高分子材料膜の配向性を向上するとともに、この膜
と接触させる導電性を有する膜との接触面積を十分に確
保することができる。
する高分子材料膜の配向性を向上するとともに、この膜
と接触させる導電性を有する膜との接触面積を十分に確
保することができる。
【００４８】また、ソース／ドレイン電極及びソース／
ドレイン配線層となる帯状の導電性を有する膜を並行し
て形成した後、溝内に高分子材料膜を形成し、これらの
帯状の導電性を有する膜に接続し、２つの帯状の導電性
を有する膜に挟まれた領域の高分子材料膜をチャネル領
域層とする電界効果トランジスタを作成している。これ
により、高分子材料膜の配向性を向上し、この膜と接触
させる導電性を有する膜との接触面積を十分に確保した
電界効果トランジスタを作成することができる。
ドレイン配線層となる帯状の導電性を有する膜を並行し
て形成した後、溝内に高分子材料膜を形成し、これらの
帯状の導電性を有する膜に接続し、２つの帯状の導電性
を有する膜に挟まれた領域の高分子材料膜をチャネル領
域層とする電界効果トランジスタを作成している。これ
により、高分子材料膜の配向性を向上し、この膜と接触
させる導電性を有する膜との接触面積を十分に確保した
電界効果トランジスタを作成することができる。
【図１】本発明の第１の実施例の電界効果トランジスタ
の作成方法について説明する斜視図（その１）である。
の作成方法について説明する斜視図（その１）である。
【図２】本発明の第１の実施例の電界効果トランジスタ
の作成方法について説明する斜視図（その２）である。
の作成方法について説明する斜視図（その２）である。
【図３】本発明の第２の実施例の電界効果トランジスタ
の作成方法について説明する斜視図（その１）である。
の作成方法について説明する斜視図（その１）である。
【図４】本発明の第２の実施例の電界効果トランジスタ
の作成方法について説明する斜視図（その２）である。
の作成方法について説明する斜視図（その２）である。
【図５】本発明の実施例に用いられるポリアセチレン膜
を形成する装置の斜視図である。
を形成する装置の斜視図である。
【図６】従来例の電界効果トランジスタの作成方法につ
いて説明する斜視図（その１）である。
いて説明する斜視図（その１）である。
【図７】従来例の電界効果トランジスタの作成方法につ
いて説明する斜視図（その２）である。
いて説明する斜視図（その２）である。
【図８】従来例の問題点について説明する斜視図であ
る。
る。
１１，11ａ シリコン基板（ウエハ；基体）、 １２，12ａ 溝、 １３，13ａ，14ｆ シリコン酸化膜（絶縁膜）、 14ａ，14ｂ，14ｄ，14ｅ Ｓ／Ｄ電極／配線層（導電性
を有する膜）、 14ｃ ポリシリコン膜（導電性を有する膜）、 １５，15ａ ポリアセチレン膜、 １６，16ａ ゲート電極、 １７ 容器、 １８ チーグラ・ナッタ触媒溶液（高分子材料の触媒溶
液）。
を有する膜）、 14ｃ ポリシリコン膜（導電性を有する膜）、 １５，15ａ ポリアセチレン膜、 １６，16ａ ゲート電極、 １７ 容器、 １８ チーグラ・ナッタ触媒溶液（高分子材料の触媒溶
液）。
Claims (4)
- 【請求項１】 基体に表層が絶縁膜からなる帯状の溝を
形成する工程と、 前記溝を横断する導電性を有する膜を前記絶縁膜上に形
成する工程と、 前記導電性を有する膜を選択的にエッチング・除去し、
前記溝の長手方向と交差する方向に前記溝の側壁及び底
部を通過する帯状の導電性を有する膜を残存する工程
と、 前記溝の一端を高分子材料の触媒溶液に浸漬して毛細管
現象により高分子材料の触媒溶液を前記溝に沿って導入
し、前記溝内に高分子材料膜を形成して前記導電性を有
する膜と接続する工程とを有する半導体装置の製造方
法。 - 【請求項２】 前記導電性を有する膜を選択的にエッチ
ング・除去し、前記溝の長手方向と交差する方向に前記
溝の側壁及び底部を通過する帯状の導電性を有する膜を
残存する工程を有することを特徴とする請求項１記載の
半導体装置の製造方法。 - 【請求項３】 前記導電性を有する膜を選択酸化して、
前記溝の長手方向と交差する方向に帯状の導電性を有す
る膜を残存するとともに、該残存する帯状の導電性を有
する膜の周辺部を絶縁する工程を有することを特徴とす
る請求項１記載の半導体装置の製造方法。 - 【請求項４】 前記帯状の導電性を有する膜を少なくと
も２つ互いに並行するように残存する工程を有し、 前記２つの帯状の導電性を有する膜をそれぞれソース／
ドレイン配線層とし、前記２つの帯状の導電性を有する
膜に挟まれた領域の高分子材料膜をチャネル領域層とす
る電界効果トランジスタを形成することを特徴とする請
求項２又は請求項３記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4180085A JPH0629515A (ja) | 1992-07-07 | 1992-07-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4180085A JPH0629515A (ja) | 1992-07-07 | 1992-07-07 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0629515A true JPH0629515A (ja) | 1994-02-04 |
Family
ID=16077191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4180085A Withdrawn JPH0629515A (ja) | 1992-07-07 | 1992-07-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0629515A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4234360A1 (de) * | 1991-11-05 | 1993-05-06 | Mitsubishi Denki K.K., Tokio/Tokyo, Jp | Verfahren und vorrichtung zum steuern einer automatischen naehmaschine |
| JP2014096597A (ja) * | 2007-02-15 | 2014-05-22 | Massachusetts Institute Of Technology | 凹凸化された表面を備えた太陽電池 |
-
1992
- 1992-07-07 JP JP4180085A patent/JPH0629515A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4234360A1 (de) * | 1991-11-05 | 1993-05-06 | Mitsubishi Denki K.K., Tokio/Tokyo, Jp | Verfahren und vorrichtung zum steuern einer automatischen naehmaschine |
| JP2014096597A (ja) * | 2007-02-15 | 2014-05-22 | Massachusetts Institute Of Technology | 凹凸化された表面を備えた太陽電池 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7327000B2 (en) | Patterned thin film graphite devices and method for making same | |
| US7989067B2 (en) | Incorporation of functionalizing molecules in nanopatterned epitaxial graphene electronics | |
| US7413973B2 (en) | Method for manufacturing nano-gap electrode device | |
| EP0732757A2 (en) | N-channel field-effect transistor including a thin-film fullerene | |
| CN114068703A (zh) | 晶体管及制备方法 | |
| US6140171A (en) | FET device containing a conducting sidewall spacer for local interconnect and method for its fabrication | |
| US6664576B1 (en) | Polymer thin-film transistor with contact etch stops | |
| JPH0629515A (ja) | 半導体装置の製造方法 | |
| KR20000076873A (ko) | 반도체 장치의 제조 방법 | |
| JP2006165584A (ja) | 有機薄膜トランジスタの製造方法、有機薄膜トランジスタ及び表示素子 | |
| CN114824086A (zh) | 晶体管及其制备方法 | |
| US7445998B2 (en) | Method for fabricating semiconductor device | |
| CN1213185A (zh) | 绝缘栅型半导体器件及其制法 | |
| KR20210029332A (ko) | 섬유형 박막 트랜지스터 및 그 제조 방법 | |
| JP2980130B2 (ja) | 高分子膜成長方法 | |
| KR100503427B1 (ko) | 나노크기의 반도체소자의 전극제조방법 | |
| KR100281549B1 (ko) | 폴리실리콘막 패턴 형성방법 | |
| KR100217919B1 (ko) | 반도체 소자의 전하 저장전극 형성방법 | |
| JP3097260B2 (ja) | 半導体装置の製造方法 | |
| KR970018556A (ko) | 반도체 메모리장치의 커패시터 제조방법 | |
| CN116773636A (zh) | 一种场效应管型气体传感器及其制备方法与应用 | |
| CN120882005A (zh) | 阻变存储器的制备方法及阻变存储器 | |
| KR970018560A (ko) | 반도체 소자 제조방법 | |
| KR960026615A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR930018732A (ko) | 반도체 메모리장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991005 |