JPH06295165A

JPH06295165A - 反強誘電性液晶パネルの駆動方法

Info

Publication number: JPH06295165A
Application number: JP8352793A
Authority: JP
Inventors: Koji Numao; 孝次沼尾
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1993-04-09
Filing date: 1993-04-09
Publication date: 1994-10-21

Abstract

(57)【要約】【目的】インターレース走査と部分書き換え走査をＡ
ＦＬＣＤに適用し、走査電極数の制限を緩和することを
目的とする。【構成】表示状態の変化する画素を構成する走査電極
を識別し、全体の走査電極に対しては周期的な飛び越し
走査で走査電極を選択して選択電圧を印加し、それに引
き続き非選択電圧を印加してゆき、それら選択電圧およ
び非選択電圧の極性を選択するごとに反転し、表示状態
の変化する画素を構成する走査電極に対しては順次走査
で選択電圧を印加してゆき、その表示状態の変化する画
素の状態に合わせて信号電極に書き換え明電圧または書
き換え暗電圧または保持電圧を印加する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は液晶パネルの駆動方法に
関し、特に反強誘電性液晶（以下ＡＦＬＣと略称する）
を用いた反強誘電性液晶パネルの駆動方法に関する。

【０００２】

【従来の技術】ＡＦＬＣパネル１の概略的な構成を示す
と図２のような断面図となる。即ち、２枚のガラス基板
５ａ，５ｂは互いに対向されて配置され、一方のガラス
基板５ａの表面にはインジュウム錫酸化物（以下ＩＴＯ
と略称する）等からなる透明な信号電極Ｓが複数本互い
に平行に配置されており、その上はＳｉＯ₂等からなる
透明な絶縁膜６ａで被覆されている。信号電極Ｓと対向
するもう一方のガラス基板５ｂの表面にはＩＴＯ等から
なる透明な走査電極Ｌが信号電極Ｓと直交する向きに複
数本互いに平行に配置されており、その上はＳｉＯ₂等
からなる透明な絶縁膜６ｂで被覆されている。各絶縁膜
６ａ，６ｂの上にはラビング処理など施したポリビニル
アルコール等（以下ＰＶＡと略称する）からなる透明の
配向膜７ａ，７ｂが各々形成されている。この２枚のガ
ラス基板５ａ，５ｂは一部に注入口を残して封止剤８で
貼り合わされ、その注入口から配向膜７ａ，７ｂで挟ま
れる空間内に真空注入等によってＡＦＬＣ９が導入され
た後、上記注入口は封止剤８で封止される。このように
して貼り合わせた２枚のガラス基板５ａ，５ｂは、互い
に偏光軸が直交するよう配置した２枚の偏光板１０ａ，
１０ｂで挟まれる。

【０００３】ＡＦＬＣ分子は強誘電性液晶（以下ＦＬＣ
と略称する）分子と同じく各分子が円錐上を移動し、そ
の円錐上に２つの安定状態を持つ。しかし、ＡＦＬＣ分
子は電界を印加しないときは図２０（Ｂ）のように交互
にその２つの安定状態を繰り返すが、ある域値を越える
正電界を印加すると図２０（Ｃ）のように一方の安定状
態となるし、ある域値を越える負電界を印加すると図２
０（Ａ）のようにもう一方の安定状態となる。

【０００４】このＡＦＬＣの３つの安定状態のうち図２
０（Ｂ）の状態が最も暗くなるように上下の偏光板１０
ａ，１０ｂを合わせれば、そのＡＦＬＣパネル１の印加
電圧−透過光量特性は図２１のようにダブルループのヒ
ステリシス特性を示す。そこで、この特性を利用した駆
動方法として特開平２−１５３３２２号公報に記載の駆
動方法等が示されている。また、その駆動方法を改良し
た駆動方法としてＪａｐａｎＤｉｓｐｌａｙ '９２に
おいて山田等が“Ｍｕｌｔｉ−ＣｏｌｏｒＶｉｄｅｏ
−ＲａｔｅＡｎｔｉｆｅｒｒｏｅｌｅｃｔｒｉｃＬ
ＣＤｓｗｉｔｈＨｉｇｈＣｏｎｔｒａｓｔａｎ
ｄＷｉｄｅＶｉｅｗ”として発表している。

【０００５】これらの駆動方法においては、図２２の平
面図にその概略的な構成を示すような、ＡＦＬＣディス
プレイ（以下ＡＦＬＣＤと略称する）３１を用いる。こ
のＡＦＬＣＤ３１は、図２で示したＡＦＬＣパネル１の
走査電極Ｌに走査側駆動回路３２を接続し、信号電極Ｓ
に信号側駆動回路３３を接続したものである。なお、こ
こでは説明を簡単にする為に走査電極Ｌが１６本で信号
電極Ｓが１６本の場合、つまり１６×１６の画素で構成
されているＡＦＬＣＤ３１について示しており、走査電
極Ｌの各々は符号Ｌに添字ｉ（ｉ＝０〜Ｆ）を付加して
区別し、信号電極Ｓの各々は符号Ｓに添字ｊ（ｊ＝０〜
Ｆ）を付加して区別している。また、以降の説明では、
任意の走査電極Ｌ_iと任意の信号電極Ｓ_jが交差する部
分を画素とし符号Ａ_ijで表すものとする。

【０００６】走査側駆動回路３２は走査電極Ｌに電圧を
印加する為の回路であり、２ビット構成のシフトレジス
タ３４ａとラッチ３５ａとアナログスイッチアレイ３６
ａから構成され、入力されたデータＹ０，Ｙ１が「０」
に対応する走査電極Ｌ_iに選択電圧Ｖ_C0を印加し、入力
されたデータＹ０，Ｙ１が「１」に対応する走査電極Ｌ
_iに非選択電圧Ｖ_C1を印加し、入力されたデータＹ０，
Ｙ１が「２」に対応する走査電極Ｌ_iに非選択電圧Ｖ_C2
を印加する。

【０００７】また、信号側駆動回路３３は信号電極Ｓに
電圧を印加する為の回路であり、１ビット構成のシフト
レジスタ３４ｂとラッチ３５ｂとアナログスイッチアレ
イ３６ｂから構成され、ＸＩの入力データＤＡＴＡが
「０」に対応する信号電極Ｓへ明電圧Ｖ_S0を印加し、入
力データＤＡＴＡが「１」に対応する信号電極Ｓへ暗電
圧Ｖ_S1を印加する。

【０００８】この駆動回路３２，３３に入力される駆動
電圧の組み合わせは、図２３または図２４の電圧波形の
組み合わせが用いられる。即ち、前記の各電圧は、図２
３の電圧波形の組み合わせではＶ_C0＝Ｖ_CA，Ｖ_C1＝
Ｖ_CB，Ｖ_C2＝Ｖ_CF，Ｖ_S0＝Ｖ_SC，Ｖ_S1＝Ｖ_SDとなり、図
２４の電圧波形の組み合わせではＶ_C0＝Ｖ_CE，Ｖ_C1＝Ｖ
_CB，Ｖ_C2＝Ｖ_CF，Ｖ_S0＝Ｖ_SG，Ｖ_S1＝Ｖ_SHとなる。

【０００９】この駆動方法における走査手順を図２５に
示す。図２５に示すのは各走査電極Ｌ_iに印加されるべ
き電圧波形であり、この図において、Ａは図２３の
（１）選択波形Ｖ_CAであり、Ｂは図２３または図２４の
（２）非選択波形Ｖ_CBであり、Ｆは図２３または図２４
の（２）非選択波形Ｖ_CFであり、Ｅは図２４の（１）選
択波形Ｖ_CEである。

【００１０】画素Ａ_ijを構成するＡＦＬＣ分子の安定状
態を図２０（Ｃ）の安定状態へ書き換える為に、走査電
極Ｌ_iへ図２３（１）に示す選択電圧Ｖ_CAを印加し、信
号電極Ｓ_jへ図２３（４）に示す書換明電圧Ｖ_SCを印加
して、画素Ａ_ijを構成するＡＦＬＣ分子へ図２３（６）
に示す電圧波形Ａ−Ｃを印加する。また、画素Ａ_ijを構
成するＡＦＬＣ分子の安定状態を図２０（Ａ）の安定状
態へ書き直す為に、走査電極Ｌ_iへ図２４（１）に示す
選択電圧Ｖ_CEを印加し、信号電極Ｓ_jへ図２４（４）に
示す書換明電圧Ｖ_SGを印加して、画素Ａ_ijを構成するＡ
ＦＬＣ分子へ図２４（６）に示す電圧波形Ｅ−Ｇを印加
する。

【００１１】画素Ａ_ijを構成するＡＦＬＣ分子の安定状
態を図２０（Ｂ）へ書き換える為に、走査電極Ｌ_iへ図
２３（１）に示す選択電圧Ｖ_CAを印加し、信号電極Ｓ_j
へ図２３（５）に示す書換暗電圧Ｖ_SDを印加して、画素
Ａ_ijを構成するＡＦＬＣ分子へ図２３（７）に示す電圧
波形Ａ−Ｄを印加する。また、走査電極Ｌ_iへ図２４
（１）に示す選択電圧Ｖ_CEを印加した時は、信号電極Ｓ
_jへ図２４（５）に示す書換暗電圧Ｖ_SHを印加して、画
素Ａ_ijを構成するＡＦＬＣ分子へ図２４（７）に示す電
圧波形Ｅ−Ｈを印加する。

【００１２】走査電極Ｌ_iに選択電圧Ｖ_CAを印加した後
では、図２３または図２４の（２）に示す非選択電圧Ｖ
_CBを印加し、その画素Ａ_ijへ印加される電圧波形を図２
３の（８）Ｂ−Ｃや（９）Ｂ−Ｄまたは図２４の（８）
Ｂ−Ｇや（９）Ｂ−Ｈとしてその画素の安定状態を保持
する。

【００１３】また、走査電極Ｌ_iに選択電圧Ｖ_CEを印加
した後では、図２３または図２４の（３）に示す非選択
電圧Ｖ_CFを印加し、その画素Ａ_ijへ印加される電圧波形
を図２３の（１０）Ｆ−Ｃや（１１）Ｆ−Ｄまたは図２
４の（１０）Ｆ−Ｇや（１１）Ｆ−Ｈとしてその画素の
安定状態を保持する。

【００１４】このとき、画素Ａ_ijに印加される電圧
Ｖ₀，Ｖ_A，Ｖ_Bと図２１の電圧Ｖ₁，Ｖ₂，Ｖ₃との
間にはＶ_A＋Ｖ_B≧Ｖ₂ ……（１）Ｖ_A−Ｖ_B≦Ｖ₁ ……（２）Ｖ₀＋Ｖ_B≦Ｖ₁ ……（３）Ｖ₀−Ｖ_B≧Ｖ₃ ……（４）の関係が必要である。

【００１５】実際に、図２２に示す「ＡＢＣＤ」を表示
しているＡＦＬＣＤが図７の「ＥＢＣＤ」を表示する場
合には、走査電極Ｌ₀，Ｌ₁，Ｌ₂，Ｌ₃と信号電極Ｓ
₁，Ｓ₂に印加される電圧波形は図２６（１）〜（６）
のようになり、その結果画素Ａ₁₁，Ａ₁₂，Ａ₂₁，Ａ₂₂に
印加される電圧波形は図２７（７）〜（１０）のように
なる。即ち、図２６（１）は走査電極Ｌ₀に印加される
電圧波形であり０〜３ｔ₀の期間で選択電圧Ｖ_CAが印加
され、図２６（２）は走査電極Ｌ₁に印加される電圧波
形であり３ｔ₀〜６ｔ₀の期間で選択電圧Ｖ_CEが印加さ
れ、図２６（３）は走査電極Ｌ₂に印加される電圧波形
であり６ｔ₀〜９ｔ₀の期間で選択電圧Ｖ_CAが印加さ
れ、図２６（４）は走査電極Ｌ₄に印加される電圧波形
であり９ｔ ₀〜１２ｔ₀の期間で選択電圧Ｖ_CEが印加さ
れる。図２６（５）は信号電極Ｓ₁に印加される電圧波
形であり、図２６（６）は信号電極Ｓ₂に印加される電
圧波形である。その結果、画素Ａ₁₁には図２７（７）の
電圧波形が印加され、画素Ａ ₁₂には図２７（８）の電圧
波形が印加され、画素Ａ₂₁には図２７（９）の電圧波形
が印加され、画素Ａ₂₂には図２７（１０）の電圧波形が
印加される。

【００１６】

【発明が解決しようとする課題】このように走査電極の
上から下まで順次選択して行く駆動方法では、明の表示
状態にある画素は選択電圧を印加した時に一度暗の表示
状態となるが、非選択電圧を印加した時には常に明の表
示状態である。この為、同じ明の表示状態にある画素で
も選択されている時とそれ以外の時では透過光量に違い
が発生し、この透過光量の違いはフィールド周期（走査
電極の上から下まで選択するのに必要な時間）が長くな
れば人間の目にフリッカとして認識され、画質を悪化さ
せることになる。

【００１７】その為、従来の駆動方法ではフィールド周
波数をある周波数（例えば１０Ｈｚ）以上にしなければ
ならず、その周波数により表示できるＡＦＬＣＤの走査
電極数が制限されていた。

【００１８】本発明はインターレース走査と部分書き換
え走査をＡＦＬＣＤに適用し、このような走査電極数の
制限を緩和することを目的とするものである。

【００１９】

【課題を解決するための手段】本願の第１の発明は、複
数の走査電極と複数の信号電極とを、互いに交差する方
向に配列して各交差部に画素を形成し、それらの走査電
極と信号電極との間に反強誘電性液晶を介存させ、画素
の表示のために走査電極を選択して選択電圧を印加し、
それに引き続き画素の表示状態を保持するためにその走
査電極に非選択電圧を印加し、かつ、画素に印加される
電圧を交流化するために、周期的な飛び越し走査で選択
電圧を印加してゆき、それら選択電圧および非選択電圧
の極性を、周期的な飛び越し走査で選択するごとに反転
する反強誘電性液晶パネルの駆動方法であって、表示状
態の変化する画素を構成する走査電極と表示状態の変化
しない画素を構成する走査電極とを識別し、表示状態の
変化する画素を構成する走査電極に対しては順次走査で
選択電圧を印加してゆき、その表示状態の変化する画素
の状態に合わせて信号電極に書き換え明電圧または書き
換え暗電圧または保持電圧を印加することを特徴とする
反強誘電性液晶パネルの駆動方法である。

【００２０】上記駆動方法においては、選択電圧を印加
した走査電極と保持電圧を印加した信号電極から構成さ
れる画素の透過光量の変化と、非選択電圧を印加した走
査電極と書き換え明電圧または書き換え暗電圧または保
持電圧を印加した信号電極から構成される画素の透過光
量の変化とを、ほぼ等しくした方がよい。

【００２１】また、本願の第２の発明は、複数の走査電
極と複数の信号電極とを、互いに交差する方向に配列し
て各交差部に画素を形成し、それらの走査電極と信号電
極との間に反強誘電性液晶を介存させ、画素の表示のた
めに走査電極を選択して選択電圧を印加し、それに引き
続き画素の表示状態を保持するためにその走査電極に非
選択電圧を印加し、かつ、画素に印加される電圧を交流
化するために、周期的な飛び越し走査で選択電圧を印加
してゆき、それら選択電圧および非選択電圧の極性を、
周期的な飛び越し走査で選択するごとに反転する反強誘
電性液晶パネルの駆動方法であって、表示状態の変化す
る画素を構成する走査電極と表示状態の変化しない画素
を構成する走査電極とを識別し、表示状態の変化する画
素を構成する走査電極に対しては順次走査で選択電圧を
印加してゆき、その表示状態の変化する画素の状態に合
わせて信号電極に書き換え明電圧または書き換え暗電圧
を印加することを特徴とする反強誘電性液晶パネルの駆
動方法である。

【００２２】

【作用】反強誘電性液晶は、そのメモリ状態を保持する
為に、メモリ状態を変化させるための限界電圧である域
値の電圧、またはその電圧と逆極性の電圧を必要とする
が、液晶に印加される電圧は交流化されなければならな
い。そこで、従来の駆動方法では、順次走査で走査電極
へ選択電圧を印加する前後で非選択電圧の極性を反転し
ていた。

【００２３】しかし、反強誘電性液晶表示装置のような
メモリ性のある表示装置を駆動する場合、順次走査でフ
リッカを感じないフレーム周波数ｆ_Rをｆ₀とすると、
同じ表示装置でＮ：１の飛び越し走査を行えばフリッカ
を感じないフィールド周波数ｆ_Dもほぼｆ₀となる。即
ち、Ｎ：１の飛び越し走査を行えば、フリッカを感じさ
せずに、表示できる走査電極数を順次走査の約Ｎ倍とす
ることができる。

【００２４】けれども、Ｎ：１の飛び越し走査を行って
いる表示装置に変化している画像を表示させる場合、そ
の画像を構成する走査電極上の画素はＮ本置きに変化す
る事になり好ましい表示方法とは言えない。

【００２５】そこで、本願の第１の発明では、走査電極
に周期的な飛び越し走査で選択電圧を印加し、その選択
電圧を印加する前後でその走査電極へ印加される非選択
電圧の極性を反転し、それと共に、表示状態の変化する
画素を構成する走査電極には順次走査で選択電圧を印加
し、その表示状態の変化する画素の状態に合わせて、信
号電極に書き換え明電圧または書き換え暗電圧または保
持電圧を印加する。

【００２６】また、本願の第２の発明では、走査電極に
周期的な飛び越し走査で選択電圧を印加し、その選択電
圧を印加する前後でその走査電極へ印加される非選択電
圧の極性を反転し、それと共に、表示状態の変化する画
素を構成する走査電極には順次走査で選択電圧を印加
し、その表示状態の変化する画素の状態に合わせて、信
号電極に書き換え明電圧または書き換え暗電圧を印加す
る。

【００２７】いずれの場合でも、周期的な飛び越し走査
で選択電圧が印加された走査電極上の画素は、その画素
が現在表示している状態に合わせて書き換え明電圧また
は書き換え暗電圧が印加される。

【００２８】その結果、本発明においては、変化してい
る画像は順次走査で書き換えられ、変化していない画像
はＮ：１の飛び越し走査で書き直されることになる。し
たがって、変化している画像を連続的に表示でき、しか
もフリッカを感じさせずに走査電極数を順次走査の約Ｎ
倍とすることができる。

【００２９】なお、第１の発明においては、選択電圧を
印加した走査電極と保持電圧を印加した信号電極から構
成される画素の透過光量の変化と、非選択電圧を印加し
た走査電極と書き換え明電圧または書き換え暗電圧また
は保持電圧を印加した信号電極から構成される画素の透
過光量の変化とが、ほぼ等しくなるようにしておけば、
よりフリッカの発生を防止することができる。

【００３０】

【実施例】以下、図面に示す実施例１および実施例２に
基づいてこの発明を詳述する。なお、これによってこの
発明が限定されるものではない。

【００３１】実施例１本実施例で使用されるＡＦＬＣパネルの構成は図２に示
した従来例のものと同一であるので、ここではその説明
は省略する。但し、本実施例で用いられた反強誘電性液
晶材料はチッソ社製のＴＣＫ−Ｃ１００であり、配向膜
はチッソ社製のＰＳＩ−Ａ−２１０１である。

【００３２】本実施例で使用されるＡＦＬＣＤ４の構成
は図３に概略的に示される平面図のようになる。即ち、
ＡＦＬＣパネル１の走査電極Ｌに走査側駆動回路１１が
接続され、信号電極Ｓに信号側駆動回路１２が接続され
た構成である。

【００３３】走査側駆動回路１１は走査電極Ｌに電圧を
印加する為の回路であり、図２８に示すように、Ｄ−タ
イプフリップフロップからなるシフトレジスタ１４ａ，
１４ｃ，１４ｅ，ｅｔｃと、Ｄ−タイプフリップフロッ
プとクロックイネーブル端子付きＤ−タイプフリップフ
ロップからなるラッチ１４ｂ，１５ａ，１４ｄ，１５
ｂ，ｅｔｃと、ＡＮＤゲートと１端子反転機能付きＡＮ
ＤゲートとＮＯＲゲートからなるゲート１６ａ，１７
ａ，１８ａ，１６ｂ，１７ｂ，１８ｂ，ｅｔｃと、アナ
ログスイッチアレイ１９ａ〜１９ｃ，１９ｄ〜１９ｆ，
ｅｔｃから構成される。

【００３４】入力されたデ−タＹＳはシフトレジスタ内
をクロックＳＣＫにより転送され、その転送されたデ−
タがクロックＬＣＫによりラッチ１４ｂ，１４ｄ，ｅｔ
ｃに保持される。その保持されたデータが「１」に対応
する走査電極Ｌ_iには電圧Ｖ _C0が印加され、同時にデー
タＹＰがラッチ１５ａ，１５ｂ，ｅｔｃに保持される。
また、ラッチ１４ｂ，１４ｄ，ｅｔｃに保持されたデー
タが「０」に対応する走査電極Ｌ_k（ｋ≠ｉ）には、ラ
ッチ１５ａ，１５ｂ，ｅｔｃに保持されたデータが
「０」か「１」かにより電圧Ｖ_C2かＶ_C1が印加される。

【００３５】また、信号側駆動回路１２は信号電極Ｓに
電圧を印加する為の回路であり、図２９に示すように、
Ｄ−タイプフリップフロップからなるシフトレジスタ２
０ａ，２０ｄ，２０ｇ，ｅｔｃと、Ｄ−タイプフリップ
フロップからなるラッチ２０ｂ，２０ｃ，２０ｅ，２０
ｆ，ｅｔｃと、ＡＮＤゲートと１端子反転機能付きＡＮ
ＤゲートとＮＯＲゲートからなるゲート２１ａ，２２
ａ，２３ａ，２１ｂ，２２ｂ，２３ｂ，ｅｔｃと、アナ
ログスイッチアレイ２４ａ〜２４ｃ，２４ｄ〜２４ｆ，
ｅｔｃから構成される。

【００３６】入力されたデ−タＸＳ，ＸＰはシフトレジ
スタ内をクロックＳＣＫにより転送され、その転送され
たデータがクロックＬＣＫによりラッチ２０ｂ，２０
ｃ，２０ｅ，２０ｆ，ｅｔｃに保持される。そのラッチ
２０ｃ，２０ｆ，ｅｔｃに保持されたデータが「１」に
対応する信号電極Ｓ_jには電圧Ｖ_S0が印加され、そのラ
ッチ２０ｃ，２０ｆ，ｅｔｃに保持されたデ−タが
「０」でラッチ２０ｂ，２０ｅ，ｅｔｃに保持されたデ
ータが「０」か「１」かにより電圧Ｖ_S2かＶ_S1が印加さ
れる。

【００３７】この駆動回路１１，１２に入力される駆動
電圧の組み合わせは、Ｎ：１の飛び越し走査をする場合
は図９または図１０の電圧波形の組み合わせが用いられ
る。即ち、前記の各電圧は、図９の電圧波形の組み合わ
せではＶ_C0＝Ｖ_CR，Ｖ_C1＝Ｖ _CS，Ｖ_C2＝Ｖ_CT，Ｖ_S0＝Ｖ
_SU，Ｖ_S1＝Ｖ_SU，Ｖ_S2＝Ｖ_SWとなり、図１０の電圧波形
の組み合わせではＶ_C0＝Ｖ_CX，Ｖ_C1＝Ｖ_CS，Ｖ_C2＝
Ｖ_CT，Ｖ_S0＝Ｖ_SZ、Ｖ_S1＝Ｖ_SY，Ｖ_S2＝Ｖ_SZとなる。ま
た、部分書き換え走査をする場合は図１１または図１２
の電圧波形の組み合わせが用いられる。即ち、前記の各
電圧は、図１１の電圧波形の組み合わせではＶ_C0＝
Ｖ_CA，Ｖ_C1＝Ｖ_CB，Ｖ_C2＝Ｖ_CF，Ｖ_S0＝Ｖ_SP，Ｖ _S1＝Ｖ
_SC，Ｖ_S2＝Ｖ_SDとなり、図１２の電圧波形の組み合わせ
ではＶ_C0＝Ｖ_CE，Ｖ_C1＝Ｖ_CB，Ｖ_C2＝Ｖ_CF，Ｖ_S0＝
Ｖ_SQ，Ｖ_S1＝Ｖ_SG，Ｖ_S2＝Ｖ_SHとなる。

【００３８】Ｎ：１の飛び越し走査をする場合に各走査
電極Ｌ_iに印加されるべき電圧波形のパターンを図１３
に示す。この図において、Ｒは図９の（１）選択電圧Ｖ
_CRを示し、Ｓは図９または図１０の（２）非選択電圧Ｖ
_CSを示し、Ｔは図９または図１０の（３）非選択電圧Ｖ
_CTを示し、Ｘは図１０の（１）選択電圧Ｖ_CXを示してい
る。

【００３９】Ｎ：１の飛び越し走査では、画素Ａ_ijを構
成するＡＦＬＣ分子の安定状態を図２０（Ａ）から図２
０（Ｃ）の安定状態へ遷移させる為に、走査電極Ｌ_iへ
図９（１）に示す選択電圧Ｖ_CRを印加し、信号電極Ｓ_j
へ図９（４）に示す書換明電圧Ｖ_SUを印加して、画素Ａ
_ijを構成するＡＦＬＣ分子へ図９（６）に示す電圧波形
Ｒ−Ｕを印加する。また、画素Ａ_ijを構成するＡＦＬＣ
分子の安定状態を図２０（Ｃ）から図２０（Ａ）の安定
状態へ書き直す為に、走査電極Ｌ_iへ図１０（１）に示
す選択電圧Ｖ_CXを印加し、信号電極Ｓ_jへ図１０（４）
に示す書換明電圧Ｖ_SYを印加して、画素Ａ_ijを構成する
ＡＦＬＣ分子へ図１０（６）に示す電圧波形Ｘ−Ｙを印
加する。

【００４０】画素Ａ_ijを構成するＡＦＬＣ分子の安定状
態を図２０（Ｂ）の安定状態へ書き直す為に、走査電極
Ｌ_iへ図９（１）に示す選択電圧Ｖ_CRを印加し、信号電
極Ｓ _jへ図９（５）に示す非書換電圧Ｖ_SWを印加して、
画素Ａ_ijを構成するＡＦＬＣ分子へ図９（７）に示す電
圧波形Ｒ−Ｗを印加する。また、画素Ａ_ijを構成するＡ
ＦＬＣ分子の安定状態を図２０（Ｂ）の安定状態へ保持
する為に、走査電極Ｌ _iへ図１０（１）に示す選択電圧
Ｖ_CXを印加し、信号電極Ｓ_jへ図１０（５）に示す非書
換電圧Ｖ_SZを印加して、画素Ａ_ijを構成するＡＦＬＣ分
子へ図１０（７）に示す電圧波形Ｘ−Ｚを印加する。

【００４１】走査電極Ｌ_iに選択電圧Ｖ_CRを印加した後
では、図９または図１０の（２）に示す非選択電圧Ｖ_CS
を印加し、その画素Ａ_ijへ印加される電圧波形を図９の
（８）Ｓ−Ｕや（９）Ｓ−Ｗまたは図１０の（８）Ｓ−
Ｙや（９）Ｓ−Ｚとしてその画素の安定状態を保持す
る。

【００４２】また、走査電極Ｌ_iに選択電圧Ｖ_CXを印加
した後では、図９または図１０の（３）に示す非選択電
圧Ｖ_CTを印加し、その画素Ａ_ijへ印加される電圧波形を
図９の（１０）Ｔ−Ｕや（１１）Ｔ−Ｗまたは図１０の
（１０）Ｔ−Ｙや（１１）Ｔ−Ｚとしてその画素の安定
状態を保持する。

【００４３】このとき、画素Ａ_ijに印加される電圧
Ｖ₀，Ｖ_A，Ｖ_B，Ｖ_Cと図２１の電圧Ｖ₁，Ｖ₂，Ｖ
₃との間には従来例と同様Ｖ_A＋Ｖ_B≧Ｖ₂ ……（１）Ｖ_A−Ｖ_B≦Ｖ₁ ……（２）Ｖ₀＋Ｖ_B≦Ｖ₁ ……（３）Ｖ₀−Ｖ_B≧Ｖ₃ ……（４）の関係が必要であり、更に本実施例ではＶ_C＋Ｖ_B≧Ｖ₃ ……（５）Ｖ_C−Ｖ_B≒０ ……（６）の関係が必要である。

【００４４】なお、図９または図１０の電圧波形の組み
合わせはＡＦＬＣ分子が図２０（Ｂ）の安定状態にある
とき、印加電圧を−Ｖ_A＋Ｖ_BからＶ_A−Ｖ_BまたはＶ
_A−Ｖ_Bから−Ｖ_A＋Ｖ_Bに切り替えても通常のＡＦＬ
Ｃ分子は図２０（Ｂ）の安定状態に留まり、図２０
（Ｃ）または図２０（Ａ）の安定状態にはならない事を
利用している。

【００４５】また、ＡＦＬＣ分子が図２０（Ａ）または
図２０（Ｃ）の安定状態にあるとき、印加電圧を−Ｖ_C
−Ｖ_BからＶ_C＋Ｖ_BまたはＶ_C＋Ｖ_Bから−Ｖ_C−Ｖ
_Bに切り替えても多くのＡＦＬＣ分子は図２０（Ａ）の
安定状態から図２０（Ｃ）の安定状態または図２０
（Ｃ）の安定状態から図２０（Ａ）の安定状態に替わる
だけで図２０（Ｂ）の安定状態にはならない場合があ
る。

【００４６】そこで、図９と図１０の電圧波形の組み合
わせの代わりに、図９と図３１の電圧波形の組み合わせ
や、図３０と図１０の電圧波形の組み合わせが用いられ
る場合もある。

【００４７】部分書き換え走査では、先にＮ：１の飛び
越し走査で走査電極Ｌ_iに選択電圧Ｖ_CRを印加した後な
ら、画素Ａ_ijを構成するＡＦＬＣ分子の安定状態を図２
０（Ｂ）から図２０（Ｃ）の安定状態へ書き換える為
に、走査電極Ｌ_iへ図１１（１）に示す選択電圧Ｖ_CAを
印加し、信号電極Ｓ_jへ図１１（４）に示す書換明電圧
Ｖ_SCを印加して、画素Ａ_ijを構成するＡＦＬＣ分子へ図
１１（７）に示す電圧波形Ａ−Ｃを印加する。

【００４８】また、画素Ａ_ijを構成するＡＦＬＣ分子の
安定状態を図２０（Ｃ）から図２０（Ｂ）の安定状態へ
書き換える為に、走査電極Ｌ_iへ図１１（１）に示す選
択電圧Ｖ_CAを印加し、信号電極Ｓ_jへ図１１（５）に示
す書換暗電圧Ｖ_SDを印加して、画素Ａ_ijを構成するＡＦ
ＬＣ分子へ図１１（８）に示す電圧波形Ａ−Ｄを印加す
る。

【００４９】更に、画素Ａ_ijを構成するＡＦＬＣ分子の
安定状態を図２０（Ｃ）または図２０（Ｂ）の安定状態
へ保持する為に、走査電極Ｌ_iへ図１１（１）に示す選
択電圧Ｖ_CAを印加し、信号電極Ｓ_jへ図１１（６）に示
す非書換電圧（保持電圧）Ｖ _SPを印加して、画素Ａ_ijを
構成するＡＦＬＣ分子へ図１１（９）に示す電圧波形Ａ
−Ｐを印加する。

【００５０】他の走査電極Ｌ_k（ｋ≠ｉ）上の画素Ａ_kj
を書き換えている時は、走査電極Ｌ _iに図１１または図
１２の（２）に示す非選択電圧Ｖ_CBを印加し、その画素
Ａ_ijへ印加される電圧波形を図１１の（１０）Ｂ−Ｃや
（１１）Ｂ−Ｄや（１２）Ｂ−Ｐまたは図１２の（１
０）Ｂ−Ｇや（１１）Ｂ−Ｈや（１２）Ｂ−Ｑとしてそ
の画素の安定状態を保持する。

【００５１】先にＮ：１の飛び越し走査で走査電極Ｌ_i
に選択電圧Ｖ_CXを印加した後なら、画素Ａ_ijを構成する
ＡＦＬＣ分子の安定状態を図２０（Ｂ）から図２０
（Ａ）の安定状態へ書き換える為に、走査電極Ｌ_iへ図
１２（１）に示す選択電圧Ｖ_CEを印加し、信号電極Ｓ_j
へ図１２（４）に示す書換明電圧Ｖ_SGを印加して、画素
Ａ _ijを構成するＡＦＬＣ分子へ図１２（７）に示す電圧
波形Ｅ−Ｇを印加する。

【００５２】また、画素Ａ_ijを構成するＡＦＬＣ分子の
安定状態を図２０（Ａ）から図２０（Ｂ）の安定状態へ
書き換える為に、走査電極Ｌ_iへ図１２（１）に示す選
択電圧Ｖ_CEを印加し、信号電極Ｓ_jへ図１２（５）に示
す書換暗電圧Ｖ_SHを印加して、画素Ａ_ijを構成するＡＦ
ＬＣ分子へ図１２（８）に示す電圧波形Ｅ−Ｈを印加す
る。

【００５３】更に、画素Ａ_ijを構成するＡＦＬＣ分子の
安定状態を図２０（Ａ）または図２０（Ｂ）の安定状態
へ保持する為に、走査電極Ｌ_iへ図１２（１）に示す選
択電圧Ｖ_CEを印加し、信号電極Ｓ_jへ図１２（６）に示
す非書換電圧（保持電圧）Ｖ _SQを印加して、画素Ａ_ijを
構成するＡＦＬＣ分子へ図１２（９）に示す電圧波形Ｅ
−Ｑを印加する。

【００５４】他の走査電極Ｌ_k（ｋ≠ｉ）上の画素Ａ_kj
を書き換えている時は、走査電極Ｌ _iに図１１または図
１２の（３）に示す非選択電圧Ｖ_CFを印加し、その画素
Ａ_ijへ印加される電圧波形を図１１の（１３）Ｆ−Ｃや
（１４）Ｆ−Ｄや（１５）Ｆ−Ｐまたは図１２の（１
３）Ｆ−Ｇや（１４）Ｆ−Ｈや（１５）Ｆ−Ｑとしてそ
の画素の安定状態を保持する。

【００５５】実際に、図３に示す「ＡＢＣＤ」を表示し
ているＡＦＬＣＤが図７の「ＥＢＣＤ」を表示する場合
には、走査電極Ｌ₀，Ｌ₁，Ｌ₂，Ｌ₃と信号電極
Ｓ₁，Ｓ ₂に印加される電圧波形は図１４（１）〜
（６）のようになり、その結果画素Ａ ₁₁，Ａ₁₂，Ａ₂₁，
Ａ₂₂に印加される電圧波形は図１５（７）〜（１０）の
ようになる。

【００５６】即ち、図１４（１）は走査電極Ｌ₀に印加
される電圧波形であり０〜２ｔ₀の期間で選択電圧Ｖ_CR
が印加され、４ｔ₀〜８ｔ₀の期間で選択電圧Ｖ_CAが印
加される。図１４（２）は走査電極Ｌ₁に印加される電
圧波形であり８ｔ₀〜１２ｔ ₀の期間で選択電圧Ｖ_CAが
印加され、２４ｔ₀〜２６ｔ₀の期間で選択電圧Ｖ_CXが
印加される。図１４（３）は走査電極Ｌ₂に印加される
電圧波形であり１６ｔ ₀〜２０ｔ₀の期間で選択電圧Ｖ
_CEが印加される。図１４（４）は走査電極Ｌ₄に印加さ
れる電圧波形であり２０ｔ₀〜２４ｔ₀の期間で選択電
圧Ｖ_CAが印加される。図１４（５）は信号電極Ｓ₁に印
加される電圧波形であり、図１４（６）は信号電極Ｓ₂
に印加される電圧波形である。

【００５７】その結果、画素Ａ₁₁には図１５（７）の電
圧波形が印加され、画素Ａ₁₂には図１５（８）の電圧波
形が印加され、画素Ａ₂₁には図１５（９）の電圧波形が
印加され、画素Ａ₂₂には図１５（１０）の電圧波形が印
加される。

【００５８】本実施例においては、図１のブロック図に
示すように、表示制御装置１３は、ＡＦＬＣＤ４に表示
すべきデータを、パーソナルコンピュータ２からＣＲＴ
ディスプレイ３へ送られてくるデジタルＲＧＢ信号（ク
ロック付き）から得ている。このデジタルＲＧＢ信号
は、図４の（１）と（４）に示すような、ＣＲＴディス
プレイ３へ出力される画像情報の１水平走査区間分の周
期を与える水平同期信号ＨＤと、図４の（２）に示すよ
うな、その情報の１画面分の周期を与える垂直同期信号
ＶＤと、図４の（３）と（５）に示すような、その情報
自体である表示データＤａｔａと、図４の（６）に示す
ような、その情報を転送する為のクロックＣＬＫから構
成される。なお表示データＤａｔａは、図４の（３）で
は１水平走査区間毎に数字を添付して区別され、図４の
（５）では１画素毎に数字を添付されて区別されてい
る。

【００５９】ＡＦＬＣＤ４の１６×１６画素は、走査電
極Ｌ₀〜Ｌ₇と信号電極Ｓ₀〜Ｓ₇からなる表示部Ｐ₀
と、走査電極Ｌ₀〜Ｌ₇と信号電極Ｓ₈〜Ｓ_Fからなる
表示部Ｐ₁と、走査電極Ｌ₈〜Ｌ_Fと信号電極Ｓ₀〜Ｓ
₇からなる表示部Ｐ₂と、走査電極Ｌ₈〜Ｌ_Fと信号電
極Ｓ₈〜Ｓ_Fからなる表示部Ｐ₃とに仮想的に分割さ
れ、図４の（３）の表示データの第０水平走査区分のデ
ータが、それに続く第１〜第８の水平走査区分のデータ
が前記表示部分Ｐ₀〜Ｐ₃のどれに対応するかを指示す
る。

【００６０】即ち、図４の（３）の表示データをマトリ
ックス状に図５や図６のように示すと、第０水平走査区
分の第３データが「明」（斜線がないデータ）で、第７
データが「明」ならば（図５はこれに相当する）次に続
く第１〜第８水平走査区分のデータは表示部分Ｐ₀に対
応し、第０水平走査区分の第３データが「明」で、第７
データが「暗」（斜線があるデータ）ならば次に続く第
１〜第８水平走査区分のデータは表示部分Ｐ₁に対応
し、第０水平走査区分の第３データが「暗」で、第７デ
ータが「明」ならば（図６はこれに相当する）次に続く
第１〜第８水平走査区分のデータは表示部分Ｐ₂に対応
し、第０水平走査区分の第３データが「暗」で、第７デ
ータが「暗」ならば次に続く第１〜第８水平走査区分の
データは表示部分Ｐ₃に対応する。

【００６１】この表示制御装置１３の構成は図１８に示
すブロック図のようになる。まず、パーソナルコンピュ
ータ２から出力されるデジタルＲＧＢ信号は入力制御回
路２８と部分書換用フレームメモリ回路２５へ分配され
る。

【００６２】このとき、図３に示す「ＡＢＣＤ」の内、
「Ａ」の部分を図５に示す「Ｅ」に書き換えるとする
と、部分書換用フレームメモリ回路２５には、既にＦＬ
ＣＤ４に表示されている図３に示す「ＡＢＣＤ」のデー
タが記録されていたが、図５に示す「Ｅ」の表示データ
Ｄａｔａが入力された事により、図７に示す「ＥＢＣ
Ｄ」のデータに変化する。この時、部分書換用フレーム
メモリ回路２５の各画素のデータの内変化した画素のデ
ータを示すと図８のようになる。この図８に示すデータ
の変化は変移データＩＤＦとしてラインメモリ回路２６
へ出力される。

【００６３】ラインメモリ回路２６では、走査電極
Ｌ₀，Ｌ₁がグループＧ₀に対応し、走査電極Ｌ₂，Ｌ
₃がグループＧ₁に対応し、……、走査電極Ｌ_E，Ｌ_F
がグループＧ₇に対応する。そのグループに対応する変
移データＩＤＦが１つでも「１」（変化あり）であれば
そのグループに対応する識別データＧＤＦは「１」（変
化あり）となり、そのグループに対応する変移データＩ
ＤＦが総て「０」（変化なし）であればそのグループに
対応する識別データＧＤＦは元のままとなる。

【００６４】リフレッシュ用フレームメモリ回路２７に
は現在ＡＦＬＣＤ４に表示されている状態「ＡＢＣＤ」
が記録されている。

【００６５】出力側制御回路２９はラインメモリ回路２
６へ入力制御回路２８を通してグループアドレスＯＡＧ
を出力し、対応する識別データＧＤＦを出力識別データ
ＯＧＤＦとして受け取り、そのデータが「１」（変化あ
り）であればそのグループに対応する走査電極を部分書
き換え駆動するし、そのデータが「０」（変化なし）で
あれば次のグループの出力識別データＯＧＤＦを調べ
る。

【００６６】駆動制御回路３０には部分書換用フレーム
メモリ回路２５からデータＤＡが、リフレッシュ用フレ
ームメモリ回路２７からデータＤＲが、出力制御回路２
９からアドレスＯＡＣや制御信号Ｒ／Ｐ−，Ｐ／Ｎ−が
入力される。このデータを受け、駆動制御回路３０から
表示データＸＳ，ＸＰ、選択データＹＳ、極性データＹ
Ｐ、転送クロックＳＣＫ、ラッチクロックＬＣＫ、駆動
電圧Ｖ_C0，Ｖ_C1，Ｖ_C2，Ｖ_S0，Ｖ_S1，Ｖ_S2が出力されＡ
ＦＬＣＤ４の動作を制御する。

【００６７】図１９はこの表示制御装置１３の動作を示
すタイミングチャートである。図１９（１）は出力制御
回路２９から駆動制御回路３０やリフレッシュ用フレー
ムメモリ回路２７へ出力されるアドレスＯＡＣであり、
図１９（２）は出力制御回路２９からリフレッシュ用フ
レームメモリ回路２７へ出力されるアドレスＯＡＳであ
り、両方のアドレスＯＡＣ，ＯＡＳは入力制御回路２８
を通して部分書換用フレームメモリ回路２５にも出力さ
れている。図１９（３）は部分書換用フレームメモリ回
路２５から駆動制御回路３０に出力されるデ−タＤＡで
あり、図１９（４）はリフレッシュ用フレームメモリ回
路２７から駆動制御回路３０に出力されるデ−タＤＲで
あり、図１９（５）は出力制御回路２９から駆動制御回
路３０に出力される制御信号Ｒ／Ｐ−であり、図１９
（６）は出力制御回路２９から駆動制御回路３０に出力
される制御信号Ｐ／Ｎ−であり、図１９（７）は駆動制
御回路３０からＡＦＬＣＤ４へ出力される表示データＸ
Ｓ，ＸＰであり、図１９（８）は駆動制御回路３０から
ＡＦＬＣＤ４へ出力されるラッチクロックＬＣＫであ
り、図１９（９）は駆動制御回路３０からＡＦＬＣＤ４
へ出力される選択データＹＳであり、図１９（１０）は
駆動制御回路３０からＡＦＬＣＤ４へ出力される極性デ
ータＹＰであり、図１９（１１）は駆動制御回路３０か
らＡＦＬＣＤ４へ出力される選択電圧Ｖ_C0である。

【００６８】以下、図１９に従いこの表示制御装置１３
の動作を説明する。なお、ここでも、図３に示す「ＡＢ
ＣＤ」の内、「Ａ」の部分を図５に示す「Ｅ」に書き換
えるものとし、既に、出力制御回路２９によりＡＦＬＣ
Ｄ４の表示が図３に示す「ＡＢＣＤ」の状態となり、リ
フレッシュ用フレームメモリ回路２７の状態も図３に示
す「ＡＢＣＤ」の状態となっているものとする。その
後、時間ｔ＝−４ｔ₀以前に入力制御回路２８により部
分書換用フレームメモリ回路２５の記録データが、図３
に示す「ＡＢＣＤ」の状態から図７に示す「ＥＢＣＤ」
の状態に変化し、ラインメモリ回路２６の識別データＧ
ＤＦは総て「変化なし」の状態からグループＧ₀〜Ｇ₃
が「変化あり」の状態になり、それ以後、部分書換用フ
レームメモリ回路２５の記録データは図７に示す「ＥＢ
ＣＤ」の状態が続くものとする。

【００６９】時間ｔ＝−２ｔ₀〜０の間は４：１のリフ
レッシュ走査の為の信号を準備する期間であり、出力制
御回路２９から部分書換用フレームメモリ回路２５やリ
フレッシュ用フレームメモリ回路２７や駆動制御回路３
０へ出力アドレスＯＡＣ＝「０」が出力され、部分書換
用フレームメモリ回路２５から走査電極Ｌ₀に対応する
データＤＡが、リフレッシュ用フレームメモリ回路２７
から走査電極Ｌ₀に対応するデータＤＲが、それぞれ駆
動制御回路３０へ出力される。また、出力制御回路２９
から駆動制御回路３０へ制御信号Ｒ／Ｐ−＝「１」（図
１９ではハイレベルの電位）、Ｐ／Ｎ−＝「１」が出力
される。

【００７０】駆動制御回路３０からは、（１）制御デー
タＲ／Ｐ−＝「１」（飛び越し走査）でデータＤＲ＝
「０」なら、表示データＸＳ＝「０」と表示データＸＰ
＝「１」（電圧Ｖ_S1に対応）が、（２）制御データＲ／
Ｐ−＝「１」（飛び越し走査）でデータＤＲ＝「１」な
ら、表示データＸＳ＝「０」と表示データＸＰ＝「０」
（電圧Ｖ_S2に対応）が、また、アドレスＯＡＣに合わせ
て選択データＹＳが、制御データＰ／Ｎ−に合わせて極
性データＹＰが、それぞれＡＦＬＣＤ４へ出力される。

【００７１】さらに、駆動制御回路３０からは、時間０
〜２ｔ₀の間にこの時の制御信号Ｒ／Ｐ−、制御信号Ｐ
／Ｎ−に基づいて、（Ａ）制御信号Ｒ／Ｐ−＝「１」
（飛び越し走査）で制御信号Ｐ／Ｎ−＝「１」なら、図
９の電圧波形の組み合わせが、電圧Ｖ_C0＝Ｖ_CR，Ｖ_C1＝
Ｖ_CS，Ｖ_C2＝Ｖ _CT，Ｖ_S0＝Ｖ_SU，Ｖ_S1＝Ｖ_SU，Ｖ_S2＝Ｖ
_SWとして、（Ｂ）制御信号Ｒ／Ｐ−＝「１」（飛び越し
走査）で制御信号Ｐ／Ｎ−＝「０」なら、図１０の電圧
波形の組み合わせが、電圧Ｖ_C0＝Ｖ_CX，Ｖ_C1＝Ｖ_CS，Ｖ
_C2＝Ｖ_CT，Ｖ_S0＝Ｖ_SZ，Ｖ_S1＝Ｖ_SY，Ｖ_S2＝Ｖ_SZとし
て、それぞれＡＦＬＣＤ４へ出力される。

【００７２】時間ｔ＝０〜２ｔ₀の間は４：１のリフレ
ッシュ走査の為の信号を準備する期間であり、出力制御
回路２９から部分書換用フレームメモリ回路２５やリフ
レッシュ用フレームメモリ回路２７や駆動制御回路３０
へ出力アドレスＯＡＣ＝「４」が出力され、部分書換用
フレームメモリ回路２５から走査電極Ｌ₄に対応するデ
ータＤＡが、リフレッシュ用フレームメモリ回路２７か
ら走査電極Ｌ₄に対応するデータＤＲが、それぞれ駆動
制御回路３０へ出力される。また、出力制御回路２９か
ら駆動制御回路３０へ制御信号Ｒ／Ｐ−＝「１」、Ｐ／
Ｎ−＝「０」（図１９ではローレベルの電位）が出力さ
れる。

【００７３】駆動制御回路３０からは、先の規則
（１），（２）に従い表示データＸＳと表示データＸＰ
が、アドレスＯＡＣに合わせて選択データＹＳが、制御
データＰ／Ｎ−を保持して極性データＹＰが、それぞれ
ＡＦＬＣＤ４へ出力される。

【００７４】また、駆動制御回路３０からは、時間２ｔ
₀〜４ｔ₀の間にこの時の制御信号Ｒ／Ｐ−、制御信号
Ｐ／Ｎ−に基づいて、先の規則（Ａ），（Ｂ）に従い電
圧波形の組み合わせがＡＦＬＣＤ４へ出力される。

【００７５】時間ｔ＝２ｔ₀〜４ｔ₀の間は部分書き換
え走査の為の信号を準備する期間であり、出力制御回路
２９から部分書換用フレームメモリ回路２５やリフレッ
シュ用フレームメモリ回路２７や駆動制御回路３０へ出
力アドレスＯＡＣ＝「０」が出力され、部分書換用フレ
ームメモリ回路２５から走査電極Ｌ₀に対応するデータ
ＤＡが、リフレッシュ用フレームメモリ回路２７から走
査電極Ｌ₀に対応するデータＤＲが、それぞれ駆動制御
回路３０へ出力される。また、出力制御回路２９から駆
動制御回路３０へ制御信号Ｒ／Ｐ−＝「０」、Ｐ／Ｎ−
＝「１」が出力される。

【００７６】駆動制御回路３０からは、（３）制御デー
タＲ／Ｐ−＝「０」（部分書き換え走査）でデータＤＡ
＝「０」でデータＤＲ＝「０」なら、表示データＸＳ＝
「１」と表示データＸＰ＝「０」（電圧Ｖ_S0に対応）
が、（４）制御データＲ／Ｐ−＝「０」（部分書き換え
走査）でデータＤＡ＝「１」でデータＤＲ＝「０」、な
ら表示データＸＳ＝「０」と表示データＸＰ＝「０」
（電圧Ｖ_S2に対応）が、（５）制御データＲ／Ｐ−＝
「０」（部分書き換え走査）でデータＤＡ＝「０」でデ
ータＤＲ＝「１」なら、表示データＸＳ＝「０」と表示
データＸＰ＝「１」（電圧Ｖ_S1に対応）が、（６）制御
データＲ／Ｐ−＝「０」（部分書き換え走査）でデータ
ＤＡ＝「１」でデータＤＲ＝「１」なら、表示データＸ
Ｓ＝「１」と表示データＸＰ＝「１」（電圧Ｖ_S0に対
応）が、また、アドレスＯＡＣに合わせて選択データＹ
Ｓが、制御データＰ／Ｎ−を保持して極性データＹＰ
が、それぞれＡＦＬＣＤ４へ出力される。

【００７７】さらに、駆動制御回路３０からは、時間４
ｔ₀〜６ｔ₀の間にこの時の制御信号Ｒ／Ｐ−、制御信
号Ｐ／Ｎ−に基づいて、（Ｃ）制御信号Ｒ／Ｐ−＝
「０」（部分書き換え走査）で制御信号Ｐ／Ｎ−＝
「１」なら、図１１の電圧波形の組み合わせが、電圧Ｖ
_C0＝Ｖ_CA，Ｖ_C1＝Ｖ_CB，Ｖ _C2＝Ｖ_CF，Ｖ_S0＝Ｖ_SP，Ｖ_S1
＝Ｖ_SC，Ｖ_S2＝Ｖ_SDとして、（Ｄ）制御信号Ｒ／Ｐ−＝
「０」（部分書き換え走査）で制御信号Ｐ／Ｎ−＝
「０」なら、図１２の電圧波形の組み合わせが、電圧Ｖ
_C0＝Ｖ_CE，Ｖ_C1＝Ｖ_CB，Ｖ _C2＝Ｖ_CF，Ｖ_S0＝Ｖ_SQ，Ｖ_S1
＝Ｖ_SG，Ｖ_S2＝Ｖ_SHとして、それぞれＡＦＬＣＤ４へ出
力される。

【００７８】時間ｔ＝４ｔ₀〜６ｔ₀の間はタイミング
調整の為時間ｔ＝２ｔ₀〜４ｔ₀と同じ動作をしてい
る。

【００７９】時間ｔ＝６ｔ₀〜８ｔ₀の間は部分書き換
え走査の為の信号を準備する期間であり、出力制御回路
２９から部分書換用フレームメモリ回路２５やリフレッ
シュ用フレームメモリ回路２７や駆動制御回路３０へ出
力アドレスＯＡＣ＝「１」が出力され、部分書換用フレ
ームメモリ回路２５から走査電極Ｌ₁に対応するデータ
ＤＡが、リフレッシュ用フレームメモリ回路２７から走
査電極Ｌ₁に対応するデータＤＲが、それぞれ駆動制御
回路３０へ出力される。また、出力制御回路２９から駆
動制御回路３０へ制御信号Ｒ／Ｐ−＝「０」、Ｐ／Ｎ−
＝「１」が出力される。

【００８０】駆動制御回路３０からは、先の規則（３）
〜（６）に従い表示データＸＳと表示データＸＰが、ア
ドレスＯＡＣに合わせて選択データＹＳが、制御データ
Ｐ／Ｎ−を保持して極性データＹＰが、それぞれＡＦＬ
ＣＤ４へ出力される。

【００８１】また、駆動制御回路３０からは、時間８ｔ
₀〜１０ｔ₀の間にこの時の制御信号Ｒ／Ｐ−、制御信
号Ｐ／Ｎ−に基づいて、先の規則（Ｃ），（Ｄ）に従い
電圧波形の組み合わせがＡＦＬＣＤ４へ出力される。

【００８２】時間ｔ＝８ｔ₀〜１０ｔ₀の間はタイミン
グ調整の為時間ｔ＝６ｔ₀〜１０ｔ ₀と同じ動作をして
いる。

【００８３】以下この動作が繰り返される。その結果、
ＡＦＬＣＤ４の表示は図３の「ＡＢＣＤ」から図７の
「ＥＢＣＤ」へ変化する。

【００８４】この駆動方法の場合、図１１の（１０）〜
（１２）や図１２の（１０）〜（１２）の電圧波形を印
加した画素Ａ_kj（ｋ≠ｉ）の透過光量の変化と、図１１
（９）の電圧波形を印加した画素Ａ_ijの透過光量の変化
とを、可能な限り近付ける方が好ましい。

【００８５】実施例２本実施例においては、図１８において、実施例１の規則
（３）〜（６）の代わりに、駆動制御回路３０からは、
（７）制御データＲ／Ｐ−＝「０」（部分書き換え走
査）でデータＤＡ＝「０」なら、表示データＸＳ＝
「０」と表示データＸＰ＝「１」（電圧Ｖ_S1に対応）
が、（８）制御データＲ／Ｐ−＝「０」（部分書き換え
走査）でデータＤＡ＝「１」なら、表示データＸＳ＝
「０」と表示データＸＰ＝「０」（電圧Ｖ_S2に対応）
が、それぞれ出力される。したがって、図３や図２９で
示した表示データＸＳは不要となり若干のコスト削減が
可能となる。

【００８６】実際に、図３に示す「ＡＢＣＤ」を表示し
ているＡＦＬＣＤが図７の「ＥＢＣＤ」を表示する場合
には、走査電極Ｌ₀，Ｌ₁，Ｌ₂，Ｌ₃と信号電極
Ｓ₁，Ｓ ₂に印加される電圧波形は図１６（１）〜
（６）のようになり、その結果画素Ａ ₁₁，Ａ₁₂，Ａ₂₁，
Ａ₂₂に印加される電圧波形は図１７（７）〜（１０）の
ようになる。

【００８７】即ち、図１６（１）は走査電極Ｌ₀に印加
される電圧波形であり０〜２ｔ₀の期間で選択電圧Ｖ_CR
が印加され、４ｔ₀〜８ｔ₀の期間で選択電圧Ｖ_CAが印
加される。図１６（２）は走査電極Ｌ₁に印加される電
圧波形であり８ｔ₀〜１２ｔ ₀の期間で選択電圧Ｖ_CAが
印加され、２４ｔ₀〜２６ｔ₀の期間で選択電圧Ｖ_CXが
印加される。図１６（３）は走査電極Ｌ₂に印加される
電圧波形であり１６ｔ ₀〜２０ｔ₀の期間で選択電圧Ｖ
_CEが印加される。図１６（４）は走査電極Ｌ₄に印加さ
れる電圧波形であり２０ｔ₀〜２４ｔ₀の期間で選択電
圧Ｖ_CAが印加される。図１６（５）は信号電極Ｓ₁に印
加される電圧波形であり、図１６（６）は信号電極Ｓ₂
に印加される電圧波形である。

【００８８】その結果、画素Ａ₁₁には図１７（７）の電
圧波形が印加され、画素Ａ₁₂には図１７（８）の電圧波
形が印加され、画素Ａ₂₁には図１７（９）の電圧波形が
印加され、画素Ａ₂₂には図１７（１０）の電圧波形が印
加される。

【００８９】

【発明の効果】従来では、例えば、１６本の走査電極を
持つＡＦＬＣＤを表示する場合、そのＡＦＬＣＤを順次
走査するのに必要な時間Ｔ_Rは、Ｔ_R＝１６×３ｔ₀＝
４８ｔ ₀である。本発明においては、Ｎ：１の飛び越し
走査をしているので、例えば、４：１の飛び越し走査を
した場合には、１６本の走査電極の１／４である４本の
走査電極上の画素を書き直すだけでよく、その４本の走
査電極上の画素を書き直すのに必要な時間Ｔ_Dは、Ｔ_D
＝２×（２×２ｔ₀＋２×４ｔ₀）＝２４ｔ₀である。
フリッカを感じないフィールド周期Ｔ_Dが、順次走査の
フリッカを感じないフレーム周期Ｔ_Rとほぼ等しいの
で、本発明においては表示できる走査電極数を従来の２
倍にすることができる。

【図面の簡単な説明】

【図１】本発明によるＡＦＬＣＤを用いた表示システム
の概略的な構成を示すブロック図である。

【図２】ＡＦＬＣパネルの概略的な構成を示す断面図で
ある。

【図３】本発明の実施例で用いられるＡＦＬＣＤの概略
的な構成を示す平面図である。

【図４】本発明による表示システムに入力されるパーソ
ナルコンピュータの出力信号を示す波形図である。

【図５】図４の表示データをマトリックス状に示す説明
図である。

【図６】図４の表示データをマトリックス状に示す説明
図である。

【図７】ＡＦＬＣＤに表示すべきデータをマトリックス
状に示す説明図である。

【図８】ＡＦＬＣＤに表示してあるデータと表示すべき
データの違いをマトリックス状に示す説明図である。

【図９】本発明の実施例においてＮ：１の飛び越し走査
を行う場合のＡＦＬＣパネルの走査電極と信号電極と画
素に印加される電圧を示す波形図である。

【図１０】本発明の実施例においてＮ：１の飛び越し走
査を行う場合のＡＦＬＣパネルの走査電極と信号電極と
画素に印加される電圧を示す波形図である。

【図１１】本発明の実施例において部分書き換え駆動を
行う場合のＡＦＬＣパネルの走査電極と信号電極と画素
に印加される電圧を示す波形図である。

【図１２】本発明の実施例において部分書き換え駆動を
行う場合のＡＦＬＣパネルの走査電極と信号電極と画素
に印加される電圧を示す波形図である。

【図１３】本発明の実施例においてＮ：１の飛び越し走
査を行う場合の走査手順を示す説明図である。

【図１４】本発明の実施例において幾つかの走査電極と
信号電極に印加される電圧を示す波形図である。

【図１５】本発明の実施例において幾つかの画素に印加
される電圧を示す波形図である。

【図１６】本発明の実施例において幾つかの走査電極と
信号電極に印加される電圧の他の例を示す波形図であ
る。

【図１７】本発明の実施例において幾つかの画素に印加
される電圧の他の例を示す波形図である。

【図１８】本発明の実施例で用いられている表示制御装
置の概略的な構成を示すブロック図である。

【図１９】本発明の実施例で用いられている表示制御装
置の動作を示すタイミング図である。

【図２０】ＡＦＬＣ分子の３つの安定状態を示す概念図
である。

【図２１】ＡＦＬＣパネルの印加電圧−透過光量特性を
示す図である。

【図２２】従来例で用いられるＡＦＬＣＤの概略的な構
成を示す平面図である。

【図２３】従来例においてＡＦＬＣパネルの走査電極と
信号電極と画素に印加される電圧を示す波形図である。

【図２４】従来例においてＡＦＬＣパネルの走査電極と
信号電極と画素に印加される電圧を示す波形図である。

【図２５】従来例の駆動方法における走査手順を示す説
明図である。

【図２６】従来例において幾つかの走査電極と信号電極
に印加される電圧を示す波形図である。

【図２７】従来例において幾つかの画素に印加される電
圧を示す波形図である。

【図２８】本発明の実施例で用いられるＡＦＬＣＤの走
査側駆動回路の簡単な構成を示す回路図である。

【図２９】本発明の実施例で用いられるＡＦＬＣＤの信
号側駆動回路の簡単な構成を示す回路図である。

【図３０】本発明の実施例においてＮ：１の飛び越し走
査を行う場合のＡＦＬＣパネルの走査電極と信号電極と
画素に印加される電圧の他の例を示す波形図である。

【図３１】本発明の実施例においてＮ：１の飛び越し走
査を行う場合のＡＦＬＣパネルの走査電極と信号電極と
画素に印加される電圧の他の例を示す波形図である。

【符号の説明】

１ＡＦＬＣパネル２パーソナルコンピュータ３ＣＲＴディスプレイ４ＡＦＬＣＤ５ａ，５ｂガラス基板６ａ，６ｂ絶縁膜７ａ，７ｂ配向膜８封止剤９ＡＦＬＣ１０ａ，１０ｂ偏光板１１走査側駆動回路１２信号側駆動回路１３表示制御装置１４ａ，１４ｃ，１４ｅシフトレジスタ１４ｂ，１４ｄ，１５ａ，１５ｂラッチ１６ａ，１６ｂ，１７ａ，１７ｂ，１８ａ，１８ｂゲ
ート１９ａ，１９ｂ，１９ｃ，１９ｄ，１９ｅ，１９ｆア
ナログスイッチアレイ２０ａ，２０ｄ，２０ｇシフトレジスタ２０ｂ，２０ｃ，２０ｅ，２０ｆラッチ２１ａ，２１ｂ，２２ａ，２２ｂ，２３ａ，２３ｂゲ
ート２４ａ，２４ｂ，２４ｃ，２４ｄ，２４ｅ，２４ｆア
ナログスイッチアレイ２５部分書き換え用フレームメモリ回路２６ラインメモリ回路２７リフレッシュ用フレームメモリ回路２８入力制御回路２９出力制御回路３０駆動制御回路３１ＡＦＬＣＤ３２走査側駆動回路３３信号側駆動回路３４ａ，３４ｂシフトレジスタ３５ａ，３５ｂラッチ３６ａ，３６ｂアナログスイッチアレイＬ走査電極Ｓ信号電極

Claims

【特許請求の範囲】

【請求項１】複数の走査電極と複数の信号電極とを、
互いに交差する方向に配列して各交差部に画素を形成
し、それらの走査電極と信号電極との間に反強誘電性液
晶を介存させ、画素の表示のために走査電極を選択して
選択電圧を印加し、それに引き続き画素の表示状態を保
持するためにその走査電極に非選択電圧を印加し、か
つ、画素に印加される電圧を交流化するために、周期的
な飛び越し走査で選択電圧を印加してゆき、それら選択
電圧および非選択電圧の極性を、周期的な飛び越し走査
で選択するごとに反転する反強誘電性液晶パネルの駆動
方法であって、表示状態の変化する画素を構成する走査電極と表示状態
の変化しない画素を構成する走査電極とを識別し、表示
状態の変化する画素を構成する走査電極に対しては順次
走査で選択電圧を印加してゆき、その表示状態の変化す
る画素の状態に合わせて信号電極に書き換え明電圧また
は書き換え暗電圧または保持電圧を印加することを特徴
とする反強誘電性液晶パネルの駆動方法。
【請求項２】選択電圧を印加した走査電極と保持電圧
を印加した信号電極から構成される画素の透過光量の変
化と、非選択電圧を印加した走査電極と書き換え明電圧
または書き換え暗電圧または保持電圧を印加した信号電
極から構成される画素の透過光量の変化とが、ほぼ等し
いことを特徴とする請求項１記載の反強誘電性液晶パネ
ルの駆動方法。
【請求項３】複数の走査電極と複数の信号電極とを、
互いに交差する方向に配列して各交差部に画素を形成
し、それらの走査電極と信号電極との間に反強誘電性液
晶を介存させ、画素の表示のために走査電極を選択して
選択電圧を印加し、それに引き続き画素の表示状態を保
持するためにその走査電極に非選択電圧を印加し、か
つ、画素に印加される電圧を交流化するために、周期的
な飛び越し走査で選択電圧を印加してゆき、それら選択
電圧および非選択電圧の極性を、周期的な飛び越し走査
で選択するごとに反転する反強誘電性液晶パネルの駆動
方法であって、表示状態の変化する画素を構成する走査電極と表示状態
の変化しない画素を構成する走査電極とを識別し、表示
状態の変化する画素を構成する走査電極に対しては順次
走査で選択電圧を印加してゆき、その表示状態の変化す
る画素の状態に合わせて信号電極に書き換え明電圧また
は書き換え暗電圧を印加することを特徴とする反強誘電
性液晶パネルの駆動方法。