JPH0629851A - アナログ／デジタル変換器 - Google Patents

Abstract

(57)【要約】 【目的】多段階フラッシュアナログ／デジタル変換器に
使用される、改善された量子化回路および増幅器回路を
提供する。 【構成】本発明の量子化回路により、変換器の許容入力
範囲の中心点近くの線形応答が改善されたアナログ／デ
ジタル変換器が提供される。量子化回路の特定の実施例
には、動的に変化するしきい値レベルを提供する一方、
応答時間の改善された多しきい値差動比較器が含まれ
る。改善された多段階フラッシュアナログ／デジタル変
換器に関する新規な線形化方法が開示される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は多段階フラッシュアナロ
グ／デジタル変換器の改良に関する。より詳細には本発
明は多段階フラッシュアナログ／デジタル変換器に用い
られる量子化回路と増幅器回路の改良に関する。

【０００２】

【従来の技術】これまでさまざまな多段階フラッシュデ
ジタル／アナログ変換器が知られているが、かかる装置
の一例として“Analogue Digital Converters”と題す
るCowan の米国特許第3,425,054 号を挙げることができ
る。本書ではこの特許を参照する。この特許に示すよう
に、複数の変換段がその重要度の順にカスケード接続さ
れている。アナログ入力信号は第１のアナログ残差信号
と最上位のデジタル信号を発生する第１の変換段に結合
される。この最上位のデジタル信号はアナログ入力信号
をおおまかに近似する。この第１のアナログ残差信号は
アナログ入力信号から最上位のデジタル信号を引くこと
によって生成される。

【０００３】第１のアナログ残差信号は第２の変換段へ
の入力である。第２の変換段は第２のアナログ残差信号
と第２位のデジタル信号を生成する。第２のアナログ残
差信号が第１のアナログ残差信号から第２位のデジタル
信号を引くことによって生成される。第１位および第２
位のデジタル信号はアナログ入力信号の精密な近似であ
るデジタルワードの形成に寄与する。第１および第２の
変換段に示すように、連続する変換段のそれぞれは前の
変換段によって生成されたアナログ残差信号で動作す
る。連続する変換段のそれぞれは前の変換段で生成され
たデジタル信号より低位のデジタル信号を生成する。連
続する変換段のそれぞれがデジタルワードにより低位の
デジタル信号を与えるため、デジタルワードはアナログ
入力信号のより精密な近似となる。

【０００４】それぞれの変換段の量子化回路は９個の比
較増幅器からなる。第１段の９個の比較増幅器に共通の
入力線を介してアナログ入力信号が印加される。第１段
の９個の比較増幅器のそれぞれはまた複数の電圧しきい
値基準のうちの対応する一つに結合されている。１ボル
トしきい値基準が第１の比較器に結合されている。２ボ
ルトしきい値基準が第２の比較器に結合されている。３
ボルトしきい値基準が第３の比較器に結合されている。
４ボルトしきい値基準が第４の比較器に結合されてい
る。５ボルトしきい値基準が第５の比較器に結合されて
いる。以下同様であり、最後に９ボルトしきい値基準が
第１段の第９の比較増幅器に結合されている。

【０００５】それぞれの比較器はアナログ入力信号を電
圧しきい値基準の一つと比較し、入力信号の電圧が対応
する電圧しきい値基準より上であるか下であるかを示す
出力信号を発生する。比較器の出力信号が結合されて入
力信号をおおまかに近似する最上位デジタル信号が生成
される。この最上位デジタル信号がアナログ入力信号か
ら引かれて第１の残差信号が生成される。次にこの第１
の残差信号は第２の変換段への入力として働き、この第
２の変換段は第１段について説明したのと同様に動作す
る。

【０００６】このアナログ／デジタル変換器の問題点の
一つは、許容入力範囲の中心近くの信号について直線性
が高くないことである。上述したように、第１段の比較
器に結合されたしきい値基準電圧の範囲は１ボルトずつ
の増分で１ボルトから９ボルトまでである。したがっ
て、このアナログ／デジタル変換器の許容入力範囲は５
ボルトしきい値基準における中心点について対称であ
る。この中心点に５ボルトしきい値基準があることによ
って、許容入力範囲の中心点近くの信号についてこのア
ナログ／デジタル変換器の直線性が制限される。このこ
とから、許容入力範囲の中心点に近い値を有する入力信
号への応答の直線性が改良されたアナログ／デジタル変
換器を提供する量子化回路が必要とされる。

【０００７】多しきい値比較器 Cowan の特許に論じる比較増幅器はそれぞれが一つの電
圧しきい値基準に結合されている。図１は“Apparatus
and method for transmitting binary codeddata”と
題するBrown その他の米国特許第4,027,152 号のしきい
値検出器114 とほとんど同様な多しきい値差動比較器の
概略図を示す。ここではこの特許を参照している。多し
きい値差動比較器を図１に示す。この比較器は入力信号
源から入力信号を受ける。入力信号源の正の端子は第１
のトランジスタ103 の第１のベース101 に結合されてい
る。入力信号源の負の端子は第２のトランジスタ104 の
第２のベース102 に結合されている。第１のトランジス
タは第１のエミッタフォロワ増幅器に含まれ、第２のト
ランジスタは第２のエミッタフォロワ増幅器に含まれ
る。

【０００８】第１の電流源118 が第１の抵抗器114 に第
１の電圧降下Ｖ₁ を生成し、第２の抵抗器115 に第２の
電圧降下Ｖ₂ を生成する。第２の電流源119 が第３の抵
抗器116 に第３の電圧降下Ｖ₃ を生成し、第４の抵抗器
117 に第４の電圧降下Ｖ₄ を生成する。第１の比較器10
5 が入力信号を、正の極性と第１の電圧降下Ｖ₁ の大き
さとを有するしきい値電圧と比較する。第１の比較器は
第１の比較器出力109に第１の比較信号を生成する。第
２の比較器106 が入力信号を、正の極性と、第１の電圧
降下Ｖ₁ と第２の電圧降下Ｖ₂ との和に対応する大きさ
とを有するしきい値電圧と比較する。第２の比較器は第
２の比較器出力110 に第２の比較信号を生成する。第３
の比較器107 が入力信号を、負の極性と第３の電圧降下
Ｖ₃ の大きさとを有するしきい値電圧と比較する。第３
の比較器は第３の比較器出力111に第３の比較信号を生
成する。第４の比較器108 が入力信号を、負の極性と、
第３の電圧降下Ｖ₃ と第４の電圧降下Ｖ₄ との和に対応
する大きさとを有するしきい値電圧と比較する。第４の
比較器は第４の比較器出力112 に第４の比較信号を生成
する。

【０００９】アナログ／デジタル変換器の応用のなかに
は比較器のしきい値をダイナミックに変化させることが
望ましい場合がある。これは電流源118 と電流源119 を
変化させることによって行うことができる。しかし、電
流源からの電流が低くなると、第１のトランジスタ103
と第２のトランジスタ104 を流れるエミッタフォロワ定
在電流が小さくなるため比較器回路の動作は低速とな
る。また、第１および第２のトランジスタの電力損失は
対応するエミッタフォロワ定在電流が変化するのに伴っ
て変化する。このことから、ほぼ一定の電力損失を保
ち、またしきい値電圧を変化させながらエミッタフォロ
ワ定在電流を維持する方法が必要とされる。

【００１０】差動増幅器 前述したように、この多段階アナログ／デジタル変換器
の第１変換段は第２変換段への入力としてアナログ残差
信号を提供する。このアナログ残差信号を差動増幅器を
介して第２変換段に結合することが望ましい。これは、
差動増幅器はコモンモード雑音を排除するためである。
図２はエレクトロニクスの分野で周知の差動増幅器回路
を示す概略図である。差動増幅器回路を図２に示す。こ
の差動増幅器回路は第１の信号トランジスタ201 の第１
のベース203 と第２のトランジスタ202 の第２のベース
205 の間で差動入力信号を受ける。第１のコレクタ接続
部207 と第２のコレクタ接続部209 の間に差動増幅され
た出力信号が生成される。

【００１１】図２に示す回路の問題点の一つに、第１お
よび第２のトランジスタのベース−エミッタ接合の非線
形な特性によって差動増幅された出力信号に非線形の効
果が発生することがある。もう一つの問題点は、入力信
号源によって提供される入力信号の通常の変動によって
第１および第２のトランジスタに自己加熱および自己冷
却の効果が発生することである。この自己加熱および自
己冷却の効果は第１および第２のトランジスタのエミッ
タフォロワ定在電流に変動を生じさせ、それによって、
第１および第２のトランジスタに非線形の周波数に依存
する電流利得効果が発生する。第１および第２のトラン
ジスタの電流利得は通常製造のたびごとに変動し、これ
らの非線形の電流利得効果の問題がさらに大きくなる。
これらの問題点から発生する非線形効果は非常に線形性
の高い性能を要求される計測の応用に用いられるアナロ
グ／デジタル変換器については特に重大である。このこ
とから、多段階アナログ／デジタル変換器に用いる非常
に線形性の高い差動増幅器が必要とされる。

【００１２】

【発明の目的】本発明は、多段階フラッシュアナログ／
デジタル変換器に用いられる、改良された量子化回路と
増幅器回路を提供することを目的とする。

【００１３】

【発明の概要】本発明は多段階フラッシュアナログ／デ
ジタル変換器に用いられる量子化回路と増幅器回路の必
要とされる改良を提供する。本発明の量子化回路は変換
器の許容入力範囲の中心点の近傍での応答の線形性が改
良されたアナログ／デジタル変換器を提供する。この量
子化回路の具体的実施例には、ダイナミックに変動可能
なしきい値レベルを提供しつつ応答が改良された多しき
い値差動比較器が含まれる。本発明はアナログ／デジタ
ル変換器のカスケード接続された段を結合するための非
常に線形性の高い差動増幅器を提供する。この非常に線
形性の高い差動増幅器はアナログ／デジタル変換器の全
体的な線形性を維持しながらコモンモード雑音を排除す
る。

【００１４】基準源が本発明の量子化回路に第１および
第２のしきい値信号を提供する。第１のしきい値信号は
第２のしきい値信号より大きい値を有する。量子化回路
はアナログ入力信号と第１のしきい値信号を受取り、第
１の出力信号を提供する第１の比較手段を含む。第１の
出力信号はこの入力信号が第１のしきい値信号より大き
い場合には第１の負の値を有する。量子化回路はアナロ
グ入力信号と第２のしきい値信号を受取り、第２の出力
信号を提供する第２の比較手段を含む。第２の出力信号
はこの入力信号が第２のしきい値信号より小さい場合に
は第１の正の値を有する。差動増幅器手段が入力信号と
二つの出力信号の和をとって、後続の変換段に入力すべ
き残差信号を提供する。この残差信号は入力信号と二つ
の出力信号の和を増幅したものである。入力信号と二つ
の出力信号の和は入力信号が第１のしきい値信号より小
さく第２のしきい値信号より大きい場合入力信号に等し
い。

【００１５】本発明の量子化回路を採用したアナログ／
デジタル変換器の許容入力範囲は第１および第２のしき
い値信号の間の中心点について対称である。入力信号が
この中心点に近い値を有するとき、この量子化回路の効
果は単に入力信号を増幅するだけである。したがって、
この量子化回路は変換器の許容入力範囲の中心点の近傍
での応答の線形性が改良されたアナログ／デジタル変換
器を提供する。本発明の一実施例はゼロ中心点について
対称である２極入力範囲を有するアナログ／デジタル変
換器を提供する量子化回路を含む。ゼロの近傍の小さな
振幅を有する２極性入力信号を歪ませるのではなく、こ
の量子化回路は線形応答が改良された変換器を提供す
る。本発明は前述した改良された多段階フラッシュアナ
ログ／デジタル変換器を線形化するための新しい方法を
提供する。

【００１６】改良された多しきい値比較器 複数の比較しきい値を提供する差動比較器において、本
発明は入力トランジスタのエミッタフォロワ定在電流を
ほぼ一定に保ちながら複数のしきい値のうちの少なくと
も一つをダイナミックに変動させることを可能にする改
良を提供する。この改良には、第１の共通ノードで入力
トランジスタと基準負荷に結合された電流調整手段が含
まれる。この電流調整手段は基準負荷を流れる電流の量
を調整し、それによって基準負荷の電圧降下を調整し、
複数の比較しきい値のうちの少なくとも一つをダイナミ
ックに変動させることを可能にする動作をする。また、
この改良には電流制御手段と制御負荷が含まれる。電流
制御手段は制御負荷と基準負荷に直列に接続されてい
る。制御負荷は第２の共通ノードにおいて、入力トラン
ジスタのエミッタフォロワ定在電流が制御負荷手段を流
れるように、電流制御手段と電流調整手段に結合されて
いる。電流制御手段はエミッタフォロワ定在電流をほぼ
一定に維持する動作をする。

【００１７】改良された差動増幅器 第１および第２の信号トランジスタを有する差動増幅器
には、これらの第１および第２の信号トランジスタを有
する差動増幅器におけるベース−エミッタ接合の非線形
性をほとんど打ち消す改良が行われる。この改良には第
１の信号トランジスタのコレクタに結合された第１の非
線形の負荷が含まれる。この第１の非線形の負荷は第１
の信号トランジスタのベース−エミッタ接合の非線形性
をほとんど打ち消す動作をする。同様に、第２の非線形
負荷が第２の信号トランジスタのコレクタに結合されて
おり、第２の信号トランジスタのベース−エミッタ接合
の非線形性をほぼ打ち消す。

【００１８】本発明の別の実施例では、非線形負荷は第
１の補償抵抗器と第１の補償トランジスタを含む。第１
の補償トランジスタは第１の信号トランジスタのコレク
タに直列に結合されている。第１の補償抵抗器は補償ト
ランジスタのコレクタと補償トランジスタのベースの間
に結合されている。第１の補償抵抗器は第１の信号トラ
ンジスタの電流利得の変動をほぼ打ち消す。本発明のさ
らに別の実施例には非線形負荷と第１の信号トランジス
タのコレクタの間に結合されたブートストラップトラン
ジスタが含まれる。第１のブートストラップダイオード
が第１のブートストラップトランジスタのベースと第１
の信号トランジスタのベースの間に結合されている。第
１のブートストラップトランジスタと第１のブートスト
ラップダイオードは信号トランジスタのコレクタ−ベー
ス電圧をほぼゼロの値に維持する動作をする。第１のブ
ートストラップトランジスタと第１のブートストラップ
ダイオードは信号トランジスタの自己加熱の変化を大幅
に低減する動作をする。本発明のこの他の特徴および利
点は本発明の原理を例示する添付図面を参照して以下の
詳細な説明を読むことによって明らかになるであろう。

【００１９】

【実施例】図面に例示するように、本発明は多段階フラ
ッシュアナログ／デジタル変換器において実施される。
図３は複数の変換段を有する多段階フラッシュアナログ
／デジタル変換器の一実施例を示すブロック図であり、
それぞれの変換段は本発明の量子化回路を含む。図３に
示すアナログ／デジタル変換器は第１の量子化回路304
のアナログ入力301 でアナログ入力信号を受け取る。こ
の入力信号は大きさと極性を有する。第１の量子化回路
304 は第１のアナログ残差信号およびアナログ入力信号
をおおまかに近似する最上位デジタル信号を生成する。

【００２０】第２の量子化回路305 が第１の量子化回路
304 に第１の量子化回路からの第１のアナログ残差信号
を受け取るように結合される。第２の量子化回路は第２
のアナログ残差信号と第２位のデジタル信号を生成す
る。第３の量子化回路306 が第２の量子化回路305 に第
２のアナログ残差信号を受け取るように結合される。第
３の量子化回路は第３のアナログ残差信号と最下位のデ
ジタル信号を生成する。デジタル出力回路308 が第１、
第２および第３の量子化回路び最上位デジタル信号、第
２位のデジタル信号および最下位デジタル信号を受け取
るように結合されている。このデジタル出力回路はこれ
らのデジタル信号を復号し、アナログ入力信号の振幅と
極性を近似する信号デジタルワードを生成する。三つの
量子化回路のそれぞれは、それぞれの量子化回路が第１
および第２のしきい値信号を受け取るように基準源309
に結合されている。後述するように、第１および第２の
信号はそれぞれの量子化回路が残差信号とデジタル信号
を生成するのに用いられる。

【００２１】図３に示す本発明の多段階フラッシュアナ
ログ／デジタル変換器の実施例では、第１、第２および
第３の量子化回路が含まれているが、本発明はカスケー
ド接続された三つの量子化回路に限定されない。代替実
施例においては、本発明はカスケード接続された三つ以
下の量子化回路、あるいはカスケード接続された三つ以
上の量子化回路を用いて実施することができる。一実施
例においては、アナログ／デジタル変換器の量子化回路
のそれぞれは同様のアーキテクチャを有する。したがっ
て、第１の量子化回路304 の説明は第２の量子化回路30
5 および第３の量子化回路306 にもあてはまる。

【００２２】図４は第１の量子化回路304 の実施例を示
すブロック図である。第１の量子化回路はアナログ入力
301 でアナログ入力信号を受け取る。図示するように、
第１の比較器404 および第２の比較器405 はそれぞれが
アナログ入力信号を受け取る。第１の比較器404 は第１
の基準入力403 で第１のしきい値信号を受け取る。第２
の比較器405 は第２の基準入力402 で第２のしきい値信
号を受け取る。第１のしきい値信号は第２のしきい値信
号より大きい値を有する。したがって、この実施例では
第１のしきい値信号は第２のしきい値信号に等しい大き
さを有するが、第１のしきい値信号が正の極性を有する
のに対して第２のしきい値信号は負の極性を有する。こ
の実施例では第１の量子化回路はアナログ／デジタル変
換器にゼロ中心点について対称である２極入力範囲を提
供する。

【００２３】第１の比較器404 は入力信号を第１のしき
い値信号と比較して第１の比較信号を生成する。第１の
比較信号は第１のデジタル／アナログ変換器（DAC ）40
6 に受け取られ、第１の出力信号が生成される。入力信
号が第１のしきい値信号以上であるとき、第１の出力信
号は第１の負の値を有する。同様に、第２の比較器405
は入力信号を第２のしきい値信号と比較して第２の比較
信号を生成する。同時に、第２の比較信号と第１の比較
信号が前述したようにデジタル出力308 によって受け取
られ、復号される最上位デジタル信号を形成する。第２
の比較信号は第２のデジタル／アナログ変換器（DAC ）
407 に受け取られ、第２の出力信号が生成される。入力
信号が第２のしきい値信号以下であるとき、第２の出力
信号は第１の正の値を有する。

【００２４】図４に示すように、加算器408 が入力信号
と第１および第２の出力信号を受取り、入力信号と第１
および第２の出力信号の和を生成する。増幅器が入力信
号と第１および第２の出力信号の和を受取り、第２の量
子化回路305 に入力するよう、出力411 に第１の残差信
号を生成する。この残差信号は入力信号と二つの出力信
号の和を増幅したものである。この実施例では、増幅器
は入力信号と二つの出力信号の和を２倍することによっ
て第１残差信号を生成する。入力信号と二つの出力信号
の和は入力信号が第１のしきい値信号より小さく、第２
のしきい値信号より大きい場合入力信号に等しい。

【００２５】図５は加算器408 と差動増幅器409 の実施
例を示す概略図である。また、第１のデジタル／アナロ
グ変換器406 と第２のデジタル／アナログ変換器407 の
実施例もまた示されている。第１の信号トランジスタ50
7 と第２の信号トランジスタ508 が差動増幅器を形成す
るように共通負荷510 に結合されている。アナログ入力
信号は第１および第２の差動信号入力501 、503 に結合
されている。第１の残差信号は出力411 に生成される。
図４のブロック図に示す加算器408 の機能は共通負荷51
0 に実施される。

【００２６】第１のデジタル／アナログ変換器406 はそ
れぞれが第１の電流源516 にエミッタ結合された第１の
トランジスタ対512 、514 を含む。第１の比較信号は第
１の比較入力対511 、515 に印加される。第１のデジタ
ル／アナログ変換器は共通負荷に第１の出力信号を生成
するように共通負荷510 に並列に結合されている。同様
に、第２のデジタル／アナログ変換器407 はそれぞれが
第２の電流源526にエミッタ結合された第２のトランジ
スタ対522 、524 を含む。第２の比較信号は第２の比較
入力対521 、525 に印加される。第２のデジタル／アナ
ログ変換器は共通負荷に第２の出力信号を生成するよう
に共通負荷510 に並列に結合されている。

【００２７】この実施例では、第１の出力信号は入力信
号が第１のしきい値信号より小さい場合第２の正の値を
有し、第２の出力信号は入力信号が第２のしきい値信号
より大きい場合第２の負の値を有する。この第２の正の
値はその振幅が第２の負の値に等しく、したがって第１
の出力信号が第２の正の値を有し、第２の出力信号が第
２の負の値を有する場合、二つの出力信号はそれらが共
通負荷で加算されたとき互いに打ち消し合う。したがっ
て、入力信号と二つの出力信号の和は入力信号が第１の
しきい値信号より小さく第２のしきい値信号より大きい
場合入力信号に等しい。

【００２８】この実施例では、第１および第２の出力信
号は入力信号が第１のしきい値信号より大きい場合それ
ぞれ第１の負の値を有する。同様に、第１および第２の
出力信号は入力信号が第２のしきい値信号より小さい場
合それぞれ第１の正の値を有する。いずれの場合にも、
第１および第２の出力信号が共通負荷の中で加算され、
互いを打ち消し合うのではなく強化しあうことになる。
この実施例では第１の正の値は第１のしきい値信号の値
と同じであり、第１の負の値は第２のしきい値信号の値
と同じである。

【００２９】代替実施例の中には、入力信号が第１のし
きい値信号より小さい場合に第１の出力信号がゼロの値
を有し、入力信号が第２のしきい値信号より大きい場合
に第２の出力信号がゼロの値を有するものがある。ここ
でも、入力信号と二つの出力信号の和は入力信号が第１
のしきい値信号より小さく第２のしきい値信号より大き
い場合は入力信号に等しい。同様に、代替実施例の中に
は、第１の正の値が第１のしきい値信号の値の２倍に等
しく、第１の負の値が第２のしきい値信号の値の２倍に
等しいものがある。

【００３０】図６は第１の量子化回路304 の別の代々実
施例を示すブロック図である。第１の量子化回路はアナ
ログ入力301 でアナログ入力信号を受け取る。第１の比
較器604 、第２の比較器605 、第３の比較器614 および
第４の比較器615 はそれぞれアナログ入力信号を受け取
る。第１の比較器604 は第１の基準入力603 で第１のし
きい値信号を受け取る。第２の比較器605 は第２の基準
入力602 で第２のしきい値信号を受け取る。この代替実
施例では、基準源は前述した第１および第２のしきい値
信号に加えてさらに第３のしきい値信号および第４の基
準信号を提供する。第３の比較器614 は第３の基準入力
613 で第３のしきい値信号を受け取る。第４の比較器61
5 は第４の基準入力612 で第４のしきい値信号を受け取
る。

【００３１】この代替実施例では、第１のしきい値信号
は第２のしきい値信号と等しい振幅を有するが、第１の
しきい値信号が正の極性を有するのに対して第２のしき
い値信号は負の極性を有する。同様に、第３のしきい値
信号は第４のしきい値信号と等しい振幅を有するが、第
３のしきい値信号が正の極性を有するのに対して第４の
しきい値信号は負の極性を有する。第３のしきい値信号
は第１のしきい値信号より大きい値を有する。したがっ
て、第１の量子化回路はゼロ中心点について対称である
２極入力範囲を有するアナログ／デジタル変換器を提供
する。

【００３２】第１の比較器604 は入力信号を第１のしき
い値信号と比較して第１の出力信号を生成する。同様
に、第２、第３および第４の比較器は入力信号をそれぞ
れ第２、第３および第４のしきい値信号と比較して第
２、第３および第４の出力信号を生成する。この代替実
施例では、第１、第２、第３および第４の出力信号は前
述したデジタル出力308 によって受け取られ復号される
最上位デジタル信号を形成する。第１、第２、第３およ
び第４の出力信号は加算デジタル／アナログ変換器606
によって受け取られる。この代替実施例では、この加算
デジタル／アナログ変換器は第１、第２、第３および第
４の出力信号の和を生成する。

【００３３】図６に示すように、加算器608 は入力信号
と第１、第２、第３および第４の出力信号の和を加算す
る。第１の残差信号が差動増幅器609 の出力611 で生成
され、第２の量子化回路305 に入力される。この残差信
号は入力信号と第１、第２、第３および第４の出力信号
の和を加算し増幅したものである。図７は加算デジタル
／アナログ変換器606 、差動増幅器609 、および加算器
608 の実施例を示す部分概略部分ブロック図である。第
１の信号トランジスタ707と第２の信号トランジスタ708
が差動増幅器を形成するように共通負荷710 に結合さ
れている。アナログ入力信号は第１および第２の差動信
号入力701 、703 に結合されている。第１の非線形負荷
722 が第１の信号トランジスタ707 のコレクタに結合さ
れている。第２の非線形負荷が第２の信号トランジスタ
708 のコレクタに結合されている。第１および第２の非
線形負荷の動作については後に差動増幅器の改良を論じ
るさいに詳述する。第１の残差信号は出力711 に生成さ
れる。加算器408 は共通負荷710 に実施される。共通負
荷は複数の抵抗器タップを有する。

【００３４】加算デジタル／アナログ変換器606 は電流
源716 と切り換え手段714 を有する。切り換え手段は電
流源と複数の抵抗器タップの間に結合される。この切り
換えは第１、第２、第３および第４の出力信号の和に応
じて行われ、電流源を複数の抵抗器タップの一つに選択
的に接続して、第１、第２、第３および第４の出力信号
を入力信号と有効に加算する。この代替実施例では、第
１の出力信号は入力信号が第１のしきい値信号より大き
い場合第１の負の値を有し、入力信号が第１のしきい値
信号より小さい場合ゼロの値を有する。第２の出力信号
は入力信号が第２のしきい値信号より小さい場合第１の
正の値を有し、入力信号が第２のしきい値信号より大き
い場合ゼロの値を有する。第３の出力信号は入力信号が
第３のしきい値信号より大きい場合第１の負の値を有
し、入力信号が第３のしきい値信号より小さい場合ゼロ
の値を有する。第４の出力信号は入力信号が第４のしき
い値信号より小さい場合第１の正の値を有し、入力信号
が第４のしきい値信号より大きい場合ゼロの値を有す
る。

【００３５】線形化の方法 本発明は前述した多段階フラッシュアナログ／デジタル
変換器を線形化する新しい方法を提供する。このアナロ
グ／デジタル変換器は入力信号の極性と振幅に対応する
符号の付いたデジタルワードを生成する。このアナログ
／デジタル変換器の最初の変換段は前述した改良された
量子化回路を含む。アナログ／デジタル変換器の後続の
変換段は符号付きデジタルワードの最下位ビットを含む
符号付きデジタルワードに寄与する。この線形化の方法
の一実施例を図12に示すフローチャートに示す。この線
形化法の最初のステップ1201として、第１のオフセット
信号がアナログ／デジタル変換器へのアナログ入力信号
として導入される。第１のオフセット信号は、この第１
のオフセット信号がこのアナログ／デジタル変換器に通
常動作中に+1最下位ビットの値を有するデジタルワード
を生成させるような振幅と極性を有する。

【００３６】このアナログ／デジタル変換器の通常動作
において、最初の段の第１の比較器は第１のオフセット
信号を第１のしきい値信号より下と認識する。しかし、
この線形化法の第２のステップ1202として、第１の比較
器の回路は、この第１の比較器に第１のオフセット信号
が第１のしきい値信号より上と認識させるように制御さ
れる。したがって、最初の段の第１の出力信号は第１の
負の値を有することになる。この線形化法の第３のステ
ップ1203として、最初の段の第１のデジタル／アナログ
変換器（DAC ）の回路は、最終段がほぼゼロの値を有す
る残差出力を生成するように調整される。

【００３７】この線形化法の第４のステップ1204とし
て、第１のオフセット信号が第２のオフセット信号に置
き換えられる。したがって、第２のオフセット信号はア
ナログ／デジタル変換器へのアナログ入力として導入さ
れる。第２のオフセット信号は、この第２のオフセット
信号がこのアナログ／デジタル変換器に通常動作中に-1
最下位ビットの値を有するデジタルワードを生成させる
ような振幅と極性を有する。

【００３８】このアナログ／デジタル変換器の通常動作
において、最初の段の第２の比較器は第２のオフセット
信号を第２のしきい値信号より上と認識する。しかし、
この線形化法の第５のステップ1205として、第２の比較
器の回路は、この第２の比較器に第２のオフセット信号
が第２のしきい値信号より下と認識させるように制御さ
れる。したがって、最初の段の第２出力信号は第１の正
の値を有することになる。この線形化法の第６のステッ
プ1206として、最初の段の第２のデジタル／アナログ変
換器（DAC ）の回路は、最終段がほぼゼロの値を有する
残差出力を生成するように調整される。

【００３９】改良された多しきい値比較器 複数の比較しきい値を提供する差動比較器において、本
発明の改良は第１の入力トランジスタのエミッタフォロ
ワ定在電流をほぼ一定に維持しながら、複数のしきい値
のうちの少なくとも一つをダイナミックに変動させる。
図８は改良された比較器の一実施例を示す。エレクトロ
ニクスの分野において通常の技術を有する者には発明の
背景の部分で詳細に論じた多しきい値比較器とほぼ同様
な改良された比較器の部分800 については理解されるで
あろう。この改良された比較器はさらに第１の共通ノー
ド851 で第１の入力トランジスタ803 と直列結合された
第１および第２の基準抵抗器814 に結合された第１の電
流調整手段830 を含む。この第１の電流調整手段は第１
の調整入力822 で第１の調整信号を受け取る。この第１
の電流調整手段は第１の調整信号に応じて直列結合され
た第１および第２の基準負荷に流れる第１の電流量を調
整し、それによって第１および第２の基準抵抗器の電圧
降下をを調整し、複数の比較しきい値のうちの少なくと
も一つをダイナミックに変動させる。

【００４０】この改良された比較器は第１の電流制御手
段820 と第１の制御負荷826 を有する。第１の電流制御
手段は第１の制御負荷826 と直列結合された第１および
第２の基準抵抗器に直列に結合されている。第１の制御
負荷は、第２の共通ノード852 で、第１の入力トランジ
スタのエミッタフォロワ定在電流が制御負荷を流れるよ
うに、第１の電流制御手段と第１の電流調整手段に結合
されている。第１の電流制御手段は制御信号入力822 で
電流制御信号を受け取る。第１の電流制御手段はこの電
流制御信号に応じて第１の入力トランジスタのエミッタ
フォロワ定在電流をほぼ一定に維持する。この改良され
た比較器はさらに第３の共通ノード853 で第２の入力ト
ランジスタ804 と直列結合された第３および第４の基準
負荷816 に結合された第２の電流調整手段834 を有す
る。この第２の電流調整手段は第２の調整入力836 で第
２の調整信号を受け取る。この第２の電流調整手段は第
２の調整信号に応じて直列結合された第３および第４の
基準負荷に流れる第２の電流量を調整し、それによって
直列結合された第３および第４の基準負荷の電圧降下を
調整する。

【００４１】この改良された比較器は第２の電流制御手
段824 と第２の制御負荷828 を有する。第２の電流制御
手段は第２の制御負荷と直列結合された第３および第４
の基準負荷に直列に結合されている。第２の制御負荷
は、第４の共通ノード854 で、第２の入力トランジスタ
のエミッタフォロワ定在電流が第２の制御負荷を流れる
ように、第２の電流制御手段と第２の電流調整手段に結
合されている。第２の電流制御手段は制御信号入力822
で電流制御信号を受け取る。第２の電流制御手段はこの
電流制御信号に応じて第２の入力トランジスタのエミッ
タフォロワ定在電流をほぼ一定に維持する。

【００４２】改良された差動増幅器 第１および第２の信号トランジスタを有する差動増幅器
において、本発明の改良は第１および第２のトランジス
タのベース−エミッタ接合の非線形性をほとんど打ち消
す。図９は改良された差動増幅器の実施例を示す。この
改良には第１のトランジスタ907 のコレクタに結合され
た第１の非線形負荷922 が含まれる。この第１の非線形
負荷は直列に結合された第１のダイオード対と第１の抵
抗器を含む。この第１の非線形負荷は第１のトランジス
タのベース−エミッタ接合の非線形性をほとんど打ち消
す。同様に、第２のトランジスタのコレクタに第２の非
線形負荷924 が結合されている。この第２の非線形負荷
は直列に結合された第２のダイオード対と第２の抵抗器
を含み、第２のトランジスタのベース−エミッタ接合の
非線形性をほとんど打ち消す動作をする。共通負荷910
が第１および第２の信号トランジスタのそれぞれのエミ
ッタの間に結合されている。電流制御手段912 が第１お
よび第２の信号トランジスタのエミッタに結合されてい
る。この差動増幅器は第１の入力901 と第２の入力903
の間で差動入力信号を受け取る。この差動増幅器は出力
コネクタ対911 の間に増幅された差動出力信号を生成す
る。

【００４３】この改良された差動増幅器の別の実施例を
図10に示す。第１の補償トランジスタ1021、第２の補償
トランジスタ1020、および第１のコレクタ抵抗器1018が
第１の信号トランジスタ1007のコレクタに直列に結合さ
れている。第１および第２の補償トランジスタはそれぞ
れが第１の信号トランジスタのベース−エミッタ接合の
非線形性をほとんど打ち消す。第１の補償抵抗器1032が
第１の補償トランジスタのコレクタと第１の補償トラン
ジスタのベースの間に結合されている。第２の補償抵抗
器1030が第２の補償トランジスタのコレクタと第２の補
償トランジスタのベースの間に結合されている。第１お
よび第２の補償抵抗器はそれぞれが第１の信号トランジ
スタの電流利得の変動をほとんど打ち消す動作をする。
同様に、第３の補償トランジスタ1023、第２の補償トラ
ンジスタ1022、および第２のコレクタ抵抗器1019が第２
の信号トランジスタ1008のコレクタに直列に結合されて
いる。第１および第２の補償トランジスタはそれぞれが
第２の信号トランジスタのベース−エミッタ接合の非線
形性をほとんど打ち消す動作をする。

【００４４】第３の補償抵抗器1036が第３の補償トラン
ジスタのコレクタと第３の補償トランジスタのベースの
間に結合されている。第４の補償抵抗器1034が第４の補
償トランジスタのコレクタと第４の補償トランジスタの
ベースの間に結合されている。第３および第４の補償抵
抗器はそれぞれが第２の信号トランジスタの電流利得の
変動をほとんど打ち消す動作をする。共通負荷1010が第
１および第２の信号トランジスタのそれぞれのエミッタ
の間に結合されている。電流制御手段1012が第１および
第２の信号トランジスタのエミッタに結合されている。
この差動増幅器は第１の入力1001と第２の入力1003の間
で差動入力信号を受け取る。この差動増幅器は出力コネ
クタ対1011の間に差動増幅出力信号を生成する。

【００４５】この改良された差動増幅器の実施例を図11
に示す。第１のブートストラップトランジスタ1150が第
１の非線形負荷と第１の信号トランジスタ1107のコレク
タの間に結合されている。第１のブートストラップダイ
オード1154が第１のブートストラップトランジスタのベ
ースと第１の信号トランジスタのベースの間に結合され
ている。第１のブートストラップトランジスタと第１の
ブートストラップダイオードは第１の信号トランジスタ
のコレクタ−ベース電圧をほぼゼロの値に維持する動作
をする。第１のブートストラップトランジスタと第１の
ブートストラップダイオードは第１の信号トランジスタ
の自己加熱の変化を大幅に低減する動作をする。図11に
示すように、第１の非線形負荷は直列に結合された第１
の補償トランジスタ1121、第２の補償トランジスタ112
0、および第１のコレクタ抵抗器1118を含む。第１およ
び第２の補償トランジスタはそれぞれ第１の信号トラン
ジスタのベース−エミッタ接合の非線形性をほとんど打
ち消す動作をする。

【００４６】第１の補償抵抗器1132が第１の補償トラン
ジスタのコレクタと第１の補償トランジスタのベースの
間に結合されている。第２の補償抵抗器1130が第２の補
償トランジスタのコレクタと第２の補償トランジスタの
ベースの間に結合されている。第１および第２の補償抵
抗器はそれぞれが第１の信号トランジスタの電流利得の
変動をほとんど打ち消す動作をする。

【００４７】第２のブートストラップトランジスタ1152
が第２の非線形負荷と第２の信号トランジスタ1108のコ
レクタの間に結合されている。第２のブートストラップ
ダイオード1156が第２のブートストラップトランジスタ
のベースと第２の信号トランジスタのベースの間に結合
されている。第２のブートストラップトランジスタと第
２のブートストラップダイオードは第２の信号トランジ
スタのコレクタ−ベース電圧をほぼゼロの値に維持する
動作をする。第２のブートストラップトランジスタと第
２のブートストラップダイオードは第２の信号トランジ
スタの自己加熱の変化を大幅に低減する動作をする。第
２の非線形負荷は直列に結合された第３の補償トランジ
スタ1123、第４の補償トランジスタ1122、および第２の
コレクタ抵抗器1119を含む。第３および第４の補償トラ
ンジスタはそれぞれ第１の信号トランジスタのベース−
エミッタ接合の非線形性をほとんど打ち消す動作をす
る。

【００４８】第３の補償抵抗器1136が第３の補償トラン
ジスタのコレクタと第３の補償トランジスタのベースの
間に結合されている。第４の補償抵抗器1134が第４の補
償トランジスタのコレクタと第４の補償トランジスタの
ベースの間に結合されている。第３および第４の補償抵
抗器はそれぞれが第２の信号トランジスタの電流利得の
変動をほとんど打ち消す動作をする。

【００４９】第１および第２の補償トランジスタを、そ
れぞれが入力信号の変動によって発生する第１の信号ト
ランジスタの自己加熱の小さな変化を低減する動作をす
るように構成することが望ましい。同様に、第３および
第４の補償トランジスタをそれぞれが入力信号の変動に
よって発生する第２の信号トランジスタの自己加熱の小
さな変化を低減する動作をするように構成することが望
ましい。この所望の結果を得るための一つのステップが
第１および第２の補償トランジスタをそれぞれが第１の
信号トランジスタのそれにほぼ等しい出力密度を有する
ように構成することである。同様に、第３および第４の
補償トランジスタは第２の信号トランジスタのそれにほ
ぼ等しい出力密度を有するように構成される。

【００５０】所望の結果を得るためのもう一つのステッ
プはそれぞれのトランジスタをそれらが熱結合されるよ
うに構成することである。すなわち、第１、第２、第
３、第４の補償トランジスタおよび第１、第２の信号ト
ランジスタはすべてモノリシックな基板の上に、第１、
第２の補償トランジスタおよび第１の信号トランジスタ
がすべて第１の共通重心を有するように、また第３、第
４の補償トランジスタおよび第２の信号トランジスタが
すべて第２の共通重心を有するように作成される。した
がって、入力信号の変動によって発生する第１の信号ト
ランジスタの自己加熱の小さな変化は第１および第２の
補償トランジスタの自己加熱の小さな変化と関係付けら
れる。入力信号の変動によって発生する第２の信号トラ
ンジスタの自己加熱の小さな変化は第３および第４の補
償トランジスタの自己加熱の小さな変化と関係付けられ
る。本発明はこれらの原理を第１および第２の補償トラ
ンジスタがそれぞれ入力信号の変動によって発生する第
１の信号トランジスタの自己加熱の小さな変化を低減す
る動作をするように実施する。同様に、第３および第４
の補償トランジスタがそれぞれ入力信号の変動によって
発生する第２の信号トランジスタの自己加熱の小さな変
化を低減する動作をする。

【００５１】共通負荷1110が第１および第２の信号トラ
ンジスタのエミッタの間に結合される。電流制御手段11
12が第１および第２の信号トランジスタのエミッタに結
合される。差動増幅器は第１の入力1101と第２の入力11
03の間で入力信号を受け取る。差動増幅器は出力コネク
タ対1111の間に出力信号を生成する。

【００５２】

【発明の効果】以上説明したように、本発明を用いるこ
とにより、線形性が良好でコモンモード雑音の低減され
たアナログ／デジタル変換器を提供することができる。

【図面の簡単な説明】

【図１】従来の多しきい値差動比較器を示す図である。

【図２】従来の差動増幅器を示す図である。

【図３】本発明の多段階フラッシュアナログ／デジタル
変換器の一実施例を示すブロック図である。

【図４】図３に示す第１量子化回路の一実施例を示すブ
ロック図である。

【図５】図４に示す第１量子化回路の一部分の一実施例
を示す概略図である。

【図６】図３に示す第１量子化回路の別の実施例を示す
ブロック図である。

【図７】図６に示す第１量子化回路の一部の部分概略、
部分ブロック図である。

【図８】本発明の多しきい値差動比較器の一実施例を示
す概略図である。

【図９】本発明の差動増幅器の一実施例を示す概略図で
ある。

【図１０】本発明の差動増幅器の別の実施例を示す概略
図である。

【図１１】本発明の差動増幅器の一実施例を示す概略図
である。

【図１２】本発明の多段階フラッシュアナログ／デジタ
ル変換器の線形化の新規な方法の一実施例を示すフロー
チャートである。

【符号の説明】

３０４、３０５、３０６：量子化回路 ３０８：デジタル出力回路 ３０９：基準源

Claims (1)

【特許請求の範囲】
1. 【請求項１】初期変換段と、後続変換段と、第１しきい
   値信号が第２しきい値信号より大きい値を持つよう前記
   第１、第２しきい値信号を供給する基準源と、アナログ
   入力信号を量子化する装置とを有するアナログ／デジタ
   ル変換器であって、前記量子化する装置が、 前記アナログ入力信号および前記第１しきい値信号を受
   信し、前記入力信号が前記第１しきい値信号より大きい
   場合に第１の負の値を有する第１出力信号を供給する第
   １比較手段と、 前記アナログ入力信号および前記第２しきい値信号を受
   信し、前記入力信号が前記第２しきい値信号より小さい
   場合に第１の正の値を有する第２出力信号を供給する第
   ２比較手段と、 前記入力信号および前記２つの出力信号を総和して前記
   後続の変換段への入力に対しアナログ残余信号を供給す
   る総和手段と、 を備えて成るアナログ／デジタル変換器。