JPH06301595A

JPH06301595A - 画像メモリのアドレス発生装置

Info

Publication number: JPH06301595A
Application number: JP5113694A
Authority: JP
Inventors: Keiichi Umagami; 恵一馬上; Hidefumi Matsuura; 英文松浦
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1993-04-16
Filing date: 1993-04-16
Publication date: 1994-10-28

Abstract

(57)【要約】（修正有）【目的】１次元フィルタ演算を安価でかつ高速に行
う。【構成】画像メモリ１０の垂直方向アドレスを発生す
るための垂直方向アドレスカウンタ１１１、水平方向ア
ドレスを発生するための水平方向アドレスカウンタ１１
２及び設定されたデータ転送モードに応じて、垂直方向
アドレスカウンタ１１１及び水平方向アドレスカウンタ
１１２を制御するカウンタ制御手段１１３〜１１７を備
え、ブロック転送モードが設定されたときには、画像デ
ータが１水平ラインずつ画像メモリから読み出されるよ
うに制御する。また、１次元フィルタ演算用画像データ
転送モードが設定されたときには、画像メモリ１０内の
所定の１水平ラインに記憶されている画像データが１次
元フィルタのタップ数ずつ読み出され、かつタップ数分
の画像データが読み出されるごとに、水平方向転送開始
アドレスを所定数ずつ増加するように制御する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ビデオカメラ等の入
力装置から画像メモリに取り込まれた画像イメージデー
タのノイズ除去、特徴抽出等の画像処理を行う画像処理
装置に用いられる画像メモリのアドレス発生装置に関す
る。

【０００２】

【従来の技術】画像メモリに２次元的に取り込まれた画
像イメージデータに対して各種の演算処理を行う際の画
像メモリの矩形領域アクセス方法は、特許出願公開平成
３年第２９４２号公報記載の「画像メモリのアドレッシ
ング回路」に開示されている。

【０００３】

【発明が解決しようとする課題】ところで、画像データ
に対してエッジ検出を行うために、一般に、１次元フィ
ルタ演算が行われている。この１次元フィルタ演算を汎
用のＣＰＵ（Central Processing Unit)で行うと、高速
な演算ができないという問題がある。そこで、１次元フ
ィルタ演算を高速に行うために、乗算器をフィルタのタ
ップ数だけ並べて画像データと係数データを乗算し、そ
の乗算結果を加算する方法が既に開発されている。しか
しながら、この方法では、フィルタのタップ数に応じた
数の乗算器が必要となるため、フィルタのタップ数が大
きくなるとハードウェア量が増大し、高価なものになる
という問題がある。

【０００４】また、ＤＳＰ(Digital Signal Processor)
のような積和演算を高速に行う専用デバイスによって１
次元フィルタ演算を高速に行うことも考えられるが、高
価なものになるという問題がある。

【０００５】この発明は、１次元フィルタ演算を安価で
かつ高速に行うことが可能となる画像メモリのアドレス
発生装置を提供することを目的とする。

【０００６】

【課題を解決するための手段】この発明による画像メモ
リのアドレス発生装置は、２次元的にデータが記憶され
る画像メモリの２次元アドレスを発生する画像メモリの
アドレス発生装置において、画像メモリの垂直方向アド
レスを発生するための垂直方向アドレスカウンタ、画像
メモリの水平方向アドレスを発生するための水平方向ア
ドレスカウンタ、ならびに設定されたデータ転送モード
に応じて、垂直方向アドレスカウンタおよび水平方向ア
ドレスカウンタを制御するカウンタ制御手段を備え、デ
ータ転送モードには、ブロック転送モードおよび１次元
フィルタ演算用画像データ転送モードがあり、カウンタ
制御手段は、ブロック転送モードが設定されたときに
は、画像メモリ内の所定ブロック領域内の画像データが
１水平ラインずつ画像メモリから読み出されるように、
垂直方向アドレスカウンタおよび水平方向アドレスカウ
ンタを制御し、１次元フィルタ演算用画像データ転送モ
ードが設定されたときには、画像メモリ内の所定の１水
平ラインに記憶されている画像データが１次元フィルタ
のタップ数ずつ読み出されかつタップ数分の画像データ
が読み出されるごとに水平方向転送開始アドレスを所定
数ずつ増加するように、垂直方向アドレスカウンタおよ
び水平方向アドレスカウンタを制御することを特徴とす
る。

【０００７】上記ブロック転送モードは、矩形ブロック
領域の画像データを転送する矩形ブロック転送モードお
よび平行四辺形ブロック領域の画像データを転送する平
行四辺形ブロック転送モードのいずれか一方でっあって
もよいし、矩形ブロック転送モードと平行四辺形ブロッ
ク転送モードの両方を含んでいてもよい。

【０００８】

【作用】ブロック転送モードが設定されたときには、画
像メモリ内の所定ブロック領域内の画像データが１水平
ラインずつ画像メモリから読み出されるように、垂直方
向アドレスカウンタおよび水平方向アドレスカウンタが
制御される。１次元フィルタ演算用画像データ転送モー
ドが設定されたときには、画像メモリ内の所定の１水平
ラインに記憶されている画像データが１次元フィルタの
タップ数ずつ読み出されかつタップ数分の画像データが
読み出されるごとに水平方向転送開始アドレスを所定数
ずつ増加するように、垂直方向アドレスカウンタおよび
水平方向アドレスカウンタが制御される。

【０００９】１次元フィルタ演算用画像データ転送モー
ドが設定されたときに、上記画像メモリから読み出され
る１次元フィルタのタップ数分の画像データと、他の記
憶手段に記憶されているフィルタのタップ数分の係数デ
ータとを同期させて積和演算器に転送することにより、
１次元フィルタ演算を１つの積和演算器で行うことがで
きる。

【００１０】したがって、垂直方向アドレスカウンタお
よび水平方向アドレスカウンタによって画像メモリの２
次元アドレスを発生させる既存のアドレス発生装置に簡
単な改良を加えるだけで、専用デバイスを用いずに１つ
の積和演算器での１次元フィルタ演算が可能になる。

【００１１】

【実施例】以下、図面を参照してこの発明の実施例につ
いて説明する。

【００１２】図１は、画像処理装置の全体的な構成を概
略的に示している。画像処理装置は、第１の画像メモリ
回路１、第２の画像メモリ回路２、積和演算部を含む画
像演算部３およびＣＰＵ４から構成されている。第１の
画像メモリ回路１と第２の画像メモリ回路２とは同じ構
成である。第１の画像メモリ回路１は、第１画像メモリ
１０および第１画像メモリ制御部１００から構成されて
いる。第２の画像メモリ回路２は、第２画像メモリ２０
および第２画像メモリ制御部２００から構成されてい
る。第１画像メモリ１０および第２画像メモリ２０に
は、図示しない入力装置からの画像データ等のデータが
２次元的に格納される。これらの画像メモリ１０、２０
としては、例えばダイナミックＲＡＭ(Random Access R
ead Write Memory) が用いられる。

【００１３】各画像メモリ回路１、２の転送モードに
は、矩形ブロック転送モード、平行四辺形ブロック転送
モード、フィルタ演算用画像データ転送モードおよびフ
ィルタ演算用係数データ転送モードがある。矩形ブロッ
ク転送モードは、図６の（ａ）に示すように、画像メモ
リ１０、２０内の矩形領域Ｘの画像データを画像演算部
３に転送するモードである。平行四辺形ブロック転送モ
ードは、図６の（ｂ）に示すように、画像メモリ１０、
２０内の縦方向と４５°の傾きをもった平行四辺形領域
Ｙの画像データを画像演算部３に転送するモードであ
る。フィルタ演算用画像データ転送モードは、エッジ検
出のために１次元フィルタ演算を行う際に、画像メモリ
１０または２０内に記憶されている投影結果データを画
像演算部３に転送するモードである。フィルタ演算用係
数データ転送モードは、エッジ検出のために１次元フィ
ルタ演算を行う際に、画像メモリ１０または２０内に記
憶されている係数データを画像演算部３に転送するモー
ドである。

【００１４】ここでは、第１の画像メモリ回路１の第１
画像メモリ１０にエッジ検出のための１次元フィルタ演
算に用いられる投影結果データが格納されており、第２
の画像メモリ回路２の第２画像メモリ２０にエッジ検出
のための１次元フィルタ演算に用いられる係数データが
格納されているものとする。そして、第１の画像メモリ
回路１の転送モードがフィルタ演算用画像データ転送モ
ードに設定され、第２の画像メモリ回路２の転送モード
がフィルタ演算用係数データ転送モードに設定されてい
るものとする。

【００１５】図４および図５は、エッジ検出のための１
次元フィルタ演算方法の説明図である。図４（ａ）は、
入力装置より取り込まれた原画像データであって、この
原画像データに図４（ｂ）に示すように縦方向に投影処
理を行い、その結果をグラフにしたものが図４（ｃ）で
ある。図４（ｃ）のグラフで横軸は原画像の水平方向ア
ドレスで、縦軸は投影処理による画像の濃度和である。
この投影処理を行った結果に係数データとの１次元フィ
ルタで微分演算を行った結果のグラフが図４（ｄ）であ
り、横軸は原画像においての水平方向アドレスで縦軸は
投影結果のエッジの強度を示す。ここで、傾きの絶対値
の大きいアドレスがエッジアドレスとして検出される。

【００１６】図４（ｃ）に示す投影結果データは、図４
（ｅ）に示すように、第１画像メモリ１０に１行分のデ
ータとして格納されている。この例では、水平方向アド
レスの数は１２個となっており、投影結果データの数も
１２個となっている。係数データは、図４（ｆ）に示す
ように、第２画像メモリ２０に格納されている。この例
では、フィルタのタップ数は５個であり、係数データの
数も５個となっている。

【００１７】フィルタ演算用画像データ転送モードにお
ける第１番目の転送〔１〕では、第１画像メモリ１０内
の投影結果データが、アドレスの小さい方からフィルタ
のタップ数（この例では５個）分連続して画像演算部３
に転送される。一方、フィルタ演算用係数データ転送モ
ードにおける第１番目の転送では、第２画像メモリ２０
内の係数データが投影結果データの第１番目の転送と同
期して画像演算部３に転送される。そして、画像演算部
３内の積和演算部によって、図５に示すように画像メモ
リ１０、２０より転送された投影結果データと係数デー
タとがそれぞれ掛け合わされ、これらの総和が求められ
ることにより演算結果１が得られる。

【００１８】フィルタ演算用画像データ転送モードにお
ける第２番目の転送〔２〕では、第１画像メモリ１０の
転送開始アドレスを第１番目の転送時の水平方向転送開
始アドレスに＋ｌしたアドレスとして、第１番目の転送
と同数個の投影結果データが画像演算部３に転送され
る。一方、第２画像メモリ２０からは、第１番目の転送
と同じ転送開始アドレスで同じ個数分の係数データが画
像演算部３に転送され、演算結果２が得られる。この転
送を繰り返し８回の転送を終了する。この時の画像演算
部３の積和演算部より出力される演算結果をグラフ化し
たものが図４（ｄ）のフィルタ結果となる。

【００１９】図２は、主として第１画像メモリ回路１の
詳細を示している。第１画像メモリ回路１は、上述した
ように、第１画像メモリ１０および第１画像メモリ制御
部１００を備えている。第１画像メモリ制御部１００
は、Ｉ／Ｏ回路１０１、アドレスデコーダ１０２、メモ
リ制御回路１０３、矩形転送制御回路１０４、ラッチ回
路１０５およびアドレス発生部１１０を備えている。

【００２０】第１画像メモリ１０には、図４（ｅ）に示
す投影結果データ等が格納されている。画像メモリ１０
の内容を何らかの演算処理を行うために読み出す場合に
は、画像メモリ１０で読み出された画像データ(MDATA)
はラッチ回路１０５でラッチされた後、画像データバス
に出力され、この画像データバスを介して画像演算部３
に転送される。ラッチ回路１０５から出力される画像デ
ータをLDATA で表す。

【００２１】アドレス発生部１１０は、５個のカウンタ
１１１〜１１５と、レジスタ１１６と、カウンタを制御
するカウンタ制御回路１１７と、マルチプレクサ１１８
とから構成されている。

【００２２】垂直方向アドレスカウンタ１１１は、画像
メモリ１０の垂直方向アドレス信号ROW を発生する。水
平方向アドレスカウンタ１１２は、画像メモリ１の水平
方向アドレス信号COLUMNを発生する。垂直方向アドレス
信号ROW および水平方向アドレス信号COLUMNは、マルチ
プレクサ１１８に送られる。

【００２３】マルチプレクサ１１８は、垂直方向アドレ
スカウンタ１１１からの垂直方向アドレス信号ROW また
は水平方向アドレスカウンタ１１２からの水平方向アド
レス信号COLUMNを選択して、画像メモリ１０のアドレス
MADRを発生する。マルチプレクサ１１８は、メモリ制御
回路１０３から出力されるアドレス選択信号MUX がアク
ティブ”Ｈ”のときには、垂直方向アドレス信号ROW を
選択し、アドレス選択信号MUX がインアクティブ”Ｌ”
のときには、水平方向アドレス信号COLUMNを選択する。

【００２４】水平方向転送開始アドレスカウンタ１１３
は、水平方向転送開始アドレスCOLRESを水平方向アドレ
スカウンタ１１２に出力する。

【００２５】水平方向転送数カウンタ１１５は、水平方
向の転送数を１アドレスのデータ転送ごとに−１し、カ
ウント値HCOUNTが”０”になった時にカウントアップ信
号＊HBORR を出力する。カウントアップ信号＊HBORR
は、カウンタ制御回路１１７に送られるとともにメモリ
制御回路１０３に送られる。垂直方向転送数カウンタ１
１４は、垂直方向の転送数または１次元フィルタ演算に
より求められるべき演算結果数をカウントアップ信号＊
HBORR が出力されるごとに−１し、カウント値VCOUNT
が”０”になった時にカウントアップ信号＊VBORR を出
力する。カウントアップ信号＊VBORR は、矩形転送制御
回路１０４に送られる。

【００２６】水平方向転送数レジスタ１１６は、水平方
向転送数カウンタ１１５に設定すべき水平方向転送数を
保持する。

【００２７】カウンタ制御回路１１７は、各カウンタ１
１１〜１１５に対するカウンタクロックCCLK1 〜CCLK4
を出力するとともにカウンタ１１２、１１５に対するデ
ータロード信号＊LOADを出力する。

【００２８】Ｉ／Ｏ回路１０１は、汎用バス上のＣＰＵ
４の設定により、画像メモリ１０の転送モードを示す転
送モード信号MODEおよび画像データの転送開始を示す転
送開始信号＊START を出力する。この転送モード信号MO
DEは、矩形ブロック転送モード、平行四辺形ブロック転
送モード、フィルタ演算用画像データ転送モードおよび
フィルタ演算用係数データ転送モードのいずれかを指示
する信号であり、カウンタ制御回路１１７およびメモリ
制御回路１０３に送られる。転送開始信号＊START は、
矩形転送制御回路１０４に送られる。

【００２９】アドレスデコーダ１０２は、ＣＰＵ４から
出力されるアドレス信号によって各部の選択信号＊SET1
〜＊SET5を出力する。選択信号＊SET1は、垂直方向アド
レスカウンタ１１１へのアクセスを示す信号である。選
択信号＊SET2は、垂直方向転送数カウンタ１１４へのア
クセスを示す信号である。選択信号＊SET3は、水平方向
転送開始アドレスカウンタ１１３へのアクセスを示す信
号である。選択信号＊SET4は、水平方向転送数レジスタ
１１６へのアクセスを示す信号である。選択信号＊SET5
は、Ｉ／Ｏ回路１０１へのアクセスを示す信号である。

【００３０】メモリ制御回路１０３は、水平方向転送数
カウンタ１１５のカウント値HCOUNTが”０”である時に
出力されるカウントアップ信号＊HBORR および矩形転送
制御回路１０５から出力される水平同期信号＊HSに基づ
いて、画像メモリ１０のローアドレス・ストローブ信号
＊RAS 、カラムアドレス・ストローブ信号＊CAS および
マルチプレクサ１１８のアドレス選択信号MUX を出力す
る。また、Ｉ／Ｏ回路１０１から出力される転送モード
信号MODEに基づいて、アクセスのリード・ライトの種別
を示すリード・ライト信号＊W/R を出力する。

【００３１】ローアドレス・ストローブ信号＊RAS 、カ
ラムアドレス・ストローブ信号＊CAS およびリード・ラ
イト信号＊W/R は、画像メモリ１０に送られる。アドレ
ス選択信号MUX は、マルチプレクサ１１８およびカウン
タ制御回路１１７に送られる。ローアドレス・ストロー
ブ信号＊RAS およびカラムアドレス・ストローブ信号＊
CAS は、カウンタ制御回路１１７および矩形転送制御回
路１０４にも送られる。

【００３２】矩形転送制御回路１０４は、Ｉ／Ｏ回路１
０１から出力される転送開始信号＊START 、垂直方向転
送数カウンタ１１４のカウント値VCOUNTが”０”である
時に出力されるカウントアップ信号＊VBORR ならびにメ
モリ制御回路１０３から出力されるローアドレス・スト
ローブ信号＊RAS およびカラムアドレス・ストローブ信
号＊CAS に基づいて、データの転送期間中を示す転送中
信号＊BUSYと各水平ラインの先頭を示す水平同期信号＊
HSを出力する。この転送中信号＊BUSYおよび水平同期信
号＊HSは画像メモリ１０から読み出されたデータととも
に画像演算部３に転送される。

【００３３】画像演算部３には、画像メモリ１０から読
み出されて画像データバスに出力された画像データLDAT
A が転送され、各種の演算が行われる。

【００３４】第２の画像メモリ回路２の構成は第１の画
像メモリ回路１の構成と同じであるので、その説明を省
略する。ただし、この例では、第２の画像メモリ回路２
の画像メモリ２０には、図４（ｆ）に示すように、フィ
ルタ演算のための係数データが格納されている。また、
第１の画像メモリ回路１の転送モードがフィルタ演算用
画像データ転送モードに設定されているのに対し、第２
の画像メモリ回路２の転送モードはフィルタ演算用係数
データ転送モードに設定されている。

【００３５】図３は、フィルタ演算用画像データ転送モ
ードにおける第１の画像メモリ回路１の各部の信号を示
している。

【００３６】転送の開始に先だってＣＰＵ４から水平方
向転送開始アドレス、垂直方向転送開始アドレス、水平
方向転送数、垂直方向転送数、転送モードが設定され
る。転送モードは、フィルタ演算用画像データ転送モー
ドである。垂直方向転送開始アドレスは、この例で
は、”Ａ”であり、水平方向転送開始アドレスは”０”
であるとする。垂直方向転送開始アドレス”Ａ”は、垂
直方向アドレスカウンタ１１１にセットされる。水平方
向転送開始アドレス”０”は、水平方向転送開始アドレ
スカウンタ１１３にセットされ、水平方向アドレスカウ
ンタ１１２にロードされる。

【００３７】フィルタ演算用画像データ転送モードにお
いては、水平方向転送数としては１次元フィルタのタッ
プ数に応じた数が設定される。また、垂直方向転送数と
しては、タップ数分の投影結果データからなるブロック
の転送を繰り返す回数、すなわち１次元フィルタの演算
結果数が設定される。ここでは、図４（ｅ）に示すよう
に、転送開始アドレス（Ａ，０）から水平方向に連続す
る５個の投影結果データを１ブロックとし、ブロック転
送を８回行うものとする。したがって、水平方向転送数
は”５”となり、垂直方向転送数は”８”となる。水平
方向転送数”５”は水平方向転送数レジスタ１１６にセ
ットされ、水平方向転送数カウンタ１１３にロードされ
る。垂直方向転送数”８”は、垂直方向転送数カウンタ
１１４にセットされる。

【００３８】画像メモリ１０に格納されている投影結果
データの転送は、転送開始信号＊START によって開始さ
れる。転送開始信号＊START が所定期間アクティブ”
Ｌ”になると、これに基づいて、矩形転送制御回路１０
４から出力される転送中信号＊BUSY信号および水平同期
信号＊HSがアクティブ”Ｌ”となる。また、画像メモリ
１０のアクセスのリード・ライトの識別を示すリードラ
イト信号＊W/R が出力される。この場合、リードライト
信号＊W/R は、リードを示すインアクティブレベル”
Ｈ”となる。

【００３９】画像メモリ１０に対してのアクセスは高速
ページモードで行われる。水平同期信号＊HSがアクティ
ブ”Ｌ”になると、これに基づいてロウアドレス・スト
ローブ信号＊RAS がアクティブ”Ｌ”となる。この時に
は、マルチプレクサ１１８の選択信号MUX がアクティ
ブ”Ｈ”となっているので、垂直方向アドレスカウンタ
１１１から出力される垂直方向アドレス信号ROW がマル
チプレクサ１１８により選択されて出力される。

【００４０】ロウアドレス・ストローブ信号＊RAS がア
クティブ”Ｌ”になると、１クロック遅れてマルチプレ
クサ１１８のアドレス選択信号MUX がインアクテイブ”
Ｌ”となる。ロウアドレス・ストローブ信号＊RAS がア
クティブ”Ｌ”となり、マルチプレクサ１１８の選択信
号MUX がインアクテイブ”Ｌ”となると、カラムアドレ
ス・ストローブ信号＊CAS がクロックCLK に同期して順
次出力される。カラムアドレス・ストローブ信号＊CAS
がアクティブ”Ｌ”になるごとに、水平方向アドレスカ
ウンタ１１２から出力される水平方向アドレス信号COLU
MNがマルチプレクサ１１８から出力され、これよって画
像メモリ１０から投影結果データが順次読み出される。

【００４１】カラムアドレス・ストローブ信号＊CAS に
同期して読み出された投影結果データMDATA は、ラッチ
回路１０５でラッチされた後、LDATA として画像データ
バスに出力され、画像演算部３に送られる。

【００４２】カラムアドレス・ストローブ信号＊CAS の
最初のアクティブ期間の立ち上がりタイミングで、水平
同期信号＊HSはインアクティブ”Ｈ”に戻される。

【００４３】アドレス発生部１１０においては、水平方
向転送数カウンタ１１５のカウンタクロックCCLK2 は、
カラムアドレス・ストローブ信号＊CAS と同様にロウア
ドレス・ストローブ信号＊RAS がアクティブ”Ｌ”でか
つ、アドレス選択信号MUX がインアクティブ”Ｌ”の時
にクロックCLK に同期して順次出力される。したがっ
て、画像メモリ１０から投影結果データが読み出される
たびに水平方向転送数カウンタ１１５のカウンタ値HCOU
NT（初期値”５”）が−１される。そして、水平方向転
送数カウンタ１１５のカウンタ値HCOUNTが”０”になる
とカウントアップ信号＊HBORR が出力される。つまり、
１ブロックの転送が終了したときに、カウントアップ信
号＊HBORR が所定期間、アクティブ”Ｌ”となる。

【００４４】水平方向アドレスカウンタ１１２のカウン
ト値である水平方向アドレスCOLUMN（初期値”０”）
は、カウンタクロックCCLK2 の出力により＋１されてい
く。つまり、画像メモリ１０から投影結果データが読み
出されるたびに、水平方向アドレスカウンタ１１２のカ
ウント値COLUMNが＋１される。

【００４５】水平方向転送開始アドレスカウンタ１１３
のカウント値である水平方向転送開始アドレスCOLRES
（初期値”０”）は、ロウアドレス・ストローブ信号＊
RAS がアクティブ”Ｌ”でかつ、選択信号MUX がアクテ
ィブ”Ｈ”の時に出力されるカウンタクロック信号CCLK
3 によって＋１される。つまり、各ブロックの転送が開
始されるごとに、カウント値COLRESが１ずつ増加する。

【００４６】垂直方向転送数カウンタ１１４のカウント
値VCOUNT（初期値”８”）は、カウントアップ信号＊HB
ORR と同じタイミングで出力されるカウンタクロックCC
LK4によって−１される。つまり、各ブロックの転送終
了するごとに、カウント値VCOUNTは、１ずつ減少する。
そして、カウント値VCOUNTが”０”になると、カウント
アップ信号＊VBORR が出力される。

【００４７】垂直方向アドレスカウンタ１１１のカウン
ト値である垂直方向アドレスRAW （初期値”Ａ”）は、
カウンタクロックCCLK1 によって＋１される。このカウ
ンタクロックCCLK1 は、矩形ブロック転送モードおよび
平行四辺形ブロック転送モードでは、図３に破線（ａ）
で示すように、垂直方向転送数カウンタ１１４のカウン
タクロックCCLK4 と同じタイミングで出力される。しか
しながら、フィルタ演算用画像データ転送モードおよび
フィルタ演算用係数データ転送モードでは、カウンタク
ロックCCLK1 は出力されないので、垂直方向アドレスカ
ウンタ１１１のカウント値である垂直方向アドレスRAW
は、初期値”Ａ”に保持される。

【００４８】つまり、転送開始信号＊START がアクティ
ブ”Ｌ”になった後、ロウアドレス・ストローブ信号＊
RAS がアクティブ”Ｌ”になると、垂直方向アドレスカ
ウンタ１１１から出力される垂直方向アドレスRAW ”
Ａ”がアドレス信号MADRとして画像メモリ１０に送られ
る。この後、カラムアドレス・ストローブ信号＊CAS が
アクティブ”Ｌ”になるごとに、水平方向アドレスカウ
ンタ１１２から出力される水平方向アドレスCOLUMNが順
次出力される。第１番目のブロック転送においては、５
つの水平方向アドレスCOLUMN”０”、”１”、”
２”、”３”、”４”がアドレス信号MADRとして画像メ
モリ１０に順次送られる。

【００４９】したがって、カラムアドレス・ストローブ
信号＊CAS がアクティブ”Ｌ”になるごとに、画像メモ
リ１０から５つの投影結果データMDATA （０）、
（１）、（２）、（３）、（４）が読み出され、ラッチ
回路１０５を介してLDATA として画像演算部３に送られ
る。

【００５０】そして、これらのデータが画像メモリ１０
から読み出されると、水平方向転送数カウンタ１１５の
カウント値HCOUNTが”０”となるので、カウントアップ
信号＊HBORR が出力され、第１番目のブロックの転送が
終了する。

【００５１】カウントアップ信号＊HBORR が出力される
と、それに基づいてロウアドレス・ストローブ信号＊RA
S がインアクティブ”Ｈ”となり、水平同期信号＊HSが
アクティブ”Ｌ”となり、アドレス選択信号MUX がアク
ティブ”Ｈ”となる。また、水平方向アドレスカウンタ
１１２および水平方向転送数カウンタ１１５にデータロ
ード信号＊LOADが出力される。これにより、水平方向転
送開始アドレスカウンタ１１３の内容COLRES”１”が水
平方向転送開始アドレスとして水平方向アドレスカウン
タ１１２に格納される。水平方向転送数レジスタ１１６
の内容”５”が水平方向転送数カウンタ１１５に格納さ
れる。

【００５２】また、カウントアップ信号＊HBORR と同じ
タイミングで垂直方向転送数カウンタ１１４のカウンタ
クロックCCLK4 が出力され、そのカウント値VCOUNTが−
１される。つまり、カウント値VCOUNTが”７”となる。
一方、垂直方向アドレスカウンタ１１８の内容RAW は、
カウンタクロックCCLK1 が出力されないため、更新され
ない。

【００５３】第２番目のブロック（投影結果データ
（１）、（２）、（３）、（４）、（５））の転送は、
カウントアップ信号＊HBORR に基づいて水平同期信号＊
HSがアクティブ”Ｌ”になり、これに基づいてロウアド
レス・ストローブ信号＊RAS がアクティブ”Ｌ”になる
ことにより開始される。そして、上記第１番目のブロッ
クの転送と同様にして第２番目のブロックの転送が行わ
れる。

【００５４】最終ブロック、つまり第８番目のブロック
（投影結果データ（７）、（８）、（９）、（１０）、
（１１））の転送が終了したときには、カウンタクロッ
クCCLK4 により、垂直方向転送数カウンタ１１４のカウ
ント値VCOUNTが更新されて”０”になり、カウントアッ
プ信号＊VBORR が出力される。これにより、転送中信号
＊BUSYがインアクティブ”Ｈ”に戻される。カウントア
ップ信号＊VBORR が出力された場合には、１ブロックの
転送終了を示すカウントアップ信号＊HBORR が出力され
ても、水平同期信号＊HSはアクティブにされず、転送動
作が終了する。

【００５５】係数データが格納された第２画像メモリ２
０を有する第２画像メモリ回路２側の動作について説明
する。第２画像メモリ回路２は、フィルタ演算用係数デ
ータ転送モードに設定されている。第１画像メモリ回路
１と第２画像メモリ回路２において、転送開始信号＊ST
ART は同じタイミングで出力される。フィルタ演算用係
数データ転送モードと上述したフィルタ演算用画像デー
タ転送モードとの動作の違いは以下の通りである。

【００５６】すなわち、フィルタ演算用画像データ転送
モードにおいては、図３に（ｂ）で示すように、水平方
向転送開始アドレスカウンタ１１３に入力するカウンタ
クロックCCLK3 は、ロウアドレス・ストローブ信号＊RA
S がアクティブ”Ｌ”でかつアドレス選択信号MUX がア
クティブ”Ｈ”の時に出力されている。これに対し、フ
ィルタ演算用係数データ転送モードにおいては、カウン
タクロックCCLK3 は出力されず、水平方向転送開始アド
レスカウンタ１１３のカウント値COLRESは初期値に保持
される。

【００５７】したがって、水平方向アドレスカウンタ１
１２にロードされる値COLRESは一定値であり、常に同じ
ブロック内の５つの係数データが第２画像メモリ２０か
ら順次読み出される。つまり、第２メモリ回路２におい
ては、第１画像メモリ１０から各ブロックの５つの投影
結果データが順次読み出されるタイミングに同期して、
５つの係数データが第２画像メモリ２０から順次読み出
される。

【００５８】このようにして、第１画像メモリ１０に格
納されている投影結果データと、第２メモリ回路２０に
格納されている係数データとが、ブロック単位で同期し
て画像演算部３に送られ、図５に示すような演算が行わ
れる。

【００５９】次に、フィルタ演算用画像データ転送モー
ドと矩形ブロック転送モードとの動作の違いおよびフィ
ルタ演算用画像データ転送モードと平行四辺形ブロック
転送モードとの動作の違いについて説明する。

【００６０】矩形ブロック転送モードにおいては、水平
方向転送数として、画像メモリ内の所定の矩形ブロック
領域の１水平ライン分のデータ数が設定される。また、
垂直方向転送数として、矩形ブロック領域の水平ライン
数が設定される。矩形ブロック転送モードにおいては、
垂直方向アドレスカウンタ１１１に入力するカウンタク
ロック＊CCLK1 は、図４に破線（ａ）で示すように、カ
ウンタクロック＊CCLK4 と同じタイミングで出力され
る。したがって、矩形ブロックの１水平ライン分のデー
タの転送が終了するごとに、垂直方向アドレスカウンタ
１１１の内容RAWが＋1 される。つまり、矩形ブロック
領域の１水平ライン分のデータの転送が終了するごと
に、垂直方向アドレスRAW が更新される。

【００６１】また、カウンタクロックCCLK3 は出力され
ず、水平方向転送開始アドレスカウンタ１１３のカウン
ト値COLRESは初期値に保持される。したがって、矩形ブ
ロック領域の１水平ライン分のデータの転送が終了する
ごとに、次のラインの先頭アドレスが水平方向転送開始
アドレスとなる。

【００６２】平行四辺形ブロック転送モードにおいて
は、水平方向転送数として、画像メモリ内の所定の平行
四辺形ブロック領域の１水平ライン分のデータ数が設定
される。また、垂直方向転送数として、平行四辺形ブロ
ック領域の水平ライン数が設定される。平行四辺形ブロ
ック転送モードにおいては、垂直方向アドレスカウンタ
１１１に入力するカウンタクロック＊CCLK1 は、図４に
破線（ａ）で示すように、カウンタクロック＊CCLK4 と
同じタイミングで出力される。したがって、平行四辺形
ブロック領域の１水平ライン分のデータの転送が終了す
るごとに、垂直方向アドレスカウンタ１１１の内容RAW
が＋1 される。つまり、平行四辺形ブロック領域の１水
平ライン分のデータの転送が終了するごとに、垂直方向
アドレスRAW が更新される。

【００６３】また、平行四辺形ブロック転送モードにお
いては、カウンタクロックCCLK3 はフィルタ演算用画像
データ転送モード時と同様に、図３に（ｂ）で示される
ように出力される。したがって、平行四辺形ブロック領
域の１水平ライン分のデータの転送が終了するごとに、
水平方向転送開始アドレスが１ずつ増加する。

【００６４】上記実施例では、矩形ブロック転送モー
ド、平行四辺形ブロック転送モード、フィルタ演算用画
像データ転送モードおよびフィルタ演算用係数データ転
送モードの転送モードを切り替えて実行できる第２画像
メモリ回路２によって係数データを画像演算部３に転送
しているが、係数データを画像演算部３に転送するため
の画像メモリ回路としては、１次元フィルタのタップ数
分の係数データを順次繰り返して画像演算部３に転送で
きるものであれば、上記のような画像メモリ回路２と異
なるものを用いてもよい。

【００６５】上記実施例では、垂直方向アドレスカウン
タ１１１、水平方向アドレスカウンタ１１２、水平方向
転送開始アドレスカウンタ１１３、垂直方向転送数カウ
ンタ１１４および水平方向転送数カウンタ１１５を備え
たアドレス発生部１１０において、垂直方向アドレスカ
ウンタ１１１のカウンタクロックCCLK1 および水平方向
転送開始アドレスカウンタ１１３のカウンタクロックCC
LK3 を各転送モードに応じて変更することによって、矩
形ブロック転送モード、平行四辺形ブロック転送モー
ド、フィルタ演算用画像データ転送モードおよびフィル
タ演算用係数データ転送モードの転送モードによる転送
を実現している。したがって、既存のアドレス発生装置
に簡単な改良を加えるだけで、専用デバイスを用いずに
１つの積和演算器での１次元フィルタ演算が可能にな
る。

【００６６】

【発明の効果】この発明によれば、垂直方向アドレスカ
ウンタおよび水平方向アドレスカウンタによって画像メ
モリの２次元アドレスを発生させる既存のアドレス発生
装置に簡単な改良を加えるだけで、専用デバイスを用い
ずに１つの積和演算器での１次元フィルタ演算が可能に
なる。

【図面の簡単な説明】

【図１】画像処理装置の概要を示す電気ブロック図であ
る。

【図２】主として、図１の第１画像メモリ回路の詳細を
示す電気ブロック図である。

【図３】フィルタ演算用画像転送モードにおける第１画
像メモリ回路の各部の信号を示すタイムチャートであ
る。

【図４】１次元フィルタで微分演算を用いたエッジ検出
方法を示す説明図図である。

【図５】図４の微分演算を画像演算部の積和演算器で実
行する場合の演算内容を示す説明図である。

【図６】矩形ブロック転送モードおよび平行四辺形ブロ
ック転送モードを説明するための説明図である。

【符号の説明】

１第１画像メモリ回路２第２画像メモリ回路３画像演算部４ＣＰＵ１０第１画像メモリ２０第２画像メモリ１００第１画像メモリ制御部１０１Ｉ／Ｏ１０２アドレスデコーダ１０３メモリ制御回路１０４矩形転送制御回路１０５ラッチ回路１１０アドレス発生部１１１垂直方向アドレスカウンタ１１２水平方向アドレスカウンタ１１３水平方向転送開始アドレスカウンタ１１４垂直方向転送数カウンタ１１５水平方向転送数カウンタ１１６水平方向転送数レジスタ１１７カウンタ制御回路１１８マルチプレクサ２００第２画像メモリ制御部

Claims

【特許請求の範囲】

【請求項１】２次元的にデータが記憶される画像メモ
リの２次元アドレスを発生する画像メモリのアドレス発
生装置において、画像メモリの垂直方向アドレスを発生するための垂直方
向アドレスカウンタ、画像メモリの水平方向アドレスを発生するための水平方
向アドレスカウンタ、ならびに設定されたデータ転送モ
ードに応じて、垂直方向アドレスカウンタおよび水平方
向アドレスカウンタを制御するカウンタ制御手段を備
え、データ転送モードには、ブロック転送モードおよび１次
元フィルタ演算用画像データ転送モードがあり、カウンタ制御手段は、ブロック転送モードが設定された
ときには、画像メモリ内の所定ブロック領域内の画像デ
ータが１水平ラインずつ画像メモリから読み出されるよ
うに、垂直方向アドレスカウンタおよび水平方向アドレ
スカウンタを制御し、１次元フィルタ演算用画像データ
転送モードが設定されたときには、画像メモリ内の所定
の１水平ラインに記憶されている画像データが１次元フ
ィルタのタップ数ずつ読み出されかつタップ数分の画像
データが読み出されるごとに水平方向転送開始アドレス
を所定数ずつ増加するように、垂直方向アドレスカウン
タおよび水平方向アドレスカウンタを制御することを特
徴とする画像メモリのアドレス発生装置。
【請求項２】上記ブロック転送モードが矩形ブロック
領域の画像データを転送する矩形ブロック転送モードで
ある請求項１記載の画像メモリのアドレス発生装置。
【請求項３】上記ブロック転送モードが平行四辺形ブ
ロック領域の画像データを転送する平行四辺形ブロック
転送モードである請求項１記載の画像メモリのアドレス
発生装置。
【請求項４】上記ブロック転送モードには、矩形ブロ
ック領域の画像データを転送する矩形ブロック転送モー
ドと、平行四辺形ブロック領域の画像データを転送する
平行四辺形ブロック転送モードとがある請求項１記載の
画像メモリのアドレス発生装置。