JPH0630211A - 画像出力回路 - Google Patents

Abstract

(57)【要約】 【目的】遅延素子による遅延量のバラツキをできる限り
抑えるようにした画像出力回路を提供する。 【構成】周期的に繰り返す基本パルスを遅延する複数の
遅延素子４Ａ、４Ｂ、４Ｃと、該遅延素子による前記基
本パルスの遅延量を画像信号に基いて選ぶ選択回路５
と、前記基本パルスの遅延量に応じた幅のパルスを出力
する出力手段６とを有する画像出力回路において、前記
遅延素子の所定の複数個分に相当する遅延量をもつ遅延
回路２Ｂを前記遅延素子に直列に接続し、画像信号に基
いて前記遅延回路２Ｂを有効・無効になす制御手段を設
けた構成。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はレーザープリンタやファ
クシミリ装置等の画像形成装置に用いられる画像出力回
路に関するものである。

【０００２】

【従来の技術】例えば、レーザープリンタ等においてレ
ーザー光源をＯＮすると、形成される画像は黒となり、
ＯＦＦすると白となる。この場合、１画素に対応する１
ドット全てについて黒、又は白とすると、階調が下がる
ので、１ドットを更に分けた小部分にレーザービームが
当り得るようになすのが望ましい。これを実現するの
に、周期的に繰り返す基本パルスを遅延する遅延素子を
多数個設け、この遅延素子を画像信号によって選ぶこと
によって画像信号に応じた基本パルスの遅延量を得、そ
の遅延量に応じた幅のパルスをレーザー光源のドライブ
用のパルスとして出力するようにしたレーザービーム制
御装置を本件出願人は特願平２−６７９１５号で提案し
ている。

【０００３】

【発明が解決しようとする課題】しかしながら、遅延素
子を多数設けた、この方式ではプリント基板上の遅延素
子の数が多くなって、その配置も複雑になる。そのた
め、遅延素子と遅延素子の接続条件が均一になされず、
配線の短い部分や長い部分がいくつも存することになっ
て、遅延量のバラツキを局部的に生じる。この遅延量の
バラツキは最終的に出力される出力パルスのバラツキと
なり、ひいてはレーザービーム径やレーザービームの照
射時間等のバラツキとなるので、形成された画像の忠実
度が低下するといった問題を生じる。

【０００４】そこで、本発明の目的は、遅延素子による
遅延量のバラツキをできる限り抑えるようにした画像出
力回路を提供することである。

【０００５】

【課題を解決するための手段】上記の目的を達成するた
め本発明では、周期的に繰り返す基本パルスを遅延する
複数の遅延素子と、該遅延素子による前記基本パルスの
遅延量を画像信号に基いて選ぶ選択回路と、前記基本パ
ルスの遅延量に応じた幅のパルスを出力する出力手段と
を有する画像出力回路において、前記遅延素子の所定の
複数個分に相当する遅延量をもつ遅延回路を前記遅延素
子に直列に接続し、画像信号に基いて前記遅延回路を有
効・無効になす制御手段を設けた構成としている。

【０００６】また、本発明では、周期的に繰り返す基本
パルスを遅延する複数の遅延素子と、該遅延素子による
前記基本パルスの遅延量を画像信号に基いて選ぶ選択回
路と、前記基本パルスの遅延量に応じた幅のパルスを出
力する出力手段とを有する画像出力回路において、前記
遅延素子の所定の複数個分に相当する遅延量をもつとと
もに前記遅延素子に直列に接続された遅延回路と、前記
画像信号が所定値未満のとき前記遅延回路を経ない基本
パルスを前記遅延素子に供給し所定値以上のとき前記遅
延回路の出力を前記遅延素子に供給する制御手段と、前
記画像信号が所定値未満のとき前記出力手段から出力さ
れる出力パルスの幅を前記遅延回路の出力によって制限
する制限手段と、を設けた構成としてもよい。

【０００７】更に、周期的に繰り返す基本パルスを遅延
する複数の遅延素子と、該遅延素子による前記基本パル
スの遅延量を画像信号に基いて選ぶ選択回路と、前記基
本パルスの遅延量に応じた幅のパルスを出力する出力手
段とを有する画像出力回路において、前記遅延素子の所
定の複数個分に相当する遅延量をもつとともに前記遅延
素子に直列に接続された遅延回路と、前記遅延回路から
出力される基本パルスの後端側をカットするカット手段
と、前記画像信号が所定値未満のとき前記遅延回路を経
ない基本パルスを前記遅延素子に供給し所定値以上のと
き前記カットの施された前記遅延回路の出力を前記遅延
素子に供給する制御手段と、を有する構成としてもよ
い。

【０００８】

【作用】このような構成によると、基本パルスに対し大
きな遅延量を施すときは遅延回路で遅延するとともに、
更に遅延素子で遅延する。小さな遅延量を施すときは遅
延素子でのみ遅延する。

【０００９】また、上記制限手段を設けたときは遅延素
子でのみ遅延された基本パルスに遅延素子の周囲温度等
の影響による許容値以上の遅延量が生じても、出力パル
スにその影響が生じないように制限手段が働き得るの
で、温度等に起因する不具合が防止される。

【００１０】また、上記カット手段を設けた場合に遅延
回路及び遅延素子の双方の遅延を受けた基本パルスにや
はり遅延素子の周囲温度等の影響による許容値以上の遅
延がが生じても、遅延回路の出力の基本パルスは予め後
端がカットされているので、出力パルスに温度等に起因
する不具合は生じない。

【００１１】

【実施例】以下、本発明の実施例を図面に従って説明す
る。図１において、１は図３（ａ）に示すクロックパル
スが入力される端子であり、このクロックパルスは基本
パルス供給回路２に供給される。基本パルス供給回路２
は基本パルス発生部２Ａと１／２遅延回路２Ｂとからな
っている。１／２遅延回路２Ｂは基本パルス発生部２Ａ
で発生されたパルスをクロックパルスの１／２周期分遅
延する。

【００１２】前記基本パルス供給回路２は図２に示すよ
うに２つのＤタイプのフリップフロップ２ａ、２ｂで構
成されており、その第１フリップフロップ２ａは前記基
本パルス発生部２Ａを構成し、第２フリップフロップ２
ｂは前記１／２遅延回路２Ｂを構成している。これらの
第１、第２フリップフロップ２ａ、２ｂは図３（ａ）に
示すクロックパルスによってデータ入力をラッチするよ
うに動作する。

【００１３】尚、第１フリップフロップ２ａのデータ端
子には、それ自身の−Ｑ出力が与えられ、第２フリップ
フロップ２ｂのデータ端子には第１フリップフロップ２
ａのＱ出力が与えられる。第１フリップフロップ２ａの
Ｑ出力は基本パルス（ｂ）であり、−Ｑ出力は基本パル
ス（ｂ）の反転パルス（ｄ）である。また、第２フリッ
プフロップ２ｂのＱ出力は１／２遅延の基本パルス
（ｂ’）である。

【００１４】図１に戻って、基本パルス発生部２Ａの出
力（ｂ）及び１／２遅延回路２の出力（ｂ’）は次のセ
レクタ３へ与えられる。セレクタ３はコンパレータ７か
ら与えられるセレクト信号に応じて１／２遅延回路２の
出力（ｂ’）（１／２遅延基本パルス）又は基本パルス
発生部２Ａから直接与えられる非遅延の基本パルス
（ｂ）を出力する。

【００１５】セレクタ３の出力は遅延素子回路４へ与え
られ、各遅延素子４Ａ、４Ｂ、４Ｃによって遅延された
後、選択回路５へ入力される。セレクタ３の出力はまた
線路１３を通して直接選択回路５へ与えられる。選択回
路５は線路１２を通して与えられる遅延素子セレクト信
号に基いて線路１３、１４、１５、１６のうち１つを選
択して出力線路１７へ接続する。

【００１６】６は選択回路５の出力と線路９を通して基
本パルス供給回路２から与えられる非遅延基本パルス
（ｄ）とを負論理で論理積するＡＮＤゲートであり、入
力が共にローレベルのとき出力（ｅ）としてローレベル
を発生するようになっている。コンパレータ７は画像デ
ータを予め定めた基準値と比較し、基準値以上であれば
ローレベル、基準値未満であればハイレベルを出力す
る。ここで、基準値としては、画像データが６ビットで
ある場合、０〜６４階調の中央である３２に相当する値
をとる。具体的には、特にこれに限る必要はないが、ヘ
キサコードの２０Ｈを基準とする。

【００１７】従って、画像データが２０Ｈ以上であれ
ば、コンパレータ７の出力はローレベルとなり、セレク
タ３は１／２遅延回路２Ｂからのパルス（ｂ’）を出力
し、２０Ｈ未満であれば、コンパレータ７の出力はハイ
レベルとなり、セレクタ３は非遅延の基本パルス（ｂ）
を出力する。

【００１８】１８は画像データとコンパレータ７の出力
を入力し、画像データが２０Ｈ未満のときは画像データ
をそのまま出力し、２０Ｈ以上のときは、その画像デー
タから２０Ｈを超える分を減算して２０Ｈの画像データ
を出力する減算器である。図１において、入力の画像デ
ータが２０Ｈ未満のときのタイムチャートを図３に示
し、２０Ｈ以上のときのタイムチャートを図４に示す。
入力の画像データが２０Ｈ未満のときはセレクタ３は非
遅延の基本パルス（ｂ）を出力する。この基本パルス
（ｂ）は遅延素子回路４で遅延されるが、その遅延素子
回路４からは線路１４、１５、１６を通して遅延量の異
なる基本パルスが選択回路５へ与えられる。選択回路５
では、これら線路１４、１５、１６と、セレクタ３の出
力をそのまま選択回路５へ導く線路１３から成る複数の
線路のうち遅延素子セレクト信号に応じた遅延量の線路
を選択する。

【００１９】図３の（ｃ）は線路１４の基本パルスが選
ばれた場合を示している。この基本パルス（ｃ）はＡＮ
Ｄゲート６において、基本パルス供給回路２から与えら
れた図３（ｄ）の非遅延の基本パルスの反転パルスと負
論理でＡＮＤがとられる。その結果、ＡＮＤゲート６か
らは図３（ｅ）に示す如き負極性のパルスが出力され
る。この出力パルス（ｅ）はドライブ回路（図示せず）
を介してレーザー光源へ与えられ、その出力パルス幅の
期間の間レーザー光源を発光させる。

【００２０】入力の画像データが２０Ｈ以上の場合は１
／２遅延回路２Ｂで遅延された基本パルス（ｂ’）がセ
レクタ３から出力される。この１／２遅延基本パルス
（ｂ’）は図４の（ｂ’）に示される。この１／２遅延
基本パルス（ｂ’）は更に遅延素子回路４で遅延され
る。図４（ｃ’）はその遅延素子回路４の線路１４の基
本パルス（ｃ’）が選択回路５で選択されたことを示し
ている。この結果、ＡＮＤゲート６の出力は図４の
（ｃ’）と（ｄ）の負論理によって図４（ｅ）の如き幅
の広い負極性パルス（ｅ）となる。

【００２１】以上説明したように図１の実施例では入力
画像データが２０Ｈ未満であれば１／２遅延回路２Ｂの
出力は利用されないが、２０Ｈ以上であれば１／２遅延
回路２Ｂの出力が有効となり、更にそれ以上の遅延量は
遅延素子回路４でなされるようになっているので、遅延
素子の数が半分に低減されている。そのため、遅延素子
４Ａ、４Ｂ、４Ｃをプリント基板上に直線的（リニア）
に配置することが容易となり、それらの間の配線も均一
化することができ、その分、遅延量のバラツキを抑える
ことが可能となっている。

【００２２】ところで、入力の画像データと出力パルス
との間に関して補正を施すことがある。図１において、
補正回路８はその一例を示している。本実施例のように
画像データの０〜２０Ｈ未満の範囲と２０Ｈ〜４０Ｈの
範囲とで遅延手段が同一でない場合、図５に示すように
０〜２０Ｈ未満の補正特性α１と２０Ｈ〜４０Ｈの補正
特性α２とを２０Ｈに対応するＰ点で一致させる必要が
ある。もし、一致していないと、２０Ｈ部分で入出力特
性のジャンプが生じてしまうからである。尚、図５にお
いて、実線βは理想的な入出力特性を示している。

【００２３】このように、中点Ｐにおいて一致するよう
にした場合、前記２つの範囲での補正特性α１、α２の
態様において、図５の（イ）と（ロ）の場合が生じる。
このうち、（イ）の場合は２０Ｈ付近ではα１は上昇し
てＰ点に至るが、（ロ）の場合はα１は上昇状態から下
がってＰ点に至る態様となっている。（イ）の場合は濃
くなっているものが、更に濃くなる方向であるので、形
成された画像上はあまり不自然さは生じないが、（ロ）
の場合は濃くなっていったものが急に薄くなる（濃度の
逆転）ので、形成された画像に不自然さが生じることに
なる。

【００２４】そこで、このような不具合を解決する実施
例を図６に示す。この図６の第２実施例において、図１
と同一部分については同一の符号を付してその説明を省
略する。第２実施例では、負論理のＡＮＤゲート６を３
入力構成とし、それに追加入力する信号として新たに設
けたＡＮＤゲート１９の出力を与えるようにしている。
このＡＮＤゲート１９には線路２０を通してコンパレー
タ７の出力が与えられるとともに、線路２１を通して１
／２遅延回路２から１／２遅延の基本パルス（ｂ’）の
出力が与えられる。

【００２５】この結果、画像データが２０Ｈ未満のとき
はコンパレータ７の出力がハイレベルとなるので、必ず
図７の（ｂ’）に示す１／２遅延回路の出力がＡＮＤゲ
ート６に入力されることになり、それによって出力パル
ス（ｅ）が５０％（即ち０．５）を超えるのが阻止され
る。図７において、（ｅ）は図１の回路の場合に補正量
が図５（ロ）の如く大きくなったときに生じる出力パル
ス（ｅ’）のパルス幅が１／２遅延回路２の出力
（ｂ’）によって制限されてＡＮＤゲート６から出力さ
れることを示している。

【００２６】前記出力パルス（ｅ’）は図１の第１実施
例の場合に生じうる不所望な幅をもった出力パルスであ
る。尚、図１の第１実施例において画像データが２０Ｈ
未満のときは１／２遅延回路２Ｂの出力は使用されない
ので、遅延は実質的に遅延素子回路４によってなされる
だけであるから、遅延量がクロックパルスの半分を超え
ることはない筈であるが、実際には遅延素子４Ａ、４
Ｂ、４Ｃの遅延量が周囲温度の変化や電源電圧の変動等
によって微妙に変化するので、図７の（ｅ’）に示す如
く出力パルスが１／２遅延量を超えてしまう場合があり
得るのである。しかし、そのような場合であっても、図
６の第２実施例によれば画像データは２０Ｈ未満の場合
の出力パルスは１／２遅延の基本パルス（ｂ’）によっ
て必ず１／２遅延量以下に抑えられ、それ以上大きくな
ることは防止される。図６の第２実施例による画像デー
タと出力パルスとの関係特性（入出力特性）のうち、Ｐ
点手前では図５（ハ）においてＥで示す如く平坦にな
る。

【００２７】次に、第３実施例について説明する。第３
実施例では図５の４０Ｈ付近をＦで示す如く平坦にする
ようになっている。第３実施例の特徴は図８に示すよう
に１／２遅延回路２で遅延されるパルスの後端が削られ
て（カットされて）パルス全体が狭くなっている点にあ
る。図８において、斜線部３０はカットされた部分を示
している。これは、もし後端がカットされていないと、
１／２遅延後の基本パルスが例えば更に遅延素子回路４
により１／２遅延して図８（ｃ’）となったとき非遅延
の基本パルスの反転パルス（ｄ）の後方のローレベル部
分と作用して出力パルスを図８（ｅ１）の如く同図（ｅ
２）のパルスよりＴだけ幅狭としてしまう危険性がある
からであり、それを解決するために１／２遅延パルスの
後端を予めカットしておくというものである。尚、図８
（ｅ２）は（ｃ’）の遅延量の場合に正しい幅の出力パ
ルスを示している。即ち、基本パルス（ｂ）の後端を削
除しておけば２０Ｈ付近の画像データの場合、正しい出
力パルスが得られるのである。

【００２８】この目的のため第３実施例は図１のパルス
供給回路２を図２の回路に更に図９のカット回路を付加
した構成としている。図９のカット回路は図２の第２フ
リップフロップ２ｂのＱ出力に接続される。このカット
回路は２つのＤタイプのフリップフロップ３１、３２
と、ＮＡＮＤゲート３３と、遅延素子３４と、ＡＮＤゲ
ート３５を図示の如く接続して構成されている。フリッ
プフロップ３１、３２はクロックパルス（ａ）によって
動作する。尚、図９で遅延素子３４はカットし過ぎるの
を防止する微調整用として挿入されたものであり、必ず
しも必要でない。ここで、図９における各部の波形を図
１０に示している。これによれば、１／２遅延部２Ａか
ら出力された１／２遅延の基本パルス（ｂ’）が図１０
に示す如く後端がカットされた波形となっている。

【００２９】

【発明の効果】以上説明したように本発明によれば、基
本パルスに対し大きな遅延量を施すときは遅延回路で遅
延するとともに、更に遅延素子で遅延する。小さな遅延
量を施すときは遅延素子でのみ遅延するようになってい
るので、遅延素子の数を低減できる。そのため、遅延素
子をプリント基板上に直線的（リニア）に配置すること
が容易となり、それらの間の配線も均一化することがで
き、その分、遅延量のバラツキを抑えることが可能とな
る。

【００３０】また、制限手段を設けたときは、遅延素子
でのみ遅延された基本パルスに遅延素子の周囲温度等の
影響による許容値以上の遅延量が生じても、出力パルス
にその影響が生じないように制限手段が働き得るので、
温度等に起因する不具合が防止される。

【００３１】また、上記カット手段を設けた場合には、
遅延回路及び遅延素子の双方の遅延を受けた基本パルス
にやはり遅延素子の周囲温度等の影響による許容値以上
の遅延がが生じても、遅延回路の出力の基本パルスは予
め後端がカットされているので、出力パルスに温度等に
起因する不具合は生じない。

【図面の簡単な説明】

【図１】本発明を実施した画像出力回路のブロック図。

【図２】その基本パルス供給回路の構成を示す回路図。

【図３】図１において遅延回路出力を使用しない場合の
タイムチャート。

【図４】図１において遅延回路出力を使用する場合のタ
イムチャート。

【図５】画像出力回路の入出力特性を示す図。

【図６】本発明の他の実施例を示すブロック図。

【図７】図７の動作説明用のフローチャート。

【図８】本発明の更に他の実施例を説明するためのフロ
ーチャート。

【図９】図８に関する実施例の一部を示す回路図。

【図１０】図９の回路のタイムチャート。

【符号の説明】

２ 基本パルス供給回路 ２Ａ 基本パルス発生部 ２Ｂ １／２遅延回路 ３ セレクタ ４ 遅延素子回路 ４Ａ、４Ｂ、４Ｃ 遅延素子 ５ 選択回路 ６ 負論理のＡＮＤゲート ７ コンパレータ ８ 補正回路 １８ 減算回路 １９ ＡＮＤゲート

Claims (3)

【特許請求の範囲】
1. 【請求項１】周期的に繰り返す基本パルスを遅延する複
   数の遅延素子と、該遅延素子による前記基本パルスの遅
   延量を画像信号に基いて選ぶ選択回路と、前記基本パル
   スの遅延量に応じた幅のパルスを出力する出力手段とを
   有する画像出力回路において、 前記遅延素子の所定の複数個分に相当する遅延量をもつ
   遅延回路を前記遅延素子に直列に接続し、画像信号に基
   いて前記遅延回路を有効・無効になす制御手段を設けた
   ことを特徴とする画像出力回路。
2. 【請求項２】周期的に繰り返す基本パルスを遅延する複
   数の遅延素子と、該遅延素子による前記基本パルスの遅
   延量を画像信号に基いて選ぶ選択回路と、前記基本パル
   スの遅延量に応じた幅のパルスを出力する出力手段とを
   有する画像出力回路において、 前記遅延素子の所定の複数個分に相当する遅延量をもつ
   とともに前記遅延素子に直列に接続された遅延回路と、 前記画像信号が所定値未満のとき前記遅延回路を経ない
   基本パルスを前記遅延素子に供給し所定値以上のとき前
   記遅延回路の出力を前記遅延素子に供給する制御手段
   と、 前記画像信号が所定値未満のとき前記出力手段から出力
   される出力パルスの幅を前記遅延回路の出力によって制
   限する制限手段と、 を設けたことを特徴とする画像出力回路。
3. 【請求項３】周期的に繰り返す基本パルスを遅延する複
   数の遅延素子と、該遅延素子による前記基本パルスの遅
   延量を画像信号に基いて選ぶ選択回路と、前記基本パル
   スの遅延量に応じた幅のパルスを出力する出力手段とを
   有する画像出力回路において、 前記遅延素子の所定の複数個分に相当する遅延量をもつ
   とともに前記遅延素子に直列に接続された遅延回路と、 前記遅延回路から出力される基本パルスの後端側をカッ
   トするカット手段と、 前記画像信号が所定値未満のとき前記遅延回路を経ない
   基本パルスを前記遅延素子に供給し所定値以上のとき前
   記カットの施された前記遅延回路の出力を前記遅延素子
   に供給する制御手段と、 を有することを特徴とする画像出力回路。