JPH06302545A - ディープ・サブミクロンｍｏｓｆｅｔ中にケイ化接合部を形成する方法 - Google Patents

ディープ・サブミクロンｍｏｓｆｅｔ中にケイ化接合部を形成する方法

Info

Publication number
JPH06302545A
JPH06302545A JP6060049A JP6004994A JPH06302545A JP H06302545 A JPH06302545 A JP H06302545A JP 6060049 A JP6060049 A JP 6060049A JP 6004994 A JP6004994 A JP 6004994A JP H06302545 A JPH06302545 A JP H06302545A
Authority
JP
Japan
Prior art keywords
silicon wafer
cobalt
cleaning
ions
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6060049A
Other languages
English (en)
Inventor
Heinrich Zeininger
ツアイニンガー ヘンリツヒ
Christoph Zeller
ツエラー クリストフ
Udo Schwalke
シユワルケ ウド
Uwe Doebler
デブラー ウヴエ
Wilfried Haensch
ヘンシユ ウイルフリート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Corp
Original Assignee
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=21834704&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH06302545(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Siemens Corp filed Critical Siemens Corp
Publication of JPH06302545A publication Critical patent/JPH06302545A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/42—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a gas or vapour
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H10D64/0111—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors
    • H10D64/0112—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors using conductive layers comprising silicides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/017—Clean surfaces
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/019—Contacts of silicides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/974—Substrate surface preparation

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【目的】 ディープ・サブミクロンＭＯＳＦＥＴ中に欠
陥に対して強化されたＣｏＳｉ2 層を形成し、改良され
たケイ化接合を形成する方法を提供する。 【構成】 フッ化水素酸によりシリコンウェーハを予備
清浄化する過程５０２と、予備清浄化の後にシリコンウ
ェーハをスパッタリング装置に転送する過程５０４と、
スパッタリング装置内で低エネルギーのＡｒ+ イオンに
よる衝撃によりシリコンウェーハをスパッタ清浄化する
過程５０８と、スパッタ清浄化の後にシリコンウェハを
スパッタリング装置から除去することなく、コバルトケ
イ化物（ＣｏＳｉ2 ）層を形成するようにシリコンウェ
ーハ上にコバルト金属を析出する過程５１０とを含んで
いる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体集積回路デバイ
スを形成するための改良方法、一層詳細にはこのような
デバイスの一部としてケイ化接合を形成するための改良
方法に関する。
【０００２】
【従来の技術】ケイ化物はディープ・サブミクロンＭＯ
ＳＦＥＴ（１５００オングストロームよりも小さい接合
深さを有するＭＯＳＦＥＴ）中に低いシート抵抗および
接触抵抗を与える。自己整合されるケイ化物工程はディ
ープ・サブミクロンＭＯＳＦＥＴにおいて有用である。
ケイ化物からのドーパントのドライブインも欠陥により
誘起される接合漏れ電流の発生を低くする。
【０００３】シリコン表面におけるケイ化物の生成は金
属‐シリコン界面の特性により決定される。高純度の金
属の析出および清浄な表面はケイ化物反応のために必要
とされる。残留物または汚染物は不均一で粗いケイ化物
層を生ずる。
【０００４】集積の工程は安定なケイ化物相の生成を必
要とする。準安定なケイ化物層は隣接する層と干渉し、
またデバイスの性能に影響し得る。ケイ化物生成のメカ
ニズムおよび集積工程の熱的条件はコバルトケイ化物の
粒度を決定する。コバルトケイ化物粒の高い表面エネル
ギーはアニール工程中の大きいケイ化物粒子のアグロメ
レーションに通ずる。粒子は拡散層さえも貫き得る。場
合によっては、ケイ化物粒子の間のシリコンのエピタキ
シャル再成長がケイ化物層を劣化させる。このようなケ
イ化接合の漏れ電流は何桁の大きさで増大する。
【０００５】通常、シリコン表面の清浄化は金属の析出
に先立ってフッ化水素酸（ＨＦ）により行われる。熱力
学的に安定なＣｏＳｉ2 相はＣｏ2 ＳｉおよびＣｏＳｉ
相を経て７５０℃のアニール温度（３０秒、急速加アニ
ールＲＴＡ）において形成される。その結果、粗いケイ
化物／シリコン界面が生ずる。ケイ化物内へのイオン注
入のようなその後の処理は、もしケイ化物箔が拡散窓の
コーナーに引かれるならば、シリコン結晶の損傷に通じ
得る。大きい粒子がより高いアニール温度において、す
なわちドーパントのドライブイン中に集塊する。
【０００６】ＨＦ浸漬、ＨＦ浴およびＨＦスプレイも拡
散窓内の均一に清浄なシリコン表面を保証しない（付
着、表面エネルギー）。拡散窓の表面を効果的に清浄化
することは特に問題である。粗いケイ化物／シリコン界
面およびひずみの大きいケイ化物層は重度のアグロメレ
ーション、層劣化および漏れのある接合にしばしば通ず
ることがある。
【０００７】
【発明が解決しようとする課題】本発明の課題は、ディ
ープ・サブミクロンＭＯＳＦＥＴ内に欠陥に対して強化
されたＣｏＳｉ2 層を形成し、また改良されたケイ化接
合を形成することにある。
【０００８】
【課題を解決するための手段】本発明によれば、シリコ
ンウェーハは先ずフッ化水素酸（ＨＦ）により予め清浄
化される。ＨＦによる予備清浄化の後に、シリコンウェ
ーハは通常のコバルトスパッタリング装置に転送され、
そこで、低エネルギーのＡｒ+ イオン衝撃によりシリコ
ンウェーハがスパッタ清浄化される。低エネルギーのイ
オン衝撃はバルクシリコン内に非常に浅い損傷領域を形
成する。スパッタ清浄化の後に、ＣｏＳｉ2 層を形成す
るようにコバルト金属が室温でシリコンウェーハの上に
析出される。
【０００９】
【実施例】以下、図面により本発明を一層詳細に説明す
る。図面中同じ要素には同じ参照符号が付されている。
【００１０】先ず通常の方法でＨＦに浸漬して予備清浄
化されたシリコンウェーハは通常のコバルトスパッタリ
ング装置に転送される。図１には、バルクシリコン２を
露出するように酸化絶縁層１中に開いている拡散窓５を
有する清浄化されていないシリコンウェーハ６が示され
ている。拡散窓の形成は通常の方法で行われ、また本発
明の対象ではない。
【００１１】本発明の１つの実施例によれば、図１に示
されている形式のシリコンウェーハはＨＦに浸漬して先
ず予備清浄化され、次いで通常のコバルトスパッタリン
グ装置に転送される。次にスパッタリング装置が真空に
排気され、ウェーハのシリコン表面が低エネルギーのＡ
ｒ+ イオンにより、コバルトスパッタリング装置の中で
スパッタ清浄化される。例えば、Applied Materials Ａ
ＭＥ５５００コバルトスパッタリング装置においては、
スパッタ清浄化のための適切なパラメータは１０分にわ
たり１μＡにおいて１．５ｋｅＶである。本発明の方法
においては、スパッタリング装置の特性に関係して時間
およびエネルギー値は例に示されている値と異なること
があることは当然である。時間およびエネルギー値の典
型的な範囲は１０〜１５分にわたり１〜２μＡにおいて
０．５〜１．５ｋｅＶである。いずれの場合にも、選ば
れるエネルギーレベルはバルク内の放射損傷を回避し、
しかも拡散窓により露出されたシリコンの（３〜２０の
単層の範囲内で）最も上側の層のみを損傷させなければ
ならない。
【００１２】図２には、ＨＦに浸漬しスパッタ清浄化し
た後の図１のシリコンウェーハが示されている。ＨＦに
浸漬中、酸化絶縁層１の一部分が各ウェーハ６から除去
される。スパッタ清浄化の間の低エネルギーのＡｒ+ イ
オン衝撃はバルクシリコン２の露出表面のいくつかの単
層を損傷させる。このスパッタにより誘起される非常に
浅い損傷領域７はケイ化物生成のための核生成サイトと
して、他の仕方で滑らかなＨＦ清浄化のみをされたサン
プルにより達成されるであろう核生成サイトの数よりも
かなり多数の核生成サイト８を与える。スパッタリング
の間に使用される低エネルギーの利点は、損傷領域の深
さが一層良好に制御され得ること、また少数（典型的に
約２０）の単層に制限され得ることである。また、この
ことは核生成サイトを損傷領域の中に一層均一に分布さ
せる。また、スパッタにより誘起される損傷が製品ウェ
ーハのトポグラフイーに関係しないことも有利である。
マスクエッジとしてのまたは拡散窓のなかのシリコン表
面はＡｒ+ イオンに均等に露出されている。
【００１３】次に、室温（約２５℃）においてコバルト
金属４が、ウェーハがスパッタ清浄化された同一のコバ
ルトスパッタリング装置を使用して、ウェーハの上に析
出される。図３にはコバルト析出後の図２のシリコンウ
ェーハが示されている。ウェーハはコバルトスパッタリ
ング装置から除去されないのが有利である。こうして、
空気への露出が行われず、また汚染が清浄化および析出
過程をチョークしない。上記の予備スパッタリングの利
点は、発熱反応での熱力学的に安定なＣｏＳｉ2 相の、
欠陥により誘起される生成である。こうして、ＣｏＳｉ
2 層３が室温において金属析出の間に形成される。３０
ｎｍよりも薄いＣｏＳｉ2 層がなんらのアニール過程な
しに形成される。より厚いＣｏＳｉ2 層が低い温度で相
転移なしに形成される。なぜならば、コバルトの拡散性
が高く、またＣｏＳｉ2 相が等方性であるからである。
【００１４】約７００〜８００℃のアニール過程を、損
傷がより浅くなるようにするスパッタプロセスの後に追
加することができる。このようなアニール過程を追加す
る場合にも、損傷サイトの数は安定なＣｏＳｉ2 層を形
成するために典型的に十分である。
【００１５】コバルト析出の後に、ウェーハは、析出さ
れた未反応のコバルトを除去するように、通常の方法で
湿式エッチングをされる。図４には通常の選択的な湿式
エッチングの後の図３のシリコンウェーハが示されてい
る。
【００１６】図５（過程５０２〜５１２）は深いサブミ
クロンＭＯＳＦＥＴ中にケイ化接合を形成する上記の方
法を要約して示すフローチャートである。
【００１７】本発明の１つの利点は、ＣｏＳｉ2 層の熱
的安定性が改善されることである。ケイ化物中へのイオ
ン注入はシリコン中にいかなる結晶損傷を発生しない。
さらに、ケイ化物層がドーパントの拡散中間に劣化する
ことがない。
【００１８】本発明の他の利点は、高度に再現可能なプ
ロセス、均一なケイ化物層（アグロメレーションが少な
い、または生じない）および制御されたＣｏＳｉ2 が得
られることを含んでいる。また本発明によれば、ＣｏＳ
ｉ2 の熱的安定性が改善され、接合の漏れが改善され
る。スパッタ予備清浄化の後に、ケイ化物／シリコン界
面は滑らかである。従って、接合深さは一層良好に定め
られており、また非常に浅い接合を通じてのＣｏＳｉ2
の漏れパイプが防止されている。
【００１９】上記の好ましい実施例の多くの変更が当業
者により行うことができる。好ましい実施例は例として
説明として示したものであり、本発明の範囲を限定する
ものではない。
【図面の簡単な説明】
【図１】本発明方法の一工程における、バルクシリコン
を露出するように酸化絶縁層中に開いている拡散窓を有
する清浄化されていないシリコンウェーハの断面図。
【図２】図１に示すシリコンウェーハにＨＦ浸漬および
スパッタ清浄化の工程を施したシリコンウェーハの断面
図。
【図３】図２に示すシリコンウェーハにコバルト析出の
工程を施したシリコンウェーハの断面図。
【図４】図３に示すシリコンウェーハに未反応のコバル
トの通常の選択的な湿式エッチングの工程を施したシリ
コンウェーハの断面図。
【図５】本発明の一実施例に従ってディープ・サブミク
ロンＭＯＳＦＥＴ中にケイ化接合を形成する方法のフロ
ーチャート。
【符号の説明】
１ 酸化絶縁層 ２ バルクシリコン ３ ＣｏＳｉ2 層 ４ コバルト金属 ５ 拡散窓 ６ ウェーハ ７ 損傷領域 ８ 核生成サイト
フロントページの続き (72)発明者 ウド シユワルケ ドイツ連邦共和国 84431 ヘルデンシユ タイン ゲヴエルベシユトラーセ 22 (72)発明者 ウヴエ デブラー ドイツ連邦共和国 12247 ベルリン シ ヤルロツテンシユトラーセ 33アー (72)発明者 ウイルフリート ヘンシユ アメリカ合衆国 05445 ヴアーモント シヤルロツテ アールアール ２ ボツク ス 2078

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 ディープ・サブミクロンＭＯＳＦＥＴ中
    にケイ化接合部を形成する方法において、 フッ化水素酸によりシリコンウェーハを予備清浄化する
    過程と、 予備清浄化の後に、シリコンウェーハをスパッタリング
    装置に転送する過程と、 スパッタリング装置中で、低エネルギーレのＡｒ+ イオ
    ンによる衝撃によりシリコンウェーハをスパッタ清浄化
    する過程と、 スパッタ清浄化の後に、シリコンウェーハをスパッタリ
    ング装置から除去することなく、コバルトケイ化物（Ｃ
    ｏＳｉ2 ）層を形成するようにシリコンウェーハの上に
    コバルト金属を析出する過程とを含んでいることを特徴
    とするディープ・サブミクロンＭＯＳＦＥＴ中にケイ化
    接合部を形成する方法。
  2. 【請求項２】 低エネルギーのＡｒ+ イオンによる衝撃
    が１μＡで約１．５ｋｅＶにおいて行われることを特徴
    とする請求項１記載の方法。
  3. 【請求項３】 コバルト金属の析出が室温で行われるこ
    とを特徴とする請求項１記載の方法。
  4. 【請求項４】 ＣｏＳｉ2 層がその後のなんらのアニー
    ルの過程なしにコバルト金属の析出中に形成されること
    を特徴とする請求項１記載の方法。
  5. 【請求項５】 低エネルギーのＡｒ+ イオンによる衝撃
    が１５分よりも長くない時間行われることを特徴とする
    請求項２記載の方法。
  6. 【請求項６】 コバルト金属の析出中に形成されるＣｏ
    Ｓｉ2 層が３０ｎｍ以下の深さであることを特徴とする
    請求項４記載の方法。
  7. 【請求項７】 平方あたり５Ωよりも大きくない低いシ
    ート抵抗を有し、１５００オングストロームよりも小さ
    い接合を有し、またケイ化物のアグロメレーションを有
    していないサブミクロンＭＯＳＦＥＴ。
  8. 【請求項８】 ディープ・サブミクロンＭＯＳＦＥＴ中
    にケイ化接合部を形成する方法において、 フッ化水素酸によりシリコンウェーハを予備清浄化する
    過程と、 予備清浄化の後に、シリコンウェーハをコバルトスパッ
    タリング装置に転送する過程と、 コバルトスパッタリング装置中で、低エネルギーのイオ
    ンによる衝撃によりシリコンウェーハをスパッタ清浄化
    する過程と、 スパッタ清浄化の後に、その後のアニール過程なしにコ
    バルトケイ化物（ＣｏＳｉ2 ）層を形成するように、シ
    リコンウェーハの上にコバルト金属を析出する過程とを
    含んでいることを特徴とするディープ・サブミクロンＭ
    ＯＳＦＥＴ中にケイ化接合部を形成する方法。
  9. 【請求項９】 シリコンウェーハがその中に形成された
    拡散窓を有し、スパッタ清浄化が拡散窓により露出され
    たシリコンの３から７までの単層のみを損傷することを
    特徴とする請求項８記載の方法。
  10. 【請求項１０】 低エネルギーのイオンによる衝撃が１
    μＡで約１．５ｋｅＶにおいてＡｒ+ イオンを使用して
    行われることを特徴とする請求項８記載の方法。
  11. 【請求項１１】 コバルト金属の析出が室温で行われる
    ことを特徴とする請求項８記載の方法。
  12. 【請求項１２】 低エネルギーのイオンによる衝撃が１
    ０ないし１５分にわたり約１μＡで約１．５ｋｅＶにお
    いてＡｒ+ イオンを使用して行われることを特徴とする
    請求項８記載の方法。
  13. 【請求項１３】 コバルト金属の析出中に形成されるＣ
    ｏＳｉ2 層が３０ｎｍ以下の深さであることを特徴とす
    る請求項８記載の方法。
  14. 【請求項１４】 低エネルギーのイオンによる衝撃が１
    ０分またはそれよりも短い時間行われ、Ａｒ+ イオンを
    使用して行われることを特徴とする請求項１０記載の方
    法。
  15. 【請求項１５】 ディープ・サブミクロンＭＯＳＦＥＴ
    中にケイ化接合部を形成する方法において、 フッ化水素酸により、拡散窓を形成されているシリコン
    ウェーハを予備清浄化する過程と、 予備清浄化の後に、シリコンウェーハをコバルトスパッ
    タリング装置に転送する過程と、 コバルトスパッタリング装置中で、拡散窓内の２０より
    も多くない単層を損傷させるようにＡｒ+ イオンによる
    衝撃によりシリコンウェーハをスパッタ清浄化する過程
    と、 スパッタ清浄化の後に、シリコンウェーハをコバルトス
    パッタリング装置から除去することなく、拡散窓内にコ
    バルトケイ化物（ＣｏＳｉ2 ）層を形成するようにシリ
    コンウェーハ上にコバルト金属を析出する過程とを含ん
    でいることを特徴とするディープ・サブミクロンＭＯＳ
    ＦＥＴ中にケイ化接合部を形成する方法。
  16. 【請求項１６】 コバルト金属の析出が室温で行われる
    ことを特徴とする請求項１５記載の方法。
JP6060049A 1993-03-05 1994-03-04 ディープ・サブミクロンｍｏｓｆｅｔ中にケイ化接合部を形成する方法 Pending JPH06302545A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/026,944 US5344793A (en) 1993-03-05 1993-03-05 Formation of silicided junctions in deep sub-micron MOSFETs by defect enhanced CoSi2 formation
US08/026944 1993-03-05

Publications (1)

Publication Number Publication Date
JPH06302545A true JPH06302545A (ja) 1994-10-28

Family

ID=21834704

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6060049A Pending JPH06302545A (ja) 1993-03-05 1994-03-04 ディープ・サブミクロンｍｏｓｆｅｔ中にケイ化接合部を形成する方法

Country Status (7)

Country Link
US (2) US5344793A (ja)
EP (1) EP0616361B1 (ja)
JP (1) JPH06302545A (ja)
KR (1) KR100364919B1 (ja)
AT (1) ATE194729T1 (ja)
DE (1) DE69425171D1 (ja)
TW (1) TW267242B (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5824600A (en) * 1993-01-19 1998-10-20 Lg Semicon Co., Ltd. Method for forming a silicide layer in a semiconductor device
JP2611726B2 (ja) * 1993-10-07 1997-05-21 日本電気株式会社 半導体装置の製造方法
US5650040A (en) * 1995-11-30 1997-07-22 Micron Technology, Inc. Interfacial etch of silica to improve adherence of noble metals
KR0172559B1 (ko) * 1995-12-29 1999-03-30 김주용 반도체소자의 제조방법
GB2320130B (en) * 1996-08-09 2001-11-07 United Microelectronics Corp Improved self-ligned silicide manufacturing method
NL1004812C2 (nl) * 1996-12-18 1998-06-19 United Microelectronics Corp Verbeterde werkwijze voor het vervaardigen van autonoom uitgelijnd metaalsilicide.
EP0865077A1 (en) * 1997-03-14 1998-09-16 Interuniversitair Micro-Elektronica Centrum Vzw Method for the formation of a thin metal silicide layer on a Si substrate, and use thereof in detector applications
SE511721C2 (sv) * 1997-06-18 1999-11-15 Ericsson Telefon Ab L M Substrat för integrerade högfrekvenskretsar samt förfarande för substratframställning
EP0890979A1 (fr) 1997-07-11 1999-01-13 EM Microelectronic-Marin SA Méthode d'optimisation de procédés de dépÔt et de gravure, en fonction de la structure d'une couche polycristalline à déposer et à graver
US6680248B2 (en) 1998-06-01 2004-01-20 United Microelectronics Corporation Method of forming dual damascene structure
TW383463B (en) 1998-06-01 2000-03-01 United Microelectronics Corp Manufacturing method for dual damascene structure
US6383905B2 (en) * 1998-07-31 2002-05-07 Stmicroelectronics, Inc. Formation of micro rough poly surface for low sheet resistance salicided sub-quarter micron poly lines
US6355580B1 (en) 1998-09-03 2002-03-12 Micron Technology, Inc. Ion-assisted oxidation methods and the resulting structures
US6251777B1 (en) 1999-03-05 2001-06-26 Taiwan Semiconductor Manufacturing Company Thermal annealing method for forming metal silicide layer
US6335294B1 (en) 1999-04-22 2002-01-01 International Business Machines Corporation Wet cleans for cobalt disilicide processing
US6184132B1 (en) 1999-08-03 2001-02-06 International Business Machines Corporation Integrated cobalt silicide process for semiconductor devices
WO2001026143A1 (en) * 1999-10-04 2001-04-12 Matsushita Eletric Industrial Co., Ltd. Method of manufacturing semiconductor device
KR100398041B1 (ko) * 2000-06-30 2003-09-19 주식회사 하이닉스반도체 반도체 소자의 에피 채널 형성 방법
KR100343653B1 (ko) * 2000-09-22 2002-07-11 윤종용 금속 실리사이드층을 갖는 반도체 장치 및 그 제조방법
JP2002134632A (ja) * 2000-10-20 2002-05-10 Hitachi Ltd 半導体集積回路装置の製造方法
US6475893B2 (en) * 2001-03-30 2002-11-05 International Business Machines Corporation Method for improved fabrication of salicide structures
US6399493B1 (en) * 2001-05-17 2002-06-04 Advanced Micro Devices, Inc. Method of silicide formation by silicon pretreatment
US6743721B2 (en) 2002-06-10 2004-06-01 United Microelectronics Corp. Method and system for making cobalt silicide
US6846359B2 (en) * 2002-10-25 2005-01-25 The Board Of Trustees Of The University Of Illinois Epitaxial CoSi2 on MOS devices
US20060240666A1 (en) * 2005-04-20 2006-10-26 Chao-Ching Hsieh Method of forming silicide
US20090004851A1 (en) * 2007-06-29 2009-01-01 Taiwan Semiconductor Manufacturing Co., Ltd. Salicidation process using electroless plating to deposit metal and introduce dopant impurities
US7482217B1 (en) * 2007-12-03 2009-01-27 Spansion Llc Forming metal-semiconductor films having different thicknesses within different regions of an electronic device
US9960135B2 (en) * 2015-03-23 2018-05-01 Texas Instruments Incorporated Metal bond pad with cobalt interconnect layer and solder thereon
US9576908B1 (en) * 2015-09-10 2017-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnection structure, fabricating method thereof, and semiconductor device using the same

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3661747A (en) * 1969-08-11 1972-05-09 Bell Telephone Labor Inc Method for etching thin film materials by direct cathodic back sputtering
US4164461A (en) * 1977-01-03 1979-08-14 Raytheon Company Semiconductor integrated circuit structures and manufacturing methods
US4522485A (en) * 1978-04-24 1985-06-11 Canon Kabushiki Kaisha Copying machine including a dielectric covered metal reflective device
US4261764A (en) * 1979-10-01 1981-04-14 The United States Of America As Represented By The United States Department Of Energy Laser method for forming low-resistance ohmic contacts on semiconducting oxides
US4495510A (en) * 1980-10-22 1985-01-22 Hughes Aircraft Company Improved superconductor/semiconductor junction structures
US4545116A (en) * 1983-05-06 1985-10-08 Texas Instruments Incorporated Method of forming a titanium disilicide
US4579609A (en) * 1984-06-08 1986-04-01 Massachusetts Institute Of Technology Growth of epitaxial films by chemical vapor deposition utilizing a surface cleaning step immediately before deposition
US4585517A (en) * 1985-01-31 1986-04-29 Motorola, Inc. Reactive sputter cleaning of semiconductor wafer
US4647361A (en) * 1985-09-03 1987-03-03 International Business Machines Corporation Sputtering apparatus
US4647494A (en) * 1985-10-31 1987-03-03 International Business Machines Corporation Silicon/carbon protection of metallic magnetic structures
GB2214708A (en) * 1988-01-20 1989-09-06 Philips Nv A method of manufacturing a semiconductor device
KR910005401B1 (ko) * 1988-09-07 1991-07-29 경상현 비결정 실리콘을 이용한 자기정렬 트랜지스터 제조방법
US4886765A (en) * 1988-10-26 1989-12-12 American Telephone And Telegraph Company, At&T Bell Laboratories Method of making silicides by heating in oxygen to remove contamination
US4908334A (en) * 1989-01-24 1990-03-13 The United States Of America As Represented By The United States Department Of Energy Method for forming metallic silicide films on silicon substrates by ion beam deposition
US5047367A (en) * 1990-06-08 1991-09-10 Intel Corporation Process for formation of a self aligned titanium nitride/cobalt silicide bilayer
US5023201A (en) * 1990-08-30 1991-06-11 Cornell Research Foundation, Inc. Selective deposition of tungsten on TiSi2
US5162259A (en) * 1991-02-04 1992-11-10 Motorola, Inc. Method for forming a buried contact in a semiconductor device

Also Published As

Publication number Publication date
KR940022714A (ko) 1994-10-21
US5780929A (en) 1998-07-14
DE69425171D1 (de) 2000-08-17
EP0616361A1 (en) 1994-09-21
EP0616361B1 (en) 2000-07-12
US5344793A (en) 1994-09-06
TW267242B (ja) 1996-01-01
KR100364919B1 (ko) 2003-02-26
ATE194729T1 (de) 2000-07-15

Similar Documents

Publication Publication Date Title
JPH06302545A (ja) ディープ・サブミクロンｍｏｓｆｅｔ中にケイ化接合部を形成する方法
JP4996781B2 (ja) ２つのキャッピング層を用いて集積回路構造上に改良型ケイ化コバルト層を形成する方法
JP2947818B2 (ja) 微細孔への金属穴埋め方法
US7208411B2 (en) Method of depositing metal film and metal deposition cluster tool including supercritical drying/cleaning module
US6365516B1 (en) Advanced cobalt silicidation with in-situ hydrogen plasma clean
US5770263A (en) Method for in situ removal of particulate residues resulting from hydrofluoric acid cleaning treatments
EP1099776A1 (en) Plasma cleaning step in a salicide process
US20020142616A1 (en) Method for improved fabrication of salicide structures
US6323130B1 (en) Method for self-aligned formation of silicide contacts using metal silicon alloys for limited silicon consumption and for reduction of bridging
JPH08330254A (ja) サブミクロンシリコン線とポリシリコン線のケイ化物の厚さを均一にする方法
US20090093108A1 (en) Semiconductor fabrication process including silicide stringer removal processing
JPH08330253A (ja) ポリシリコン線上のシリサイドの形成方法
US6793735B2 (en) Integrated cobalt silicide process for semiconductor devices
US20180145034A1 (en) Methods To Selectively Deposit Corrosion-Free Metal Contacts
US7056796B2 (en) Method for fabricating silicide by heating an epitaxial layer and a metal layer formed thereon
JP3009979B2 (ja) 半導体装置及びその製造方法
JP3187764B2 (ja) ＧａＡｓを基本としたＭＯＳＦＥＴ及びその製品
US7485572B2 (en) Method for improved formation of cobalt silicide contacts in semiconductor devices
JP2000031092A (ja) 半導体装置の製造方法
JP2003037084A (ja) 集積回路の製造中にジケイ化コバルト膜を形成する方法
JP3639009B2 (ja) Ｔｉシリサイド層を有する半導体装置の製造方法
CN114930520A (zh) 用于选择性间隙填充的低温等离子体预清洁
JP2833530B2 (ja) 半導体装置の製造方法
KR100291276B1 (ko) 반도체 소자의 실리사이드 형성 방법
HK1003748A (en) Formation of silicided junctions in deep sub-micron mosfets by defect enhanced cosi2

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040624

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20040924

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20040929

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050303