JPH06302593A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH06302593A JPH06302593A JP8989193A JP8989193A JPH06302593A JP H06302593 A JPH06302593 A JP H06302593A JP 8989193 A JP8989193 A JP 8989193A JP 8989193 A JP8989193 A JP 8989193A JP H06302593 A JPH06302593 A JP H06302593A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gas
- wiring pattern
- interlayer insulating
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Chemical Vapour Deposition (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 本発明は、半導体装置における主として層間
絶縁膜の形成方法に関するもので、その絶縁膜の段差被
覆性（ステップカバレッジ）と誘電率の向上を図ること
を目的とする。 【構成】 本発明は、配線パターン２上に層間絶縁膜３
を形成する方法として、フッ素（Ｆ）原子を含むエッチ
ングガスを使用して、プラズマ化学気相成長法により、
ＳｉＯx Ｆy なる組成の絶縁膜３を形成するようにした
ものである。
絶縁膜の形成方法に関するもので、その絶縁膜の段差被
覆性（ステップカバレッジ）と誘電率の向上を図ること
を目的とする。 【構成】 本発明は、配線パターン２上に層間絶縁膜３
を形成する方法として、フッ素（Ｆ）原子を含むエッチ
ングガスを使用して、プラズマ化学気相成長法により、
ＳｉＯx Ｆy なる組成の絶縁膜３を形成するようにした
ものである。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置の製造方
法のなかでも、主として配線パターンの上に形成する層
間絶縁膜の形成方法に関するものである。
法のなかでも、主として配線パターンの上に形成する層
間絶縁膜の形成方法に関するものである。
【０００２】
【従来の技術】前述した層間絶縁膜の従来の形成方法を
図２に示した断面模式図を参照して以下に説明する。
図２に示した断面模式図を参照して以下に説明する。
【０００３】公知の技術であるが、まず、半導体基板
（以下、単に基板と称す）１上に、例えばポリシリコ
ン、アルミニューム合金、高融点金属などをＣＶＤ（化
学気相成長）法、スパッタ法などで形成し、周知のホト
リソグラフィ・エッチング技術でパターニングすること
により配線パターン２を形成し、その上全面に絶縁膜３
としてＳｉＯ2 （シリコン酸化膜）を後述する方法で形
成する。前記配線パターンは通常その断面がほぼ矩形状
であり、基板１上に凸状に形成されているので、その形
状に応じて前記層間絶縁膜３も凹凸状に形成される。つ
まり段差のある形状となる。
（以下、単に基板と称す）１上に、例えばポリシリコ
ン、アルミニューム合金、高融点金属などをＣＶＤ（化
学気相成長）法、スパッタ法などで形成し、周知のホト
リソグラフィ・エッチング技術でパターニングすること
により配線パターン２を形成し、その上全面に絶縁膜３
としてＳｉＯ2 （シリコン酸化膜）を後述する方法で形
成する。前記配線パターンは通常その断面がほぼ矩形状
であり、基板１上に凸状に形成されているので、その形
状に応じて前記層間絶縁膜３も凹凸状に形成される。つ
まり段差のある形状となる。
【０００４】以上述べた方法で層間絶縁膜３は形成され
るのであるが、その絶縁膜３の形成にあたっては、Ｓｉ
Ｈ4 ／Ｎ2 Ｏ系やＴＥＯＳ（テトラエトキシシラン）／
Ｏ2系などのエッチングガス（通常このようなガスはエ
ッチングに主として用いられるのでエッチングガスと称
している）を用い、プラズマ化学気相成長法（以下、Ｐ
ＥＣＶＤ法と称す）によってＳｉＯ2 膜（ＰＥＣＶＤ―
ＳｉＯ2 ）を形成する。通常行なわれている従来例の前
記形成条件としては、電源周波数１３．５６ＭＨｚの平
行平板型ＰＥＣＶＤ装置を用い、以下のような条件で行
なわれている。
るのであるが、その絶縁膜３の形成にあたっては、Ｓｉ
Ｈ4 ／Ｎ2 Ｏ系やＴＥＯＳ（テトラエトキシシラン）／
Ｏ2系などのエッチングガス（通常このようなガスはエ
ッチングに主として用いられるのでエッチングガスと称
している）を用い、プラズマ化学気相成長法（以下、Ｐ
ＥＣＶＤ法と称す）によってＳｉＯ2 膜（ＰＥＣＶＤ―
ＳｉＯ2 ）を形成する。通常行なわれている従来例の前
記形成条件としては、電源周波数１３．５６ＭＨｚの平
行平板型ＰＥＣＶＤ装置を用い、以下のような条件で行
なわれている。
【０００５】（１）ＴＥＯＳ／Ｏ2 系ガスの場合 ＴＥＯＳガス流量：４００ｃｃ／ｍｉｎ、Ｏ2 ガス流
量：４００ｃｃ／ｍｉｎ、温度：３５０℃、圧力：１０
Ｔｏｒｒ、ＲＦ（Radio Freqency）パワー：２Ｗ／ｃｍ
2 、電極間距離：５ｍｍ、 （２）ＳｉＨ4 ／Ｎ2 Ｏ系ガスの場合 ＳｉＨ4 ガス流量：７０ｃｃ／ｍｉｎ、Ｈ2 Ｏガス流
量：１５００ｃｃ／ｍｉｎ、温度：３５０℃、圧力：３
Ｔｏｒｒ、ＲＦパワー：１Ｗ／ｃｍ2 ：電極間距離：１
０ｍｍ。
量：４００ｃｃ／ｍｉｎ、温度：３５０℃、圧力：１０
Ｔｏｒｒ、ＲＦ（Radio Freqency）パワー：２Ｗ／ｃｍ
2 、電極間距離：５ｍｍ、 （２）ＳｉＨ4 ／Ｎ2 Ｏ系ガスの場合 ＳｉＨ4 ガス流量：７０ｃｃ／ｍｉｎ、Ｈ2 Ｏガス流
量：１５００ｃｃ／ｍｉｎ、温度：３５０℃、圧力：３
Ｔｏｒｒ、ＲＦパワー：１Ｗ／ｃｍ2 ：電極間距離：１
０ｍｍ。
【０００６】図２は、段差（高さ）６００ｎｍの配線パ
ターン２上に層間絶縁膜３を５００ｎｍの厚さ形成した
ときの断面模式図であり、図２（ａ）がＴＥＯＳ／Ｏ2
系ガス、（ｂ）がＳｉＨ2 ／Ｎ2 Ｏ系ガスで形成したも
のである。（ａ）と（ｂ）とでは、後述するように層間
絶縁膜３の凹凸形状の側壁面のテーパ角度θが異なって
いる。
ターン２上に層間絶縁膜３を５００ｎｍの厚さ形成した
ときの断面模式図であり、図２（ａ）がＴＥＯＳ／Ｏ2
系ガス、（ｂ）がＳｉＨ2 ／Ｎ2 Ｏ系ガスで形成したも
のである。（ａ）と（ｂ）とでは、後述するように層間
絶縁膜３の凹凸形状の側壁面のテーパ角度θが異なって
いる。
【０００７】
【発明が解決しようとする課題】しかしながら、前述し
た方法で形成した絶縁膜は以下のような問題点がある。 （１）段差被覆性（ステップカバレッジ）が十分でな
く、特に配線パターンの間隔が狭くなるほど、その間を
完全に埋め込むことが困難となり、図２に示すように配
線パターン間に空孔いわゆるボイド４が発生する。
た方法で形成した絶縁膜は以下のような問題点がある。 （１）段差被覆性（ステップカバレッジ）が十分でな
く、特に配線パターンの間隔が狭くなるほど、その間を
完全に埋め込むことが困難となり、図２に示すように配
線パターン間に空孔いわゆるボイド４が発生する。
【０００８】図２（ａ）のＴＥＯＳ／Ｏ2 系ガスの場合
は、配線パターン２の側壁面が基板１の表面（水平面）
に対しほぼ垂直（９０°）の場合、層間絶縁膜３の側壁
面の基板１表面に対する内角の角度（テーパ角度）θも
ほぼ９０°前後となる。また、図２（ｂ）のＳｉＨ2 ／
Ｎ2 Ｏ系ガスの場合は、前記テーパ角度は９０°を越え
１１０°近くなる。即ち、ステップカバレッジが良いと
は言い難い。
は、配線パターン２の側壁面が基板１の表面（水平面）
に対しほぼ垂直（９０°）の場合、層間絶縁膜３の側壁
面の基板１表面に対する内角の角度（テーパ角度）θも
ほぼ９０°前後となる。また、図２（ｂ）のＳｉＨ2 ／
Ｎ2 Ｏ系ガスの場合は、前記テーパ角度は９０°を越え
１１０°近くなる。即ち、ステップカバレッジが良いと
は言い難い。
【０００９】（２）絶縁膜の比誘電率が３．９〜５．０
と高く、配線容量が増大し、半導体装置として使用する
場合の電気回路としての駆動条件の向上が図れない。
と高く、配線容量が増大し、半導体装置として使用する
場合の電気回路としての駆動条件の向上が図れない。
【００１０】従って、高信頼性、高性能の半導体装置を
実現するに不十分であった。
実現するに不十分であった。
【００１１】この発明は、以上述べた問題点を除去する
ために、フッ素（Ｆ）原子を含むエッチングガスを使用
して、ＰＥＣＶＤ法にてＦ原子を含む組成（ＳｉＯx Ｆ
y ）の絶縁膜を形成することにより、絶縁膜の被覆性と
誘電率の向上を図ることを目的とするものである。
ために、フッ素（Ｆ）原子を含むエッチングガスを使用
して、ＰＥＣＶＤ法にてＦ原子を含む組成（ＳｉＯx Ｆ
y ）の絶縁膜を形成することにより、絶縁膜の被覆性と
誘電率の向上を図ることを目的とするものである。
【００１２】
【課題を解決するための手段】前述した目的を達成する
ため、本発明は、層間絶縁膜に代表される絶縁膜の形成
にあたって、Ｆ原子を含むエッチングガスを導入してＰ
ＥＣＶＤ法により、ＳｉＯx Ｆy なる組成の絶縁膜を形
成するようにしたものである。
ため、本発明は、層間絶縁膜に代表される絶縁膜の形成
にあたって、Ｆ原子を含むエッチングガスを導入してＰ
ＥＣＶＤ法により、ＳｉＯx Ｆy なる組成の絶縁膜を形
成するようにしたものである。
【００１３】
【作用】前述したように、本発明は絶縁膜の形成の際、
Ｆ原子を含むエッチングガスを使用して、ＯＥＣＶＤ法
で形成するようにしたので、電気陰性度が高いＦ原子の
作用と考えられる効果で、ステップカバレッジ即ち段差
被覆性が向上し、かつ誘電率も低くなる。
Ｆ原子を含むエッチングガスを使用して、ＯＥＣＶＤ法
で形成するようにしたので、電気陰性度が高いＦ原子の
作用と考えられる効果で、ステップカバレッジ即ち段差
被覆性が向上し、かつ誘電率も低くなる。
【００１４】
【実施例】図１に、本発明の実施例により製作した層間
絶縁膜を中心とした形状の断面を模式的に示し、以下に
説明する。なお、従来例と同じ部分には図２と同じ符号
を付してあり、基板１上に配線パターン２を形成し、そ
の上に層間絶縁膜３を形成する手順は従来と同じである
ので、その説明は割愛する。従って、以下に述べる実施
例の説明は、本発明の主眼である層間絶縁膜３の形成条
件を中心に行なうものである。
絶縁膜を中心とした形状の断面を模式的に示し、以下に
説明する。なお、従来例と同じ部分には図２と同じ符号
を付してあり、基板１上に配線パターン２を形成し、そ
の上に層間絶縁膜３を形成する手順は従来と同じである
ので、その説明は割愛する。従って、以下に述べる実施
例の説明は、本発明の主眼である層間絶縁膜３の形成条
件を中心に行なうものである。
【００１５】まず、（１）項としてＴＥＯＳ／Ｏ2 系ガ
スの場合の形成条件を述べる。なお、（２）項のＳｉＨ
2 ／Ｎ2 Ｏ系の場合もともに製造装置は、従来同様、電
源周波数：１３．５６ＮＨｚの平行平板型ＰＥＣＶＤ装
置である。
スの場合の形成条件を述べる。なお、（２）項のＳｉＨ
2 ／Ｎ2 Ｏ系の場合もともに製造装置は、従来同様、電
源周波数：１３．５６ＮＨｚの平行平板型ＰＥＣＶＤ装
置である。
【００１６】（１）ＴＥＯＳ／Ｏ2 系ガスの場合 ＴＥＯＳガス流量：４００ｃｃ／ｍｉｎ、Ｏ2 ガス流
量：４００ｃｃ／ｍｉｎ、温度：３５０℃、圧力：１０
Ｔｏｒｒ、ＲＦ（Radio Freqency）パワー：２Ｗ／ｃｍ
2 、電極間距離：５ｍｍの従来同様の条件のもとに、以
下のようなＦ原子を含むガスを添加（前記ガスに混合し
て前記製造装置内に導入することを言う）する。３例あ
げる。
量：４００ｃｃ／ｍｉｎ、温度：３５０℃、圧力：１０
Ｔｏｒｒ、ＲＦ（Radio Freqency）パワー：２Ｗ／ｃｍ
2 、電極間距離：５ｍｍの従来同様の条件のもとに、以
下のようなＦ原子を含むガスを添加（前記ガスに混合し
て前記製造装置内に導入することを言う）する。３例あ
げる。
【００１７】（ａ）前記ガスにＣ2 Ｆ6 ガスを流量５０
〜５００ｃｃ／ｍｉｎで添加 （ｂ）前記ガスにＣＦ4 ガスを流量５０〜５００ｃｃ／
ｍｉｎで添加する。
〜５００ｃｃ／ｍｉｎで添加 （ｂ）前記ガスにＣＦ4 ガスを流量５０〜５００ｃｃ／
ｍｉｎで添加する。
【００１８】（ｃ）前記ガスにＮＦ3 ガスを流量５０〜
５００ｃｃ／ｍｉｎで添加する。
５００ｃｃ／ｍｉｎで添加する。
【００１９】（２）ＳｉＨ2 ／Ｎ2 Ｏ系ガスの場合 ＳｉＨ4 ガス流量：７０ｃｃ／ｍｉｎ、Ｎ2 Ｏガス流
量：１５００ｃｃ／ｍｉｎ、温度：３５０℃、圧力：３
Ｔｏｒｒ、ＲＦパワー：１Ｗ／ｃｍ2 ：電極間距離：１
０ｍｍの従来同様の条件のもとに、以下のようなＦ原子
を含むガスを添加する。これも３例あげる。
量：１５００ｃｃ／ｍｉｎ、温度：３５０℃、圧力：３
Ｔｏｒｒ、ＲＦパワー：１Ｗ／ｃｍ2 ：電極間距離：１
０ｍｍの従来同様の条件のもとに、以下のようなＦ原子
を含むガスを添加する。これも３例あげる。
【００２０】（ａ）前記ガスにＣ2 Ｆ6 ガスを流量５０
〜５００ｃｃ／ｍｉｎで添加する。
〜５００ｃｃ／ｍｉｎで添加する。
【００２１】（ｂ）前記ガスにＣＦ4 ガスを流量５０〜
５００ｃｃ／ｍｉｎで添加する。
５００ｃｃ／ｍｉｎで添加する。
【００２２】（ｃ）前記ガスにＮＦ3 ガスを流量５０〜
５００ｃｃ／ｍｉｎで添加する。
５００ｃｃ／ｍｉｎで添加する。
【００２３】本実施例は、以上述べたような条件で絶縁
膜３を形成するのであるが、添加するガスは前述したガ
スに限るものではなく、Ｆ原子を含むガスであればどん
なガスでも問題ない。そのようなガスとして、例えば、
ＣＦ4 、ＣＨＦ3 、ＣＢｒＦ、ＣＣｌＦ3 、ＣＨ
2 Ｆ2 、Ｃ2 Ｆ6 、Ｃ3 Ｆ8 、Ｆ2 、ＮＦ3 、ＨＦ、Ｓ
ｉＦ4 などがあげられる。
膜３を形成するのであるが、添加するガスは前述したガ
スに限るものではなく、Ｆ原子を含むガスであればどん
なガスでも問題ない。そのようなガスとして、例えば、
ＣＦ4 、ＣＨＦ3 、ＣＢｒＦ、ＣＣｌＦ3 、ＣＨ
2 Ｆ2 、Ｃ2 Ｆ6 、Ｃ3 Ｆ8 、Ｆ2 、ＮＦ3 、ＨＦ、Ｓ
ｉＦ4 などがあげられる。
【００２４】また、前述した条件もこれに限られるもの
ではなく、ＰＥＣＶＤ法の種類やその製造装置の反応室
の形状などに合わせて前述以外の種々の条件で、本実施
例と同様の絶縁膜を形成できることは言うまでもない。
ではなく、ＰＥＣＶＤ法の種類やその製造装置の反応室
の形状などに合わせて前述以外の種々の条件で、本実施
例と同様の絶縁膜を形成できることは言うまでもない。
【００２５】前述した方法で形成した絶縁膜３は、従来
例で述べた方法で形成された絶縁膜（ＰＥＣＶＤ−Ｓｉ
Ｏ2 ）に比較して、段差被覆性が良好となり、かつ、誘
電率が低くなる。これは、理論として確定されてない
が、Ｆ原子は周知のように電気陰性度（電子の引っ張り
易さの度合）が非常に高いので、これを混ぜると酸化膜
（ＳｉＯ2 ）の分極が変化（小さくなる）して前記効果
が生じるものと考えられる。以下に本実施例における改
善効果の各数値を説明しておく。
例で述べた方法で形成された絶縁膜（ＰＥＣＶＤ−Ｓｉ
Ｏ2 ）に比較して、段差被覆性が良好となり、かつ、誘
電率が低くなる。これは、理論として確定されてない
が、Ｆ原子は周知のように電気陰性度（電子の引っ張り
易さの度合）が非常に高いので、これを混ぜると酸化膜
（ＳｉＯ2 ）の分極が変化（小さくなる）して前記効果
が生じるものと考えられる。以下に本実施例における改
善効果の各数値を説明しておく。
【００２６】なお、本実施例で形成した絶縁膜３の組成
をＸＰＳ（Ｘ線光電子分光法）で調べたところ、ＳｉＯ
x Ｆy であったので、以下、この絶縁膜３をＰＥＣＶＤ
−ＳｉＯＦ（あるいは単にＳｉＯＦ）と表示する。
をＸＰＳ（Ｘ線光電子分光法）で調べたところ、ＳｉＯ
x Ｆy であったので、以下、この絶縁膜３をＰＥＣＶＤ
−ＳｉＯＦ（あるいは単にＳｉＯＦ）と表示する。
【００２７】図１は、前述したＴＥＯＳ／Ｏ2 系ガスの
場合において、Ｃ2 Ｆ2 ガスを２００ｃｃ／ｍｉｎ添加
する条件で形成したものであり、従来例と比較し易くす
るため、配線パターン２の高さ（段差）６００ｎｍ、層
間絶縁膜（ＳｉＯＦ）３の厚さ５００ｎｍと従来同様の
厚さに形成したものである。
場合において、Ｃ2 Ｆ2 ガスを２００ｃｃ／ｍｉｎ添加
する条件で形成したものであり、従来例と比較し易くす
るため、配線パターン２の高さ（段差）６００ｎｍ、層
間絶縁膜（ＳｉＯＦ）３の厚さ５００ｎｍと従来同様の
厚さに形成したものである。
【００２８】この実施例では、図１に示すように、前述
した層間絶縁膜３のテーパ角度θは７０〜８０°となっ
ており、従来例の９０°前後〜１１０°に対し、はるか
に段差がゆるくなっている。即ち、段差被覆性（ステッ
プカバレッジ）がよくなっている。前述した本実施例の
方法によれば、前述した理由により、層間絶縁膜３のテ
ーパ角度θは、配線パターン２の側壁面の基板１表面に
対する角度（これもテーパ角度と言ってよい）より必ず
小さくなる。つまり、配線パターン２の側壁の傾きよ
り、より傾斜がゆるくなる。即ち、ステップカバレッジ
がよくなる。
した層間絶縁膜３のテーパ角度θは７０〜８０°となっ
ており、従来例の９０°前後〜１１０°に対し、はるか
に段差がゆるくなっている。即ち、段差被覆性（ステッ
プカバレッジ）がよくなっている。前述した本実施例の
方法によれば、前述した理由により、層間絶縁膜３のテ
ーパ角度θは、配線パターン２の側壁面の基板１表面に
対する角度（これもテーパ角度と言ってよい）より必ず
小さくなる。つまり、配線パターン２の側壁の傾きよ
り、より傾斜がゆるくなる。即ち、ステップカバレッジ
がよくなる。
【００２９】また、配線パターン２の間隙（本実施例で
は間隔０．５μｍ以下）には、従来例のようなボイド
（図２の４）は発生せず、配線パターン２の間隙は完全
に層間絶縁膜（ＳＩＯＦ）３で埋め込まれている。
は間隔０．５μｍ以下）には、従来例のようなボイド
（図２の４）は発生せず、配線パターン２の間隙は完全
に層間絶縁膜（ＳＩＯＦ）３で埋め込まれている。
【００３０】さらに、比誘電率も本実施例では、３．０
〜３．８となり、従来例の３．９〜５．０に比べ非常に
低下させることができた。
〜３．８となり、従来例の３．９〜５．０に比べ非常に
低下させることができた。
【００３１】
【発明の効果】以上説明したように、本発明は、絶縁膜
の形成方法として、Ｆ原子を含むエッチングガスを使用
し、ＰＥＣＶＤ法で形成し、組成がＳＩＯx Ｆy となる
絶縁膜を形成するようにしたので、前述したように段差
被覆性が向上するとともに、ボイドの発生も低減され、
かつ、誘電率も低くなり、電気回路としての駆動力が向
上が図られ、高信頼性、高性能の半導体装置を提供でき
る。
の形成方法として、Ｆ原子を含むエッチングガスを使用
し、ＰＥＣＶＤ法で形成し、組成がＳＩＯx Ｆy となる
絶縁膜を形成するようにしたので、前述したように段差
被覆性が向上するとともに、ボイドの発生も低減され、
かつ、誘電率も低くなり、電気回路としての駆動力が向
上が図られ、高信頼性、高性能の半導体装置を提供でき
る。
【図１】本発明の実施例の断面模式図
【図２】従来例の断面模式図
１ 基板 ２ 配線パターン ３ 層間絶縁膜 ４ ボイド
Claims (2)
- 【請求項１】 半導体基板上に絶縁膜を形成する方法と
して、フッ素原子を含むエッチングガスを用いて、プラ
ズマ化学気相成長法により行ない、組成がＳｉＯx Ｆy
となる絶縁膜を形成することを特徴とする半導体装置の
製造方法。 - 【請求項２】 前記絶縁膜が、その下層に配線パターン
がある層間絶縁膜であって、前記配線パターンの形状に
応じて形成された凹凸形状の前記層間絶縁膜の側壁面の
前記基板表面に対する内角の角度（テーパ角度）が、前
記配線パターンの側壁綿の前記基板表面に対する内角の
角度より小さくなるよう形成することを特徴とする請求
項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8989193A JPH06302593A (ja) | 1993-04-16 | 1993-04-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8989193A JPH06302593A (ja) | 1993-04-16 | 1993-04-16 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06302593A true JPH06302593A (ja) | 1994-10-28 |
Family
ID=13983370
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8989193A Pending JPH06302593A (ja) | 1993-04-16 | 1993-04-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06302593A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08153784A (ja) * | 1994-11-28 | 1996-06-11 | Nec Corp | 半導体装置の製造方法 |
| US6130154A (en) * | 1997-03-31 | 2000-10-10 | Nec Corporation | Semiconductor device and fabrication process thereof |
| KR100277867B1 (ko) * | 1998-02-06 | 2001-02-01 | 김영환 | 반도체소자의배선형성방법 |
| KR100326814B1 (ko) * | 1999-12-30 | 2002-03-04 | 박종섭 | 반도체 소자의 금속배선간 층간 절연막 형성방법 |
-
1993
- 1993-04-16 JP JP8989193A patent/JPH06302593A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08153784A (ja) * | 1994-11-28 | 1996-06-11 | Nec Corp | 半導体装置の製造方法 |
| US6130154A (en) * | 1997-03-31 | 2000-10-10 | Nec Corporation | Semiconductor device and fabrication process thereof |
| US6627996B1 (en) | 1997-03-31 | 2003-09-30 | Nec Electronics Corporation | Semiconductor device having fluorine containing silicon oxide layer as dielectric for wiring pattern having anti-reflective layer and insulating layer thereon |
| KR100277867B1 (ko) * | 1998-02-06 | 2001-02-01 | 김영환 | 반도체소자의배선형성방법 |
| KR100326814B1 (ko) * | 1999-12-30 | 2002-03-04 | 박종섭 | 반도체 소자의 금속배선간 층간 절연막 형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100689826B1 (ko) | 불소 함유된 화학적 식각 가스를 사용하는 고밀도 플라즈마화학기상증착 방법들 및 이를 채택하여 반도체 소자를제조하는 방법들 | |
| US5212116A (en) | Method for forming planarized films by preferential etching of the center of a wafer | |
| JP3141827B2 (ja) | 半導体装置の製造方法 | |
| US4681653A (en) | Planarized dielectric deposited using plasma enhanced chemical vapor deposition | |
| US6180490B1 (en) | Method of filling shallow trenches | |
| US5728631A (en) | Method for forming a low capacitance dielectric layer | |
| US6479388B2 (en) | Methods of forming materials over uneven surface topologies, and methods of forming insulative materials over and between conductive lines | |
| KR100420753B1 (ko) | 반도체 웨이퍼 상의 갭 충진 방법 | |
| US6677253B2 (en) | Carbon doped oxide deposition | |
| JPH1167723A (ja) | シランエッチングプロセス | |
| US20040124446A1 (en) | PECVD air gap integration | |
| US5451435A (en) | Method for forming dielectric | |
| JP2003533042A (ja) | 高選択性のｓａｃのエッチングの方法 | |
| JPH10163192A (ja) | 半導体装置およびその製造方法 | |
| US6365523B1 (en) | Integrated high density plasma chemical vapor deposition (HDP-CVD) method and chemical mechanical polish (CMP) planarizing method for forming patterned planarized aperture fill layers | |
| US6607790B1 (en) | Method of forming a thin film for a semiconductor device | |
| US5281557A (en) | Soluble oxides for integrated circuit fabrication formed by the incomplete dissociation of the precursor gas | |
| US7300881B2 (en) | Plasma etching method | |
| JPH06302593A (ja) | 半導体装置の製造方法 | |
| JP3601988B2 (ja) | 絶縁膜の形成方法 | |
| US6812154B2 (en) | Plasma etching methods | |
| JP2916119B2 (ja) | 薄膜形成方法 | |
| US7026172B2 (en) | Reduced thickness variation in a material layer deposited in narrow and wide integrated circuit trenches | |
| JPH05291415A (ja) | 半導体装置の製造方法 | |
| US6472307B1 (en) | Methods for improved encapsulation of thick metal features in integrated circuit fabrication |