JPH06302825A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH06302825A
JPH06302825A JP8453993A JP8453993A JPH06302825A JP H06302825 A JPH06302825 A JP H06302825A JP 8453993 A JP8453993 A JP 8453993A JP 8453993 A JP8453993 A JP 8453993A JP H06302825 A JPH06302825 A JP H06302825A
Authority
JP
Japan
Prior art keywords
charge transfer
transfer channel
insulating film
groove
channel region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8453993A
Other languages
Japanese (ja)
Other versions
JP3264724B2 (en
Inventor
Mikihiro Kimura
幹広 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP08453993A priority Critical patent/JP3264724B2/en
Publication of JPH06302825A publication Critical patent/JPH06302825A/en
Application granted granted Critical
Publication of JP3264724B2 publication Critical patent/JP3264724B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【目的】 スケールダウンによる高集積化を実現する構
造の半導体装置を得る。 【構成】 半導体基板1表面に凹溝7を形成し、その凹
溝7内部の側壁に絶縁膜2を介して凹溝7の深さに応じ
た電荷転送チャネル長を有する電荷転送チャネル領域5
aを形成すると共に、その電荷転送チャネル領域5a上
にゲート絶縁膜4を介して凹溝7内部と半導体基板1表
面上に上部電極としてのゲート電極3aを形成した。
(57) [Abstract] [Purpose] To obtain a semiconductor device having a structure that realizes high integration by scale down. A groove 7 is formed on the surface of a semiconductor substrate 1, and a charge transfer channel region 5 having a charge transfer channel length corresponding to the depth of the groove 7 is formed on a sidewall inside the groove 7 via an insulating film 2.
In addition to forming a, a gate electrode 3a as an upper electrode was formed on the charge transfer channel region 5a via the gate insulating film 4 inside the groove 7 and on the surface of the semiconductor substrate 1.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、半導体装置に関する
もので、特に、スケールダウン化した集積回路に適用で
きる薄膜トランジスタ装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a thin film transistor device applicable to a scaled down integrated circuit.

【0002】[0002]

【従来の技術】図3は下部電極をゲート電極とした従来
の薄膜トランジスタ装置を示す構成図である。図におい
て、1は半導体基板、2はこの半導体基板1の表面にC
VD工程等によって蒸着した絶縁膜、3はポリシリコン
等で形成したゲート電極の役割を持つ下部電極で、この
下部電極3の上に、熱酸化膜等によるゲート絶縁膜4を
介してポリシリコン等で上部電極が形成される。すなわ
ち、上部電極として、マスク等により電荷転送チャネル
領域5が形成されると共に、ソース及びドレイン領域6
が形成される。
2. Description of the Related Art FIG. 3 is a block diagram showing a conventional thin film transistor device having a lower electrode as a gate electrode. In the figure, 1 is a semiconductor substrate, and 2 is a C on the surface of the semiconductor substrate 1.
An insulating film 3 deposited by a VD process or the like is a lower electrode formed of polysilicon or the like and serving as a gate electrode. Polysilicon or the like is formed on the lower electrode 3 via a gate insulating film 4 such as a thermal oxide film. The upper electrode is formed by. That is, as the upper electrode, the charge transfer channel region 5 is formed by a mask or the like, and the source and drain regions 6 are formed.
Is formed.

【0003】次に、図3に示す薄膜トランジスタ構造の
動作原理について説明する。ソース及びドレイン領域6
の片方にドレイン電圧VD を印加し、他方のソース及び
ドレイン領域6を接地した状態に保つ。ここで、ゲート
電極3にしきい値電圧以上のゲート電圧VG を印加する
と、少数キャリアが電荷転送チャネル領域5内を流れ、
スイッチング機能を有する薄膜トランジスタとなる。
Next, the operating principle of the thin film transistor structure shown in FIG. 3 will be described. Source and drain region 6
The drain voltage V D is applied to one of the two, and the other source and drain region 6 is kept grounded. Here, when a gate voltage V G equal to or higher than the threshold voltage is applied to the gate electrode 3, minority carriers flow in the charge transfer channel region 5,
The thin film transistor has a switching function.

【0004】[0004]

【発明が解決しようとする課題】ところで、薄膜トラン
ジスタ装置のスケールダウン化を進める際、短チャネル
化が要求されるが、従来の薄膜トランジスタ装置は図3
に示すような平面的な構造になっているため、スケール
ダウン化が進む集積回路において、短チャネル化による
トランジスタ特性の低下や信頼性の劣化が大きな問題で
あった。
By the way, in order to reduce the scale of the thin film transistor device, it is required to shorten the channel.
Because of the planar structure as shown in (1), in an integrated circuit which is being scaled down, the deterioration of transistor characteristics and the deterioration of reliability due to the shortening of channel are major problems.

【0005】この発明は上記のような問題点を解消する
ためになされたもので、スケールダウン化する超集積回
路に採用してもトランジスタ特性や信頼性を低下させ
ず、薄膜トランジスタサイズを縮少することができる半
導体装置を得ることを目的とする。
The present invention has been made in order to solve the above-mentioned problems, and does not deteriorate the transistor characteristics and reliability even when adopted in a scale-down super-integrated circuit and reduces the size of the thin film transistor. An object is to obtain a semiconductor device that can be manufactured.

【0006】[0006]

【課題を解決するための手段】この発明の請求項1に係
る半導体装置は、基板上に形成する上部電極をゲート電
極、下部電極を電荷転送チャネル領域とソース及びドレ
イン領域として構成される半導体装置において、上記基
板表面に凹溝を形成し、その凹溝内部の側壁に絶縁膜を
介して凹溝の深さに応じた電荷転送チャネル長を有する
電荷転送チャネル領域を形成すると共に、その電荷転送
チャネル領域上にゲート絶縁膜を介して凹溝内部と基板
表面上に上記ゲート電極を形成したことを特徴とするも
のである。
According to a first aspect of the present invention, there is provided a semiconductor device having an upper electrode formed on a substrate as a gate electrode and a lower electrode as a charge transfer channel region and source and drain regions. In the above step, a groove is formed on the surface of the substrate, a charge transfer channel region having a charge transfer channel length corresponding to the depth of the groove is formed on a sidewall inside the groove through an insulating film, and the charge transfer is performed. It is characterized in that the above-mentioned gate electrode is formed inside the groove and on the substrate surface via the gate insulating film on the channel region.

【0007】また、請求項2に係る半導体装置は、基板
上に形成する下部電極をゲート電極、上部電極を電荷転
送チャネル領域とソース及びドレイン領域として構成さ
れる半導体装置において、上記基板表面を覆った絶縁膜
上に縦長に上記ゲート電極を形成すると共に、上記絶縁
膜及び上記ゲート電極の表面上にゲート絶縁膜を介して
上記電荷転送チャネル領域とソース及びドレイン領域を
形成したことを特徴とするものである。
A semiconductor device according to a second aspect is a semiconductor device in which a lower electrode formed on a substrate is a gate electrode, and an upper electrode is a charge transfer channel region and source and drain regions, and the substrate surface is covered. The gate electrode is formed vertically on the insulating film, and the charge transfer channel region and the source and drain regions are formed on the surface of the insulating film and the gate electrode via the gate insulating film. It is a thing.

【0008】[0008]

【作用】この発明の請求項1に係る半導体装置において
は、基板表面に形成した凹溝内部の側壁に絶縁膜を介し
て凹溝の深さに応じた電荷転送チャネル長を有する電荷
転送チャネル領域を形成すると共に、その電荷転送チャ
ネル領域上にゲート絶縁膜を介して凹溝内部と基板表面
上にゲート電極を形成して、電荷転送チャネルを凹状構
造にすることにより、薄膜トランジスタサイズを縮少し
ても、電荷転送チャネルを短チャネル化させないため、
トランジスタ特性や信頼性の劣化を低減させることが可
能になる。
In the semiconductor device according to the first aspect of the present invention, the charge transfer channel region having the charge transfer channel length according to the depth of the groove is formed on the side wall inside the groove formed on the surface of the substrate through the insulating film. And forming a gate electrode inside the groove on the charge transfer channel region through the gate insulating film and on the surface of the substrate to form the charge transfer channel in a concave structure, thereby reducing the size of the thin film transistor. However, since the charge transfer channel is not shortened,
It is possible to reduce deterioration of transistor characteristics and reliability.

【0009】また、請求項2に係る半導体装置において
は、基板表面を覆った絶縁膜上に縦長にゲート電極を形
成すると共に、上記絶縁膜及び上記ゲート電極の表面上
にゲート絶縁膜を介して電荷転送チャネル領域とソース
及びドレイン領域を形成して、電荷転送チャネルを凸状
構造にすることにより、薄膜トランジスタサイズを縮少
しても、電荷転送チャネルを短チャネル化させないた
め、トランジスタ特性や信頼性の劣化を低減させること
が可能になる。
According to another aspect of the semiconductor device of the present invention, the gate electrode is formed vertically on the insulating film covering the surface of the substrate, and the gate insulating film is formed on the surface of the insulating film and the gate electrode. By forming the charge transfer channel region and the source and drain regions and forming the charge transfer channel into a convex structure, the charge transfer channel is not shortened even if the size of the thin film transistor is reduced. It becomes possible to reduce deterioration.

【0010】[0010]

【実施例】【Example】

実施例1.以下、この発明の請求項1に対応する実施例
1を図について説明する。図1は実施例1に係る電極断
面構造が凹状の薄膜トランジスタ装置を示す構成図であ
る。図1において、図3と同一部分は同一符号を示し、
1は半導体基板、2はこの半導体基板1の表面にCVD
工程等によって蒸着した絶縁膜である。また、新たな構
成要素としての、7は半導体基板1表面に異方性エッチ
ング等により形成した凹溝である。
Example 1. Hereinafter, a first embodiment corresponding to claim 1 of the present invention will be described with reference to the drawings. FIG. 1 is a configuration diagram illustrating a thin film transistor device having a concave electrode cross-sectional structure according to a first embodiment. In FIG. 1, the same parts as those in FIG.
1 is a semiconductor substrate, 2 is a CVD on the surface of the semiconductor substrate 1.
It is an insulating film deposited by a process or the like. Further, 7 is a new component, which is a groove formed on the surface of the semiconductor substrate 1 by anisotropic etching or the like.

【0011】上記凹溝7が設けられた半導体基板1の表
面には、CVD工程等により上記絶縁膜2を形成した
後、ポリシリコン等により溝の内部と基板表面に下部電
極部を形成し、溝内側壁の下部電極部にイオン注入等に
より電荷転送チャネル領域5aを形成する。そして、ゲ
ート絶縁膜4を介して溝内部と表面上に上部電極として
のゲート電極3aを形成する。さらに、その後、上記基
板表面上の下部電極部にイオン注入等により下部電極と
してのソース及びドレイン領域6aを形成することによ
り、凹状の薄膜トランジスタ装置を造ることができる。
After the insulating film 2 is formed on the surface of the semiconductor substrate 1 provided with the groove 7 by a CVD process or the like, a lower electrode portion is formed by polysilicon or the like on the inside of the groove and on the surface of the substrate. A charge transfer channel region 5a is formed in the lower electrode portion on the inner wall of the groove by ion implantation or the like. Then, the gate electrode 3a as an upper electrode is formed inside and on the surface of the groove through the gate insulating film 4. Further, thereafter, the source and drain regions 6a as the lower electrodes are formed in the lower electrode portion on the surface of the substrate by ion implantation or the like, whereby a thin film transistor device having a concave shape can be manufactured.

【0012】従って、上述した如く、実施例1によれ
ば、凹溝7内部に電荷転送チャネル領域5aを設けた薄
膜トランジスタ構造とすることにより、凹溝7の深さに
応じた値だけ電荷転送チャネル長が確保されるため、電
荷転送チャネル長を短くすることなしに薄膜トランジス
タサイズを縮少することができることになり、このた
め、薄膜トランジスタ特性や信頼性を低下させずにスケ
ールダウン化が可能になり、高集積化に極めて有効なも
のとなる。
Therefore, as described above, according to the first embodiment, by forming the thin film transistor structure in which the charge transfer channel region 5a is provided inside the concave groove 7, the charge transfer channel is formed by a value corresponding to the depth of the concave groove 7. Since the length is secured, it is possible to reduce the thin film transistor size without shortening the charge transfer channel length, and therefore, it is possible to scale down without reducing the thin film transistor characteristics and reliability, This is extremely effective for high integration.

【0013】しかも、上部電極をゲート電極3aとした
ために、セルフアラインにより、ソース及びドレイン領
域6aを形成することが可能になる。さらに、下部電極
を形成する際、ポリシリコンのグレインは縦方向に成長
する特徴があるため、上述したごとく、電荷転送チャネ
ル領域5aを凹状に形成することにより、グレインによ
る電荷転送の悪影響も低減することができる。
Moreover, since the upper electrode is the gate electrode 3a, the source and drain regions 6a can be formed by self-alignment. Further, when forming the lower electrode, since the grains of polysilicon have a characteristic of growing vertically, as described above, by forming the charge transfer channel region 5a in a concave shape, the adverse effect of charge transfer due to the grains is also reduced. be able to.

【0014】実施例2.次に、この発明の請求項2に対
応する実施例2を図について説明する。図2は実施例2
に係る電極断面構造が凸状の薄膜トランジスタ装置を示
す構成図である。図2において、図3と同一部分は同一
符号を示し、1は半導体基板、2はこの半導体基板1の
表面にCVD工程等によって蒸着した絶縁膜である。
Example 2. Next, a second embodiment corresponding to claim 2 of the present invention will be described with reference to the drawings. Second Embodiment
FIG. 3 is a configuration diagram showing a thin film transistor device having a convex electrode cross-sectional structure according to FIG. 2, the same parts as those in FIG. 3 are designated by the same reference numerals, 1 is a semiconductor substrate, and 2 is an insulating film deposited on the surface of the semiconductor substrate 1 by a CVD process or the like.

【0015】また、新たな構成要素としての、3aは半
導体基板1表面を覆った上記絶縁膜2の上に縦長に形成
された下部電極としてのゲート電極3bで、このゲート
電極3bは、上記絶縁膜2の上にさらに図示しない厚い
絶縁膜を形成し、電極に相当する箇所に穴を開け、ここ
に電極部を形成した後、図示しない厚い絶縁膜を除去す
ることにより、形成することが可能である。
As a new component, 3a is a gate electrode 3b as a lower electrode vertically formed on the insulating film 2 covering the surface of the semiconductor substrate 1, and the gate electrode 3b is the insulating layer. It can be formed by further forming a thick insulating film (not shown) on the film 2, forming a hole at a position corresponding to an electrode, forming an electrode portion here, and then removing the thick insulating film (not shown). Is.

【0016】さらに、上記絶縁膜2及び上記ゲート電極
3bの表面上に、ゲート絶縁膜4を介してポリシリコン
等により上部電極を形成し、イオン注入等により上部電
極としての電荷転送チャネル領域5b、ソース及びドレ
イン領域6bを形成することにより、凸状の薄膜トラン
ジスタ装置を造ることができる。
Further, an upper electrode made of polysilicon or the like is formed on the surfaces of the insulating film 2 and the gate electrode 3b via the gate insulating film 4, and a charge transfer channel region 5b as an upper electrode is formed by ion implantation or the like. By forming the source and drain regions 6b, a convex thin film transistor device can be manufactured.

【0017】従って、上述した如く、実施例2によれ
ば、半導体基板1表面を覆った上記絶縁膜2の上に縦長
に形成された下部電極としてのゲート電極3bを覆うよ
うに電荷転送チャネル領域5bを凸状に形成して凸状の
薄膜トランジスタ構造とすることにより、凸状部の長さ
に応じた値だけ電荷転送チャネル長が確保されるため、
電荷転送チャネル長を短くすることなしに薄膜トランジ
スタサイズを縮少することができることになり、このた
め、薄膜トランジスタ特性や信頼性を低下させずにスケ
ールダウン化が可能になり、高集積化に極めて有効なも
のとなる。
Therefore, as described above, according to the second embodiment, the charge transfer channel region is formed so as to cover the gate electrode 3b as a lower electrode vertically formed on the insulating film 2 covering the surface of the semiconductor substrate 1. By forming 5b in a convex shape to form a convex thin film transistor structure, the charge transfer channel length is ensured by a value corresponding to the length of the convex portion.
It is possible to reduce the size of the thin film transistor without shortening the charge transfer channel length. Therefore, it is possible to scale down without lowering the thin film transistor characteristics and reliability, which is extremely effective for high integration. Will be things.

【0018】また、上部電極を形成する際、ポリシリコ
ンのグレインは縦方向に成長する特徴があるため、上述
したごとく、電荷転送チャネル領域5aを凸状に形成す
ることにより、グレインによる電荷転送の悪影響も低減
することができる。
Further, when forming the upper electrode, since the grains of polysilicon have a characteristic of growing vertically, as described above, by forming the charge transfer channel region 5a in a convex shape, the charge transfer by the grains can be performed. Adverse effects can also be reduced.

【0019】[0019]

【発明の効果】以上のように、この発明の請求項1によ
れば、基板表面に形成した凹溝内部の側壁に絶縁膜を介
して凹溝の深さに応じた電荷転送チャネル長を有する電
荷転送チャネル領域を形成すると共に、その電荷転送チ
ャネル領域上にゲート絶縁膜を介して凹溝内部と基板表
面上にゲート電極を形成して、電荷転送チャネルを凹状
構造にすることにより、薄膜トランジスタサイズを縮少
しても、電荷転送チャネルを短チャネル化させないた
め、トランジスタ特性や信頼性の低下を避けることがで
き、高集積回路の実現に極めて有効である。また、電荷
転送チャネルを凹状にすることにより、グレインによる
電荷転送の悪影響を低減する効果も得られる。
As described above, according to the first aspect of the present invention, the charge transfer channel length corresponding to the depth of the concave groove is provided on the side wall inside the concave groove formed on the substrate surface through the insulating film. By forming the charge transfer channel region and forming a gate electrode inside the groove and the substrate surface on the charge transfer channel region through the gate insulating film to form the charge transfer channel in a concave structure, the size of the thin film transistor can be reduced. Since the charge transfer channel is not shortened even if is reduced, it is possible to avoid deterioration of transistor characteristics and reliability, which is extremely effective for realizing a highly integrated circuit. Further, by making the charge transfer channel concave, the effect of reducing the adverse effect of charge transfer due to grains can be obtained.

【0020】また、請求項2に係る半導体装置によれ
ば、基板表面を覆った絶縁膜上に縦長にゲート電極を形
成すると共に、上記絶縁膜及び上記ゲート電極の表面上
にゲート絶縁膜を介して電荷転送チャネル領域とソース
及びドレイン領域を形成して、電荷転送チャネルを凸状
構造にすることにより、薄膜トランジスタサイズを縮少
しても、電荷転送チャネルを短チャネル化させないた
め、トランジスタ特性や信頼性の低下を避けることがで
き、高集積回路の実現に極めて有効である。また、電荷
転送チャネルを凸状にすることにより、グレインによる
電荷転送の悪影響を低減する効果も得られる。
According to the semiconductor device of the second aspect, the gate electrode is formed vertically on the insulating film covering the surface of the substrate, and the gate insulating film is formed on the surface of the insulating film and the gate electrode. The charge transfer channel region and the source and drain regions are formed by forming the charge transfer channel into a convex structure to prevent the charge transfer channel from shortening even if the thin film transistor size is reduced. Can be avoided, which is extremely effective in realizing a highly integrated circuit. Further, by making the charge transfer channel convex, an effect of reducing the adverse effect of charge transfer due to grains can be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の請求項1に対応する実施例1に係る
凹状薄膜トランジスタ構造の一実施例を示す断面図であ
る。
FIG. 1 is a sectional view showing an example of a concave thin film transistor structure according to Example 1 corresponding to claim 1 of the present invention.

【図2】この発明の請求項2に対応する実施例2に係る
凸状薄膜トランジスタ構造の一実施例を示す断面図であ
る。
FIG. 2 is a sectional view showing an example of a convex thin film transistor structure according to Example 2 corresponding to claim 2 of the present invention.

【図3】従来の薄膜トランジスタ構造を示す断面図であ
る。
FIG. 3 is a cross-sectional view showing a conventional thin film transistor structure.

【符号の説明】[Explanation of symbols]

3a ゲート電極(上部電極) 5a 電荷転送チャネル領域(下部電極) 6a ソース及びドレイン領域(下部電極) 7 凹溝 3b ゲート電極(下部電極) 5b 電荷転送チャネル領域(上部電極) 6b ソース及びドレイン領域(上部電極) 3a gate electrode (upper electrode) 5a charge transfer channel region (lower electrode) 6a source and drain region (lower electrode) 7 groove 3b gate electrode (lower electrode) 5b charge transfer channel region (upper electrode) 6b source and drain region ( (Upper electrode)

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 基板上に形成する上部電極をゲート電
極、下部電極を電荷転送チャネル領域とソース及びドレ
イン領域として構成される半導体装置において、上記基
板表面に凹溝を形成し、その凹溝内部の側壁に絶縁膜を
介して凹溝の深さに応じた電荷転送チャネル長を有する
電荷転送チャネル領域を形成すると共に、その電荷転送
チャネル領域上にゲート絶縁膜を介して凹溝内部と基板
表面上に上記ゲート電極を形成したことを特徴とする半
導体装置。
1. A semiconductor device having an upper electrode formed on a substrate as a gate electrode and a lower electrode formed as a charge transfer channel region and source and drain regions, wherein a groove is formed on the surface of the substrate, and the inside of the groove is formed. A charge transfer channel region having a charge transfer channel length corresponding to the depth of the groove is formed on the side wall of the groove, and the inside of the groove and the substrate surface are formed on the charge transfer channel region via the gate insulating film. A semiconductor device having the above-mentioned gate electrode formed thereon.
【請求項2】 基板上に形成する下部電極をゲート電
極、上部電極を電荷転送チャネル領域とソース及びドレ
イン領域として構成される半導体装置において、上記基
板表面を覆った絶縁膜上に縦長に上記ゲート電極を形成
すると共に、上記絶縁膜及び上記ゲート電極の表面上に
ゲート絶縁膜を介して上記電荷転送チャネル領域とソー
ス及びドレイン領域を形成したことを特徴とする半導体
装置。
2. In a semiconductor device having a lower electrode formed on a substrate as a gate electrode and an upper electrode as a charge transfer channel region and source and drain regions, the gate is vertically elongated on an insulating film covering the surface of the substrate. A semiconductor device, wherein an electrode is formed, and the charge transfer channel region and the source and drain regions are formed on the surfaces of the insulating film and the gate electrode via a gate insulating film.
JP08453993A 1993-04-12 1993-04-12 Semiconductor device Expired - Fee Related JP3264724B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP08453993A JP3264724B2 (en) 1993-04-12 1993-04-12 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08453993A JP3264724B2 (en) 1993-04-12 1993-04-12 Semiconductor device

Publications (2)

Publication Number Publication Date
JPH06302825A true JPH06302825A (en) 1994-10-28
JP3264724B2 JP3264724B2 (en) 2002-03-11

Family

ID=13833459

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08453993A Expired - Fee Related JP3264724B2 (en) 1993-04-12 1993-04-12 Semiconductor device

Country Status (1)

Country Link
JP (1) JP3264724B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100330621B1 (en) * 1998-04-07 2002-03-29 포만 제프리 엘 Dram cell with grooved transfer device
JP2012191185A (en) * 2011-02-24 2012-10-04 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacturing method for semiconductor device
JP2012235107A (en) * 2011-04-22 2012-11-29 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacturing method for the same
JP2017017332A (en) * 2011-05-12 2017-01-19 株式会社半導体エネルギー研究所 Semiconductor device
US9660095B2 (en) 2011-04-22 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2021022746A (en) * 2015-07-21 2021-02-18 株式会社半導体エネルギー研究所 Semiconductor device and manufacture method thereof

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100330621B1 (en) * 1998-04-07 2002-03-29 포만 제프리 엘 Dram cell with grooved transfer device
JP2012191185A (en) * 2011-02-24 2012-10-04 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacturing method for semiconductor device
JP2012235107A (en) * 2011-04-22 2012-11-29 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacturing method for the same
US9559193B2 (en) 2011-04-22 2017-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US9660095B2 (en) 2011-04-22 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10388799B2 (en) 2011-04-22 2019-08-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device
JP2017017332A (en) * 2011-05-12 2017-01-19 株式会社半導体エネルギー研究所 Semiconductor device
JP2021022746A (en) * 2015-07-21 2021-02-18 株式会社半導体エネルギー研究所 Semiconductor device and manufacture method thereof

Also Published As

Publication number Publication date
JP3264724B2 (en) 2002-03-11

Similar Documents

Publication Publication Date Title
US6188104B1 (en) Trench DMOS device having an amorphous silicon and polysilicon gate
EP0460605B1 (en) Thin film transistor and method of manufacturing it
US7501674B2 (en) Semiconductor device having fin transistor and planar transistor and associated methods of manufacture
JP3456716B2 (en) Thin film SOI device
US20060223265A1 (en) Vertical transistor of semiconductor device and method for forming the same
US20060017097A1 (en) Method of manufacturing a trench-gate semiconductor device
US20080006874A1 (en) Semiconductor component and method of manufacturing
JP2013508984A (en) Split gate semiconductor device with curved gate oxide profile
US10886181B2 (en) Semiconductor device
US8288231B1 (en) Method of fabricating a recessed channel access transistor device
US7485534B2 (en) Method of manufacture of a trench-gate semiconductor device
JPH06302825A (en) Semiconductor device
US10692992B2 (en) Semiconductor device and fabrication method thereof
US6358798B1 (en) Method for forming gate electrode by damascene process
KR100253261B1 (en) Fabrication method of thin film transistor
US20090072299A1 (en) Semiconductor device having high voltage mos transistor and fabrication method thereof
KR100961192B1 (en) Semiconductor device with increased effective channel length
JP2002009183A (en) Semiconductor memory device and method of manufacturing the same
US20020137322A1 (en) Reduced mask count process for manufacture of mosgated device
CN1148273A (en) Transistor in semiconductor device and method of making the same
KR100197987B1 (en) Inverting layer drain transistor manufacturing method
JP3048261B2 (en) Method for manufacturing semiconductor device
JP2904188B2 (en) Method for manufacturing thin film transistor
JP2001111042A (en) Insulated gate type semiconductor device
KR20020013071A (en) A method for forming a MOSFET of semiconductor device

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20071228

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081228

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20081228

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20091228

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101228

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20101228

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101228

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees