JPH06308568A - Stroboscopic exposure photometric device - Google Patents
Stroboscopic exposure photometric deviceInfo
- Publication number
- JPH06308568A JPH06308568A JP5101164A JP10116493A JPH06308568A JP H06308568 A JPH06308568 A JP H06308568A JP 5101164 A JP5101164 A JP 5101164A JP 10116493 A JP10116493 A JP 10116493A JP H06308568 A JPH06308568 A JP H06308568A
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- comp
- input
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 34
- 230000035945 sensitivity Effects 0.000 claims abstract description 19
- 230000006835 compression Effects 0.000 claims abstract description 17
- 238000007906 compression Methods 0.000 claims abstract description 17
- 230000011514 reflex Effects 0.000 claims abstract description 4
- 230000010354 integration Effects 0.000 abstract description 10
- 230000009466 transformation Effects 0.000 abstract 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 20
- 229910052710 silicon Inorganic materials 0.000 description 20
- 239000010703 silicon Substances 0.000 description 20
- 238000000034 method Methods 0.000 description 12
- 238000012360 testing method Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 5
- 238000012937 correction Methods 0.000 description 5
- 230000000630 rising effect Effects 0.000 description 4
- 102100024061 Integrator complex subunit 1 Human genes 0.000 description 3
- 101710092857 Integrator complex subunit 1 Proteins 0.000 description 3
- 230000007812 deficiency Effects 0.000 description 3
- 238000012790 confirmation Methods 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Landscapes
- Stroboscope Apparatuses (AREA)
- Exposure Control For Cameras (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】この発明はストロボ露出量測光装
置に関し、特に光電流積分回路を有するカメラのストロ
ボ露出量測光装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a flash exposure amount photometric device, and more particularly to a flash exposure amount photometric device for a camera having a photocurrent integrating circuit.
【0002】[0002]
【従来の技術】従来より、測距時に予備照射を行って被
写体にかかる光を受光し、その輝度に基いて被写体距離
を測距する装置が使用されている。例えば、特開昭58
−63927号公報には、ストロボ撮影に先立ってテス
ト発光し、ストロボ光の反射光を受光して得られる光電
流を積分し、積分出力のレベルとある所定値との大小比
較で調光可能表示を行う技術が開示されている。2. Description of the Related Art Conventionally, there has been used an apparatus for performing preliminary irradiation at the time of distance measurement, receiving light applied to an object, and measuring the object distance based on the brightness thereof. For example, JP-A-58
In Japanese Patent Laid-Open No. 63927, test light emission is performed prior to stroboscopic photography, photocurrent obtained by receiving reflected light of strobe light is integrated, and a dimmable display is made by comparing the level of the integrated output with a predetermined value. Techniques for performing are disclosed.
【0003】[0003]
【発明が解決しようとする課題】しかしながら、上記特
開昭58−63927号公報による公知例では、カメラ
の撮影者は調光の可否のみしか知ることができない。例
えば、設定した絞りを開放に近付けることにより調光可
能となる場面であっても、撮影者は絞りで何段相当分の
光量が不足しているかを知ることはできないものであっ
た。However, in the known example according to Japanese Patent Laid-Open No. 58-63927, the photographer of the camera can only know whether or not the light control is possible. For example, even in a scene where dimming is possible by bringing the set aperture close to the full aperture, the photographer cannot know how many steps the amount of light is insufficient at the aperture.
【0004】この発明は上記課題に鑑みてなされたもの
で、ストロボ撮影で調光不可能時に、適正露光量レベル
に対するストロボ露光量レベルの段差量の検出が可能
で、撮影者が適正露光を得るための情報を知ることので
きるストロボ露出量測光装置を提供することを目的とす
る。The present invention has been made in view of the above problems, and when the dimming cannot be performed in stroboscopic photography, it is possible to detect the step amount of the strobe exposure amount level with respect to the proper exposure amount level, and the photographer obtains the proper exposure. It is an object of the present invention to provide a strobe exposure amount photometric device capable of knowing information for the purpose.
【0005】[0005]
【課題を解決するための手段】すなわちこの発明は、閃
光発光可能なストロボ装置を使用可能な一眼レフレック
スカメラに於いてフィルム面若しくはシャッタ先幕面か
らの反射光を受光する光電変換手段と、この光電変換手
段の出力を積分する積分手段と、この積分手段の積分出
力を対数圧縮変換する第1の変換手段と、フィルムの感
度に基いて所定のレベルを設定する判定レベル発生手段
と、この判定レベル発生手段からの出力を対数圧縮変換
する第2の変換手段と、上記第1の変換手段の出力と第
2の変換手段の出力を減算し、上記ストロボ装置の閃光
発光時に適正露光に対する偏差量を示す出力を得る減算
手段とを具備することを特徴とする。That is, the present invention provides a photoelectric conversion means for receiving light reflected from a film surface or a shutter front curtain surface in a single-lens reflex camera capable of using a flash device capable of emitting flash light, Integrating means for integrating the output of the photoelectric converting means, first converting means for performing logarithmic compression conversion of the integrated output of the integrating means, judgment level generating means for setting a predetermined level based on the sensitivity of the film, and Second conversion means for performing logarithmic compression conversion on the output from the determination level generating means, and subtraction of the outputs of the first conversion means and the second conversion means to obtain a deviation from the proper exposure when the strobe device emits a flash light. And subtraction means for obtaining an output indicating the quantity.
【0006】[0006]
【作用】この発明にあっては、閃光発光可能なストロボ
装置を使用可能な一眼レフレックスカメラに於いて、フ
ィルム面若しくはシャッタ先幕面からの反射光が光電変
換手段で受光される。この光電変換手段の出力は積分手
段で積分され、第1の変換手段で積分出力が対数圧縮変
換される。また、フィルムの感度に基いて、判定レベル
発生手段で所定のレベルが設定され、この判定レベル発
生手段からの出力が第2の変換手段で対数圧縮変換され
る。そして、上記第1の変換手段の出力と第2の変換手
段の出力が減算手段で減算され、上記ストロボ装置の閃
光発光時に適正露光に対する偏差量を示す出力が得られ
る。According to the present invention, in a single-lens reflex camera capable of using a flash device capable of emitting flash light, the light reflected from the film surface or the shutter front curtain surface is received by the photoelectric conversion means. The output of the photoelectric conversion means is integrated by the integration means, and the integrated output is logarithmically compressed and converted by the first conversion means. Further, a predetermined level is set by the judgment level generating means based on the sensitivity of the film, and the output from the judgment level generating means is logarithmically compressed and converted by the second converting means. Then, the output of the first conversion means and the output of the second conversion means are subtracted by the subtraction means, and an output indicating the deviation amount from the proper exposure is obtained when the strobe device emits a flash light.
【0007】[0007]
【実施例】以下、図面を参照してこの発明の実施例を説
明する。図1は、この発明の第1の実施例で、ストロボ
露出量測光装置の概念を示すブロック図である。同図に
於いて、光電変換部1の出力は積分部2に供給され、更
にこの積分部2の出力は対数圧縮変換部3に供給され
る。一方、判定レベル発生部4はフィルムの感度情報を
取込んで、対数圧縮変換部5に出力を供給する。そし
て、上記対数圧縮変換部3と対数圧縮変換部5の出力
は、減算部6に供給されて、その結果が出力として得ら
れる。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing a concept of a strobe exposure amount photometric device according to a first embodiment of the present invention. In the figure, the output of the photoelectric conversion unit 1 is supplied to the integration unit 2, and the output of the integration unit 2 is supplied to the logarithmic compression conversion unit 3. On the other hand, the judgment level generating section 4 takes in the sensitivity information of the film and supplies the output to the logarithmic compression converting section 5. Then, the outputs of the logarithmic compression conversion unit 3 and the logarithmic compression conversion unit 5 are supplied to the subtraction unit 6, and the result is obtained as an output.
【0008】このような構成に於いて、図示されないス
トロボ光の被写体からの反射光が光電変換部1にて受光
される。すると、この光電変換部1からの出力が、積分
部2で積分され、更にその積分出力が対数圧縮変換部3
によって対数圧縮変換される。In such a structure, the reflected light of the strobe light (not shown) from the subject is received by the photoelectric conversion unit 1. Then, the output from the photoelectric conversion unit 1 is integrated by the integration unit 2, and the integrated output is further added to the logarithmic compression conversion unit 3.
Is logarithmically compressed and converted by.
【0009】一方、図示されないフィルム感度を読込む
手段等から、判定レベル発生部4にフィルム感度情報が
入力されると、上記判定レベル発生部4では、フィルム
感度情報に伴って、ストロボ露光量の適正を判定する基
準となる判定レベルが発生される。この判定レベルは、
対数圧縮変換部5に入力されて、対数圧縮変換される。On the other hand, when the film sensitivity information is input to the judgment level generating section 4 from a film sensitivity reading means (not shown) or the like, the judgment level generating section 4 detects the flash exposure amount along with the film sensitivity information. A determination level that is a standard for determining the appropriateness is generated. This judgment level is
It is input to the logarithmic compression conversion unit 5 and subjected to logarithmic compression conversion.
【0010】そして、上記対数圧縮変換部3の出力と対
数圧縮変換部5の出力は、減算部6に入力され、ここで
減算される。上記減算部6により減算された結果は、A
PEX演算上の段差量に対応した量として得ることがで
きる。Then, the output of the logarithmic compression conversion unit 3 and the output of the logarithmic compression conversion unit 5 are input to the subtraction unit 6 where they are subtracted. The result subtracted by the subtraction unit 6 is A
It can be obtained as an amount corresponding to the step amount in the PEX calculation.
【0011】次に、この発明の第2の実施例について説
明する。図2は、ストロボ露出量測光装置が適用された
カメラの概略的な断面図である。同図(a)は被写体観
察時のカメラの断面図であり、同図(b)はフィルム露
光中のカメラの断面図である。Next, a second embodiment of the present invention will be described. FIG. 2 is a schematic sectional view of a camera to which the strobe exposure amount photometric device is applied. FIG. 7A is a sectional view of the camera when observing an object, and FIG. 8B is a sectional view of the camera during film exposure.
【0012】図2(a)に於いて、撮影レンズ9、絞り
10を通ってきた被写体からの光は、クイックリターン
ミラー11により、半分の光線が上方に反射され、半分
が透過してフォーカルプレーンシャッタのシャッタ先幕
12に向かう。シャッタ先幕12の直後には、フィルム
13が保持される。In FIG. 2A, half of the light from the subject that has passed through the taking lens 9 and the diaphragm 10 is reflected upward by the quick return mirror 11, half of which is transmitted, and the focal plane is transmitted. It goes to the shutter front curtain 12 of the shutter. The film 13 is held immediately after the shutter front curtain 12.
【0013】クイックリターンミラー11により上方に
反射された光は、スクリーン焦点板14で結像した後、
拡散され、ペンタダハプリズム15及び接眼レンズ16
を通って被写界像として観察される。尚、17はカメラ
上部にクリップオンされたストロボ装置である。The light reflected upward by the quick return mirror 11 forms an image on the screen focusing screen 14,
Diffused, penta roof prism 15 and eyepiece lens 16
It is observed as a field image through. Reference numeral 17 is a strobe device clipped on to the upper part of the camera.
【0014】一方、クイックリターンミラー11を透過
した光線は、シャッタ先幕12の面上でほぼ結像してい
る。シャッタ先幕12のクイックリターンミラー11側
の表面は、フィルム13とほぼ同一の反射率を有するよ
う加工されている。On the other hand, the light beam transmitted through the quick return mirror 11 is almost imaged on the surface of the shutter front curtain 12. The surface of the shutter front curtain 12 on the side of the quick return mirror 11 is processed to have substantially the same reflectance as the film 13.
【0015】更に、光電変換手段としてのシリコンフォ
トダイオードである受光素子7、集光レンズ8は、クイ
ックリターンミラー11の下側に配置されている。そし
て、シャッタ先幕12に結像した像とほぼ共役な像を、
受光素子7の受光面上に導くよう、集光レンズ8は位置
決めされている。したがって、シリコンフォトダイオー
ド7には、フィルム面照度の平均レベルに比例した光電
流IP が発生している。Further, the light receiving element 7 which is a silicon photodiode as the photoelectric conversion means and the condenser lens 8 are arranged below the quick return mirror 11. Then, an image almost conjugate with the image formed on the shutter front curtain 12 is
The condenser lens 8 is positioned so as to be guided onto the light receiving surface of the light receiving element 7. Therefore, a photocurrent I P proportional to the average level of the illuminance on the film surface is generated in the silicon photodiode 7.
【0016】フィルム露光時に於いては、クイックリタ
ーンミラー11はスクリーン焦点板14側にはね上げら
れる。また、この場合、シャッタ先幕12はフィルム1
3面上から退避する。During film exposure, the quick return mirror 11 is flipped up to the screen focusing screen 14 side. Further, in this case, the shutter front curtain 12 is the film 1
Evacuate from the 3rd side.
【0017】次に、図3乃至図6の電気回路の構成を説
明する。図3に示されるように、シリコンフォトダイオ
ード(受光素子)7は、オペアンプ20の+(プラ
ス)、−(マイナス)両端子間に接続される。また、オ
ペアンプ20の+入力端子は、後述する回路により発生
する基準電圧Vrが入力される。更に、オペアンプ20
の出力端子と−入力端子間には、コンデンサ21(C
1)及びスイッチ回路22が並列に接続される。Next, the structure of the electric circuits shown in FIGS. 3 to 6 will be described. As shown in FIG. 3, the silicon photodiode (light receiving element) 7 is connected between the + (plus) and- (minus) terminals of the operational amplifier 20. A reference voltage Vr generated by a circuit described later is input to the + input terminal of the operational amplifier 20. Furthermore, the operational amplifier 20
Between the output terminal and the-input terminal of the capacitor 21 (C
1) and the switch circuit 22 are connected in parallel.
【0018】スイッチ回路22に入力される信号TRG
は、コントロール信号である。このTRG信号が“H
(ハイレベル)”でスイッチ回路22はオペアンプ20
の−入力端子と出力間を非導通状態とし、“L(ローレ
ベル)”時には導通状態になる。このように、オペアン
プ20、コンデンサ21、スイッチ回路22により、受
光量に比例してシリコンフォトダイオード7から出力さ
れる光電流を積分する積分回路を構成している。Signal TRG input to switch circuit 22
Is a control signal. This TRG signal is "H
(High level), the switch circuit 22 is the operational amplifier 20
A non-conduction state is established between the − input terminal and the output, and a conduction state is established at “L (low level)”. As described above, the operational amplifier 20, the capacitor 21, and the switch circuit 22 constitute an integrating circuit that integrates the photocurrent output from the silicon photodiode 7 in proportion to the amount of received light.
【0019】オペアンプ20の出力は、R4の抵抗24
を介してオペアンプ23の−入力端子に入力される。こ
のオペアンプ23の+入力端子には、基準電圧Vrが入
力される。よって、抵抗24では上記積分回路による積
分出力電圧を電流変換し、オペアンプ23の−入力端子
と出力間に接続されたダイオード25に変換された電流
が流れることになる。The output of the operational amplifier 20 is the resistor 24 of R4.
Is input to the negative input terminal of the operational amplifier 23. The reference voltage Vr is input to the + input terminal of the operational amplifier 23. Therefore, the resistor 24 converts the integrated output voltage of the integrating circuit into a current, and the converted current flows through the diode 25 connected between the negative input terminal and the output of the operational amplifier 23.
【0020】トランジスタ29〜31はPNPトランジ
スタであり、各々のエミッタは電源電圧Vccに接続さ
れ、そのベースを短絡したカレントミラーを構成してい
る。また、トランジスタ31はコレクタ−ベース間短絡
のダイオード接続がなされ、コレクタ、ベースにはフィ
ルム感度等によって設定される電流値ICOMPを発生する
電流源32が接続される。したがって、トランジスタ2
9、30のコレクタには、上記ICOMPとほぼ同一の電流
が発生する。Transistors 29 to 31 are PNP transistors, each of which has its emitter connected to the power supply voltage Vcc and constitutes a current mirror with its base short-circuited. Further, the transistor 31 is diode-connected by short-circuiting the collector and the base, and the collector and the base are connected to the current source 32 that generates the current value I COMP set by the film sensitivity or the like. Therefore, the transistor 2
In the collectors of 9 and 30, almost the same current as that of I COMP is generated.
【0021】トランジスタ30のコレクタは、ダイオー
ド26のアノードに接続されており、ダイこのオード2
6のカソードは、オペアンプ23の出力に接続される。
オペアンプ27は、ダイオード26のアノード電圧のバ
ッファアンプであり、出力OUT1を得る。The collector of the transistor 30 is connected to the anode of the diode 26 and the diode 2
The cathode of 6 is connected to the output of the operational amplifier 23.
The operational amplifier 27 is a buffer amplifier for the anode voltage of the diode 26 and obtains the output OUT1.
【0022】トランジスタ29のコレクタは、R5の抵
抗28を介して基準電圧Vrに接続される。また、抵抗
24と抵抗28の抵抗値R4、R5は、R4=R5とな
るよう設定される。更に、トランジスタ29のコレクタ
は、コンパレータ33の−入力端子に接続される。この
コンパレータ33の+入力端子には、オペアンプ20の
出力が入力される。The collector of the transistor 29 is connected to the reference voltage Vr via the resistor 28 of R5. The resistance values R4 and R5 of the resistors 24 and 28 are set so that R4 = R5. Further, the collector of the transistor 29 is connected to the-input terminal of the comparator 33. The output of the operational amplifier 20 is input to the + input terminal of the comparator 33.
【0023】図4は、基準電圧を発生する回路を示した
ものである。同図に於いて、オペアンプ38の+入力端
子には、カソードをGND接地したダイオード35に定
電流源34で発生する電流I0 を流して得られる順方向
電圧が入力される。帰還には、ダイオード37がアノー
ドを−入力端子側にして接続され、該アノードには定電
流源36で発生する電流I1 が入力されている。したが
って、オペアンプ38の出力電圧は、ダイオード35、
37の順方向電圧をVF1、VF2とするとVF1−VF2であ
り、(1)式に示されるようになる。FIG. 4 shows a circuit for generating a reference voltage. In the figure, a forward voltage obtained by flowing a current I 0 generated by a constant current source 34 through a diode 35 whose cathode is grounded is input to the + input terminal of an operational amplifier 38. For feedback, a diode 37 is connected with the anode on the −input terminal side, and the current I 1 generated by the constant current source 36 is input to the anode. Therefore, the output voltage of the operational amplifier 38 is the diode 35,
Assuming that the forward voltage of 37 is V F1 and V F2 , it is V F1 −V F2, which is represented by the equation (1).
【0024】[0024]
【数1】 [Equation 1]
【0025】オペアンプ41、R0の抵抗39、R1の
抵抗40は、非反転増幅アンプを構成している。その+
入力端子にオペアンプ38の出力が入力されることか
ら、オペアンプ41の出力電圧Vrは(2)式に示され
るようになる。The operational amplifier 41, the resistor 39 of R0, and the resistor 40 of R1 form a non-inverting amplifier. That +
Since the output of the operational amplifier 38 is input to the input terminal, the output voltage Vr of the operational amplifier 41 is as shown in equation (2).
【0026】[0026]
【数2】 [Equation 2]
【0027】同様に、オペアンプ44、R2の抵抗4
2、R3の抵抗43は非反転増幅アンプを構成し、+入
力端子にオペアンプ38の出力が入力されることから、
オペアンプ44の出力電圧VADR は、(3)式に示され
るようになる。Similarly, the operational amplifier 44, the resistor 4 of R2
Since the resistor 43 of 2 and R3 constitutes a non-inverting amplifier, and the output of the operational amplifier 38 is input to the + input terminal,
The output voltage V ADR of the operational amplifier 44 is as shown in equation (3).
【0028】[0028]
【数3】 但し、Vr=(1/2)・VADR となるよう、R0〜R
3は設定する。[Equation 3] However, Vr = (1/2) · V ADR and so as, R0~R
3 is set.
【0029】図5に、電流ICOMPを発生する電流源32
の構成を示す。NPNトランジスタ68〜76は、カレ
ントミラーを構成している。そして、コレクタ・ベース
が短絡されたトランジスタ76には、基準定電流源88
にて発生する電流Irが供給されるため、トランジスタ
68〜75のコレクタには、Irとほぼ同一の電流が発
生する。FIG. 5 shows a current source 32 that produces a current I COMP .
Shows the configuration of. The NPN transistors 68 to 76 form a current mirror. The reference constant current source 88 is connected to the transistor 76 whose collector and base are short-circuited.
Since the current Ir generated in 1 is supplied, a current substantially the same as Ir is generated in the collectors of the transistors 68 to 75.
【0030】NPNトランジスタ77〜84は、ベース
同士及びエミッタ同士が短絡されており、ベースライン
は定電流源87で発生する電流I2 及び直列接続された
ダイオード85、86により電圧をクランプされ、ベー
ス電流が供給される。短絡された該エミッタは、トラン
ジスタ75のコレクタに接続される。そして、トランジ
スタ77〜84のコレクタに発生する電流は同一となる
ことから、トランジスタ77〜84各々のコレクタに
は、(1/8)Irとほぼ同一の電流が発生する。In the NPN transistors 77 to 84, the bases and the emitters are short-circuited, and the base line has its voltage clamped by the current I 2 generated by the constant current source 87 and the diodes 85 and 86 connected in series. Electric current is supplied. The shorted emitter is connected to the collector of the transistor 75. Since the currents generated in the collectors of the transistors 77 to 84 are the same, a current substantially equal to (1/8) Ir is generated in the collectors of the transistors 77 to 84.
【0031】また、図示a点には、Irとほぼ同一のコ
レクタ電流が発生するトランジスタ68〜71が接続さ
れているので、4Irの電流が発生し、同様に図示b点
には2Ir、図示c点にはIrの電流が発生する。更
に、図示d点には(4×1/8)Ir、すなわち(1/
2)Irの電流が発生する。同様に、図示e点には(1
/4)Ir、そして図示f点、g点には(1/8)Ir
の電流が発生する。Further, since the transistors 68 to 71 that generate a collector current substantially the same as Ir are connected to the point a in the figure, a current of 4 Ir is generated, and similarly, 2Ir is shown in the point b and c in the figure. An Ir current is generated at the point. Further, at the point d in the figure, (4 × 1/8) Ir, that is, (1 /
2) Ir current is generated. Similarly, the point e in the figure is (1
/ 4) Ir, and (1/8) Ir at points f and g in the figure
Is generated.
【0032】スイッチ回路50〜61は、上記a〜f点
に発生した各々の電流の電流出力端子IOUT への出力選
択を行うものである。スイッチ回路51には、オン、オ
フのコントロール信号S1が入力され、スイッチ回路5
0にはコントロール信号S1にインバータ62を介した
反転信号S1バーが入力される。スイッチ回路50〜6
1は、入力されるコントロール信号が“H”の時導通と
なり、“L”の時非導通状態になる。The switch circuits 50 to 61 select the output of the respective currents generated at the points a to f to the current output terminal I OUT . An on / off control signal S1 is input to the switch circuit 51, and the switch circuit 5
The inverted signal S1 bar via the inverter 62 is input to 0 as the control signal S1. Switch circuits 50-6
1 is conductive when the input control signal is "H", and is non-conductive when "L".
【0033】したがって、コントロール信号S1が
“H”時には、スイッチ回路51は導通状態、スイッチ
回路51は非導通状態となり、IOUT にはa点に発生す
る電流が出力される。スイッチ回路52〜61について
も同様であり、コントロール信号S2〜S6の“H”入
力により、b点〜f点に発生する電流が各々出力端子I
OUT に出力される。Therefore, when the control signal S1 is "H", the switch circuit 51 is in the conductive state and the switch circuit 51 is in the non-conductive state, and the current generated at the point a is output to I OUT . The same applies to the switch circuits 52 to 61. When the control signals S2 to S6 are input "H", the currents generated at the points b to f are output terminals I, respectively.
It is output to OUT .
【0034】次に、定電流源88で発生させる電流Ir
の設定について、公知のAPEX演算BV+SV=TV
+AVに基いて説明する。いま、被写体輝度がBVxB
であり、撮影レンズの設定絞りに対応するAV値がxA
であるときの、図2(b)に示されたフィルム露光状態
で、シリコンフォトダイオード7に発生する光電流がI
P0であったとする。フィルム感度のISO100を基準
とするため、SV値に5を当てはめると、適正露出とな
るためのシャッタ速度に対応するTV値は、xB −xA
+5となる。よって、このとき、図2(b)に示された
状態で、図3に示された積分回路(オペアンプ20、コ
ンデンサ21、スイッチ回路22)によりシリコンフォ
トダイオード7から発生した光電流を積分させたオペア
ンプ20の出力と、基準電圧Vr間の電圧VINT のフィ
ルムが適正露光となった時の積分電圧レベルVINT0は、
(4)式に示されるようになる。Next, the current Ir generated by the constant current source 88
For the setting of, the known APEX calculation BV + SV = TV
A description will be given based on + AV. Now, the subject brightness is BV x B
And the AV value corresponding to the aperture of the shooting lens is x A
2B, the photocurrent generated in the silicon photodiode 7 is I in the film exposure state shown in FIG.
Suppose it was P0 . Since the basis of the ISO100 film speed, Applying 5 to SV value, TV value corresponding to the shutter speed for a proper exposure, x B -x A
It becomes +5. Therefore, at this time, in the state shown in FIG. 2B, the photocurrent generated from the silicon photodiode 7 is integrated by the integrating circuit (the operational amplifier 20, the capacitor 21, the switch circuit 22) shown in FIG. The integrated voltage level V INT0 when the film of the voltage V INT between the output of the operational amplifier 20 and the reference voltage Vr is properly exposed is
It becomes as shown in the equation (4).
【0035】[0035]
【数4】 ここで、VINT0はBVであるxB 及びAVであるxA が
変化しても、それに対応してIP0が2の指数倍変化する
ので、不変である。[Equation 4] Here, V INT0 does not change even if x B which is BV and x A which is AV changes, because I P0 changes exponentially by 2 correspondingly.
【0036】トランジスタ29のコレクタと基準電圧V
r間の電圧をVCOMPとし、フィルム感度ISO100時
のVCOMPの大きさVCOMP(ISO100)を VCOMP(ISO100)=VINT0 と設定する。一方、VCOMPと電流源32で発生するI
COMPとの間には ICOMP=VCOMP/R4 なる関係があるので、ISO100時のICOMPの大きさ
ICOMP(ISO100)は(5)式のようになる。Collector of transistor 29 and reference voltage V
the voltage between r and V COMP, sets the magnitude V COMP of V COMP o'clock film sensitivity ISO100 a (ISO100) and V COMP (ISO100) = V INT0 . On the other hand, I generated by V COMP and the current source 32
Since between the COMP has relation of I COMP = V COMP / R4, ISO100 o'clock I COMP size I COMP (ISO100) is as equation (5).
【0037】[0037]
【数5】 ここでIrをICOMP(ISO100)と等しく設定する。つま
り、(6)式の如くなる。[Equation 5] Here, Ir is set equal to I COMP (ISO100) . In other words, it becomes like the formula (6).
【0038】[0038]
【数6】 [Equation 6]
【0039】以上の構成により、図5に於いて、例えば
コントロール信号S3が“H”で且つコントロール信号
S1、S2、S4、S5、S6が“L”時には、電流出
力端子IOUT から出力されるICOMPはIrと等しくな
り、フィルム感度ISO100に対応した電流を出力す
ることになる。With the above configuration, in FIG. 5, for example, when the control signal S3 is "H" and the control signals S1, S2, S4, S5, S6 are "L", it is output from the current output terminal I OUT. I COMP becomes equal to Ir, and a current corresponding to the film sensitivity ISO100 is output.
【0040】また、例えばフィルム感度ISO200時
には、ISO100時の適正露光量の1/2の露光量が
適正露光量となる。したがって、このときのVCOMPの大
きさVCOMP(ISO200)は、 VCOMP(ISO200)=1/2×VCOMP(ISO100) に設定すればよい。電流源32で発生する電流ICOMPを
1/2×ICOMP(ISO100)とすれば、上記のVCOMP値は設
定でき、ICOMP(ISO100)の大きさは電流Irとほぼ等し
いから、(1/2)Irの電流を図5の電流出力端子I
OUT に発生させればよい。これは、コントロール信号S
4に“H”を供給し、S1〜S3及びS5、S6に
“L”を供給すれば設定可能である。尚、フィルム感度
とそれに対応する電流源32で発生させる電流ICOMPの
設定値、及びコントロール信号S1〜S6の関係を表1
に示す。Further, for example, when the film sensitivity is ISO 200, the exposure amount which is ½ of the proper exposure amount when ISO 100 is set is the proper exposure amount. Therefore, the magnitude V COMP (ISO200) of V COMP at this time may be set to V COMP (ISO200) = 1/2 × V COMP (ISO100) . If the current I COMP generated by the current source 32 is ½ × I COMP (ISO100) , the above V COMP value can be set, and the magnitude of I COMP (ISO100) is almost equal to the current Ir. / 2) The current of Ir is the current output terminal I of FIG.
It should be generated at OUT . This is the control signal S
This can be set by supplying "H" to No. 4 and supplying "L" to S1 to S3 and S5 and S6. Table 1 shows the relationship between the film sensitivity and the corresponding setting value of the current I COMP generated by the current source 32, and the control signals S1 to S6.
Shown in.
【0041】[0041]
【表1】 [Table 1]
【0042】図6は、カメラの制御系を示すブロック図
である。同図に於いて、CPU90は、このカメラの動
作を制御するためのプログラムを、内部の図示されない
ROMに記憶しているものである。FIG. 6 is a block diagram showing the control system of the camera. In the figure, the CPU 90 stores a program for controlling the operation of this camera in an internal ROM (not shown).
【0043】入力ポートPI1には、手動のマニュアル
入力若しくはフィルムのDXコード等により、フィルム
感度情報部91が取込んだフィルム感度のISOに対応
したSV情報が入力される。入力ポートPI2には、撮
影時の撮影レンズ9の絞りを設定する絞り設定部92か
ら、開放絞りから設定絞りまでの絞り段数△AVが入力
される。また、入力ポートPI3には、ストロボ制御部
97より、ストロボ装置17の閃光発光可能、不可能の
情報F・DTが入力される。To the input port PI1, SV information corresponding to the ISO of film sensitivity taken in by the film sensitivity information section 91 is inputted by manual manual input or film DX code. The number of aperture steps ΔAV from the full aperture to the set aperture is input to the input port PI2 from the aperture setting unit 92 that sets the aperture of the taking lens 9 at the time of shooting. Further, the information F • DT indicating whether or not the flash device 17 can emit a flash light is input to the input port PI3 from the flash control unit 97.
【0044】出力ポートPO1からは、ストロボ調光の
可否及び適正露出に対するEV値のずれ量△EVが表示
部93に出力される。出力ポートPO2からは、フォー
カルプレーンシャッタの先幕及び後幕を駆動制御するシ
ャッタ制御部94に、シャッタ先幕及び後幕の走行開始
を指示する指示信号が出力される。更に、出力ポートP
O3からは、撮影レンズ9の絞り10を駆動する絞り駆
動部95へ、絞り制御信号を出力する。また、出力ポー
トPO4からは、クイックリターンミラー11のミラー
アップ及びミラーダウン駆動を行うミラー駆動部96に
ミラー制御信号を出力する。The output port PO1 outputs to the display unit 93 the amount of deviation ΔEV of the EV value with respect to whether or not strobe light control is possible and proper exposure. From the output port PO2, an instruction signal for instructing to start traveling of the shutter front curtain and the rear curtain is output to the shutter control unit 94 which controls the drive of the front curtain and the rear curtain of the focal plane shutter. Furthermore, the output port P
A diaphragm control signal is output from O3 to a diaphragm driving unit 95 that drives the diaphragm 10 of the taking lens 9. In addition, the output port PO4 outputs a mirror control signal to the mirror drive unit 96 that drives the mirror of the quick return mirror 11 to move up and down.
【0045】出力端子BO0からは、スイッチ回路22
の“H”若しくは“L”のコントロール信号TRGが出
力される。このTRG信号が“H”時に、積分回路2
0、21、22は積分動作を行う。出力端子BO1〜B
O6からは、電流源32で発生させる電流ICOMPを設定
するためのコントロール信号S1〜S6が出力される。
また、出力端子BO7からは、ストロボ制御部97に、
ストロボ装置17の閃光発光の開始を指示するF・TR
G信号が出力される。ストロボ制御部97は、F・TR
G信号が“L”→“H”の立上がりエッジでストロボ装
置17の発光を開始しさせ、コンパレータ33から入力
されるOUT2信号の“L”→“H”の立上がりエッジ
でストロボ装置17の発光を停止させる。The switch circuit 22 is connected from the output terminal BO0.
"H" or "L" control signal TRG is output. When the TRG signal is "H", the integrating circuit 2
0, 21, and 22 perform integration operation. Output terminals BO1-B
From O6, control signals S1 to S6 for setting the current I COMP generated by the current source 32 are output.
Further, from the output terminal BO7 to the strobe control unit 97,
FTR to instruct to start flash emission of strobe device 17
The G signal is output. The strobe control unit 97 is an FTR
The strobe device 17 starts emitting light at the rising edge of the G signal from "L" to "H", and the strobe device 17 emits light at the rising edge of "L" to "H" of the OUT2 signal input from the comparator 33. Stop.
【0046】端子BI0には、通常“L”を出力し、図
示されていないレリーズ釦の押し込みによって“H”と
なる信号を出力するレリーズ部98の該レリーズ信号が
入力される。ADINには、オペアンプ27からのアナ
ログ出力信号OUT1が入力される。ADREFには、
オペアンプ44から出力される基準電圧VADR が入力さ
れる。ADINに入力されるOUT1のアナログ電圧
は、GNDに対してADREFに入力されるVADR を基
準として、CPU90内部で、例えば逐次比較型のA/
D変換が行われ、デジタル値DINに変換される。A/D
変換が8ビットとすると、DINは(7)式のようにな
る。To the terminal BI0, the release signal of the release section 98 which normally outputs "L" and outputs a signal which becomes "H" by pressing a release button (not shown) is input. The analog output signal OUT1 from the operational amplifier 27 is input to ADIN. For ADREF,
The reference voltage V ADR output from the operational amplifier 44 is input. The analog voltage of OUT1 input to ADIN is, for example, a successive approximation type A / in the CPU 90 with reference to V ADR input to ADREF with respect to GND.
D conversion is performed and converted into a digital value D IN . A / D
If the conversion is 8 bits, D IN is given by equation (7).
【0047】[0047]
【数7】 (ここでINT(x)は、xの少数点以下切り捨ての関
数)また、入力端子BI1には、コンパレータ33の出
力信号OUT2が入力される。[Equation 7] (Where INT (x) is a function of rounding down to the decimal point of x or less) The output signal OUT2 of the comparator 33 is input to the input terminal BI1.
【0048】次に、図7のCPU90のプログラムのフ
ローチャートを参照して、同実施例の動作を説明する。
先ず、ステップS1に於いて、出力端子BO0に“L”
を出力し、TRG信号を“L”とすることで、積分回路
20、21、22の初期化を行う。この状態に於いて
は、受光素子であるシリコンフォトダイオード7に発生
する光電流のいかんにかかわらず、積分電圧出力VINT
は基準電圧Vrと等しい。また、この時、出力端子BO
7に“L”を出力することで、ストロボ装置17は未発
光状態であり、絞り10は開放状態である。Next, the operation of the embodiment will be described with reference to the program flow chart of the CPU 90 shown in FIG.
First, in step S1, "L" is applied to the output terminal BO0.
Is output and the TRG signal is set to "L" to initialize the integrating circuits 20, 21, and 22. In this state, regardless of the photocurrent generated in the silicon photodiode 7 which is the light receiving element, the integrated voltage output V INT
Is equal to the reference voltage Vr. At this time, the output terminal BO
By outputting "L" to 7, the strobe device 17 is in a non-light emitting state and the diaphragm 10 is in an open state.
【0049】ステップS2では、入力ポートPI1を通
してフィルム感度情報部91よりフィルム感度に対応し
たAPEX演算でのSV値を取込み、CPU90内の変
数SVに格納する。例えば、ISO100時には、該変
数SVには5が格納される。続いて、ステップS3で
は、入力ポートPI2を介して絞り設定部92から、開
放絞りから設定絞りまでの絞り込み段差量を、CPU9
0内の変数△AVに格納する。例えば、開放絞りF2.
0で設定絞りF4.0であれば、変数△AVには2が格
納される。In step S2, the SV value in the APEX calculation corresponding to the film sensitivity is fetched from the film sensitivity information section 91 through the input port PI1 and stored in the variable SV in the CPU 90. For example, at ISO100, 5 is stored in the variable SV. Succeedingly, in a step S3, the CPU 9 determines the amount of the step difference from the aperture stop to the set aperture by the aperture setting unit 92 via the input port PI2.
Stored in the variable ΔAV within 0. For example, the open aperture F2.
If it is 0 and the aperture is F4.0, 2 is stored in the variable ΔAV.
【0050】ステップS4では、変数SVの格納値から
変数△AVの格納値を減算した結果を、変数SV′に格
納する。該演算は、後述する撮影前のストロボ装置17
のテスト発光時と撮影時の本発光での絞り10の絞り値
の違いによるフィルム面照度の違い、更にはシリコンフ
ォトダイオード7に発生する光電流IP の違いを補正す
るためのものである。In step S4, the result of subtracting the stored value of the variable ΔAV from the stored value of the variable SV is stored in the variable SV '. The calculation is performed by the strobe device 17 before photographing, which will be described later.
This is for correcting the difference in the illuminance of the film surface due to the difference in the aperture value of the diaphragm 10 between the test light emission and the main light emission during shooting, and further the difference in the photocurrent I P generated in the silicon photodiode 7.
【0051】次いで、ステップS5では、変数SV′の
格納値に“1”を加算して、演算値を再度変数SV′に
格納する。該演算は、後述するテスト発光時と本発光時
の撮影レンズ9を通った被写体からの光線光路中に、ク
イックリターンミラー11の有無によるフィルム面照
度、更にはシリコンフォトダイオード7に発生する光電
流IP の違いを補正するためのものである。クイックリ
ターンミラー11が被写体からの光線光路中になる時、
つまりミラーダウン状態では、該光線の50%がスクリ
ーン焦点板方向へ反射される。したがって、クイックリ
ターンミラー11が上記光線光路中にない、すなわちミ
ラーアップ状態に対して、フィルム面照度及びシリコン
フォトダイオード7に発生する光電流IP は、ほぼ1/
2になる。Next, in step S5, "1" is added to the stored value of the variable SV ', and the calculated value is stored again in the variable SV'. The calculation is performed by the presence / absence of the quick return mirror 11 in the light beam path from the subject passing through the photographing lens 9 at the time of test light emission and main light emission, which will be described later, and the photocurrent generated in the silicon photodiode 7. This is to correct the difference in I P. When the quick return mirror 11 is in the light beam path from the subject,
That is, in the mirror-down state, 50% of the light rays are reflected toward the screen focusing screen. Therefore, when the quick return mirror 11 is not in the light path, that is, when the mirror is up, the film surface illuminance and the photocurrent I P generated in the silicon photodiode 7 are about 1 /
It becomes 2.
【0052】ステップS6では、変数SV′の格納値に
従って、CPU90内にあるROMの、上記表1に示さ
れた内容に対応するテーブルを参照して、BO1〜BO
6よりコントロール信号AS1〜S6を出力する。例え
ば、変数SV′が“4”であれば、S1に“L”、S2
に“H”、S3〜S6に“L”をそれぞれ出力する。以
上の動作により、電流源32にICOMPが設定され、V
COMP電圧が設定される。該当VCOMP電圧をVCOMP1 とす
る。In step S6, BO1 to BO are referred to in accordance with the stored value of the variable SV 'by referring to the table corresponding to the contents shown in Table 1 of the ROM in the CPU 90.
6 outputs control signals AS1 to S6. For example, if the variable SV 'is "4", S1 has "L" and S2.
To "H" and S3 to S6 to "L". By the above operation, I COMP is set in the current source 32, and V
COMP voltage is set. The corresponding V COMP voltage is V COMP1 .
【0053】ステップS7及びS8では、ストロボ装置
17の発光の可否を検知し、発光可能状態となるまで待
機する。次いで、ステップS9では、レリーズ部98で
レリーズ動作が行われるのを待機する。ここで、レリー
ズ信号であるBI0入力に“H”が入力されるとステッ
プS10に進む。In steps S7 and S8, whether or not the strobe device 17 is capable of emitting light is detected, and the process waits until a state where light emission is possible is achieved. Next, in step S9, the release unit 98 waits for the release operation. If "H" is input to the BI0 input which is the release signal, the process proceeds to step S10.
【0054】ステップS10、S11、S12と進んだ
時のテスト発光の動作を表すタイミングチャートを、図
8に示す。ステップS10に於いて、BO0出力が
“H”、BO7出力が“H”となると、TRG信号及び
F・TRG信号が共に“H”になり、ストロボ装置17
が発光を開始する。また、積分回路20、21、22が
積分動作を開始して、VINT を発生する。この時、シリ
コンフォトダイオード7に発生する光電流をIP1とする
と、(8)式のようになる。FIG. 8 is a timing chart showing the operation of test light emission when the process proceeds to steps S10, S11 and S12. In step S10, when the BO0 output becomes "H" and the BO7 output becomes "H", both the TRG signal and the F.TRG signal become "H", and the strobe device 17
Starts emitting light. Further, the integrator circuits 20, 21, 22 start the integration operation to generate V INT . At this time, when the photocurrent generated in the silicon photodiode 7 is I P1 , the formula (8) is obtained.
【0055】[0055]
【数8】 ここで、tは時間で単位秒である。[Equation 8] Here, t is time and is a unit of second.
【0056】同時に、抵抗24の両端には電圧VINT が
印加されるため、VINT /R4の大きさの電流が流れ、
該電流がダイオード25の順方向に流れる。したがっ
て、オペアンプ23の出力電圧VLOG は、(9)式に示
されるようになる。At the same time, since the voltage V INT is applied to both ends of the resistor 24, a current of V INT / R4 flows,
The current flows in the forward direction of the diode 25. Therefore, the output voltage V LOG of the operational amplifier 23 is as shown in the equation (9).
【0057】[0057]
【数9】 OUT1出力電圧は、VLOG 電圧に対してダイオード2
6に電流ICOMPを流した順方向電圧だけ高い電圧である
から、(10)式のようになる。[Equation 9] OUT1 output voltage is diode 2 against V LOG voltage
Since it is a voltage higher than the forward voltage by flowing the current I COMP to 6, the equation is as shown in equation (10).
【0058】[0058]
【数10】 [Equation 10]
【0059】また、OUT1出力のTRG信号“L”時
の電圧をV0 とすると、抵抗24に電流が発生しないた
め、VLOG はVrに等しい。この時のOUT1電圧値を
V0とすると、(11)式に示されるようになる。When the voltage of the OUT1 output TRG signal "L" is V 0 , V LOG is equal to Vr because no current is generated in the resistor 24. Assuming that the OUT1 voltage value at this time is V 0 , it becomes as shown in equation (11).
【0060】[0060]
【数11】 [Equation 11]
【0061】VINT 電圧が上昇し、VCOMP電圧に達する
と、コンパレータ33の出力が反転し、OUT2出力
“L”から“H”に立上がると、ストロボ制御部97に
よりストロボ装置17の発光は停止する。この時のV
COMP電圧値をVCOMP1 とすると、ほぼVINT =VCOMP1
であるから、OUT1出力は、(12)式により求めら
れ、ほぼ基準電圧Vrと等しくなる。When the V INT voltage rises and reaches the V COMP voltage, the output of the comparator 33 is inverted, and when the OUT2 output “L” rises to “H”, the strobe control unit 97 causes the strobe device 17 to emit light. Stop. V at this time
If the COMP voltage value is V COMP1 , then V INT = V COMP1
Therefore, the OUT1 output is obtained by the equation (12) and becomes substantially equal to the reference voltage Vr.
【0062】[0062]
【数12】 [Equation 12]
【0063】ステップS11に於いて、BI1へ入力さ
れるOUT2出力の“H”を検知すると、ステップS1
2へ分岐する。このステップS12では、TRG信号及
びF・TRG信号が“L”にセットされ、VINT 、OU
T1及びOUT2は初期化される。また、TRG信号の
立上りからOUT2信号の立上りまでの時間をt1 とす
る。In step S11, when "H" of OUT2 output input to BI1 is detected, step S1
Branch to 2. In this step S12, the TRG signal and the F.TRG signal are set to "L", and V INT and OU
T1 and OUT2 are initialized. Further, the time from the rising of the TRG signal to the rising of the OUT2 signal is t 1 .
【0064】次に、ステップS13では、変数SVの格
納値に従って、上記ステップS6と同様に、上記表1に
相当するテーブルを参照して、BO1〜BO6よりコン
トロール信号S1〜S6を再出力する。Next, in step S13, the control signals S1 to S6 are re-outputted from BO1 to BO6 by referring to the table corresponding to the above table 1 in the same manner as in step S6, according to the stored value of the variable SV.
【0065】次いで、ステップS14、S15では、上
記ステップS7、S8と同様にストロボ装置17の状態
を検知し、発光可能となるまで待機する。そして、ステ
ップS16では、クイックリターンミラー11をミラー
アップ状態(図2(b)参照)とするよう、ミラー駆動
部96へ出力ポートPO4より制御信号を出力する。Next, in steps S14 and S15, the state of the strobe device 17 is detected as in steps S7 and S8, and the process waits until light emission becomes possible. Then, in step S16, a control signal is output from the output port PO4 to the mirror driving unit 96 so as to bring the quick return mirror 11 into the mirror-up state (see FIG. 2B).
【0066】ステップS17では、絞り込み段差情報△
AVを基に、絞り10が絞り設定部92により設定され
た絞り値となるように、絞り駆動部95へ出力ポートP
O3より制御信号を出力する。続いて、ステップS18
にて、出力ポートPO2よりシャッタ制御部94へ、シ
ャッタ先幕を走行させる制御信号を出力する。In step S17, the narrowing step difference information Δ
Based on AV, the aperture 10 is output to the aperture drive unit 95 so that the aperture 10 has the aperture value set by the aperture setting unit 92.
A control signal is output from O3. Then, step S18
At, the control signal for driving the shutter front curtain is output from the output port PO2 to the shutter controller 94.
【0067】次に、ステップS19及びS20に於ける
動作を、図9のタイミングチャートを用いて説明する。
図2(b)に示されるように、フィルム露光開始後、T
RG信号の“H”及びF・TRG信号の“H”により、
ストロボ装置17が本発光を開始し、積分回路20、2
1、22が積分動作を開始する。このとき、シリコンフ
ォトダイオード7に発生する光電流をIP2とすると、該
積分回路から出力される積分電圧VINTは、 VINT =(IP2/C1)・t (t:時間で単位は
秒) となる。したがって、VINT は時間と共に上昇し、V
COMP電圧に達したところでコンパレータ33はOUT2
出力に“H”を出力する。これにより、ストロボ制御部
97はストロボ装置17の発光を停止する。Next, the operation in steps S19 and S20 will be described with reference to the timing chart of FIG.
As shown in FIG. 2B, after the film exposure is started, T
By "H" of RG signal and "H" of F · TRG signal,
The strobe device 17 starts main light emission, and the integration circuits 20, 2
1, 22 start the integration operation. At this time, if the photocurrent generated in the silicon photodiode 7 is I P2 , the integrated voltage V INT output from the integrating circuit is: V INT = (I P2 / C1) · t (t: time is in seconds ). Therefore, V INT rises with time and V INT
When the COMP voltage is reached, the comparator 33 outputs OUT2
Output "H" to the output. As a result, the flash control unit 97 stops the flash device 17 from emitting light.
【0068】また、該VCOMP電圧をVCOMP2 とする。こ
こで、VCOMP電圧は、フィルム感度のISO情報によ
り、フィルムが適正露光となる時のVINT 電圧と等しく
設定されているので、ストロボ装置17はフィルムが適
正露光となるだけ発光することになる。The V COMP voltage is set to V COMP2 . Here, since the V COMP voltage is set equal to the V INT voltage when the film is properly exposed by the ISO information of the film sensitivity, the strobe device 17 emits light as much as the film is properly exposed. .
【0069】ここで、テスト発光時と本発光時を比較す
る。シリコンフォトダイオード7に発生する光電流につ
いてみると、絞り10の違い及びクイックリターンミラ
ー11のアップ状態、ダウン状態の違いにより、IP1と
IP2の間には、(13)式の関係が成り立つ。Here, the test light emission is compared with the main light emission. Looking at the photocurrent generated in the silicon photodiode 7, the relationship of the equation (13) is established between I P1 and I P2 due to the difference in the diaphragm 10 and the difference in the up state and the down state of the quick return mirror 11. .
【0070】[0070]
【数13】 また、VCOMP電圧値VCOMP1 とVCOMP2 については、変
数SVとSV′の差の2の乗数倍だけ違うことから、
(14)式の関係が成り立つ。[Equation 13] Further, since the V COMP voltage values V COMP1 and V COMP2 differ by a multiple of 2 of the difference between the variables SV and SV ′,
The relationship of equation (14) holds.
【0071】[0071]
【数14】 一方、本発光時のストロボ装置17の発光時間t2 は、
(15)式のようになる。[Equation 14] On the other hand, the flash time t 2 of the strobe device 17 during the main flash is
It becomes like the formula (15).
【0072】[0072]
【数15】 これにより、t1 =t2 となる。[Equation 15] As a result, t 1 = t 2 .
【0073】以上のことにより、テスト発光時と本発光
時それぞれに於けるシリコンフォトダイオード7に発生
する光電流IP と、設定されるVCOMP電圧値の関係は、
相対的な比は等しいといえる。From the above, the relationship between the photocurrent I P generated in the silicon photodiode 7 during the test light emission and the main light emission and the set V COMP voltage value is as follows.
It can be said that the relative ratios are equal.
【0074】CPU90は、ステップS20でOUT2
信号の“H”をBI1入力より検知すると、ステップS
21でシャッタ制御部94に出力ポートPO2からシャ
ッタ後幕を走行させるよう、制御信号を出力する。次い
で、ステップS22で絞り駆動部95へ出力ポートPO
3から絞り10を開放するように制御信号を出力する。
その後、ステップS23にてミラー駆動部96へ出力ポ
ートPO4からクイックリターンミラー11をミラーダ
ウンさせるよう制御信号を出力する。そして、ステップ
S28にて、TRG信号及びF・TRG信号を出力する
端子BO0及びBO7を“L”として初期化し、本処理
を終了する。The CPU 90 outputs OUT2 in step S20.
When the signal "H" is detected from the BI1 input, step S
At 21, the control signal is output to the shutter control section 94 from the output port PO2 so that the shutter rear curtain travels. Then, in step S22, the output port PO is output to the diaphragm drive unit 95.
A control signal is output from 3 to open the diaphragm 10.
Then, in step S23, a control signal is output to the mirror driving unit 96 from the output port PO4 so that the quick return mirror 11 is mirrored down. Then, in step S28, the terminals BO0 and BO7 that output the TRG signal and the F.TRG signal are initialized to "L", and this processing ends.
【0075】次に、ステップS10、S11、S24、
S25、S26と進む時の動作を、図10のタイミング
チャートを用いて説明する。ステップS10で、出力端
子BO0及びBO7からTRG信号及びF・TRG信号
として“H”を出力すると、ストロボ装置17が発光を
開始し、積分回路20、21、22が積分動作を開始す
ることは上述した通りである。Next, in steps S10, S11, S24,
The operation when proceeding to S25 and S26 will be described with reference to the timing chart of FIG. In step S10, when “H” is output as the TRG signal and the F · TRG signal from the output terminals BO0 and BO7, the strobe device 17 starts emitting light, and the integrating circuits 20, 21, 22 start the integrating operation. As I did.
【0076】積分電圧出力VINT は上昇していくが、上
記ステップS6で設定されたVCOMP1 の電圧レベルに対
して、被写体条件等により、シリコンフォトダイオード
7で発生する光電流が小さい。このため、ストロボ装置
17が内部に有する発光エネルギーを全て使ってフル発
光しても、VINT 電圧はVCOMP1 の電圧値まで到達せ
ず、この時にはOUT2の“H”信号は出力されない。
この時の該光電流をIP1′とし、ストロボ装置17がフ
ル発光するのに要する時間をt3 とする。また、ストロ
ボ装置17がフル発光した時のVINT 電圧値をVINT1と
する。Although the integrated voltage output V INT rises, the photocurrent generated in the silicon photodiode 7 is small with respect to the voltage level of V COMP1 set in step S6, depending on the subject condition and the like. Therefore, the V INT voltage does not reach the voltage value of V COMP1 even if the flash device 17 fully uses all the light emission energy inside, and the “H” signal of OUT2 is not output at this time.
The photocurrent at this time is I P1 ′, and the time required for the strobe device 17 to fully emit light is t 3 . Further, the V INT voltage value when the strobe device 17 fully emits light is defined as V INT1 .
【0077】ステップS11及びS24では、ストロボ
発光開始からフル発光時間t3 が十分経過し、予めCP
U90内のROMに記憶している時間t4 の間、BI1
入力によりOUT2信号をモニタしている。時間t4
は、例えば一般的に、CPU90に内蔵されているタイ
マ回路を用いて計測される。このt4 時間が経過する
と、CPU90は、オーバーフロー信号を発生するよう
設定し、F・TRG信号“H”と同時に該タイマ回路を
動作させ、続いてステップS24でオーバーフロー信号
の有無を判断する。In steps S11 and S24, the full light emission time t 3 has sufficiently elapsed from the start of strobe light emission, and the CP
During the time t 4 stored in the ROM in U90, BI1
The OUT2 signal is monitored by the input. Time t 4
Is generally measured using, for example, a timer circuit built in the CPU 90. When this time t 4 has elapsed, the CPU 90 sets to generate an overflow signal, operates the timer circuit at the same time as the F · TRG signal “H”, and subsequently determines whether or not there is an overflow signal in step S24.
【0078】そして、ストロボ発光開始からt4 時間経
過後、ステップS25にてADINに入力されるOUT
1電圧をA/D変換する。このOUT1電圧は、(1
6)式で表される。Then, after t 4 hours have elapsed from the start of strobe light emission, OUT input to ADIN in step S25
A / D conversion of one voltage. This OUT1 voltage is (1
It is expressed by the equation 6).
【0079】[0079]
【数16】 また、このA/D変換結果のデジタル値DINは、(1
7)式のようになる。[Equation 16] The digital value DIN of the A / D conversion result is (1
It becomes like the formula 7).
【0080】[0080]
【数17】 [Equation 17]
【0081】シリコンフォトダイオード7に発生する光
電流IP と、フィルム感度により設定されるVCOMP電圧
は、ストロボ装置17のテスト発光時と本発光時で相対
的な比が等しいことから、VINT1は本発光時のフィルム
の露光量に対応し、VCOMP1はフィルムの適正露光量に
対応する。このことから、log2(VINT1/V
COMP1 )は、適正露光に対するフィルム露光量のAPE
X演算に於けるEV値の過不足量であり、DINから実
際の露出時のEV値に於ける不足段数量に相当する△E
Vを、ステップS26にて算出する。Since the photocurrent I P generated in the silicon photodiode 7 and the V COMP voltage set by the film sensitivity have the same relative ratio during the test light emission of the strobe device 17 and during the main light emission, V INT1 Corresponds to the exposure amount of the film during main light emission, and V COMP1 corresponds to the proper exposure amount of the film. Therefore, log2 (V INT1 / V
COMP1 ) is the APE of film exposure amount for proper exposure
It is the amount of excess or deficiency of the EV value in the X calculation, which corresponds to the number of deficient stages in the EV value of the actual exposure from DIN.
V is calculated in step S26.
【0082】次いで、ステップS27では、算出された
△EVを、図示されない表示部材に表示するように、出
力ポートPO1から表示部93に表示データ及び制御信
号を出力する。その後、ステップS28にて、TRG信
号及びF・TRG信号の初期化を行って、本処理を終了
する。Next, in step S27, display data and control signals are output from the output port PO1 to the display section 93 so that the calculated ΔEV is displayed on a display member (not shown). After that, in step S28, the TRG signal and the F / TRG signal are initialized, and the present process ends.
【0083】尚、図8乃至図10に於いて、ストロボ装
置17の閃光発光による発光波形は、便宜上矩形波で近
似している。この第2の実施例は、フィルム露出に先立
って行うテスト発光で露出不足を検出するようにしてい
るが、ストロボ撮影後の事後確認としてフィルム露光量
の適正量に対する過不足を検出することにも有効であ
る。In FIGS. 8 to 10, the light emission waveform by the flash light emission of the strobe device 17 is approximated to a rectangular wave for convenience. In the second embodiment, the underexposure is detected by the test light emission performed prior to the film exposure, but it is also possible to detect the excess or deficiency of the film exposure amount with respect to the appropriate amount as a post-confirmation after stroboscopic photography. It is valid.
【0084】以上のように、第2の実施例によれば、テ
スト発光時にミラーアップ及びレンズの絞りの絞り込み
を行わないので、ファインダで被写体を確認したまま、
テスト発光を行うことができ、またミラー駆動及び絞り
駆動に伴うタイムロスを生じることがない。更に、最終
的に検出する△EVには、温度依存性がないという利点
がある。As described above, according to the second embodiment, since the mirror up and the lens diaphragm are not narrowed down during the test light emission, the object is confirmed by the viewfinder.
Test light emission can be performed, and time loss due to mirror driving and diaphragm driving does not occur. Further, the finally detected ΔEV has an advantage that it has no temperature dependence.
【0085】次に、この発明の第3の実施例について説
明する。図11は、上述した第2の実施例で図3に示さ
れた回路を変形した第3の実施例の電気回路図である。Next, a third embodiment of the present invention will be described. FIG. 11 is an electric circuit diagram of a third embodiment obtained by modifying the circuit shown in FIG. 3 in the second embodiment described above.
【0086】図11に於いて、受光素子であるシリコン
フォトダイオード7は、オペアンプ103の+、−入力
端子間に接続されている。このオペアンプ103の+入
力端子と基準電圧Vr間には、スイッチ回路101、コ
ンデンサ102(C1)が接続されている。スイッチ回
路101は、コントロール信号TRG入力でオン、オフ
され、通常“L”で導通状態、“H”で非導通状態とな
る。オペアンプ103の出力は、NPNトランジスタ1
04のベース、エミッタを介して、−入力端子に帰還が
かけられ、更に帰還路はR4の抵抗107を介して基準
電圧Vrに接続される。In FIG. 11, the silicon photodiode 7, which is a light receiving element, is connected between the + and − input terminals of the operational amplifier 103. The switch circuit 101 and the capacitor 102 (C1) are connected between the + input terminal of the operational amplifier 103 and the reference voltage Vr. The switch circuit 101 is turned on and off by the input of the control signal TRG, and normally becomes conductive when "L" and non-conductive when "H". The output of the operational amplifier 103 is the NPN transistor 1
Feedback is applied to the-input terminal via the base and emitter of 04, and the feedback path is connected to the reference voltage Vr via the resistor 107 of R4.
【0087】PNPトランジスタ105、106は、ト
ランジスタ104のコレクタ電流を折り返すカレントミ
ラーであり、折り返された電流はダイオード108に入
力される。このダイオード108のアノード電圧は、オ
ペアンプ112の+入力端子に入力される。このオペア
ンプ112は、ダイオード109によって、出力と−入
力端子間に帰還がかけられ、電流源110より発生する
電流ICOMPが、ダイオード109を介して該オペアンプ
112の出力へ流し込まれる。更に、オペアンプ112
の出力をOUT1とする。The PNP transistors 105 and 106 are current mirrors for folding back the collector current of the transistor 104, and the folded current is input to the diode 108. The anode voltage of the diode 108 is input to the + input terminal of the operational amplifier 112. The operational amplifier 112 is fed back between the output and the-input terminal by the diode 109, and the current I COMP generated from the current source 110 is flown into the output of the operational amplifier 112 via the diode 109. Further, the operational amplifier 112
Is set to OUT1.
【0088】コンパレータ111の+入力端子には、ト
ランジスタ104のエミッタ電圧が入力され、−入力端
子には図示されない電圧源からVCOMP電圧が入力され
る。そして、このコンパレータ111の出力をOUT2
とする。The emitter voltage of the transistor 104 is input to the + input terminal of the comparator 111, and the V COMP voltage is input to the − input terminal from a voltage source (not shown). Then, the output of this comparator 111 is output to OUT2
And
【0089】基準電圧Vr、VCOMP電圧を発生する回路
及びICOMPを発生する電流源110は、上述した第2の
実施例に準ずる。また、シリコンフォトダイオード7の
配置や、TRG信号の制御ICOMP、VCOMPを設定するた
めの周辺回路及びOUT1、OUT2等の取込みも、上
述した第2の実施例に準ずるので、ここでは説明を省略
する。The circuit for generating the reference voltages Vr and V COMP and the current source 110 for generating I COMP are in accordance with the second embodiment described above. Further, the arrangement of the silicon photodiode 7, the peripheral circuit for setting the control I COMP and V COMP of the TRG signal, and the fetching of OUT1, OUT2, etc. are also in accordance with the above-described second embodiment, and therefore the description will be given here. Omit it.
【0090】次に、この第3の実施例の動作を説明す
る。TRG信号に“H”が入力されると、シリコンフォ
トダイオード7に発生する光電流IP をコンデンサ10
2に充電した電圧が発生する。この充電電圧は、オペア
ンプ103のイマジナリーショートにより、トランジス
タ104のエミッタのVrに対する電圧VINT と等し
い。Next, the operation of the third embodiment will be described. When “H” is input to the TRG signal, the photocurrent I P generated in the silicon photodiode 7 is transferred to the capacitor 10
The voltage charged to 2 is generated. This charging voltage is equal to the voltage V INT with respect to Vr of the emitter of the transistor 104 due to the imaginary short circuit of the operational amplifier 103.
【0091】ここで、 VINT =(IP /C1)・t (t:時間で単位
秒) であり、抵抗107の両端には上記電圧VINT が印加さ
れ、VINT /R4の電流がトランジスタ104のエミッ
タ電流として流れる。Here, V INT = (I P / C1) t (t: unit of time in seconds), the voltage V INT is applied across the resistor 107, and the current of V INT / R4 is a transistor. It flows as an emitter current of 104.
【0092】上記トランジスタ104のエミッタ電流と
コレクタ電流は、hFEが十分大きいとすると、ほぼ同一
であるから、トランジスタ105、106で折返えされ
て、ダイオード108にはVINT /R4とほぼ同一の電
流が流れる。したがって、オペアンプ112の+入力電
圧VLOG は、(18)式で表される。The emitter current and the collector current of the transistor 104 are almost the same when h FE is sufficiently large, so that they are looped back by the transistors 105 and 106 and the diode 108 has almost the same V INT / R4. An electric current flows. Therefore, the + input voltage V LOG of the operational amplifier 112 is expressed by the equation (18).
【0093】[0093]
【数18】 このことから、OUT1の電圧は、(19)式で示され
るようになる。[Equation 18] From this, the voltage of OUT1 becomes as shown by the equation (19).
【0094】[0094]
【数19】 [Formula 19]
【0095】ここで、ICOMP=VCOMP/R4となるよう
設定を行うと、OUT1は(20)式で表されるように
なり、上述した第2の実施例(図3)と同等の出力を得
ることができる。Here, when setting is made so that I COMP = V COMP / R4, OUT1 is expressed by the equation (20), and an output equivalent to that of the second embodiment (FIG. 3) described above is obtained. Can be obtained.
【0096】[0096]
【数20】 この第3の実施例によれば、上述した第2の実施例に比
して、回路構成の部品を少なくすることができる。[Equation 20] According to the third embodiment, the number of circuit components can be reduced as compared with the second embodiment described above.
【0097】[0097]
【発明の効果】以上のようにこの発明によれば、ストロ
ボ調光用の積分出力を用いて適正露光量に対するフィル
ムの露光量のEV値に於ける段差情報が容易に検出でき
るので、撮影者が適正レベルに対する該段差情報から適
正露光を得るために、絞り等の設定条件をどのように変
更すればよいかを知ることができる。As described above, according to the present invention, since the step information in the EV value of the exposure amount of the film with respect to the proper exposure amount can be easily detected by using the integrated output for strobe light control, the photographer can easily detect it. Can know how to change the setting conditions such as the diaphragm in order to obtain appropriate exposure from the step information for the appropriate level.
【図1】この発明の第1の実施例で、ストロボ露出量測
光装置の概念を示すブロック図である。FIG. 1 is a block diagram showing a concept of a strobe exposure amount photometric device in a first embodiment of the present invention.
【図2】この発明の第2の実施例で、ストロボ露出量測
光装置が適用されたカメラの概略的な断面図を示したも
ので、(a)は被写体観察時のカメラの断面図、(b)
はフィルム露光中のカメラの断面図である。FIG. 2 is a schematic sectional view of a camera to which a flash exposure amount metering device is applied according to a second embodiment of the present invention, in which (a) is a sectional view of the camera when observing an object, (B)
FIG. 3 is a sectional view of the camera during film exposure.
【図3】第2の実施例に於けるストロボ露出量測光装置
の電気回路図である。FIG. 3 is an electric circuit diagram of a strobe exposure amount photometric device according to a second embodiment.
【図4】基準電圧を発生する回路を示した電気回路図で
ある。FIG. 4 is an electric circuit diagram showing a circuit for generating a reference voltage.
【図5】電流ICOMPを発生する電流源32の構成を示す
電気回路図である。FIG. 5 is an electric circuit diagram showing a configuration of a current source 32 that generates a current I COMP .
【図6】図2のカメラの制御系を示すブロック図であ
る。6 is a block diagram showing a control system of the camera of FIG.
【図7】第2の実施例に於けるCPU90のプログラム
の動作を説明するフローチャートである。FIG. 7 is a flow chart illustrating the operation of a program of CPU 90 in the second embodiment.
【図8】図7のステップS10、S11、S12と進ん
だ時のテスト発光の動作を表すタイミングチャートであ
る。FIG. 8 is a timing chart showing an operation of test light emission when the process proceeds to steps S10, S11, and S12 of FIG.
【図9】図7のステップS19及びS20に於ける動作
を表すタイミングチャートである。9 is a timing chart showing the operation in steps S19 and S20 of FIG.
【図10】図7のステップS10、S11、S24、S
25、S26と進む時の動作を表すタイミングチャート
である。FIG. 10 shows steps S10, S11, S24 and S of FIG.
25 is a timing chart showing an operation when proceeding to S25 and S26.
【図11】第3の実施例に於けるストロボ露出量測光装
置の電気回路図である。FIG. 11 is an electric circuit diagram of a strobe exposure amount photometric device according to a third embodiment.
1…光電変換部、2…積分部、3、5…対数圧縮変換
部、4…判定レベル発生部、6…減算部、7…シリコン
フォトダイオード(受光素子)、8…集光レンズ、9…
撮影レンズ、10…絞り、11…クイックリターンミラ
ー、12…シャッタ先幕、13…フィルム、14…スク
リーン焦点板、15…ペンタダハプリズム、16…接眼
レンズ、17…ストロボ装置。DESCRIPTION OF SYMBOLS 1 ... Photoelectric conversion part, 2 ... Integration part, 3, 5 ... Logarithmic compression conversion part, 4 ... Judgment level generation part, 6 ... Subtraction part, 7 ... Silicon photodiode (light receiving element), 8 ... Condensing lens, 9 ...
Shooting lens, 10 ... Aperture, 11 ... Quick return mirror, 12 ... Shutter front curtain, 13 ... Film, 14 ... Screen focusing plate, 15 ... Penta-Dach prism, 16 ... Eyepiece, 17 ... Strobe device.
─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───
【手続補正書】[Procedure amendment]
【提出日】平成6年1月19日[Submission date] January 19, 1994
【手続補正1】[Procedure Amendment 1]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】0021[Correction target item name] 0021
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【0021】トランジスタ30のコレクタは、ダイオー
ド26のアノードに接続されており、このダイオード2
6のカソードは、オペアンプ23の出力に接続される。
オペアンプ27は、ダイオード26のアノード電圧のバ
ッファアンプであり、出力OUT1を得る。The collector of the transistor 30 is connected to the anode of the diode 26, the diode 2
The cathode of 6 is connected to the output of the operational amplifier 23.
The operational amplifier 27 is a buffer amplifier for the anode voltage of the diode 26 and obtains the output OUT1.
【手続補正2】[Procedure Amendment 2]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】0083[Name of item to be corrected] 0083
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【0083】尚、図8乃至図10に於いて、ストロボ装
置17の閃光発光による発光波形は、便宜上矩形波で近
似している。この第2の実施例は、フィルム露出に先立
って行うテスト発光で露出不足を検出するようにしてい
るが、ストロボ撮影後の事後確認としてフィルム露光量
の適正量に対する過不足を検出することにも有効であ
る。また、第2の実施例では、電気回路の構成で第1の
実施例でいうところの減算部6の働きを行っていたが、
ICOMP及びVINT /R4に相当する電流を各々ダイオー
ドに通して得られる順方向電圧を別々にA/D変換して
CPU90に取込み、各々のデジタル値をCPU90内
で減算処理しても同等の効果が得られる。In FIGS. 8 to 10, the light emission waveform by the flash light emission of the strobe device 17 is approximated to a rectangular wave for convenience. In the second embodiment, the underexposure is detected by the test light emission performed prior to the film exposure, but it is also possible to detect the excess or deficiency of the film exposure amount with respect to the appropriate amount as a post-confirmation after stroboscopic photography. It is valid. Further, in the second embodiment, the subtraction unit 6 in the first embodiment is operated by the configuration of the electric circuit.
Even if the forward voltages obtained by passing the currents corresponding to I COMP and V INT / R4 through the diodes are respectively A / D converted and taken into the CPU 90, and the respective digital values are subtracted in the CPU 90, the same result is obtained. The effect is obtained.
Claims (1)
な一眼レフレックスカメラに於いてフィルム面若しくは
シャッタ先幕面からの反射光を受光する光電変換手段
と、 この光電変換手段の出力を積分する積分手段と、 この積分手段の積分出力を対数圧縮変換する第1の変換
手段と、 フィルムの感度に基いて所定のレベルを設定する判定レ
ベル発生手段と、 この判定レベル発生手段からの出力を対数圧縮変換する
第2の変換手段と、 上記第1の変換手段の出力と第2の変換手段の出力を減
算し、上記ストロボ装置の閃光発光時に適正露光に対す
る偏差量を示す出力を得る減算手段とを具備することを
特徴とするストロボ露出量測光装置。1. A photoelectric conversion means for receiving reflected light from a film surface or a shutter front curtain surface in a single-lens reflex camera capable of using a flash device capable of emitting flash light, and integrating the output of this photoelectric conversion means. Integrating means, first converting means for performing logarithmic compression conversion of the integrated output of the integrating means, decision level generating means for setting a predetermined level based on the sensitivity of the film, and output from the determining level generating means Second converting means for compressing and converting, and subtracting means for subtracting the output of the first converting means and the output of the second converting means to obtain an output indicating a deviation amount from the proper exposure when the strobe device emits a flash light. A strobe exposure amount photometric device comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5101164A JPH06308568A (en) | 1993-04-27 | 1993-04-27 | Stroboscopic exposure photometric device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5101164A JPH06308568A (en) | 1993-04-27 | 1993-04-27 | Stroboscopic exposure photometric device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06308568A true JPH06308568A (en) | 1994-11-04 |
Family
ID=14293401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5101164A Withdrawn JPH06308568A (en) | 1993-04-27 | 1993-04-27 | Stroboscopic exposure photometric device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06308568A (en) |
-
1993
- 1993-04-27 JP JP5101164A patent/JPH06308568A/en not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4474451A (en) | Diaphragm control circuit for TTL automatic electronic flash | |
| US3813679A (en) | Focus detector device | |
| US4705382A (en) | Flash photographing apparatus | |
| US4509845A (en) | Apparatus for controlling the emission of an electronic flash | |
| JPH037086B2 (en) | ||
| US5839005A (en) | Flash photographing system | |
| JPH0466303B2 (en) | ||
| US4241279A (en) | Control circuit for an automatic electronic flash light device | |
| US4514074A (en) | Exposure control circuit for TTL automatic electronic flash | |
| WO1986003602A1 (en) | Exposure controller for flash photography | |
| US4070682A (en) | Exposure time control circuit | |
| JP2578165B2 (en) | Camera strobe system | |
| JPS5814124A (en) | Exposure controller for camera | |
| JPS6292926A (en) | Flash photographing device | |
| JP2884691B2 (en) | TTL automatic light control camera | |
| JPH035569B2 (en) | ||
| JPS58100839A (en) | Exposure controller of camera | |
| JPH055087B2 (en) | ||
| JPH06175188A (en) | Electronic dimming system and electronic flash device | |
| JPS6032659Y2 (en) | Shutter time limiter | |
| JPH0513291B2 (en) | ||
| JP2000155350A (en) | Flashlight dimming method and apparatus for imaging equipment | |
| JPH11237665A (en) | Electronic imaging device | |
| JPH077173B2 (en) | Exposure calculator | |
| JPH0629931B2 (en) | Camera with focal plane shutter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000704 |