JPH06308902A - 半導体集積回路及び表示装置 - Google Patents

半導体集積回路及び表示装置

Info

Publication number
JPH06308902A
JPH06308902A JP5327778A JP32777893A JPH06308902A JP H06308902 A JPH06308902 A JP H06308902A JP 5327778 A JP5327778 A JP 5327778A JP 32777893 A JP32777893 A JP 32777893A JP H06308902 A JPH06308902 A JP H06308902A
Authority
JP
Japan
Prior art keywords
power supply
drive
terminals
control signal
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5327778A
Other languages
English (en)
Inventor
Akiya Arimoto
昭哉 在本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP5327778A priority Critical patent/JPH06308902A/ja
Priority to US08/196,509 priority patent/US5406312A/en
Priority to DE4406037A priority patent/DE4406037C2/de
Publication of JPH06308902A publication Critical patent/JPH06308902A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/04—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions
    • G09G3/06—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions using controlled light sources
    • G09G3/12—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions using controlled light sources using electroluminescent elements
    • G09G3/14—Semiconductor devices, e.g. diodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 表示装置の明度の均一性を向上させる。 【構成】 駆動制御信号生成回路１３から駆動回路９ａ
〜９ｈへはそれぞれ駆動制御信号１１ａ〜１１ｈを出力
している。駆動電源入力パッド１４，２０はチップ８０
において駆動電源ライン２１によって接続されている一
方、チップ８０の外部において両者には同一の電源から
電位が供給される。駆動回路９ａ〜９ｈはそれぞれ駆動
回路入力端１２ａ〜１２ｈを有しており、いずれもこの
駆動電源ライン２１に所定の間隔で離れて接続されてい
る。駆動回路９ａ〜９ｈは、それぞれ駆動制御信号１１
ａ〜１１ｈによって制御され、駆動回路入力端１２ａ〜
１２ｈに与えられた電位をそれぞれ駆動信号出力パッド
１０ａ〜１０ｈに伝達する。 【効果】 駆動信号出力パッド１０ａ，１０ｈの駆動出
力インピダンスの差を抑制する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体集積回路、特に表
示素子を駆動する駆動制御信号出力回路を備える半導体
集積回路と、表示素子を含む表示装置に関するものであ
る。
【０００２】
【従来の技術】図１２は、発光ダイオードアレイ２と、
これを駆動する従来の半導体集積回路２００との接続関
係を示す回路図である。発光ダイオードアレイ２は８個
の発光ダイオード３ａ，３ｂ，…，３ｈから構成され、
これらのカソード電極は端子４において駆動電圧源６の
陰極に共通に接続されている。発光ダイオード３ａ，３
ｂ，…，３ｈのアノード電極はそれぞれ独立し、半導体
集積回路２００の有する駆動信号出力端子５ａ，５ｂ，
…，５ｈにそれぞれ接続されている。半導体集積回路２
００の有する駆動電源入力端子７には駆動電源６の陽極
が接続される。
【０００３】図１３は、半導体集積回路２００が備える
チップ８の内部構成を示すブロック図である。チップ８
は駆動信号出力パッド１０ａ，１０ｂ，…，１０ｈ及び
駆動電源入力パッド１４を有し、それぞれ半導体集積回
路２００の内部において駆動信号出力端子５ａ，５ｂ，
…，５ｈ及び駆動電源入力端子７に接続される。
【０００４】チップ８は、駆動制御信号生成回路１３及
び駆動回路９ａ，９ｂ，…，９ｈをも有している。駆動
制御信号生成回路１３は駆動制御信号１１ａ，１１ｂ，
…，１１ｈを出力し、駆動回路９ａ，９ｂ，…，９ｈの
それぞれは駆動制御信号１１ａ，１１ｂ，…，１１ｈに
よって制御され、駆動電源ライン１５を介して電源入力
パッド１４からそれぞれ供給される電位を駆動回路入力
端１２ａ，１２ｂ，…，１２ｈにおいて入力し、駆動信
号出力パッド１０ａ，１０ｂ，…，１０ｈへ伝達する。
【０００５】図１２及び図１３から示されるように、駆
動制御信号１１ａ，１１ｂ，…１１ｈに従って、発光ダ
イオードアレイ２の備える発光ダイオード３ａ，３ｂ，
…，３ｈのそれぞれが発光する。
【０００６】
【発明が解決しようとする課題】しかし、駆動電源ライ
ン１５は配線抵抗として抵抗成分を有する。従って駆動
信号出力パッド１０ａ，１０ｂ，…，１０ｈの駆動出力
インピーダンスは、それぞれ駆動回路９ａ，９ｂ，…，
９ｈのオン抵抗とチップ８内部の駆動電源ライン１５の
配線抵抗を加えたものになる。
【０００７】図１４は、チップ８において駆動電源ライ
ン１５が有する抵抗成分を明示したブロック図である。
駆動電源ライン１５のうち、駆動電源入力パッド１４
と、これに最も近い駆動回路９ａの駆動回路入力端１２
ａとの間に位置する部分には配線抵抗１９ａが存在す
る。そして駆動電源ライン１５のうち、駆動回路９ａの
駆動回路入力端１２ａと駆動回路９ｂの駆動回路入力端
１２ｂとの間に位置する部分には配線抵抗１９ｂが存在
する。同様にして、図示されるように配線抵抗１９ｃ，
１９ｄ，…１９ｈが存在する。
【０００８】同一チップ８内で隣接した、たとえば駆動
信号出力パッド１０ｅ，１０ｆの駆動インピーダンスの
差は、駆動出力回路９ｅ，９ｆのオン抵抗を等しいとす
ると、駆動電源ライン１５の配線抵抗のうち駆動回路入
力端１２ｅと１２ｆ間に存在する配線抵抗１９ｆの抵抗
値の差である。隣り合う駆動信号出力パッドの駆動出力
インピーダンスの差は大きくなく、しかもいずれの隣り
合う一対についてみてもその差はほぼ等しいため、ダイ
オードアレイ２の表示が極端に不自然になることはな
い。
【０００９】しかし同一チップ８においても、駆動電源
入力端子１４に対して最も近接した駆動信号出力パッド
の駆動出力インピーダンスが最も低く、駆動信号出力パ
ッドの位置が駆動電源入力端子から離れて行くにつれ
て、徐々に駆動出力インピーダンスが高くなる。つま
り、駆動電源入力パッド１４とこれから最も遠い駆動回
路９ｈの駆動回路入力１２ｈとの間には配線抵抗１９
ａ，１９ｂ，…，１９ｈが直列に入る。このため、半導
体集積回路１００において駆動回路９ａ，９ｈのオン抵
抗が等しい場合には、駆動信号出力端子５ｈに関する駆
動出力インピーダンスは駆動信号出力端子５ａに関する
駆動出力インピーダンスよりも、配線抵抗１９ｂ，…，
１９ｈの抵抗値の和だけ大きくなってしまい、発光ダイ
オード３ａが最も明るく表示され、発光ダイオード３ｈ
へ行くにつれ少しずつ暗くなって、発光ダイオード３
ａ，３ｈの表示の明度の差は大きなものとなる。
【００１０】これは、より細かな表示を行うために発光
ダイオードアレイを構成するダイオード数を多くして、
半導体集積回路２００を複数使用する場合に特に問題と
なる。図１５は、１６個の発光ダイオード３ａ，３ｂ，
…，３ｐから構成される発光ダイオードアレイ２９１を
２つの半導体集積回路２００ａ，２００ｂで制御する場
合の接続を示す回路図である。半導体集積回路２００
ａ，２００ｂは図１３で示されたチップ８、駆動信号出
力端子５ａ，５ｂ，…，５ｈ及び駆動電源入力端子７を
備えており、半導体集積回路２００と同一の動作を行
う。
【００１１】半導体集積回路２００ｂは８つの発光ダイ
オード３ａ〜３ｈを制御し、半導体集積回路２００ａは
８つの発光ダイオード３ｉ〜３ｐを制御する。なお、更
に発光ダイオードの素子数の多い発光ダイオードアレイ
の駆動については必要な分の駆動用の集積回路を追加す
ることにより対応することが可能である。
【００１２】互いに隣接し、異なる半導体集積回路によ
って駆動される発光ダイオード３ｈ，３ｉに関して考察
してみる。発光ダイオード３ｈは半導体集積回路２００
ｂで最も駆動出力インピーダンスの高い駆動出力端子５
ｈに接続される一方、発光ダイオード３ｉは半導体集積
回路２００ａで最も駆動出力インピーダンスの低い駆動
出力端子５ａに接続されている。従って、隣接するこれ
らのダイオードの明るさが発光ダイオードアレイ２９１
の途中で急激に変化し表示が非常に不自然になる。
【００１３】本発明は以上のような問題点を解消するた
めになされたものであり、表示素子の表示の均一性を高
める半導体集積回路、及び表示の均一性の高い表示装置
を得ることを目的とする。
【００１４】
【課題を解決するための手段】この発明にかかる半導体
集積回路は、（ａ）第１及び第２の電源端子を有する電
源端子対の少なくとも一つと、（ｂ）複数の出力端子
と、（ｃ）同一の前記電源端子対に属する前記第１及び
第２の電源端子を互いに接続し、前記電源端子対に対応
して設けられる電源配線と、（ｄ）前記出力端子に対応
して設けられ、前記電源配線と同数の入力端と、前記出
力端子に対応して接続される出力端とを各々が有し、前
記入力端と前記出力端との接続を制御する少なくとも一
つの駆動制御信号を受ける複数の駆動回路と、（ｅ）制
御信号を受け、前記制御信号に基づいて前記駆動制御信
号を前記駆動回路に与える駆動制御信号生成回路とを備
える。そして、前記駆動回路の前記入力端は、それが対
応する前記電源配線に所定の間隔で接続される。
【００１５】望ましくは前記電源端子対は複数設けられ
る。
【００１６】この発明にかかる表示装置の第１の態様
は、（ａ）（ａ−１）第１及び第２の電源端子を有する
電源端子対の少なくとも一つと、（ａ−２）複数の出力
端子と、（ａ−３）同一の前記電源端子対に属する前記
第１及び第２の電源端子を互いに接続し、前記電源端子
対に対応して設けられる電源配線と、（ａ−４）前記出
力端子に対応して設けられ、前記電源配線と同数の入力
端と、前記出力端子に対応して接続される出力端とを各
々が有し、前記入力端と前記出力端との接続を制御する
少なくとも一つの駆動制御信号を受ける複数の駆動回路
と、（ａ−５）制御信号を受け、前記制御信号に基づい
て前記駆動制御信号を前記駆動回路に与える駆動制御信
号生成回路とを有し、前記駆動回路の前記入力端の各々
が、その対応する前記電源配線に所定の間隔で接続され
る半導体集積回路の複数と、（ｂ）一つの前記半導体集
積回路が有する前記出力端子の数よりも多く設けられ、
その各々が第１端及び第２端を含み、前記第１端及び第
２端との間に電位差を与えることによって動作する表示
素子の配列と、（ｃ）前記第１及び第２の電源端子に共
通して接続される第１端と、前記表示素子の前記第２端
に共通して接続される第２端とを含む電圧源と、を備え
る。そして、前記表示素子の前記第１端は排他的に前記
出力端子に接続される。
【００１７】この発明にかかる表示装置の第２の態様
は、（ａ）（ａ−１）第１及び第２の電源端子を有する
電源端子対の少なくとも一つと、（ａ−２）複数の出力
端子と、（ａ−３）同一の前記電源端子対に属する前記
第１及び第２の電源端子を互いに接続し、前記電源端子
対に対応して設けられる電源配線と、（ａ−４）前記出
力端子に対応して設けられ、前記電源配線と同数の入力
端と、前記出力端子に対応して接続される出力端とを各
々が有し、前記入力端と前記出力端との接続を制御する
少なくとも一つの駆動制御信号を受ける複数の駆動回路
と、（ａ−５）制御信号を受け、前記制御信号に基づい
て前記駆動制御信号を前記駆動回路に与える駆動制御信
号生成回路とを有し、前記駆動回路の前記入力端の各々
が、その対応する前記電源配線に所定の間隔で接続され
る第１の半導体集積回路の複数と、（ｂ）第１端と、一
つの前記第１の半導体集積回路が有する前記出力端子の
数よりも多く設けられた第２端を含み、前記第１端と前
記第２端との間に電位差を与えることにより動作する表
示素子と、（ｃ）前記第１の半導体集積回路の前記第１
及び第２の電源端子に共通して接続される第１端と、第
２端とを含む電圧源と、（ｄ）前記電圧源の前記第２端
に接続され、前記表示素子の前記第１端に与えられる電
位を制御する電極駆動回路と、を備える。そして前記表
示素子の前記第１端は排他的に前記第１の半導体集積回
路の出力端子に接続される。
【００１８】
【作用】この発明にかかる半導体集積回路において、一
対の電源端子対に同一電源から電位を供給することによ
り、第１の電源端子の最も近くで電源配線と接続される
駆動回路の出力端の駆動出力インピダンスと、第２の電
源端子の最も近くで電源配線と接続される駆動回路の出
力端の駆動出力インピダンスとの差が抑制される。
【００１９】電源端子対を複数設けることにより、前記
駆動回路の出力端に与える電位を複数に切り換えること
が可能となる。
【００２０】またこの発明にかかる表示装置の第１の態
様において、配列された表示素子のうち、駆動されるも
のの第１端に与えられる電位は、半導体集積回路によっ
て互いに顕著に異なることが回避される。
【００２１】またこの発明にかかる表示装置の第２の態
様において、表示素子の第１端のうち、駆動対象となる
ものに与えられる電位は、第１の半導体集積回路によっ
て互いに顕著に異なることが回避される。
【００２２】特に、第２の半導体集積回路を増設するこ
とにより、表示素子の第２端のうち、駆動対象となるも
のに与えられる電位も互いに顕著に異なることが回避さ
れる。
【００２３】
【実施例】
実施例１：図１は、この発明の一実施例にかかる半導体
集積回路１００が備えるチップ８０の構成を示すブロッ
ク図である。チップ８０は駆動制御信号生成回路１３及
び駆動回路９ａ，９ｂ，…，９ｈを備えている。駆動制
御信号生成回路１３は制御信号Ｓを受け、これによって
制御される駆動制御信号１１ａ，１１ｂ，…，１１ｈを
駆動回路９ａ，９ｂ，…，９ｈへそれぞれ出力してい
る。
【００２４】チップ８０は駆動電源入力パッド１４，２
０を有しており、後述するように両者には同一の電源か
ら電位が供給される。駆動電源入力パッド１４，２０は
チップ８０において駆動電源ライン２１によって接続さ
れている。駆動回路９ａ，９ｂ，…，９ｈはそれぞれ駆
動回路入力端１２ａ，１２ｂ，…，１２ｈを有してお
り、いずれもこの駆動電源ライン２１に所定の間隔で離
れて接続されている。
【００２５】駆動回路９ａ，９ｂ，９ｃ…９ｈは、それ
ぞれ駆動制御信号１１ａ，１１ｂ，…，１１ｈによって
制御され、駆動回路入力端１２ａ，１２ｂ，…，１２ｈ
に与えられた電位をそれぞれ駆動信号出力パッド１０
ａ，１０ｂ，…，１０ｈに伝達する。
【００２６】従来のチップ８と比較すると、チップ８０
は駆動電源入力パッド２０が新たに設けられ、駆動電源
ライン１５が駆動回路入力端１２ｈから駆動電源入力パ
ッド２０まで延長されて駆動電源ライン２１となった構
成を有する。
【００２７】半導体集積回路１００も半導体集積回路２
００と同様に駆動信号出力端子５ａ，５ｂ，…，５ｈ及
び駆動電源入力端子７を備えるが、更に駆動電源入力端
子２２を追加した構成となっている。そして駆動信号出
力端子５ａ，５ｂ，…，５ｈにはそれぞれチップ８０の
有する駆動信号出力パッド１０ａ，１０ｂ，…，１０ｈ
が、駆動電源入力端子７，２２にはそれぞれ駆動電源入
力パッド１４，２０が、図示しないワイヤボンディング
等によって半導体集積回路１００の内部で接続されてい
る。
【００２８】図２は、駆動回路９（９ａ〜９ｈのいずれ
にも該当する）の構成を示す回路図である。駆動回路９
はＭＯＳトランジスタ１６で構成することができる。Ｍ
ＯＳトランジスタ１６のドレインは駆動回路９の出力と
して駆動信号出力パッド１０（１０ａ〜１０ｈのいずれ
にも該当する）に、そのソースは駆動回路入力端１２
（１２ａ〜１２ｈのいずれにも該当する）にそれぞれ接
続されている。ＭＯＳトランジスタ１６のゲートには駆
動制御信号１１（１１ａ〜１１ｈのいずれにも該当す
る）が与えられる。なおこのＭＯＳトランジスタ１６は
Ｐ型、Ｎ型いずれでもよく、またハイポーラトランジス
タや接合型ＦＥＴでも良い。また上記の組合せを用いて
も良い。
【００２９】図３は図２の等価回路を示す回路図であ
る。スイッチ回路１７及び抵抗１８は、駆動回路入力端
１２と駆動信号出力パッド１０との間で直列に接続され
る。このスイッチ回路１７の開閉は駆動制御信号１１に
よって制御され、抵抗１８はＭＯＳトランジスタ１６の
オン抵抗に相当する。
【００３０】駆動回路９は駆動制御信号生成回路１３か
らの駆動制御信号１１によってＭＯＳトランジスタ１６
がオンとなるように制御されると、オン抵抗１８を介し
て駆動回路入力端１２に与えられた電位を駆動信号出力
パッド１０へ伝達する。またＭＯＳトランジスタ１６が
オフとなるように制御されると、駆動信号出力パット１
０は電気的に開放状態になる。
【００３１】図４は、各々チップ８０を内蔵し、図１に
示された半導体集積回路１００と同一の構成を備えた２
つの半導体集積回路１００ａ，１００ｂに、１６個の発
光ダイオード３ａ，３ｂ，…，３ｐから構成される発光
ダイオードアレイ２９１を接続し、発光ダイオードアレ
イ２９１が駆動、制御される場合の接続を示す回路図で
ある。
【００３２】半導体集積回路１００ａ，１００ｂのいず
れの駆動電源入力端子７，２２にも駆動電圧源６の陽極
が接続される。また、駆動電圧源６の陰極には端子４に
おいて１６個の発光ダイオード３ａ，３ｂ，…，３ｐの
カソード電極が共通に接続されている。
【００３３】８個の発光ダイオード３ａ〜３ｈのアノー
ド電極はそれぞれ半導体集積回路１００ｂの有する駆動
信号出力端子５ａ〜５ｈに接続されている。また８個の
発光ダイオード３ｉ〜３ｐのアノード電極はそれぞれ半
導体集積回路１００ａの有する駆動信号出力端子５ａ〜
５ｈに接続されている。よって発光ダイオードアレイ２
９１は、これを構成する各発光ダイオード素子が個別に
その発光を制御される。そして、表示させる発光ダイオ
ード素子を適切に選択することにより、発光ダイオード
アレイ２９１を用いて様々な表示が可能になる。
【００３４】図５は図１に示された構成において、駆動
電源ライン２１の有する抵抗成分を明示したブロック図
である。駆動電源ライン２１においては従来の場合（図
１４）と同様に、駆動電源入力パッド１４、駆動回路入
力端１２ａ〜１２ｈの隣り合うものの間に、それぞれ配
線抵抗１９ａ〜１９ｈが存在する。そして、更に配線抵
抗１９ｉが駆動回路入力端１２ｈと駆動電源入力パッド
２０との間に存在する。
【００３５】従来、駆動電源入力パッド１４と駆動回路
入力端１２ｈとの間に存在する配線抵抗は配線抵抗１９
ａ〜１９ｈの抵抗値の和であったのに対して、本発明に
おいてはほぼ配線抵抗１９ｉの大きさまで小さくするこ
とができる。このため、最も離れて位置する駆動信号出
力パッド１０ａ，１０ｈの間においてさえも、駆動出力
インピーダンスの差を小さく抑えることができる。
【００３６】このため図４に示されるように、半導体集
積回路１００ｂの駆動出力端子５ｈに接続される発光ダ
イオード３ｈと、半導体集積回路１００ａの駆動出力端
子５ａに接続されている発光ダイオード３ｉとでは、そ
の発光の際の明度に大きな差は生じない。従って、隣接
するダイオードの明るさが発光ダイオードアレイ２９１
の途中で急激に変化し、表示が非常に不自然になること
は回避できる。即ち、表示の均一性を向上させることが
できる。
【００３７】一般的には、半導体集積回路での駆動電源
ラインの配線には約１μｍ厚のアルミニウム蒸着配線が
用いられる。アルミニウムの導電率はおよそ３×１０-8
Ω・ｍであり、仮にアルミニウムの配線厚みを１μｍ、
配線幅を１０μｍとする場合、駆動電源ライン１ｍｍあ
たりの配線抵抗は約３Ωとなる。一方、隣り合う駆動出
力回路の距離はほぼ駆動信号出力パッドの間隔にほぼ等
しく、１００ないし２００μｍ程度であるので、隣り合
う駆動回路間の駆動電源ラインの配線抵抗の値はおよそ
０．３〜０．６Ωである。よって、抵抗成分のみで考え
た場合、従来の場合においては駆動信号出力パッド１０
ａ，１０ｈの駆動出力インピーダンスの差がおよそ２〜
４Ωであるのに対し、本発明ではこれを非常に小さく抑
えることができる。
【００３８】特に、駆動信号出力端子５ａと５ｈの出力
インピーダンスを揃えると、更に表示品質の向上に効果
的である。即ち、配線抵抗１９ａ，１９ｉを互いにほぼ
等しくすれば、より一層表示の均一性を向上させること
ができる。
【００３９】そのためには図１のレイアウトにおいて、
駆動電源入力パッド１４と駆動回路入力１２ａとの配線
の距離と駆動電源入力パッド２０と駆動回路入力１２ｈ
との配線の距離をほぼ等距離とすれば良い。全く等距離
とすることは困難であるが、一般にはアルミの配線厚は
１μｍ、アルミの配線幅は１０μｍ程度であるので、両
者の距離の差が１００μｍ以下であれば抵抗差は約０．
３Ω以下となり、実質上、均一性の向上を図ることがで
きる。
【００４０】実施例２：図６は、この発明の一実施例に
かかる半導体集積回路１０１内のチップ８１の構成を示
すブロック図である。チップ８１は駆動制御信号生成回
路１３１及び駆動回路９１ａ，９１ｂ，…，９１ｈを備
えている。そして駆動制御信号生成回路１３１は制御信
号Ｓを受け、これに制御される駆動制御信号の対（１１
１ａ，１１２ａ），（１１１ｂ，１１２ｂ），…，（１
１１ｈ，１１２ｈ）を駆動回路９１ａ，９１ｂ，…，９
ｈへそれぞれ出力している。
【００４１】チップ８１は２対の駆動電源入力パッド
（１４１，２０１），（２０１，２０２）を有してお
り、後述するようにそれぞれの対を構成する駆動電源入
力パッドには同一の電源から電位が供給される。駆動電
源入力パッド１４１，２０１はチップ８１において駆動
電源ライン２１１によって接続されている。同様にして
駆動電源入力パッド１４２，２０２はチップ８１におい
て駆動電源ライン２１２によって接続されている。駆動
回路９１ａ，９１ｂ，…，９１ｈはそれぞれ駆動回路入
力端の対（１２１ａ，１２２ａ），（１２１ｂ，１２２
ｂ），…，（１２１ｈ，１２２ｈ）を有している。駆動
回路入力端１２１ａ，１２１ｂ，…，１２１ｈはいずれ
も駆動電源ライン２１１に所定の間隔で離れて接続され
ており、駆動回路入力端１２２ａ，１２２ｂ，…，１２
２ｈはいずれも駆動電源ライン２１２に所定の間隔で離
れて接続されている。
【００４２】駆動回路９１ａ，９１ｂ，…，９１ｈは、
それぞれ駆動制御信号の対（１１１ａ，１１２ａ），
（１１１ｂ，１１２ｂ），…，（１１１ｈ，１１２ｈ）
によって制御され、駆動回路入力端の対（１２１ａ，１
２２ａ），（１２１ｂ，１２２ｂ），…，（１２１ｈ，
１２２ｈ）をそれぞれ駆動信号出力パッド１０ａ，１０
ｂ，…，１０ｈに接続する。
【００４３】実施例１で示されたチップ８０と比較する
と、チップ８１は駆動電源入力パッド１４，２０がそれ
ぞれ一対の駆動電源入力パッド（１４１，１４２），
（２０１，２０２）に置換され、また、駆動電源ライン
２１が一対の駆動電源ライン２１１，２１２に置換され
た構成となっている。
【００４４】半導体集積回路１０１は、実施例１で説明
された半導体集積回路１００と同様に駆動信号出力端子
５ａ，５ｂ，…，５ｈを備え、それぞれその内部におい
てチップ８１の駆動信号出力パッド１０ａ，１０ｂ，
…，１０ｈに接続されている。しかし、半導体集積回路
１００における駆動電源入力端子７，２２は、半導体集
積回路１０１においてそれぞれ一対の駆動電源入力端子
（７１，７２），（２２１，２２２）に置換されてい
る。駆動電源入力端子７１，７２，２２１，２２２はそ
れぞれ半導体集積回路１０１の内部において駆動電源入
力パッド１４１，１４２，２０１，２０２に接続されて
いる。
【００４５】このような構成の半導体集積回路１０１を
用いれば、これに接続されるべき表示素子に与える電位
若しくは電流を異ならせることにより、表示の明度に階
調を持たせたりして実施例１よりも複雑な表示を行うこ
とができる。
【００４６】図７は、駆動回路９１（９１ａ〜９１ｈの
いずれにも該当する）の構成を示す回路図である。駆動
回路９１は一対のＭＯＳトランジスタ１６１，１６２で
構成することができる。ＭＯＳトランジスタ１６１，１
６２のドレインは駆動回路９１の出力として駆動信号出
力パッド１０に共通して接続される。ＭＯＳトランジス
タ１６１のソースは駆動回路入力端１２１（１２１ａ〜
１２１ｈのいずれにも該当する）に、またＭＯＳトラン
ジスタ１６２のソースは駆動回路入力端１２２（１２２
ａ〜１２２ｈのいずれにも該当する）に、それぞれ接続
されている。ＭＯＳトランジスタ１６１，１６２のゲー
トにはそれぞれ駆動制御信号１１１（１１１ａ〜１１１
ｈのいずれにも該当する），１１２（１１２ａ〜１１２
ｈのいずれにも該当する）が与えられる。従って、駆動
制御信号１１１は駆動回路入力端１２１を駆動信号出力
パッド１０に接続するか否かを制御し、駆動制御信号１
１２は駆動回路入力端１２２を駆動信号出力パッド１０
に接続するか否かを制御する。
【００４７】図８は、チップ８１を内蔵して半導体集積
回路１０１と同一の構成を有する半導体集積回路１０１
ａ，１０１ｂを用い、２種類の駆動電源６１，６２を採
用して発光ダイオードアレイ２９１を表示させる場合の
回路図を示す。
【００４８】半導体集積回路１０１ａ，１０１ｂのいず
れの駆動電源入力端子７１，２２１にも駆動電圧源６１
の陽極が接続される。同様にして半導体集積回路１０１
ａ，１０１ｂのいずれの駆動電源入力端子７２，２２２
にも駆動電圧源６２の陽極が接続される。駆動電圧源６
１，６２はその与える電位が互いに異なっており、いず
れの陰極にも端子４を介して１６個の発光ダイオード３
ａ，３ｂ，…，３ｐのカソード電極が共通に接続されて
いる。１６個の発光ダイオード３ａ〜３ｐのアノード電
極は実施例１と同様にして、２つの半導体集積回路１０
１の駆動信号出力端子５ａ〜５ｈに接続されている。
【００４９】このようにして、異なる電位を駆動電源端
子の対（７１，２２１）と対（７２，２２２）に与え、
駆動制御信号生成回路１３１が２種の駆動制御信号を発
生させることにより、１６個の発光ダイオード３ａ，３
ｂ，…，３ｐを明度に強弱をつけて表示させることがで
きる。しかも、駆動電圧源６１、駆動電源端子７１、駆
動電源入力パッド１４１、駆動電源ライン２１１、駆動
電源入力パッド２０１及び駆動電源端子２２１の相互の
接続関係、並びに駆動電圧源６２、駆動電源端子７２、
駆動電源入力パッド１４２、駆動電源ライン２１２、駆
動電源入力パッド２０２及び駆動電源端子２２２の相互
の接続関係は、実施例１における駆動電圧源６、駆動電
源端子７、駆動電源入力パッド１４、駆動電源ライン２
１、駆動電源入力パッド２０及び駆動電源端子２２の相
互の接続関係と同等である。従って、実施例１と同様に
して表示の均一性を向上させることができる。
【００５０】実施例３：この発明は発光ダイオードのよ
うな電流駆動型の表示素子にのみ適用可能なものではな
く、液晶表示素子のように電圧駆動型の表示素子にも適
用可能である。
【００５１】図９は、半導体集積回路１００と同一の構
成を有する半導体集積回路１００ａ，１００ｂを用い、
液晶表示素子３０を表示させる場合の回路図を示す。
【００５２】液晶表示素子３０はセグメント電極群３１
とコモン電極群３２とを備え、コモン電極群３２はコモ
ン電極駆動回路３３に接続されている。コモン電極駆動
回路３３は駆動電圧源の陰極に接続され、これに基づい
てコモン電極群３２に複数の所定の電位を与える。
【００５３】半導体集積回路１００ａ，１００ｂのいず
れの駆動電源端子７にも駆動電圧源６の陽極が接続され
る。また半導体集積回路１００ａ，１００ｂのいずれに
も制御信号Ｓが与えられ、これに基づいてセグメント電
極群３１の電位の制御が行われる。
【００５４】セグメント電極群３１はセグメント電極３
１ａ，３１ｂ，…，３１ｐからなる。セグメント電極３
１ａ，３１ｂ，…，３１ｈは半導体集積回路１００ｂの
駆動信号出力端子５ａ，５ｂ，…，５ｈにそれぞれ接続
され、その電位が制御される。また、セグメント電極３
１ｉ，３１ｊ，…，３１ｐは半導体集積回路１００ａの
駆動信号出力端子５ａ，５ｂ，…，５ｈにそれぞれ接続
され、その電位が制御される。
【００５５】図１０は、図９のように接続されたセグメ
ント電極群３１を有する液晶表示素子３０を等価的に容
量負荷回路として表した回路図である。液晶表示素子３
０の表示品質は、これを駆動する回路の出力インピーダ
ンスと等価容量の積に反比例する。いまセグメント電極
群３１が半導体集積回路１００ａ，１００ｂによって駆
動されており、半導体集積回路１００ａ，１００ｂの各
駆動信号出力端子５ａ，５ｂ，…，５ｈの出力インピー
ダンスの差異が実施例１において示されたように改善さ
れているので、出力インピーダンスと等価容量の積の差
異も各セグメント電極３１ａ，３１ｂ，…，３１ｈにお
いて顕著になることが回避され、液晶表示全体としての
表示品質が向上するという効果が得られる。
【００５６】勿論、コモン電極駆動回路においてもこの
発明を適用することができる。図１１は液晶表示素子３
４のセグメント電極群３１を半導体集積回路１００ａ，
１００ｂによって駆動するのみならず、コモン電極群３
２をも半導体集積回路１００ｃ，１００ｄによって駆動
する場合を示す回路図である。ここにおいて、半導体集
積回路１００ｃ，１００ｄも半導体集積回路１００と同
一の構成を有しており、その駆動電源端子７には駆動電
圧源６の陰極が接続されている。
【００５７】コモン電極群３２はコモン電極３２ａ，３
２ｂ，…，３２ｐからなる。コモン電極３２ａ，３２
ｂ，…，３２ｈは半導体集積回路１００ｄの駆動信号出
力端子５ａ，５ｂ，…，５ｈにそれぞれ接続され、その
電位が制御される。また、コモン電極３２ｉ，３２ｊ，
…，３２ｐは半導体集積回路１００ｃの駆動信号出力端
子５ａ，５ｂ，…，５ｈにそれぞれ接続され、その電位
が制御される。
【００５８】このように接続されたコモン電極群３２を
有する液晶表示素子３４においては、セグメント電極の
みならずコモン電極においてもこれらを駆動する半導体
集積回路の出力インピーダンスの差が改善されているの
で、表示品質は図１０に示された場合と比較して改善さ
れるという効果を得ることができる。
【００５９】
【発明の効果】以上のように、この発明にかかる半導体
集積回路によれば、この出力端子に複数の第１端を有す
る表示素子を接続することにより、表示素子における表
示の均一性を向上させることができる。
【００６０】また、この発明にかかる表示装置によれ
ば、表示の均一性を向上させることができる。
【図面の簡単な説明】
【図１】本発明の実施例１を説明するブロック図であ
る。
【図２】駆動回路の構成を示す回路図である。
【図３】駆動回路の等価回路を示す回路図である。
【図４】本発明の実施例１を説明する回路図である。
【図５】本発明の実施例１を説明するブロック図であ
る。
【図６】本発明の実施例２を説明するブロック図であ
る。
【図７】駆動回路の構成を示す回路図である。
【図８】本発明の実施例２を説明する回路図である。
【図９】本発明の実施例３を説明する回路図である。
【図１０】本発明の実施例３を説明する回路図である。
【図１１】本発明の実施例３を説明する回路図である。
【図１２】従来の技術を示す回路図である。
【図１３】従来の技術を示すブロック図である。
【図１４】従来の技術を示すブロック図である。
【図１５】従来の技術を示す回路図である。
【符号の説明】
７，７１，７２，１４，１４１，１４２ 駆動電源入力
パッド ８，８０ チップ ９，９ａ〜９ｈ，９１，９１ａ〜９１ｈ 駆動回路 １０，１０ａ〜１０ｈ 駆動信号出力パッド １１，１１ａ〜１１ｈ，１１１，１１１ａ〜１１１ｈ，
１１２，１１２ａ〜１１２ｈ 駆動制御信号 １２，１２ａ〜１２ｈ，１２１，１２１ａ〜１２１ｈ，
１２２，１２２ａ〜１２２ｈ 駆動回路入力端 １３，１３１ 駆動制御信号生成回路 ２１，２１１，２１２ 駆動電源ライン １００，１００ａ〜１００ｄ，１０１，１０１ａ，１０
１ｂ 半導体集積回路

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 （ａ）第１及び第２の電源端子を有する
    電源端子対の少なくとも一つと、 （ｂ）複数の出力端子と、 （ｃ）同一の前記電源端子対に属する前記第１及び第２
    の電源端子を互いに接続し、前記電源端子対に対応して
    設けられる電源配線と、 （ｄ）前記出力端子に対応して設けられ、前記電源配線
    と同数の入力端と、前記出力端子に対応して接続される
    出力端とを各々が有し、前記入力端と前記出力端との接
    続を制御する少なくとも一つの駆動制御信号を受ける複
    数の駆動回路と、 （ｅ）制御信号を受け、前記制御信号に基づいて前記駆
    動制御信号を前記駆動回路に与える駆動制御信号生成回
    路とを備え、 前記駆動回路の前記入力端は、それが対応する前記電源
    配線に所定の間隔で接続される半導体集積回路。
  2. 【請求項２】 前記電源端子対は複数設けられた請求項
    １記載の半導体集積回路。
  3. 【請求項３】 （ａ）（ａ−１）第１及び第２の電源端
    子を有する電源端子対の少なくとも一つと、（ａ−２）
    複数の出力端子と、（ａ−３）同一の前記電源端子対に
    属する前記第１及び第２の電源端子を互いに接続し、前
    記電源端子対に対応して設けられる電源配線と、（ａ−
    ４）前記出力端子に対応して設けられ、前記電源配線と
    同数の入力端と、前記出力端子に対応して接続される出
    力端とを各々が有し、前記入力端と前記出力端との接続
    を制御する少なくとも一つの駆動制御信号を受ける複数
    の駆動回路と、（ａ−５）制御信号を受け、前記制御信
    号に基づいて前記駆動制御信号を前記駆動回路に与える
    駆動制御信号生成回路とを有し、前記駆動回路の前記入
    力端の各々が、その対応する前記電源配線に所定の間隔
    で接続される半導体集積回路の複数と、 （ｂ）一つの前記半導体集積回路が有する前記出力端子
    の数よりも多く設けられ、その各々が第１端及び第２端
    を含み、前記第１端及び第２端との間に電位差を与える
    ことによって動作する表示素子の配列と、 （ｃ）前記第１及び第２の電源端子に共通して接続され
    る第１端と、前記表示素子の前記第２端に共通して接続
    される第２端とを含む電圧源と、を備え、 前記表示素子の前記第１端は排他的に前記出力端子に接
    続される表示装置。
  4. 【請求項４】 （ａ）（ａ−１）第１及び第２の電源端
    子を有する電源端子対の少なくとも一つと、（ａ−２）
    複数の出力端子と、（ａ−３）同一の前記電源端子対に
    属する前記第１及び第２の電源端子を互いに接続し、前
    記電源端子対に対応して設けられる電源配線と、（ａ−
    ４）前記出力端子に対応して設けられ、前記電源配線と
    同数の入力端と、前記出力端子に対応して接続される出
    力端とを各々が有し、前記入力端と前記出力端との接続
    を制御する少なくとも一つの駆動制御信号を受ける複数
    の駆動回路と、（ａ−５）制御信号を受け、前記制御信
    号に基づいて前記駆動制御信号を前記駆動回路に与える
    駆動制御信号生成回路とを有し、前記駆動回路の前記入
    力端の各々が、その対応する前記電源配線に所定の間隔
    で接続される第１の半導体集積回路の複数と、 （ｂ）第１端と、一つの前記第１の半導体集積回路が有
    する前記出力端子の数よりも多く設けられた第２端を含
    み、前記第１端と前記第２端との間に電位差を与えるこ
    とにより動作する表示素子と、 （ｃ）前記第１の半導体集積回路の前記第１及び第２の
    電源端子に共通して接続される第１端と、第２端とを含
    む電圧源と、 （ｄ）前記電圧源の前記第２端に接続され、前記表示素
    子の前記第１端に与えられる電位を制御する電極駆動回
    路と、を備え、 前記表示素子の前記第１端は排他的に前記第１の半導体
    集積回路の出力端子に接続される表示装置。
  5. 【請求項５】 （ｅ）（ｅ−１）第１及び第２の電源端
    子を有する電源端子対の少なくとも一つと、（ｅ−２）
    複数の出力端子と、（ｅ−３）同一の前記電源端子対に
    属する前記第１及び第２の電源端子を互いに接続し、前
    記電源端子対に対応して設けられる電源配線と、（ｅ−
    ４）前記出力端子に対応して設けられ、前記電源配線と
    同数の入力端と、前記出力端子に対応して接続される出
    力端とを各々が有し、前記入力端と前記出力端との接続
    を制御する少なくとも一つの駆動制御信号を受ける複数
    の駆動回路と、（ｅ−５）制御信号を受け、前記制御信
    号に基づいて前記駆動制御信号を前記駆動回路に与える
    駆動制御信号生成回路とを有し、 前記駆動回路の前記入力端の各々が、その対応する前記
    電源配線に所定の間隔で接続される第２の半導体集積回
    路の複数を更に設け、 前記表示素子の前記第２端は、一つの前記第２の半導体
    集積回路が有する前記出力端子の数よりも多く設けら
    れ、排他的に前記第２の半導体集積回路の前記出力端子
    に接続される、請求項４記載の表示装置。
JP5327778A 1993-02-26 1993-12-24 半導体集積回路及び表示装置 Pending JPH06308902A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP5327778A JPH06308902A (ja) 1993-02-26 1993-12-24 半導体集積回路及び表示装置
US08/196,509 US5406312A (en) 1993-02-26 1994-02-15 Semiconductor integrated circuit and display apparatus
DE4406037A DE4406037C2 (de) 1993-02-26 1994-02-24 Integrierte Halbleiterschaltung und Darstellungsvorrichtung

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP3787393 1993-02-26
JP5-37873 1993-02-26
JP5327778A JPH06308902A (ja) 1993-02-26 1993-12-24 半導体集積回路及び表示装置

Publications (1)

Publication Number Publication Date
JPH06308902A true JPH06308902A (ja) 1994-11-04

Family

ID=26377035

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5327778A Pending JPH06308902A (ja) 1993-02-26 1993-12-24 半導体集積回路及び表示装置

Country Status (3)

Country Link
US (1) US5406312A (ja)
JP (1) JPH06308902A (ja)
DE (1) DE4406037C2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105023534A (zh) * 2015-07-24 2015-11-04 合肥美的电冰箱有限公司 按键输入与数码管驱动复用电路、冰箱及电子设备

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5677712A (en) * 1991-01-08 1997-10-14 Sharp Kabushiki Kaisha Semiconductor device
EP0798618B1 (en) * 1996-03-29 2002-02-20 Kabushiki Kaisha Toshiba Array device having functional circuits and constant current generating circuits for a plurality of channels
DE19748446A1 (de) * 1997-11-03 1999-05-06 Mannesmann Vdo Ag Vorrichtung zur Ansteuerung von Leuchtdioden
KR100253378B1 (ko) * 1997-12-15 2000-04-15 김영환 주문형반도체의외부표시장치
US7068248B2 (en) * 2001-09-26 2006-06-27 Leadis Technology, Inc. Column driver for OLED display
KR100987479B1 (ko) * 2005-12-19 2010-10-13 삼성전자주식회사 반도체 칩 및 이를 이용한 반도체 칩 패키지
JP2007287842A (ja) * 2006-04-14 2007-11-01 Ricoh Co Ltd 半導体装置
CN102405491A (zh) * 2009-08-04 2012-04-04 深圳市天微电子有限公司 一种用于驱动led广告显示屏的集成电路
KR20130083722A (ko) * 2012-01-13 2013-07-23 삼성전자주식회사 디스플레이 구동 칩 및 디스플레이 장치
CN104332124A (zh) * 2013-07-22 2015-02-04 珠海格力电器股份有限公司 数码管驱动电路及其控制方法
CN105575947B (zh) * 2015-12-31 2019-05-10 上海天马微电子有限公司 一种显示基板、显示装置以及显示装置的身份识别方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4508402A (en) * 1981-02-27 1985-04-02 Sharp Kabushiki Kaisha Integrated circuit package and display panel
DE3222973A1 (de) * 1982-05-26 1983-12-01 BBC Aktiengesellschaft Brown, Boveri & Cie., 5401 Baden, Aargau Schaltungsanordnung zur anzeige von binaersignalen mit antiparallel geschalteten paaren von leuchtdioden
JP2556832B2 (ja) * 1985-07-12 1996-11-27 シャープ株式会社 表示装置
JP2624750B2 (ja) * 1988-03-07 1997-06-25 株式会社日立製作所 液晶表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105023534A (zh) * 2015-07-24 2015-11-04 合肥美的电冰箱有限公司 按键输入与数码管驱动复用电路、冰箱及电子设备

Also Published As

Publication number Publication date
DE4406037C2 (de) 1996-05-23
DE4406037A1 (de) 1994-09-08
US5406312A (en) 1995-04-11

Similar Documents

Publication Publication Date Title
JP3715967B2 (ja) 駆動装置及び駆動回路及び画像表示装置
US6633270B2 (en) Display device
US6091203A (en) Image display device with element driving device for matrix drive of multiple active elements
JP3346652B2 (ja) 電圧補償回路および表示装置
JP2689916B2 (ja) アクティブマトリクス型電流制御型発光素子の駆動回路
US8872736B2 (en) AMOLED display and driving method thereof
JPH06308902A (ja) 半導体集積回路及び表示装置
US7786989B2 (en) Electronic circuit, method of driving electronic circuit, electro-optical device, method of driving electro-optical device, and electronic apparatus
US9548023B2 (en) Display apparatus and display-apparatus driving method
JP3810364B2 (ja) 表示装置用ドライバ
US9905582B2 (en) Display device
US6256025B1 (en) Driving voltage generating circuit for matrix-type display device
KR20020076146A (ko) 유기 ｅｌ 구동회로 및 이를 이용한 유기 ｅｌ 표시장치
JP2004334124A (ja) 電流駆動装置及び表示装置
CN104637429B (zh) 显示驱动电路和显示装置
JP2005326704A (ja) 表示装置
US7145379B2 (en) Current driver and display device
US9502352B2 (en) Semiconductor wiring patterns
CN108281112A (zh) 像素驱动电路及其控制方法、显示面板和显示装置
JP3636698B2 (ja) 有機ｅｌ駆動回路およびこれを用いる有機ｅｌ表示装置
JP4042548B2 (ja) 電気光学装置及び電子機器
JP2017005408A (ja) デジタルアナログ変換回路、データドライバ、表示装置、及び、電子機器、並びに、デジタルアナログ変換回路の駆動方法、データドライバの駆動方法、及び、表示装置の駆動方法
JP2000347624A (ja) エレクトロルミネセンス表示装置
CN107808653B (zh) 显示面板供电装置、制造方法、供电方法及显示装置
JP4460841B2 (ja) 有機発光素子を用いた表示装置