JPH06309054A - 電圧源回路 - Google Patents
電圧源回路Info
- Publication number
- JPH06309054A JPH06309054A JP9151993A JP9151993A JPH06309054A JP H06309054 A JPH06309054 A JP H06309054A JP 9151993 A JP9151993 A JP 9151993A JP 9151993 A JP9151993 A JP 9151993A JP H06309054 A JPH06309054 A JP H06309054A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- collector
- base
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000003321 amplification Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000003503 early effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】
【目的】 最大出力電圧が低下しないで、かつ出力電流
の影響を受けない出力電圧を維持できる電圧源回路を提
供すること。 【構成】 共通のベースが出力端ＯＵＴの電圧を分割す
る抵抗Ｒ３，Ｒ４に接続された第１及び第２のトランジ
スタＱ11、Ｑ12のエミッタ・コレクタ間を第１のカレン
トミラー回路で等しい電流を流し、前記出力端ＯＵＴの
出力電圧を一定に保持する電圧源回路において、第１の
カレントミラー回路側から第２のトランジスタＱ12のコ
レクタに供給される電流をトランジスタＱ26から供給さ
れるベース電流と等しい電流分だけ減らすと共に、第１
のトランジスタＱ11のコレクタ電流を第２のトランジス
タＱ12のコレクタ電流と等しくするために第２のカレン
トミラー回路２と第３のカレントミラー回路３等を設け
ている。
の影響を受けない出力電圧を維持できる電圧源回路を提
供すること。 【構成】 共通のベースが出力端ＯＵＴの電圧を分割す
る抵抗Ｒ３，Ｒ４に接続された第１及び第２のトランジ
スタＱ11、Ｑ12のエミッタ・コレクタ間を第１のカレン
トミラー回路で等しい電流を流し、前記出力端ＯＵＴの
出力電圧を一定に保持する電圧源回路において、第１の
カレントミラー回路側から第２のトランジスタＱ12のコ
レクタに供給される電流をトランジスタＱ26から供給さ
れるベース電流と等しい電流分だけ減らすと共に、第１
のトランジスタＱ11のコレクタ電流を第２のトランジス
タＱ12のコレクタ電流と等しくするために第２のカレン
トミラー回路２と第３のカレントミラー回路３等を設け
ている。
Description
【０００１】
【従来の技術】一般に、電子機器には、安定な動作を保
つ等のために電圧源回路が広く用いられる。図３は従来
例の電圧源回路３１を示す。図３の回路構成は以下のよ
うになっている。Ｑ11〜Ｑ13はＮＰＮトランジスタ、Ｑ
21〜Ｑ23はＰＮＰトランジスタ、Ｒ1〜Ｒ4は抵抗、Ｉ1
は定電流源である。
つ等のために電圧源回路が広く用いられる。図３は従来
例の電圧源回路３１を示す。図３の回路構成は以下のよ
うになっている。Ｑ11〜Ｑ13はＮＰＮトランジスタ、Ｑ
21〜Ｑ23はＰＮＰトランジスタ、Ｒ1〜Ｒ4は抵抗、Ｉ1
は定電流源である。
【０００２】図３において、カレントミラー回路を構成
するベース・コレクタ短絡のトランジスタＱ21のエミッ
タは正の電源端Ｖccに接続され、このトランジスタＱ21
のベースはトランジスタＱ22のベースに接続されてい
る。トランジスタＱ21のコレクタはトランジスタＱ11の
コレクタに接続されている。
するベース・コレクタ短絡のトランジスタＱ21のエミッ
タは正の電源端Ｖccに接続され、このトランジスタＱ21
のベースはトランジスタＱ22のベースに接続されてい
る。トランジスタＱ21のコレクタはトランジスタＱ11の
コレクタに接続されている。
【０００３】トランジスタＱ11のエミッタは抵抗Ｒ1の
一端に接続され、抵抗Ｒ1の他端はトランジスタＱ12の
エミッタ及び抵抗Ｒ2の一端に接続されている。抵抗Ｒ2
の他端はＧＮＤに接地されている。またトランジスタＱ
11のベースはトランジスタＱ12のベースに接続されると
共に、Ｖref端子に接続されている。また抵抗Ｒ3及びＲ
4の一端はＶref端子に接続されている。
一端に接続され、抵抗Ｒ1の他端はトランジスタＱ12の
エミッタ及び抵抗Ｒ2の一端に接続されている。抵抗Ｒ2
の他端はＧＮＤに接地されている。またトランジスタＱ
11のベースはトランジスタＱ12のベースに接続されると
共に、Ｖref端子に接続されている。また抵抗Ｒ3及びＲ
4の一端はＶref端子に接続されている。
【０００４】またトランジスタＱ22のエミッタはＶccに
接続されている。トランジスタＱ22のコレクタはトラン
ジスタＱ12のコレクタに接続されると共に、トランジス
タＱ23のベースに接続されている。トランジスタＱ23の
エミッタは、トランジスタＱ13のベースに接続されると
共に、定電流源Ｉ1を介して電源端Ｖccに接続されてい
る。
接続されている。トランジスタＱ22のコレクタはトラン
ジスタＱ12のコレクタに接続されると共に、トランジス
タＱ23のベースに接続されている。トランジスタＱ23の
エミッタは、トランジスタＱ13のベースに接続されると
共に、定電流源Ｉ1を介して電源端Ｖccに接続されてい
る。
【０００５】トランジスタＱ23のコレクタはＧＮＤに接
地されている。トランジスタＱ13のコレクタは電源端Ｖ
ccに接続され、トランジスタＱ13のエミッタは出力端子
ＯＵＴに接続されている。抵抗Ｒ3の他端は出力端子Ｏ
ＵＴに接続され、抵抗Ｒ4の他端はＧＮＤに接地されて
いる。次にこの従来例の動作について説明する。
地されている。トランジスタＱ13のコレクタは電源端Ｖ
ccに接続され、トランジスタＱ13のエミッタは出力端子
ＯＵＴに接続されている。抵抗Ｒ3の他端は出力端子Ｏ
ＵＴに接続され、抵抗Ｒ4の他端はＧＮＤに接地されて
いる。次にこの従来例の動作について説明する。
【０００６】まず、トランジスタＱ11のコレクタ電流を
ＩC（Ｑ11）、トランジスタＱ11のベース・エミッタ間
電圧をＶBE（Ｑ11）、トランジスタＱ12のベース・エミ
ッタ間電圧をＶBE（Ｑ12）とすると、トランジスタＱ11
とＱ12のベース電位の関係は Ｒ1・ＩC（Ｑ11）＋ＶBE（Ｑ11）＝ＶBE（Ｑ12）…（１） となる。ここでトランジスタＱ21とＱ22のカレントミラ
ー回路構成により、トランジスタＱ11のコレクタ電流Ｉ
C（Ｑ11）及びトランジスタＱ12のコレクタ電流ＩC（Ｑ
12）の関係は、トランジスタＱ23のベース電流を無視す
ると、互いに等しい電流が流れる。つまり、 ＩC（Ｑ11）＝ＩC（Ｑ12） …（２） となる。よって（１）、（２）式からトランジスタＱ11
のコレクタ電流は、エミッタ面積を基本サイズの例えば
１０倍、つまりエリア数を１０とすると、 Ｒ1・ＩC（Ｑ11）＋ＶT ｌｎ｛ＩC（Ｑ11）／１０・Ｉs｝ ＝ ＶT ｌｎＩC（Ｑ12）／Ｉs Ｒ1・ＩC（Ｑ11）＝ ＶT ｌｎ １０ ＩC（Ｑ11）＝ ＩC（Ｑ12）＝（ＶT／Ｒ1） ｌｎ １０ …（３） となる。ここでＶref端子の電圧を Ｖref＝Ｖr …（４） とすると、Ａ点の電位関係は ２×Ｉc（Ｑ11）×Ｒ2＝Ｖr−ＶBE（Ｑ12） …（５） となり、よってＶrは Ｖr＝２×ＩC（Ｑ11）×Ｒ2＋ＶBE（Ｑ12） …（６） となる。よって出力電圧Ｖoutは Ｖout＝（Ｒ3＋Ｒ4）Ｖｒ／Ｒ4 となる。
ＩC（Ｑ11）、トランジスタＱ11のベース・エミッタ間
電圧をＶBE（Ｑ11）、トランジスタＱ12のベース・エミ
ッタ間電圧をＶBE（Ｑ12）とすると、トランジスタＱ11
とＱ12のベース電位の関係は Ｒ1・ＩC（Ｑ11）＋ＶBE（Ｑ11）＝ＶBE（Ｑ12）…（１） となる。ここでトランジスタＱ21とＱ22のカレントミラ
ー回路構成により、トランジスタＱ11のコレクタ電流Ｉ
C（Ｑ11）及びトランジスタＱ12のコレクタ電流ＩC（Ｑ
12）の関係は、トランジスタＱ23のベース電流を無視す
ると、互いに等しい電流が流れる。つまり、 ＩC（Ｑ11）＝ＩC（Ｑ12） …（２） となる。よって（１）、（２）式からトランジスタＱ11
のコレクタ電流は、エミッタ面積を基本サイズの例えば
１０倍、つまりエリア数を１０とすると、 Ｒ1・ＩC（Ｑ11）＋ＶT ｌｎ｛ＩC（Ｑ11）／１０・Ｉs｝ ＝ ＶT ｌｎＩC（Ｑ12）／Ｉs Ｒ1・ＩC（Ｑ11）＝ ＶT ｌｎ １０ ＩC（Ｑ11）＝ ＩC（Ｑ12）＝（ＶT／Ｒ1） ｌｎ １０ …（３） となる。ここでＶref端子の電圧を Ｖref＝Ｖr …（４） とすると、Ａ点の電位関係は ２×Ｉc（Ｑ11）×Ｒ2＝Ｖr−ＶBE（Ｑ12） …（５） となり、よってＶrは Ｖr＝２×ＩC（Ｑ11）×Ｒ2＋ＶBE（Ｑ12） …（６） となる。よって出力電圧Ｖoutは Ｖout＝（Ｒ3＋Ｒ4）Ｖｒ／Ｒ4 となる。
【０００７】
【発明が解決しようとする課題】しかし、出力電流の能
力が必要な場合、出力電圧に問題が生じる。そこで出力
電流が流れた場合の動作について説明する。
力が必要な場合、出力電圧に問題が生じる。そこで出力
電流が流れた場合の動作について説明する。
【０００８】出力電流をＩout、トランジスタＱ13の電
流増幅率をβ（Ｑ13）とし、抵抗Ｒ3、Ｒ4に流れる電流
を無視すると、トランジスタＱ15のベース電流ＩB（Ｑ1
3）は ＩB（Ｑ13）＝ Ｉout／β（Ｑ13） となる。よって定電流源Ｉ1に流れる電流をＩとする
と、トランジスタＱ23のエミッタ電流ＩE（Ｑ23）は、 ＩE（Ｑ23）＝ＩーＩout／β（Ｑ13） となり、トランジスタＱ23のベース電流ＩB（Ｑ23）は ＩB（Ｑ23）＝（ＩーＩout／β（Ｑ13））／β（Ｑ23） ＝Ｉ／β（Ｑ23）ーＩout／（β（Ｑ13）β（Ｑ23）…（１０） となる。ここでＩC（Ｑ22）＋ＩB（Ｑ23）とＩC（Ｑ1
2）が等しくなるように負帰還がかかりＶrefが決定され
る。しかし（１０）式よりＩoutが増えれば、ＩB（Ｑ2
3）が小さくなり、よって、ＩC（Ｑ12）が小さくなる。
この結果、Ｖrefの電位が下がり、出力電圧Ｖoutが変動
してしまう欠点がある。
流増幅率をβ（Ｑ13）とし、抵抗Ｒ3、Ｒ4に流れる電流
を無視すると、トランジスタＱ15のベース電流ＩB（Ｑ1
3）は ＩB（Ｑ13）＝ Ｉout／β（Ｑ13） となる。よって定電流源Ｉ1に流れる電流をＩとする
と、トランジスタＱ23のエミッタ電流ＩE（Ｑ23）は、 ＩE（Ｑ23）＝ＩーＩout／β（Ｑ13） となり、トランジスタＱ23のベース電流ＩB（Ｑ23）は ＩB（Ｑ23）＝（ＩーＩout／β（Ｑ13））／β（Ｑ23） ＝Ｉ／β（Ｑ23）ーＩout／（β（Ｑ13）β（Ｑ23）…（１０） となる。ここでＩC（Ｑ22）＋ＩB（Ｑ23）とＩC（Ｑ1
2）が等しくなるように負帰還がかかりＶrefが決定され
る。しかし（１０）式よりＩoutが増えれば、ＩB（Ｑ2
3）が小さくなり、よって、ＩC（Ｑ12）が小さくなる。
この結果、Ｖrefの電位が下がり、出力電圧Ｖoutが変動
してしまう欠点がある。
【０００９】また、出力電圧がＩoutの影響を受けない
ように図４のようにトランジスタＱ13のエミッタと出力
端ＯＵＴの間にＮＰＮトランジスタＱ18のベースを抵抗
Ｒを介してＮＰＮトランジスタＱ18のエミッタに接続
し、このＮＰＮトランジスタＱ18のコレクタを電源端Ｖ
ccに接続した回路構成にすることが考えられる。
ように図４のようにトランジスタＱ13のエミッタと出力
端ＯＵＴの間にＮＰＮトランジスタＱ18のベースを抵抗
Ｒを介してＮＰＮトランジスタＱ18のエミッタに接続
し、このＮＰＮトランジスタＱ18のコレクタを電源端Ｖ
ccに接続した回路構成にすることが考えられる。
【００１０】この回路は出力部をダーリントン接続にし
てあるので、図３の回路よりはＩoutの影響を受けなく
なる。しかし最大設定可能電圧について考えると次のよ
うな問題点がある。
てあるので、図３の回路よりはＩoutの影響を受けなく
なる。しかし最大設定可能電圧について考えると次のよ
うな問題点がある。
【００１１】定電流源Ｉ1はＰＮＰトランジスタで構成
されているので、このＰＮＰトランジスタの飽和状態の
エミッタ・コレクタ間電圧を、ＶCEPNPsatとすると、図
３の回路の最大設定可能電圧Ｖoutmaxは Ｖoutmax＝Ｖcc−ＶBE（Ｑ13）−ＶCEPNPsat ≒Ｖcc−1.0 [V] …（１２） となる。しかし図４の回路のＶoutmaxは Ｖoutmax＝Ｖcc−ＶBE（Ｑ18）−ＶBE（Ｑ13）−ＶCEPNPsat ≒Ｖcc−1.7 [V] …（１３） となり図３より、新たに設けたＮＰＮトランジスタＱ18
のベース・エミッタ間電圧ＶBE（Ｑ18）分、設定電圧の
範囲が狭くなるという欠点がある。
されているので、このＰＮＰトランジスタの飽和状態の
エミッタ・コレクタ間電圧を、ＶCEPNPsatとすると、図
３の回路の最大設定可能電圧Ｖoutmaxは Ｖoutmax＝Ｖcc−ＶBE（Ｑ13）−ＶCEPNPsat ≒Ｖcc−1.0 [V] …（１２） となる。しかし図４の回路のＶoutmaxは Ｖoutmax＝Ｖcc−ＶBE（Ｑ18）−ＶBE（Ｑ13）−ＶCEPNPsat ≒Ｖcc−1.7 [V] …（１３） となり図３より、新たに設けたＮＰＮトランジスタＱ18
のベース・エミッタ間電圧ＶBE（Ｑ18）分、設定電圧の
範囲が狭くなるという欠点がある。
【００１２】本発明は上述した点にかんがみてなされた
もので、出力電圧が狭くなることなく、かつ出力電圧が
出力電流の影響を受けない電圧源回路を提供することを
目的とする。
もので、出力電圧が狭くなることなく、かつ出力電圧が
出力電流の影響を受けない電圧源回路を提供することを
目的とする。
【００１３】
【課題を解決するための手段および作用】上記課題を解
決するために、共通にされたベースが出力端の電圧を分
圧する抵抗に接続された第１及び第２のトランジスタの
エミッタ・コレクタ間を等しい電流が流れるようにする
１対のトランジスタで形成された第１のカレントミラー
回路と、前記エミッタ・コレクタ間を流れる電流をＧＮ
Ｄに導く第１及び第２の抵抗と、前記出力端と電源端に
それぞれエミッタ及びコレクタが接続された第３のトラ
ンジスタと、前記電源端に一端が接続され、他端が前記
第３のトランジスタのベースに接続された定電流源と、
前記定電流源の他端とＧＮＤにそれぞれエミッタ及びコ
レクタが接続された第４のトランジスタと、前記第４の
トランジスタのベースが前記第１のカレントミラー回路
と第２のトランジスタとの接続点に接続される電圧源回
路において、前記第４のトランジスタのコレクタとＧＮ
Ｄ間に、第２のカレントミラー回路を配置し、前記第４
のトランジスタのエミッタ・コレクタ間を流れる電流と
等しい電流を第３のカレントミラー回路の一方の電流路
に流し、前記第３のカレントミラー回路の他方の電流路
から前記第１のカレントミラー回路のベースに前記一方
の電流路に流れる電流と等しい電流を供給し、かつ前記
第１のカレントミラー回路のベースから前記第１のトラ
ンジスタのエミッタ・コレクタ間に前記第４のトランジ
スタのベース電流に等しい電流を供給する第５のトラン
ジスタを設けた回路構成になっている。
決するために、共通にされたベースが出力端の電圧を分
圧する抵抗に接続された第１及び第２のトランジスタの
エミッタ・コレクタ間を等しい電流が流れるようにする
１対のトランジスタで形成された第１のカレントミラー
回路と、前記エミッタ・コレクタ間を流れる電流をＧＮ
Ｄに導く第１及び第２の抵抗と、前記出力端と電源端に
それぞれエミッタ及びコレクタが接続された第３のトラ
ンジスタと、前記電源端に一端が接続され、他端が前記
第３のトランジスタのベースに接続された定電流源と、
前記定電流源の他端とＧＮＤにそれぞれエミッタ及びコ
レクタが接続された第４のトランジスタと、前記第４の
トランジスタのベースが前記第１のカレントミラー回路
と第２のトランジスタとの接続点に接続される電圧源回
路において、前記第４のトランジスタのコレクタとＧＮ
Ｄ間に、第２のカレントミラー回路を配置し、前記第４
のトランジスタのエミッタ・コレクタ間を流れる電流と
等しい電流を第３のカレントミラー回路の一方の電流路
に流し、前記第３のカレントミラー回路の他方の電流路
から前記第１のカレントミラー回路のベースに前記一方
の電流路に流れる電流と等しい電流を供給し、かつ前記
第１のカレントミラー回路のベースから前記第１のトラ
ンジスタのエミッタ・コレクタ間に前記第４のトランジ
スタのベース電流に等しい電流を供給する第５のトラン
ジスタを設けた回路構成になっている。
【００１４】以上の構成により、第４のトランジスタの
ベースを介して第２のトランジスタのエミッタ・コレク
タ間に供給されるベース電流と等しい電流分だけ、第１
のカレントミラー回路側から供給される電流量を減らし
て、第２のトランジスタのエミッタ・コレクタ間を流れ
る電流が出力端から負荷側に流れる電流値に依存しない
ように設定でき、かつ第２のトランジスタのエミッタ・
コレクタ間を流れる電流と、第１のトランジスタのエミ
ッタ・コレクタ間を流れる電流とを等しく保たれるよう
にしている。さらに、出力端から負荷側に供給される最
大出力電圧の低下を防止している。
ベースを介して第２のトランジスタのエミッタ・コレク
タ間に供給されるベース電流と等しい電流分だけ、第１
のカレントミラー回路側から供給される電流量を減らし
て、第２のトランジスタのエミッタ・コレクタ間を流れ
る電流が出力端から負荷側に流れる電流値に依存しない
ように設定でき、かつ第２のトランジスタのエミッタ・
コレクタ間を流れる電流と、第１のトランジスタのエミ
ッタ・コレクタ間を流れる電流とを等しく保たれるよう
にしている。さらに、出力端から負荷側に供給される最
大出力電圧の低下を防止している。
【００１５】
【実施例】本発明の第１実施例を図１に示す。本発明の
第１実施例の回路構成について以下に述べる。Ｑ11〜Ｑ
15はＮＰＮトランジスタ、Ｑ21〜Ｑ26はＰＮＰトランジ
スタ、Ｒ1〜Ｒ4は抵抗、Ｉ1は定電流源である。
第１実施例の回路構成について以下に述べる。Ｑ11〜Ｑ
15はＮＰＮトランジスタ、Ｑ21〜Ｑ26はＰＮＰトランジ
スタ、Ｒ1〜Ｒ4は抵抗、Ｉ1は定電流源である。
【００１６】図１に示すように第１実施例の電圧源回路
１は、図３に示す従来例の電圧源回路１において、トラ
ンジスタＱ23のコレクタ・ＧＮＤ間に一方の電流路側を
配置した第１のカレントミラー回路２を設けている。ま
た、このカレントミラー回路２の他方の電流路側は、第
２のカレントミラー回路３における一方の電流路側と接
続されている。
１は、図３に示す従来例の電圧源回路１において、トラ
ンジスタＱ23のコレクタ・ＧＮＤ間に一方の電流路側を
配置した第１のカレントミラー回路２を設けている。ま
た、このカレントミラー回路２の他方の電流路側は、第
２のカレントミラー回路３における一方の電流路側と接
続されている。
【００１７】上記第２のカレントミラー回路３は図３に
おけるカレントミラー回路を構成するトランジスタＱ２
１及びＱ２２のベース・電源端Ｖcc間に他方の電流路側
を配置している。
おけるカレントミラー回路を構成するトランジスタＱ２
１及びＱ２２のベース・電源端Ｖcc間に他方の電流路側
を配置している。
【００１８】より詳しく述べると、トランジスタＱ23の
コレクタは、第１のカレントミラー回路２を構成するト
ランジスタＱ15のベース・コレクタに接続され、このト
ランジスタＱ15のエミッタは接地され、このトランジス
タＱ15のベースは対となるトランジスタＱ14のベースに
接続され、このトランジスタＱ14のエミッタは接地さ
れ、このトランジスタＱ14のコレクタは、第２のカレン
トミラー回路３を構成する一方のトランジスタＱ26のベ
ース・コレクタに接続されている。
コレクタは、第１のカレントミラー回路２を構成するト
ランジスタＱ15のベース・コレクタに接続され、このト
ランジスタＱ15のエミッタは接地され、このトランジス
タＱ15のベースは対となるトランジスタＱ14のベースに
接続され、このトランジスタＱ14のエミッタは接地さ
れ、このトランジスタＱ14のコレクタは、第２のカレン
トミラー回路３を構成する一方のトランジスタＱ26のベ
ース・コレクタに接続されている。
【００１９】このトランジスタＱ26のエミッタは電源端
Ｖccに接続され、このトランジスタＱ26のベースは対と
なるトランジスタＱ25のベースに接続され、このトラン
ジスタＱ25のエミッタは電源端Ｖccに接続され、このト
ランジスタＱ25のコレクタはトランジスタＱ21のベース
に接続されている。
Ｖccに接続され、このトランジスタＱ26のベースは対と
なるトランジスタＱ25のベースに接続され、このトラン
ジスタＱ25のエミッタは電源端Ｖccに接続され、このト
ランジスタＱ25のコレクタはトランジスタＱ21のベース
に接続されている。
【００２０】さらに、図３においてカレントミラー回路
を構成しているトランジスタＱ21のベース・コレクタ間
にＰＮＰトランジスタＱ24のエミッタ・ベースを接続
し、このトランジスタＱ24のコレクタをＧＮＤに接続し
ている。その他の構成は図３に示す電圧源回路３１と同
じ構成である。
を構成しているトランジスタＱ21のベース・コレクタ間
にＰＮＰトランジスタＱ24のエミッタ・ベースを接続
し、このトランジスタＱ24のコレクタをＧＮＤに接続し
ている。その他の構成は図３に示す電圧源回路３１と同
じ構成である。
【００２１】つまりトランジスタＱ21のエミッタは電源
端Ｖccに接続され、トランジスタＱ21のコレクタはトラ
ンジスタＱ24のベースに接続されると共に、トランジス
タＱ11のコレクタに接続されている。トランジスタＱ11
のエミッタは抵抗Ｒ1の一端に接続され、この抵抗Ｒ1の
他端は抵抗Ｒ2の一端に接続されていると共に、トラン
ジスタＱ12のエミッタに接続されている。
端Ｖccに接続され、トランジスタＱ21のコレクタはトラ
ンジスタＱ24のベースに接続されると共に、トランジス
タＱ11のコレクタに接続されている。トランジスタＱ11
のエミッタは抵抗Ｒ1の一端に接続され、この抵抗Ｒ1の
他端は抵抗Ｒ2の一端に接続されていると共に、トラン
ジスタＱ12のエミッタに接続されている。
【００２２】抵抗Ｒ2の他端は、ＧＮＤに接地され、ト
ランジスタＱ24のコレクタもＧＮＤに接地されている。
トランジスタＱ22のエミッタは電源端Ｖccに接続され、
トランジスタＱ22のコレクタはトランジスタＱ23のベー
ス及びトランジスタＱ12のコレクタに接続されている。
ランジスタＱ24のコレクタもＧＮＤに接地されている。
トランジスタＱ22のエミッタは電源端Ｖccに接続され、
トランジスタＱ22のコレクタはトランジスタＱ23のベー
ス及びトランジスタＱ12のコレクタに接続されている。
【００２３】トランジスタＱ11のベースはトランジスタ
Ｑ12のベース及びＶref端子に接続され、さらに抵抗Ｒ3
及びＲ4の一端に接続されている。抵抗Ｒ3の他端は出力
端ＯＵＴに接続され、抵抗Ｒ4の他端はＧＮＤに接地さ
れている。トランジスタＱ22のエミッタはＶccに接続さ
れ、トランジスタＱ23のエミッタはトランジスタＱ13の
ベースに接続されると共に、定電流源Ｉ1を介して電源
端Ｖccに接続されている。
Ｑ12のベース及びＶref端子に接続され、さらに抵抗Ｒ3
及びＲ4の一端に接続されている。抵抗Ｒ3の他端は出力
端ＯＵＴに接続され、抵抗Ｒ4の他端はＧＮＤに接地さ
れている。トランジスタＱ22のエミッタはＶccに接続さ
れ、トランジスタＱ23のエミッタはトランジスタＱ13の
ベースに接続されると共に、定電流源Ｉ1を介して電源
端Ｖccに接続されている。
【００２４】トランジスタＱ13のコレクタは電源端Ｖcc
に接続され、このトランジスタＱ13のエミッタは出力端
ＯＵＴに接続されている。
に接続され、このトランジスタＱ13のエミッタは出力端
ＯＵＴに接続されている。
【００２５】次にこの実施例の動作を説明する。出力電
流をＩout、トランジスタＱ13の電流増幅率をβ（Ｑ1
3）とし、抵抗Ｒ3、Ｒ4に流れる電流を無視すると、ト
ランジスタＱ13のベース電流ＩB（Ｑ13）は ＩB（Ｑ13）＝ Ｉout／β（Ｑ13） …（１４） となる。
流をＩout、トランジスタＱ13の電流増幅率をβ（Ｑ1
3）とし、抵抗Ｒ3、Ｒ4に流れる電流を無視すると、ト
ランジスタＱ13のベース電流ＩB（Ｑ13）は ＩB（Ｑ13）＝ Ｉout／β（Ｑ13） …（１４） となる。
【００２６】よって定電流源Ｉ1に流れる電流をＩとす
ると、トランジスタＱ23のエミッタ電流ＩE（Ｑ23）は ＩE（Ｑ23）＝ＩーＩB（Ｑ13）＝ＩーＩout／β（Ｑ13） …（１５） となる。よってトランジスタＱ23の電流増幅率をβ（Ｑ
23）とすると、トランジスタＱ23のベース電流ＩB（Ｑ2
3）は ＩB（Ｑ23）＝ＩE（Ｑ23）／β（Ｑ23） ＝（ＩーＩout／β（Ｑ13））／β（Ｑ23） …（１６） となる。
ると、トランジスタＱ23のエミッタ電流ＩE（Ｑ23）は ＩE（Ｑ23）＝ＩーＩB（Ｑ13）＝ＩーＩout／β（Ｑ13） …（１５） となる。よってトランジスタＱ23の電流増幅率をβ（Ｑ
23）とすると、トランジスタＱ23のベース電流ＩB（Ｑ2
3）は ＩB（Ｑ23）＝ＩE（Ｑ23）／β（Ｑ23） ＝（ＩーＩout／β（Ｑ13））／β（Ｑ23） …（１６） となる。
【００２７】また、トランジスタＱ23のコレクタ電流Ｉ
C（Ｑ23）、トランジスタＱ26 のコレクタ電流ＩC（Ｑ2
6）トランジスタＱ21のコレクタ電流ＩC（Ｑ21）の関係
はカレントミラーの特性により、 ＩC（Ｑ23）＝ＩC（Ｑ26）＝ＩC（Ｑ25） …（１７） となる。よって（１７）式から、 ＩC（Ｑ25）＝ＩC（Ｑ23）＝ＩーＩout／β（Ｑ13） …（１８） となる。
C（Ｑ23）、トランジスタＱ26 のコレクタ電流ＩC（Ｑ2
6）トランジスタＱ21のコレクタ電流ＩC（Ｑ21）の関係
はカレントミラーの特性により、 ＩC（Ｑ23）＝ＩC（Ｑ26）＝ＩC（Ｑ25） …（１７） となる。よって（１７）式から、 ＩC（Ｑ25）＝ＩC（Ｑ23）＝ＩーＩout／β（Ｑ13） …（１８） となる。
【００２８】よってトランジスタＱ21及びＱ22のベース
電流を無視すると、トランジスタＱ24のベース電流ＩB
（Ｑ24）は ＩB（Ｑ24）＝（ＩーＩout／β（Ｑ13））／β（Ｑ24） …（１９） となる。またトランジスタＱ24とＱ23の電流増幅率の関
係は同じ特性の素子を使用することにより β（Ｑ24）＝β（Ｑ23） となる。
電流を無視すると、トランジスタＱ24のベース電流ＩB
（Ｑ24）は ＩB（Ｑ24）＝（ＩーＩout／β（Ｑ13））／β（Ｑ24） …（１９） となる。またトランジスタＱ24とＱ23の電流増幅率の関
係は同じ特性の素子を使用することにより β（Ｑ24）＝β（Ｑ23） となる。
【００２９】よってトランジスタＱ24とＱ23のベース電
流の関係は（１６）、（１９）式よ り ＩB（Ｑ24）＝ＩB（Ｑ23） …（２０ ） となり、よってトランジスタＱ21のコレクタ電流ＩC
（Ｑ21）は ＩC（Ｑ21）＝ＩC（Ｑ11）−ＩB（Ｑ24） …（２１） となる。よって、トランジスタＱ22のコレクタ電流ＩC
（Ｑ22）は ＩC（Ｑ22）＝ＩC（Ｑ11）−ＩB（Ｑ24） …（２２） となる。
流の関係は（１６）、（１９）式よ り ＩB（Ｑ24）＝ＩB（Ｑ23） …（２０ ） となり、よってトランジスタＱ21のコレクタ電流ＩC
（Ｑ21）は ＩC（Ｑ21）＝ＩC（Ｑ11）−ＩB（Ｑ24） …（２１） となる。よって、トランジスタＱ22のコレクタ電流ＩC
（Ｑ22）は ＩC（Ｑ22）＝ＩC（Ｑ11）−ＩB（Ｑ24） …（２２） となる。
【００３０】コレクタ電流ＩC（Ｑ22）とベース電流ＩB
（Ｑ23）を加えたものをＩAとすると、トランジスタＱ1
2のコレクタ電流ＩC（Ｑ12）とＩAが等しくなるように
抵抗Ｒ３及びＲ４の接続点のＶref端子の電圧が決定す
る。したがって（２０）、（２２）式より ＩA＝ＩC（Ｑ22）＋ＩB（Ｑ23） ＝ＩC（Ｑ11）−ＩB（Ｑ24）＋ＩB（Ｑ23） ＝ＩC（Ｑ11） …（２３） となる。
（Ｑ23）を加えたものをＩAとすると、トランジスタＱ1
2のコレクタ電流ＩC（Ｑ12）とＩAが等しくなるように
抵抗Ｒ３及びＲ４の接続点のＶref端子の電圧が決定す
る。したがって（２０）、（２２）式より ＩA＝ＩC（Ｑ22）＋ＩB（Ｑ23） ＝ＩC（Ｑ11）−ＩB（Ｑ24）＋ＩB（Ｑ23） ＝ＩC（Ｑ11） …（２３） となる。
【００３１】従って、出力電流が増えたとしても、トラ
ンジスタＱ11及びＱ12のコレクタに流れる電流ＩAは変
化しないので、Ｖref端子の電圧は変動しない。よって
出力電圧も変動しない。また、この電圧源回路１の最大
設定可能電圧Ｖoutmaxは図３と同じとなり、図４のよう
に狭くなることもない。
ンジスタＱ11及びＱ12のコレクタに流れる電流ＩAは変
化しないので、Ｖref端子の電圧は変動しない。よって
出力電圧も変動しない。また、この電圧源回路１の最大
設定可能電圧Ｖoutmaxは図３と同じとなり、図４のよう
に狭くなることもない。
【００３２】図２は本発明の第２実施例の電圧源回路１
１を示す。この実施例は第１実施例をもとにトランジス
タＱ21、Ｑ22のコレクタ・エミッタ間電圧を等しくし、
アーリ効果（現象）も受けない回路構成にしたものであ
る。
１を示す。この実施例は第１実施例をもとにトランジス
タＱ21、Ｑ22のコレクタ・エミッタ間電圧を等しくし、
アーリ効果（現象）も受けない回路構成にしたものであ
る。
【００３３】つまり、図１において、トランジスタＱ21
のベースとトランジスタＱ24のエミッタの間にコレクタ
及びエミッタを接続したＮＰＮトランジスタＱ16を設
け、このトランジスタＱ16のベースをトランジスタＱ13
のベースに接続し、さらにトランジスタＱ13のベースと
トランジスタＱ23のエミッタとの間にコレクタ及びエミ
ッタを接続したＮＰＮトランジスタＱ17を設け、このＮ
ＰＮトランジスタＱ17のベースはそのコレクタと短絡し
ている。
のベースとトランジスタＱ24のエミッタの間にコレクタ
及びエミッタを接続したＮＰＮトランジスタＱ16を設
け、このトランジスタＱ16のベースをトランジスタＱ13
のベースに接続し、さらにトランジスタＱ13のベースと
トランジスタＱ23のエミッタとの間にコレクタ及びエミ
ッタを接続したＮＰＮトランジスタＱ17を設け、このＮ
ＰＮトランジスタＱ17のベースはそのコレクタと短絡し
ている。
【００３４】その他の構成は図１と同じである。アーリ
現象を防止できる効果の他は第１実施例と同様の作用及
び効果を有する。
現象を防止できる効果の他は第１実施例と同様の作用及
び効果を有する。
【００３５】なお、図１等の実施例におけるＮＰＮトラ
ンジスタＱ11〜Ｑ15をＰＮＰトランジスタに置換し、Ｐ
ＮＰトランジスタＱ21〜Ｑ26をＮＰＮトランジスタに置
換し、かつ正の電源端Ｖccを負の電源端に置換した構成
にして、負の電圧を出力する構成にしても良い。
ンジスタＱ11〜Ｑ15をＰＮＰトランジスタに置換し、Ｐ
ＮＰトランジスタＱ21〜Ｑ26をＮＰＮトランジスタに置
換し、かつ正の電源端Ｖccを負の電源端に置換した構成
にして、負の電圧を出力する構成にしても良い。
【００３６】
【発明の効果】以上説明したように本発明によれば設定
可能電圧範囲を損なわず出力電圧が出力電流の影響を受
けない回路を得ることができる。
可能電圧範囲を損なわず出力電圧が出力電流の影響を受
けない回路を得ることができる。
【図１】図１は本発明の第１実施例の電圧源回路の回路
図。
図。
【図２】図２は本発明の第２実施例の電圧源回路の回路
図。
図。
【図３】図３は従来例の電圧源回路の回路図。
【図４】図４は従来例の変形例の電圧源回路の回路図。
１…電圧源回路 ２、３…カレントミラー回路 Ｑ11〜Ｑ15…ＮＰＮトランジスタ Ｑ21〜Ｑ26…ＰＮＰトランジスタ Ｒ１〜Ｒ４…抵抗 Ｉ1…定電流源 ＯＵＴ…出力端
Claims (1)
- 【請求項１】 共通にされたベースが出力端の電圧を分
圧する抵抗に接続された第１及び第２のトランジスタの
エミッタ・コレクタ間を等しい電流が流れるようにする
１対のトランジスタで形成された第１のカレントミラー
回路と、前記エミッタ・コレクタ間を流れる電流をＧＮ
Ｄに導く第１及び第２の抵抗と、前記出力端と電源端に
それぞれエミッタ及びコレクタが接続された第３のトラ
ンジスタと、前記電源端に一端が接続され、他端が前記
第３のトランジスタのベースに接続された定電流源と、
前記定電流源の他端とＧＮＤにそれぞれエミッタ及びコ
レクタが接続された第４のトランジスタと、前記第４の
トランジスタのベースが前記第１のカレントミラー回路
と第２のトランジスタとの接続点に接続される電圧源回
路において、 前記第４のトランジスタのコレクタとＧＮＤ間に、第２
のカレントミラー回路を配置し、前記第４のトランジス
タのエミッタ・コレクタ間を流れる電流と等しい電流を
第３のカレントミラー回路の一方の電流路に流し、前記
第３のカレントミラー回路の他方の電流路から前記第１
のカレントミラー回路のベースに前記一方の電流路に流
れる電流と等しい電流を供給し、かつ前記第１のカレン
トミラー回路のベースから前記第１のトランジスタのエ
ミッタ・コレクタ間に前記第４のトランジスタのベース
電流に等しい電流を供給する第５のトランジスタを設け
たことを特徴とする電圧源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9151993A JPH06309054A (ja) | 1993-04-19 | 1993-04-19 | 電圧源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9151993A JPH06309054A (ja) | 1993-04-19 | 1993-04-19 | 電圧源回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06309054A true JPH06309054A (ja) | 1994-11-04 |
Family
ID=14028668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9151993A Withdrawn JPH06309054A (ja) | 1993-04-19 | 1993-04-19 | 電圧源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06309054A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001134332A (ja) * | 1999-11-04 | 2001-05-18 | Sanyo Electric Co Ltd | 定電流回路 |
| CN115765656A (zh) * | 2022-12-22 | 2023-03-07 | 电子科技大学 | 一种高压侧电流检测放大器 |
-
1993
- 1993-04-19 JP JP9151993A patent/JPH06309054A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001134332A (ja) * | 1999-11-04 | 2001-05-18 | Sanyo Electric Co Ltd | 定電流回路 |
| CN115765656A (zh) * | 2022-12-22 | 2023-03-07 | 电子科技大学 | 一种高压侧电流检测放大器 |
| CN115765656B (zh) * | 2022-12-22 | 2023-08-18 | 电子科技大学 | 一种高压侧电流检测放大器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4264873A (en) | Differential amplification circuit | |
| JPS61230411A (ja) | 電気回路 | |
| US4567444A (en) | Current mirror circuit with control means for establishing an input-output current ratio | |
| KR930001291B1 (ko) | 캐스코드 전류원 장치 | |
| JPH0544845B2 (ja) | ||
| US4626771A (en) | ECL slave reference generator | |
| US4654602A (en) | Current mirror circuit | |
| US5140181A (en) | Reference voltage source circuit for a Darlington circuit | |
| JP2533201B2 (ja) | Ａｍ検波回路 | |
| JPH06309054A (ja) | 電圧源回路 | |
| US4786855A (en) | Regulator for current source transistor bias voltage | |
| JPS6031290B2 (ja) | シユミツトトリガ回路 | |
| JPS6252486B2 (ja) | ||
| JP3736077B2 (ja) | 電圧比較回路 | |
| JP2647725B2 (ja) | 電圧比較器 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| KR930004584Y1 (ko) | 슈미트 트리거회로 | |
| JPH0352031Y2 (ja) | ||
| JPS6143014A (ja) | ヒステリシス付コンパレ−タ | |
| JP3431436B2 (ja) | 半導体集積回路装置 | |
| JP3406468B2 (ja) | 定電圧発生回路 | |
| JPH0646370B2 (ja) | 定電流回路 | |
| JPS6033717A (ja) | カレントミラ−回路 | |
| JP2604530Y2 (ja) | 出力回路 | |
| JPH05343933A (ja) | 電圧電流変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000704 |