JPH06309242A - 誤り検出方法 - Google Patents

Abstract

(57)【要約】 【目的】不揮発性メモリ内のデータ書き込み時に発生し
た動的な誤りを効率的に検出して、データの正当性を保
証する。 【構成】データ１２ｂにチェックサム１２ｃを付加して
不揮発性メモリ１２に格納し、読み出し時にデータ１２
ｂの誤りを検出する誤り検出方法において、データ１２
ｂを不揮発性メモリ１２に格納するに際して、データ１
２ｂが不揮発性メモリ１２に正常に格納された場合はデ
ータ１２ｂとともに所定の認証コード１２ａを不揮発性
メモリ１２に格納する第１のステップと、データ１２ｂ
の読み出しに際して、前記認証コード１２ａが存在しな
い場合はチェックサム１２ｃを用いることなくデータ１
２ｂが誤りであると判断する第２のステップとから構成
される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、情報の誤りを検出する
誤り検出方法に関し、特に不揮発性メモリ等の記憶手段
を用いた場合の誤り検出方法に関する。

【０００２】

【従来の技術】従来、プログラム等の情報を記憶する記
憶手段として、読み出し専用メモリ（ＲＯＭ）が使われ
てきたが、書き換え可能な不揮発性メモリが発表されて
以来、ＲＯＭの一部を不揮発性メモリに置き換えて、プ
ログラムに柔軟性を持たせるメモリ構成をとることが多
い。

【０００３】例えば、ＲＯＭのプログラムをバージョン
アップする場合やバグを修正する場合に、ＲＯＭ自体を
交換するのではなく、修正用データを不揮発性メモリに
常駐させ、かかるデータを用いてプログラム修正を行う
（以下、「プログラムのパッチ修正」という）方式にお
いて、上記メモリ構成が採用される。

【０００４】したがって、不揮発性メモリにデータ誤り
が発生した場合には、プログラムのエラーを引き起こす
ため、メモリの保護対策を十分に行う必要がある。

【０００５】図１２は、従来法における、不揮発性メモ
リを用いたプログラムのパッチ修正を行う場合の概念図
である。

【０００６】図１２に示すように、プログラムのパッチ
修正を行う際には、まずＲＯＭ内のプログラムを主記憶
メモリ（ＲＡＭ）上にロードする（１２ー1）。そして、
予めパッチ修正用のデータを格納した不揮発性メモリか
らパッチ修正用データを読み出し、プログラムの所定の
位置にパッチ修正を行うことになる（１２ー2）。

【０００７】このパッチ修正方式には、例えば、特開平
２−１１４３３０号公報に開示されたように、不揮発性
メモリ内に修正用メモリ領域を設け、この修正用メモリ
内のデータに基づいてプログラムを修正する機器組込み
型マイクロプロセッサのプログラム格納方式や、特開平
３−９８１２６号公報に開示されたように、未使用領域
を有する不揮発性記憶装置を用いて主記憶上のプログラ
ムにパッチ修正を行うプログラムのパッチ修正方式があ
る。

【０００８】ところが、不揮発性メモリには、書き込み
回数が通常１万回程度に制限されるという欠点があるた
め、書き込み回数が上限に達したならば情報の誤りが発
生し、プログラムエラーや暴走を引き起こす等の要因を
内在する。

【０００９】このため、かかる情報の誤りを早期に発見
し、プログラムエラー等を未然に防止するため、ハード
ウエアとソフトウエアを用いてメモリの保護対策がとら
れるのが一般的である。

【００１０】このハードウエアによる保護対策には、例
えばプログラムを多重保存するというようにハードウエ
アに冗長度を持たせる方式等があり、ソフトウエアによ
る保護対策には、例えば巡回符号等を用いて冗長符号を
付加したプログラムを保存し、プログラムを読み出す際
に冗長符号を用いた復号化を行うことにより、メモリ内
で発生した誤りを検出する方式等がある。

【００１１】

【発明が解決しようとする課題】しかしながら、ハード
ウエアに冗長度を持たせる場合には、例えばプログラム
多重保存用メモリが必要となるように、冗長度を付加す
ればするほどハードウエアが余分に必要となる。

【００１２】また、巡回符号等を用いた誤り検出方式で
は、メモリ内で発生した誤りは検出できるが、メモリに
書き込む際に発生する誤りは検出できない。

【００１３】例えば、上記プログラムのパッチ修正にお
いて、パッチ修正用データを更新中に電源が停止した場
合には、更新処理を完了しない状態で処理を中止するこ
とになる。このため、パッチ修正用データは、一部分が
更新されるものの残り部分は更新されない結果となる。

【００１４】すなわち、上記誤り検出方式のみでは、不
揮発性メモリが経年変化等によりビット誤りを生じた場
合の誤りは検出できるが、上記のように書き込み時に誤
りが発生した場合には誤りを検出できないのである。

【００１５】そこで、本発明は、かかる問題点を除去
し、情報を記憶手段に書き込む際に発生する誤りを効率
的に検出して、情報の正当性を保証することができる誤
り検出方法を提供することを目的とする。

【００１６】

【課題を解決するための手段】上記目的を達成するた
め、本発明では、情報に誤り検出符号を付加して記憶手
段に記憶し、読み出し時に該情報の誤りを検出する誤り
検出方法において、前記情報の記憶に際して、当該情報
と共に当該情報の消去時の文字列パターンとは異なる所
定の文字列を前記記憶手段に記憶する第１のステップ
（図４のＳ４ー1〜Ｓ４ー3）と、前記情報を読み出す際
に、前記記憶手段から読み出された文字列が前記所定の
文字列か否かを判断して当該情報の誤りを検出する第２
のステップ（図６のＳ６ー4〜Ｓ６ー7）とを具備したこと
を特徴とする。

【００１７】

【作用】本発明は、情報を記憶手段に格納する際に、前
記第１のステップにより該情報の消去時の文字列パター
ンと異なる所定の文字列（例えばキーワード）を該情報
とともに前記記憶手段に記憶し、前記第２のステップに
より該情報を前記記憶手段から読み出す際に、例えば前
記情報を読み出す前に所定の文字列領域を読み出し、当
該領域の文字列が第１のステップで用いた所定の文字列
と一致すれば前記情報が正常であり、一致しなければ前
記情報が誤りであると判断することにより、前記情報を
前記記憶手段に書き込む際に発生した情報の誤りを読み
出し時に効率的に検出できるため、前記誤り検出符号で
は検出できない誤りを検出し、前記記憶手段に格納した
情報の正当性を保証することができる。

【００１８】

【実施例】以下、本発明に係わる誤り検出方法を、不揮
発性メモリを用いたプログラムのパッチ修正に適用した
場合の一実施例について図面を参照して説明する。

【００１９】図１は、本発明を不揮発性メモリを用いた
プログラムのパッチ修正を行う際に必要となるシステム
構成を示すブロック図である。

【００２０】本システムは、プログラムの実行及び誤り
検出処理等を行うＣＰＵ１１と、パッチ修正用データ１
２ｂ・認証コード１２ａ・チェックサム１２ｃを格納す
る不揮発性メモリ１２と、主記憶メモリであるＲＡＭ１
３と、プログラムパッチされる元プログラムを記憶した
ＲＯＭ１４と、Ｉ／Ｏ１５と、システムバス１６とから
構成される。

【００２１】この際、不揮発性メモリ１２は、ＣＰＵ１
１からのデータの読み書きを高速化するため、メモリの
アドレスを用いてデータの読み書きを行うものとする。

【００２２】また、認証コード１２ａとは、データ１２
ｂの更新時に行う消去及び書き込み動作に伴い生起する
誤り（以下、「動的な誤り」という）の有無を判定する
任意の文字列であり、システム毎にユーザが任意に設定
し、不揮発性メモリ１２内の所定の位置に格納するもの
である。なお、認証コード１２ａは、電源投入時の初期
値（例えばオール’０’又はオール’Ｆ’）と異なる文
字列を選択する必要がある。

【００２３】この認証コード１２ａは、データ１２ｂの
書き込み時にデータ１２ｂとともに不揮発性メモリ１２
に対して書き込み、読み出し時に認証コード１２ａが不
揮発性メモリ１２の所定の位置にあれば、データ１２ｂ
が書き込みエラーを起こさずに正常に書き込まれ、認証
コード１２ａがなければ、データ１２ｂが正常に書き込
まれなかったことを示す状態フラグの役割を果たすもの
である。

【００２４】また、チェックサム１２ｃとは、不揮発性
メモリ１２に対して書き込み・更新動作等を行わなくて
も発生する誤り（以下、「静的な誤り」という）の有無
を判定する計算値であり、ゼロックス・ネットワークシ
ステム（以下、「ＸＮＳ」という）におけるインタネッ
トパケットのエラーチェック等で採用される方式であ
る。

【００２５】このチェックサム１２ｃは、チェックサム
１２ｃ自身を除く不揮発性メモリ１２内部のデータを加
算することにより算出する検査用データである。

【００２６】本発明をパッチ修正に適用した場合には、
認証コード１２ａを用いてデータ１２ｂの動的な誤りを
検出し、チェックサム１２ｃを用いてデータ１２ｂの静
的な誤りを検出することになる。

【００２７】次ぎに、認証コード１２ａ及びチェックサ
ム１２ｃを用いた誤り検出手順について説明する。

【００２８】図２は、不揮発性メモリ１２の構成と各構
成要素の消去及び書き込み順序を示す図である。

【００２９】図２において、不揮発性メモリ１２は、例
えば”ＡＡＡ”という文字からなる認証コード１２ａ
と、ｄ１〜ｄｎからなるデータ１２ｂと、認証コード１
２ａとｄ１〜ｄｎとの加算結果（以下、「ａｄｄ（１２
ａ．．ｄｎ）」という）から得られるチェックサム１２
ｃとから構成される。なお、認証コード１２ａとチェッ
クサム１２ｃの格納場所は、不揮発性メモリ１２内の任
意の場所に設定することができる。

【００３０】上記構成を持つ不揮発性メモリ１２内のパ
ッチ修正用データ１２ｂを更新する場合には、まず認証
コード１２ａ、チェックサム１２ｃ、データ１２ｂの順
で消去する。そして、消去完了後、データ１２ｂ、認証
コード１２ａ、チェックサム１２ｃの順で不揮発性メモ
リ１２内に書き込みを行うことにする。

【００３１】このように、データ１２ｂの消去前に認証
コード１２ａを消去し、データ１２ｂの書き込み後に認
証コード１２ａを書き込むことにより、認証コード１２
ａが不揮発性メモリ１２内に存在する場合には、データ
１２ｂは必ず不揮発性メモリ１２内に存在することにな
る。

【００３２】このため、上記消去順序及び書き込み順序
を採用することにより、ＣＰＵ１１は、パッチ修正を行
う前に認証コード１２ａを確認し、認証コード１２ａ
が”ＡＡＡ”であれば、データ１２ｂが正規のデータで
あると判断してパッチ修正を行い、認証コード１２ａが
消去された状態であればデータが更新中と判断してパッ
チ修正を中止することができる。

【００３３】また、例えば、認証コード１２ａとチェッ
クサム１２ｃとデータ１２ｂの一部を消去した時点で電
源が停止した場合のように、データ１２ｂの更新が未完
のまま処理が終了した場合には、ＣＰＵ１１は認証コー
ド１２ａが消去状態であることを確認できるため、パッ
チ修正を中止することができる。

【００３４】すなわち、認証コード１２ａは、上記消去
順序及び書き込み順序を用いることにより、誤り検出可
能な状態フラグとして利用できることになる。

【００３５】以下、図３及び図４に示すフローチャート
を用いて、上記消去処理及び書き込み処理について詳細
に説明する。

【００３６】図３は、不揮発性メモリ１２の消去処理を
示すフローチャートである。

【００３７】まず、データ１２ｂの消去に先立ち、不揮
発性メモリ１２内の認証コード１２ａ”ＡＡＡ”を消去
する（Ｓ３-1）。この際、本実施例では、認証コード１
２ａが正常に消去されたことを確認するため、認証コー
ド１２ａをスペースで置換して消去する方式を用いてい
る。

【００３８】このため、認証コード１２ａが”ＡＡＡ”
という文字列であればデータ１２ｂが書き込みを完了し
た状態を示し、スペースであればデータ１２ｂが消去さ
れた状態を示す。また、’０’の場合には、書き込み未
完の初期状態であり、”ＡＡＡ”、スペース、’０’以
外の場合には、認証コード１２ａにデータ誤りが発生し
たと認識することができる。

【００３９】そして、認証コード１２ａの消去終了後、
チェックサム１２ｃ（ａｄｄ（１２ａ．．ｄｎ））（Ｓ
３-2）及びデータ１２ｂ（データ１〜ｎ）を消去する
（Ｓ３-3）。この際、本実施例では、認証コード１２ａ
のみを用いて状態判定を行うため、チェックサム１２ｃ
とデータ１２ｂについては、’０’を用いて消去してい
る。

【００４０】次に、不揮発性メモリ１２に対する書き込
み手順について、図４に示すフローチャートを用いて説
明する。

【００４１】まず最初に、データ１２ｂを不揮発性メモ
リ１２内の所定の領域に書き込みを行う（Ｓ４ー1）。し
たがって、この時点で電源異常等の障害が発生した場合
には、認証コード１２ａの書き込み未完であるために、
データ１２ｂは更新中（又は障害発生状態）であるとみ
なされる。

【００４２】したがって、かかる時間を短縮すべく、デ
ータ１２ｂに引き続いて認証コード１２ａの書き込みを
行う（Ｓ４ー2）。

【００４３】そして、最後に認証コード１２ａとデータ
１２ｂの各データを加算してチェックサムを計算し、計
算結果を不揮発性メモリ１２の所定の位置に格納する
（Ｓ４ー3）のである。

【００４４】上記消去順序と書き込み順序を用いること
により、不揮発性メモリ１２内にパッチ修正用データ１
２ｂを格納する場合に、書き込みエラー等の動的誤りの
発生を認証コード１２ａを用いて検出できることにな
る。

【００４５】次に、上記不揮発性メモリ１２内のチェッ
クサム１２ｃを用いた誤り検出手順について、ビット毎
の排他的論理和（以下、「ＥＯＲ」という）を用いる方
式を例にとり説明する。

【００４６】図５に示すように、認証コード１２ａとデ
ータ１２ｂに１６進数２桁のデータが格納されている場
合には、まず各データのＭＳＢ（most significant bi
t）のＥＯＲを取り、チェックサム１２ｃのＭＳＢを定
める。そして、順次ＬＳＢ（least significant bit）
に至るまで各ビット毎に上記演算を繰り返しチェックサ
ムを算出し、不揮発性メモリ１２内に格納する。

【００４７】そして、ＣＰＵ１１がパッチ修正を行う前
に、再度チェックサムを上記手順で算出して、算出結果
が格納時点で算定したチェックサム１２ｃの内容と一致
すればデータ１２ｂに誤りがなく、一致しなければデー
タ１２ｂに誤りがあるものと判断するのである。

【００４８】図５の例では、認証コード１２ａは文字’
Ａ’であるため、対応する文字コード”１６進数の４１
（以下、「４１(H)」という）”が格納される。また、
データ１２ｂは、”７４(H)”、”６５(H)”、”ＤＥ
(H)”、”Ａ６(H)”であるため、上記データを各々ビッ
ト毎にＥＯＲを行いことにより得られる”２８(H)”
を、Ｓ４ー3に示す書き込み段階でチェックサム１２ｃと
して不揮発性メモリ１２に格納する。

【００４９】そして、ＣＰＵ１１がパッチ修正を行うべ
くデータ１２ｂを読み込む時点で、同様の手順で再度チ
ェックサムを計算し、チェックサム１２ｃと照合する。

【００５０】この結果、仮にデータ１２ｂの”７４
(H)”のＭＳＢがビット誤りを起こし、”Ｆ４(H)”に変
化した場合には、チェックサムの計算結果が”Ａ８
(H)”となるため、チェックサム１２ｃの値”２８(H)”
と比較してビット誤りを検出できることになる。

【００５１】上記処理を行うことにより、不揮発性メモ
リ１２内の一部に経年変化等の静的な誤りが発生したか
否かを検出できることになる。

【００５２】また、本実施例では、説明の便宜上ＥＯＲ
方式を用いることにしたが、有限体上の加算を用いる方
式、パリティチェック方式等の他のチェックサム方式を
適用することもできる。

【００５３】次に、上記認証コード１２ａとチェックサ
ム１２ｃを用いて、プログラムのパッチ修正を行う際の
一連の手順について、図６に示すフローチャートを用い
て説明する。

【００５４】まず、ユーザが電源を投入したならば（Ｓ
６-1）、ＣＰＵ１１がＲＯＭ１４のデータに従いシステ
ムを起動する（Ｓ６-2）。そして、ＣＰＵ１１は、ＲＡ
Ｍ１３の内容を消去（Ｓ６-3）した後、不揮発性メモリ
１２内の認証コード１２ａを読み出す（Ｓ６-4）。

【００５５】そして、読み出した認証コード１２ａの内
容が、予め設定した”ＡＡＡ”という文字列と一致する
か否かを判定して（Ｓ６-5）、一致しなければパッチ修
正を行うことなくＲＯＭ１４のプログラムを実行し（Ｓ
６ー10）、一致するならばチェックサムの計算（Ｓ６-
6）に移行する。

【００５６】次に、チェックサムを計算した後（Ｓ６-
6）、計算結果が不揮発性メモリ１２内のチェックサム
１２ｃの内容と一致するか否かを判定して（Ｓ６ー7）、
一致しなければパッチ修正を行うことなくＲＯＭ１４の
プログラムを実行し（Ｓ６ー10）、一致するならばパッ
チ修正処理（Ｓ６-8）に移行する。

【００５７】すなわち、ＣＰＵ１１は、ＲＯＭ１４のプ
ログラムをＲＡＭ１３上にロードした後、不揮発性メモ
リ１２内のデータ１２ｂを逐次ＲＡＭ１３の所定の位置
に格納するパッチ修正を行うのである。

【００５８】そして、ＣＰＵ１１は、ＲＡＭ１３上にあ
るパッチ修正終了後のプログラムを実行するのである
（Ｓ６-9）。

【００５９】上記の手順でパッチ修正処理を行うことに
より、不揮発性メモリ１２に誤りを検出した場合には、
パッチ修正を行うことなくＲＯＭ１４のプログラムを実
行し、誤りを検出しない場合には、パッチ修正実施後の
プログラムを実行できることになる。

【００６０】ところで、上記実施例においてはＥＯＲを
用いているため、データ１２ｂの同じ列（例えば、ＭＳ
ＢやＬＳＢ）が複数誤る場合には、チェックサム１２ｃ
の値が偶然一致することもある。このため、かかる場合
に対処するため、不揮発性メモリ１２を分割して使用す
る実施例について図７〜図９を用いて説明する。

【００６１】図７は、不揮発性メモリ１２をブロックに
分割し、各ブロック内にデータ１２ｂを格納した場合の
構成を示す図である。

【００６２】図７に示すように、この実施例では、分割
されたブロック毎に認証コードとチェックサムを付与す
る。

【００６３】このため、ブロック１に対しては、認証コ
ード７ａとチェックサム７ｃを付与し、他のブロックに
対しても同様に認証コードとチェックサムを付与するこ
とになる。ここで、不揮発性メモリ１２の消去順序と書
き込み順序は、前例と同様に行うものとする。

【００６４】上記の各ブロックに分割した不揮発性メモ
リ１２を用いて、プログラムのパッチ修正を行う場合の
処理手順を以下説明する。

【００６５】図８は、全てのブロックに誤りが発生しな
い場合にのみパッチ修正を行う処理手順を示すフローチ
ャートである。

【００６６】かかる場合には、まずブロック１に対し
て、認証コード７ａとチェックサム７ｃとを用いた誤り
検出（Ｓ８-1）を行う。ここで、各ブロックに対する誤
り検出の実施要領については前例と同様に行う。そし
て、ブロック１に対する誤り検出結果が正常であれば、
次のブロックの誤り検出処理に移行し（Ｓ８-2）、誤り
を検出した場合には、以後の誤り検出処理を中止してＲ
ＯＭのプログラムを実行する（Ｓ８-5）。以下同様に、
各ブロックに対する認証コードとチェックサムを用いた
誤り検出を連続して行い、誤りが全てのブロックに無い
場合に限りパッチ修正（Ｓ８ー3）を行い、修正済みのプ
ログラムを実行する手順となる。

【００６７】すなわち、この処理手順では、全てのブロ
ックが正しければパッチ修正を行うが、一つでも誤りの
ブロックが有ればパッチ修正を行わずにＲＯＭのプログ
ラムを実行する手順をとるため、各ブロックが互いに従
属した場合に有効である。

【００６８】これに対して、図９は、誤りのないブロッ
クのみを逐次パッチ修正する場合の処理手順を示すフロ
ーチャートである。

【００６９】かかる場合には、まずブロック１に対して
同様に誤り検出（Ｓ９ー1）を行い、ブロック１の誤り検
出結果に異常がなければパッチ修正を行った（Ｓ９ー2）
後次のブロックの誤り検出（Ｓ９ー3）に移行し、ブロッ
ク１に誤りを検出したならばパッチ修正を実施すること
なく次ぎのブロックに対する誤り検出処理に移行する。
以下同様に、全てのブロックに対して認証コードとチェ
ックサムを用いた誤り検出を行い、誤りを検出したブロ
ックを除外してパッチ修正を実施した後プログラムを実
行する手順となる。

【００７０】すなわち、この処理手順では、他のブロッ
クとは無関係に個々のブロックのパッチ修正を行うた
め、各ブロックが互いに独立な場合に有効な処理手順で
ある。

【００７１】また、上記処理手順以外にも、誤りを検出
するまで誤り検出とパッチ修正を逐次行い、誤りを検出
した際には修正中のプログラムを破棄してＲＯＭのプロ
グラムを実行する処理手順や、上記の各処理手順を組み
合わせるた処理手順もある。

【００７２】以上述べたように、パッチ修正を行うデー
タ１２ｂを予め各ブロックに分割し、ブロック毎に認証
コードとチェックサムとを用いた誤り検出を行うことに
より、誤り検出の精度を上げてプログラムの信頼性を高
めることもできるのである。

【００７３】次ぎに、マルチプロセッサシステムに対す
る本発明の適用例について、図１０〜図１１を用いて説
明する。

【００７４】図１０は、複数のＣＰＵが不揮発性メモリ
を共有する場合のシステムの構成例である。

【００７５】図１０に示すシステムは、３つのＣＰＵ
（ＣＰＵ１１ａ、ＣＰＵ１１ｂ、ＣＰＵ１１ｃ）と、マ
ルチプロセッサでメモリを共有するためにブロックに分
割された不揮発性メモリ１２と、ＲＡＭ１３と、ＲＯＭ
１４と、Ｉ／Ｏ１５と、システムバス１６とから構成さ
れる。

【００７６】この際、不揮発性メモリ１２を共有する方
式には、ＣＰＵ毎に固定的に各ブロックを割り当てる方
式と、必要に応じて適宜各ＣＰＵに必要なブロックを割
り当てる方式がある。しかし、前者の場合は第１の実施
例と同様な処理手順となるため、ここでは、各ＣＰＵに
対して各ブロックを動的に割り当てる後者の処理手順に
ついて説明する。

【００７７】図１１は、上記構成を持つシステムにおい
てパッチ修正を行う場合の手順を示すフローチャートで
ある。

【００７８】各ＣＰＵは、ＲＡＭの消去が終了した時点
で、不揮発性メモリ内のブロックが自分に割り当てられ
たブロックか否かを確認し（Ｓ１１ー1）、該ＣＰＵに割
り当てられたブロックであれば、認証コードとチェック
サムを用いてブロックの誤り検出を行い（Ｓ１１ー2）、
割り当てられたものでなければつぎのブロックに移行
（Ｓ１１ー4）する。

【００７９】なお、Ｓ１１ー2の誤り検出において、誤り
がない場合にはパッチ修正を行う（Ｓ１１ー3）が、誤り
を検出した場合にはパッチ修正を中止してＲＯＭ１４の
プログラムを実行する（Ｓ１１ー6）。

【００８０】そして、残りブロックがある限り（Ｓ１１
ー4）上記処理（Ｓ１１ー1〜１１ー3）を繰り返し、全ての
ブロックに誤りがなければ、パッチ修正後のプログラム
を実行する（Ｓ１１ー5）ことになる。

【００８１】すなわち、この処理手順は、マルチプロセ
ッサに対して流動的に各ブロックを割り当てる場合の処
理手順であり、不揮発性メモリに対する書き込み回数が
増加することに伴い、書き込みに誤りが発生する可能性
が高くなるため有効である。

【００８２】以上、不揮発性メモリと、ブロック分割し
た不揮発性メモリと、マルチプロセッサ用に流動的に割
り当てた不揮発性メモリとを用いた場合について、書き
込み時の動的な誤りを検出する手段として本発明に係わ
る認証コードを、また静的な誤り検出方式としてはチェ
ックサムを用いた手順について説明した。

【００８３】この際、本発明に係わる誤り検出方法で
は、前述したチェックサム以外にも巡回符号に代表され
る誤り検出符号（誤り訂正符号）等も適用可能であるた
め、巡回符号を適用する場合について以下説明する。

【００８４】巡回符号とは、原始規約多項式に基づく生
成行列とデータとを行列計算して冗長符号を構成し、生
成行列の逆行列と当該冗長符号との行列計算を用いて誤
り検出（訂正）を行う方式であるため、前述したチェッ
クサムと異なり、各データ自身に冗長ビットが付加され
る。

【００８５】このため、チェックサムを用いた消去・書
き込み手順と異なり、消去手順は認証コード１２ａ、デ
ータ１２ｂの順となり、書き込み手順はデータ１２ｂ、
認証コード１２ａの順とすれば前例と同様の効果が得ら
れる。

【００８６】したがって、この消去・書き込み順序で、
上記の各実施例と同様の処理を行うことにより、誤り検
出のみならず、誤り訂正機能を付加できることになる。

【００８７】上述したように、本実施例では、パッチ修
正用のデータ以外に認証コードとチェックサムとを付加
して不揮発性メモリに格納し、読み出し時に認証コード
が所定の文字列と一致するか否かを判断するとともに、
チェックサムの計算値が不揮発性メモリ内に格納したチ
ェックサムの値と一致するか否かを判断して誤り検出を
行うことにより、パッチ修正用データが経年変化等によ
り静的に誤る場合のみならず、データ更新等に伴う動的
な誤りに対してもデータの誤りの有無を検出できるた
め、パッチ修正後のプログラムの正当性を保証すること
ができる。

【００８８】この際、パッチ修正用データをブロックに
分割して、各ブロックに対して認証コードとチェックサ
ムを用いた誤り検出を行うことにより、誤り検出精度を
さらに高めてプログラムの信頼性を向上させることもで
きる。

【００８９】また、マルチプロセッサにより不揮発性メ
モリを共有する場合にも、不揮発性メモリ内のデータの
正当性を保証することができる。

【００９０】さらに、チェックサムの代わりに巡回符号
等を用いることにより、誤り検出のみならず、誤り訂正
機能を付加することもできる。

【００９１】また、本発明に係わる誤り検出方法を不揮
発性メモリのみならず、電源をバックアップされたＲＡ
Ｍ等の記憶手段に対しても適用することができる。

【００９２】なお、本実施例では、本発明に係わる誤り
検出方法をプログラムのパッチ修正に対して適用したた
め、不揮発性メモリ内のパッチ修正用データを誤り検出
対象としたが、パラメータ等の各種データに対しても適
用可能である。

【００９３】

【発明の効果】以上詳細に説明したように、本発明で
は、情報を記憶手段に格納するに際して、前記情報が該
記憶手段に正常に格納された場合は該情報とともに所定
の文字列を前記記憶手段に格納し、前記情報の読み出し
に際して、前記文字列が存在しない場合、前記誤り検出
符号を用いることなく該情報が誤りであると判断するこ
とにより、該情報が静的に誤る場合のみならず、動的な
誤りが発生した場合にも情報の誤りを検出できるため、
誤り検出符号の欠点を是正して該情報の正当性を保証で
きる利点がある。

【００９４】この際、該情報をブロックに分割して誤り
検出を行うことにより、誤り検出精度向上を図れる利点
を有する。

【図面の簡単な説明】

【図１】 本発明に係わる誤り検出方法を、不揮発性メ
モリを用いたプログラムのパッチ修正に適用する際に必
要となるシステム構成を示すブロック図。

【図２】 図１に示す不揮発性メモリの構成と各構成要
素の消去及び書き込み順序を示す図。

【図３】 図１に示す不揮発性メモリの消去処理を示す
フローチャート。

【図４】 図１に示す不揮発性メモリの書き込み処理を
示すフローチャート。

【図５】 チェックサムの計算方式の一例を示す図。

【図６】 本発明によるパッチ修正の処理手順を示すフ
ローチャート。

【図７】 図１に示す不揮発性メモリを分割して使用す
る場合の消去及び書き込み順序を示す図。

【図８】 図７に示す不揮発性メモリを用いた場合の処
理手順の一例を示すフローチャート。

【図９】 図７に示す不揮発性メモリを用いた場合の別
の処理手順を示すフローチャート。

【図１０】 マルチプロセッサで不揮発性メモリを共用
する場合のシステム構成を示す図。

【図１１】 図１０に示すシステム構成をとる場合のパ
ッチ修正処理手順を示すフローチャート。

【図１２】 プログラムに対してパッチ修正を行う従来
の手順を示す概念図。

【符号の説明】

１１ ＣＰＵ、 １２ 不揮発性メモリ、 １２ａ 認
証コード、１２ｂ パッチ修正用データ、 １２ｃ チ
ェックサム、 １３ ＲＡＭ、１４ ＲＯＭ、 １５
Ｉ／０、 １６ システムバス

Claims (1)

【特許請求の範囲】
1. 【請求項１】情報に誤り検出符号を付加して記憶手段に
   記憶し、読み出し時に該情報の誤りを検出する誤り検出
   方法において、 前記情報の記憶に際して、当該情報と共に当該情報の消
   去時の文字列パターンとは異なる所定の文字列を前記記
   憶手段に記憶する第１のステップと、 前記情報を読み出す際に、前記記憶手段から読み出され
   た文字列が前記所定の文字列か否かを判断して当該情報
   の誤りを検出する第２のステップとを具備したことを特
   徴とする誤り検出方法。