JPH06310593A - 素子分離領域の製造方法 - Google Patents
素子分離領域の製造方法Info
- Publication number
- JPH06310593A JPH06310593A JP12075693A JP12075693A JPH06310593A JP H06310593 A JPH06310593 A JP H06310593A JP 12075693 A JP12075693 A JP 12075693A JP 12075693 A JP12075693 A JP 12075693A JP H06310593 A JPH06310593 A JP H06310593A
- Authority
- JP
- Japan
- Prior art keywords
- silicon oxide
- groove
- film
- oxide film
- isolation region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】 本発明は、面積の異なる溝（トレンチ）を酸
化シリコンで埋め込むことにより素子分離領域を形成す
る方法であって、その際に半導体基体の表面の平坦化処
理を行う必要性をなくして、製造工程の簡単化を図る。 【構成】 第１の工程で、半導体基体１１に溝１２を形
成し、次いで第２の工程で、溝１２の底部に酸化シリコ
ン膜１３を形成し、その後第３の工程で、酸化シリコン
膜１３上に酸化シリコン１４を選択的に成長させて、そ
の酸化シリコン１４で溝１２を埋め込むことにより素子
分離領域１５を形成する。
化シリコンで埋め込むことにより素子分離領域を形成す
る方法であって、その際に半導体基体の表面の平坦化処
理を行う必要性をなくして、製造工程の簡単化を図る。 【構成】 第１の工程で、半導体基体１１に溝１２を形
成し、次いで第２の工程で、溝１２の底部に酸化シリコ
ン膜１３を形成し、その後第３の工程で、酸化シリコン
膜１３上に酸化シリコン１４を選択的に成長させて、そ
の酸化シリコン１４で溝１２を埋め込むことにより素子
分離領域１５を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造プロ
セスにおける素子分離領域の製造方法に関するものであ
る。
セスにおける素子分離領域の製造方法に関するものであ
る。
【０００２】
【従来の技術】半導体装置の基本要素である素子分離領
域の製造方法には、例えばＬＯＣＯＳ法が広範に用いら
れている。しかし素子分離領域となる酸化膜を成長させ
る際に、素子形成領域内にいわゆるバーズビークが伸び
る。
域の製造方法には、例えばＬＯＣＯＳ法が広範に用いら
れている。しかし素子分離領域となる酸化膜を成長させ
る際に、素子形成領域内にいわゆるバーズビークが伸び
る。
【０００３】このバーズビークの伸びを抑えるには、Ｌ
ＯＣＯＳ酸化膜を薄く形成すればよい。しかしＬＯＣＯ
Ｓ酸化膜を薄く形成した場合には、素子分離領域の耐圧
の低下、寄生ＭＯＳのしきい値電圧の低下等の課題を生
じる。すなわち、バーズビークの伸びを抑制すること
と、素子分離領域の耐圧を確保することとは相反する関
係にある。このため、素子の微細化には限界があった。
ＯＣＯＳ酸化膜を薄く形成すればよい。しかしＬＯＣＯ
Ｓ酸化膜を薄く形成した場合には、素子分離領域の耐圧
の低下、寄生ＭＯＳのしきい値電圧の低下等の課題を生
じる。すなわち、バーズビークの伸びを抑制すること
と、素子分離領域の耐圧を確保することとは相反する関
係にある。このため、素子の微細化には限界があった。
【０００４】そこでＬＯＣＯＳ法に代わる素子分離領域
の形成技術として、シリコン基板に溝（以下トレンチと
記す）を形成し、そのトレンチの内壁に酸化膜を形成し
た後、多結晶シリコンを埋め込む、いわゆる、トレンチ
型素子分離法が提案されている。
の形成技術として、シリコン基板に溝（以下トレンチと
記す）を形成し、そのトレンチの内壁に酸化膜を形成し
た後、多結晶シリコンを埋め込む、いわゆる、トレンチ
型素子分離法が提案されている。
【０００５】このトレンチ型素子分離法では、上記説明
したＬＯＣＯＳ法のようにバーズビークの問題は生じな
い。このため、素子形成領域を充分な広さに確保すると
ともに微細化を進めることが可能になる。
したＬＯＣＯＳ法のようにバーズビークの問題は生じな
い。このため、素子形成領域を充分な広さに確保すると
ともに微細化を進めることが可能になる。
【０００６】
【発明が解決しようとする課題】しかしながら、上記説
明したトレンチ型素子分離法では、トレンチ内部に酸化
膜や多結晶シリコン膜を埋め込んで、基板の表面を平坦
化しなければならない。しかも、通常、トレンチの大き
さは一定ではなく、狭いものもあれば広いものもある。
明したトレンチ型素子分離法では、トレンチ内部に酸化
膜や多結晶シリコン膜を埋め込んで、基板の表面を平坦
化しなければならない。しかも、通常、トレンチの大き
さは一定ではなく、狭いものもあれば広いものもある。
【０００７】このように大きさが異なるトレンチに素子
分離領域を形成するには、まず、例えばＣＶＤ法のよう
な堆積して埋め込むことが可能な成膜技術によって、ト
レンチの内部を含む基板表面に例えば酸化膜を堆積す
る。そして、基板表面を平坦化するために、酸化膜の表
面に、例えば塗布法によって平坦化膜を成膜する。その
後、エッチバックによって、基板表面が露出するまで上
記平坦化膜と酸化膜とを除去する。
分離領域を形成するには、まず、例えばＣＶＤ法のよう
な堆積して埋め込むことが可能な成膜技術によって、ト
レンチの内部を含む基板表面に例えば酸化膜を堆積す
る。そして、基板表面を平坦化するために、酸化膜の表
面に、例えば塗布法によって平坦化膜を成膜する。その
後、エッチバックによって、基板表面が露出するまで上
記平坦化膜と酸化膜とを除去する。
【０００８】上記のように、トレンチ内に素子分離領域
を形成しかつ基板表面を平坦化する素子分離領域の製造
方法では、製造工程が複雑になる。
を形成しかつ基板表面を平坦化する素子分離領域の製造
方法では、製造工程が複雑になる。
【０００９】またトレンチの底部は角張って形成されて
いるため、その部分に機械的応力が集中し易い。このた
め、シリコン基板に転位や結晶欠陥等が発生して、例え
ばリークを生じやすくなる。この結果、素子形成領域に
形成される、例えばトランジスタの電気的特性が劣化す
ることになる。
いるため、その部分に機械的応力が集中し易い。このた
め、シリコン基板に転位や結晶欠陥等が発生して、例え
ばリークを生じやすくなる。この結果、素子形成領域に
形成される、例えばトランジスタの電気的特性が劣化す
ることになる。
【００１０】本発明は、トレンチ構造の素子分離領域を
簡単に形成するのに優れている素子分離領域の製造方法
を提供することを目的とする。
簡単に形成するのに優れている素子分離領域の製造方法
を提供することを目的とする。
【００１１】
【課題を解決するための手段】本発明は、上記目的を達
成するためになされた素子分離領域の製造方法である。
すなわち、第１の工程で、半導体基体に溝を形成し、第
２の工程で、溝の底部に酸化シリコン膜を形成する。そ
の後第３の工程で、酸化シリコン膜上に酸化シリコンを
選択的に成長させて、その酸化シリコンで溝の内部を埋
め込むことにより素子分離領域を形成する。
成するためになされた素子分離領域の製造方法である。
すなわち、第１の工程で、半導体基体に溝を形成し、第
２の工程で、溝の底部に酸化シリコン膜を形成する。そ
の後第３の工程で、酸化シリコン膜上に酸化シリコンを
選択的に成長させて、その酸化シリコンで溝の内部を埋
め込むことにより素子分離領域を形成する。
【００１２】上記第１の工程においては、半導体基体の
表面に酸化防止膜を形成した後、この酸化防止膜より半
導体基体に溝を形成する。そして上記第２の工程では、
溝の側壁に側壁酸化防止膜を形成して、さらに熱酸化法
によって、溝の底部に酸化シリコン膜を形成した後、側
壁酸化防止膜を除去する。そして上記第３の工程を行っ
て、溝の内部に酸化シリコンよりなる素子分離領域を形
成する。
表面に酸化防止膜を形成した後、この酸化防止膜より半
導体基体に溝を形成する。そして上記第２の工程では、
溝の側壁に側壁酸化防止膜を形成して、さらに熱酸化法
によって、溝の底部に酸化シリコン膜を形成した後、側
壁酸化防止膜を除去する。そして上記第３の工程を行っ
て、溝の内部に酸化シリコンよりなる素子分離領域を形
成する。
【００１３】
【作用】上記素子分離領域の製造方法では、半導体基体
に形成した溝の底部に酸化シリコン膜を形成し、その酸
化シリコン膜を選択成長種として酸化シリコンを選択的
に成長させることにより、溝の大きさに関係なく、溝の
内部は成長させた酸化シリコンによって埋め込まれる。
に形成した溝の底部に酸化シリコン膜を形成し、その酸
化シリコン膜を選択成長種として酸化シリコンを選択的
に成長させることにより、溝の大きさに関係なく、溝の
内部は成長させた酸化シリコンによって埋め込まれる。
【００１４】また半導体基体の表面に酸化防止膜を形成
するとともに溝の側壁に側壁酸化防止膜を形成すること
により、熱酸化時には、溝の底部にしか酸化シリコン膜
が形成されない。そして酸化防止膜および側壁酸化防止
膜を除去することにより、溝の底部には酸化シリコン膜
のみが残されることになる。
するとともに溝の側壁に側壁酸化防止膜を形成すること
により、熱酸化時には、溝の底部にしか酸化シリコン膜
が形成されない。そして酸化防止膜および側壁酸化防止
膜を除去することにより、溝の底部には酸化シリコン膜
のみが残されることになる。
【００１５】
【実施例】本発明の実施例を図１の製造工程図により説
明する。
明する。
【００１６】図１の（１）に示すように、まず第１の工
程を行う。この工程では、通常のホトリソグラフィー技
術とエッチングとによって、半導体基体１１の上面側に
溝１２を形成する。
程を行う。この工程では、通常のホトリソグラフィー技
術とエッチングとによって、半導体基体１１の上面側に
溝１２を形成する。
【００１７】次いで図１の（２）に示す第２の工程を行
う。この工程では、溝１２の底部のみに酸化シリコン膜
１３を形成する。
う。この工程では、溝１２の底部のみに酸化シリコン膜
１３を形成する。
【００１８】その後図１の（３）に示す第３の工程を行
う。この工程では、選択的成長法によって、上記酸化シ
リコン膜１３を種にして、溝１２の内部に酸化シリコン
１４を選択的に成長させる。そして当該溝１２の内部を
酸化シリコン１４で埋め込むことにより素子分離領域１
５を形成する。
う。この工程では、選択的成長法によって、上記酸化シ
リコン膜１３を種にして、溝１２の内部に酸化シリコン
１４を選択的に成長させる。そして当該溝１２の内部を
酸化シリコン１４で埋め込むことにより素子分離領域１
５を形成する。
【００１９】上記選択的成長法は、酸化シリコン膜１３
以外の面よりの酸化シリコン１４の成長が起きない条件
にて、酸化シリコン膜１３を種にして酸化シリコン１４
を成長させる。このような条件としては、例えば（１）
式および（２）式に示す化学反応を利用して、液相中で
酸化シリコン１４を選択的に成長させる。
以外の面よりの酸化シリコン１４の成長が起きない条件
にて、酸化シリコン膜１３を種にして酸化シリコン１４
を成長させる。このような条件としては、例えば（１）
式および（２）式に示す化学反応を利用して、液相中で
酸化シリコン１４を選択的に成長させる。
【００２０】
【化１】
【００２１】
【化２】
【００２２】上記（１）式に示すように、ヘキサフルオ
ロシリケート（Ｈ2 ＳｉＦ6 ）と水（Ｈ2 Ｏ）とを反応
させてフッ化水素（ＨＦ）と酸化シリコン（ＳｉＯ2 ）
とを生成する。このとき生成される酸化シリコンは、溝
１２の底部に形成した酸化シリコン膜１３上にのみ成長
する。このようにして溝１２の内部を埋め込む状態に酸
化シリコン１４を成長させる。
ロシリケート（Ｈ2 ＳｉＦ6 ）と水（Ｈ2 Ｏ）とを反応
させてフッ化水素（ＨＦ）と酸化シリコン（ＳｉＯ2 ）
とを生成する。このとき生成される酸化シリコンは、溝
１２の底部に形成した酸化シリコン膜１３上にのみ成長
する。このようにして溝１２の内部を埋め込む状態に酸
化シリコン１４を成長させる。
【００２３】ここで（１）式に示す反応で発生したフッ
化水素は、（２）式に示す反応によって中和される。す
なわち、オルトホウ酸（Ｈ3 ＢＯ3 ）とフッ化水素（Ｈ
Ｆ）とが反応して、水（Ｈ2 Ｏ）とフッ化ホウ素イオン
（ＢＦ4 - ）とオキソニウムイオン（Ｈ3 Ｏ+ ）とに変
わる。
化水素は、（２）式に示す反応によって中和される。す
なわち、オルトホウ酸（Ｈ3 ＢＯ3 ）とフッ化水素（Ｈ
Ｆ）とが反応して、水（Ｈ2 Ｏ）とフッ化ホウ素イオン
（ＢＦ4 - ）とオキソニウムイオン（Ｈ3 Ｏ+ ）とに変
わる。
【００２４】上記素子分離領域１５の製造方法では、半
導体基体１１に形成した溝１２の底部に酸化シリコン膜
１３を形成し、その酸化シリコン膜１３を選択成長種と
して酸化シリコン１４を選択的に成長させることによ
り、溝１２の大きさに関係なく、溝１２の内部は成長さ
せた酸化シリコン１４によって完全に埋め込まれる。し
かも溝１２に埋め込まれた酸化シリコン１４は、半導体
基体１１の表面よりも少し盛り上がった状態になる。し
かしながら、半導体基体１１の表面を平坦化処理しなけ
ればならないような段差は生じない。また溝１２の底部
に形成した酸化シリコン膜１３より酸化シリコン１４を
成長させるので、溝１２の角部には、大きな応力がかか
らない。このため、素子分離領域１５の周辺の半導体基
体１１には、転位や結晶欠陥が発生しない。
導体基体１１に形成した溝１２の底部に酸化シリコン膜
１３を形成し、その酸化シリコン膜１３を選択成長種と
して酸化シリコン１４を選択的に成長させることによ
り、溝１２の大きさに関係なく、溝１２の内部は成長さ
せた酸化シリコン１４によって完全に埋め込まれる。し
かも溝１２に埋め込まれた酸化シリコン１４は、半導体
基体１１の表面よりも少し盛り上がった状態になる。し
かしながら、半導体基体１１の表面を平坦化処理しなけ
ればならないような段差は生じない。また溝１２の底部
に形成した酸化シリコン膜１３より酸化シリコン１４を
成長させるので、溝１２の角部には、大きな応力がかか
らない。このため、素子分離領域１５の周辺の半導体基
体１１には、転位や結晶欠陥が発生しない。
【００２５】次に、上記実施例で説明した素子分離領域
１５の製造方法において、溝１２の底部に酸化シリコン
膜１３を形成する方法を、図２の酸化シリコン膜の形成
工程図により具体的に説明する。なお図では、上記図１
で説明したと同様の構成部品には同一符号を付す。
１５の製造方法において、溝１２の底部に酸化シリコン
膜１３を形成する方法を、図２の酸化シリコン膜の形成
工程図により具体的に説明する。なお図では、上記図１
で説明したと同様の構成部品には同一符号を付す。
【００２６】図２の（１）に示すように、第１の工程で
は、半導体基体１１の表面に、例えば熱酸化法によっ
て、まず酸化シリコンよりなるパッド酸化膜２１を、例
えば数ｎｍの厚さに形成する。さらに例えばＣＶＤ法に
よって、窒化シリコンよりなる酸化防止膜２２を、例え
ば１００ｎｍの厚さに成膜する。
は、半導体基体１１の表面に、例えば熱酸化法によっ
て、まず酸化シリコンよりなるパッド酸化膜２１を、例
えば数ｎｍの厚さに形成する。さらに例えばＣＶＤ法に
よって、窒化シリコンよりなる酸化防止膜２２を、例え
ば１００ｎｍの厚さに成膜する。
【００２７】次いでホトリソグラフィー技術によって、
上記酸化防止膜２２の上面の所定の位置に、エッチング
マスク２３を形成する。このエッチングマスク２３は、
例えばレジストよりなる。
上記酸化防止膜２２の上面の所定の位置に、エッチング
マスク２３を形成する。このエッチングマスク２３は、
例えばレジストよりなる。
【００２８】その後図２の（２）に示すように、通常の
ドライエッチング技術によって、上記酸化防止膜２２の
２点鎖線で示す部分，パッド酸化膜２１の２点鎖線で示
す部分，半導体基体１１の２点鎖線で示す部分をエッチ
ングして除去し、半導体基体１１に、例えば深さが４０
０ｎｍの溝（トレンチ）１２を形成する。その後、アッ
シャー処理またはウェットエッチング等によって、エッ
チングマスク２３を除去する。
ドライエッチング技術によって、上記酸化防止膜２２の
２点鎖線で示す部分，パッド酸化膜２１の２点鎖線で示
す部分，半導体基体１１の２点鎖線で示す部分をエッチ
ングして除去し、半導体基体１１に、例えば深さが４０
０ｎｍの溝（トレンチ）１２を形成する。その後、アッ
シャー処理またはウェットエッチング等によって、エッ
チングマスク２３を除去する。
【００２９】次いで図２の（３）に示す第２の工程を行
う。この工程では、例えば熱酸化法によって、上記溝１
２の側壁に酸化シリコン膜２４を、例えば数ｎｍの厚さ
に生成する。さらに例えばＣＶＤ法によって、溝１２の
内壁を含む上記酸化防止膜２２上に、窒化シリコン膜２
５を成膜する。
う。この工程では、例えば熱酸化法によって、上記溝１
２の側壁に酸化シリコン膜２４を、例えば数ｎｍの厚さ
に生成する。さらに例えばＣＶＤ法によって、溝１２の
内壁を含む上記酸化防止膜２２上に、窒化シリコン膜２
５を成膜する。
【００３０】その後、通常のエッチバック処理によっ
て、２点鎖線で示す部分の窒化シリコン膜２５を除去し
て、溝１２の側壁に、上記窒化シリコン膜（２５）より
なる側壁酸化防止膜２６を形成する。この側壁酸化防止
膜２６は、例えば５０ｎｍ〜１００ｎｍの膜厚に形成さ
れる。上記エッチバック処理では、溝１２の底部側の酸
化シリコン膜２４の一部分（２点鎖線で示す部分）も除
去される。このようにして、溝１２の底部以外は、酸化
防止膜２２と側壁酸化防止膜２６とによって覆われる。
て、２点鎖線で示す部分の窒化シリコン膜２５を除去し
て、溝１２の側壁に、上記窒化シリコン膜（２５）より
なる側壁酸化防止膜２６を形成する。この側壁酸化防止
膜２６は、例えば５０ｎｍ〜１００ｎｍの膜厚に形成さ
れる。上記エッチバック処理では、溝１２の底部側の酸
化シリコン膜２４の一部分（２点鎖線で示す部分）も除
去される。このようにして、溝１２の底部以外は、酸化
防止膜２２と側壁酸化防止膜２６とによって覆われる。
【００３１】続いて図２の（４）に示すように、熱酸化
法によって、溝１２の底部に露出している半導体基体１
１を酸化して、溝１２の底部に酸化シリコン膜１３を形
成する。この酸化シリコン膜１３は、中央部膜厚ｄが、
例えば２００ｎｍの厚さに形成される。このとき、通常
のＬＯＣＯＳ法で形成した酸化膜と同様に、酸化シリコ
ン膜１３は側壁酸化防止膜２６の下部方向にも伸びるた
め、当該側壁酸化防止膜２６は上方に少し持ち上げられ
る。
法によって、溝１２の底部に露出している半導体基体１
１を酸化して、溝１２の底部に酸化シリコン膜１３を形
成する。この酸化シリコン膜１３は、中央部膜厚ｄが、
例えば２００ｎｍの厚さに形成される。このとき、通常
のＬＯＣＯＳ法で形成した酸化膜と同様に、酸化シリコ
ン膜１３は側壁酸化防止膜２６の下部方向にも伸びるた
め、当該側壁酸化防止膜２６は上方に少し持ち上げられ
る。
【００３２】その後エッチング処理によって、上記酸化
防止膜２２と上記側壁酸化防止膜２６と上記パッド酸化
膜２１と上記酸化シリコン膜２４とを除去する。このと
き、上記酸化シリコン膜１３の表層も除去される。上記
酸化防止膜２２と上記側壁酸化防止膜２６とを除去する
には、例えば高温リン酸を用いたウェットエッチングを
行う。またパッド酸化膜２１と酸化シリコン膜２４とを
除去するには、例えばフッ酸溶液を用いたウェットエッ
チングを行う。このとき、酸化シリコン膜１３の表層も
エッチングされるが、当該酸化シリコン膜１３の膜厚
は、その後の選択的成長を行うときの成長種になるのに
十分な厚さに確保されている。
防止膜２２と上記側壁酸化防止膜２６と上記パッド酸化
膜２１と上記酸化シリコン膜２４とを除去する。このと
き、上記酸化シリコン膜１３の表層も除去される。上記
酸化防止膜２２と上記側壁酸化防止膜２６とを除去する
には、例えば高温リン酸を用いたウェットエッチングを
行う。またパッド酸化膜２１と酸化シリコン膜２４とを
除去するには、例えばフッ酸溶液を用いたウェットエッ
チングを行う。このとき、酸化シリコン膜１３の表層も
エッチングされるが、当該酸化シリコン膜１３の膜厚
は、その後の選択的成長を行うときの成長種になるのに
十分な厚さに確保されている。
【００３３】その後図２の（５）に示すように、上記図
１の（３）により説明した第３の工程と同様にして、酸
化シリコン膜１３より酸化シリコン１４を選択的に成長
させて、溝１２の内部を当該酸化シリコン１４で埋め込
むことにより素子分離領域１５を形成する。
１の（３）により説明した第３の工程と同様にして、酸
化シリコン膜１３より酸化シリコン１４を選択的に成長
させて、溝１２の内部を当該酸化シリコン１４で埋め込
むことにより素子分離領域１５を形成する。
【００３４】上記酸化シリコン膜の形成方法では、半導
体基体１１の表面および溝１２の側壁に酸化防止膜２２
と側壁酸化防止膜２６とを形成したことにより、溝１２
の底部のみに半導体基体１１が露出する状態になる。よ
って熱酸化法を行うことにより、溝１２の底部にのみ酸
化シリコン膜１３が形成される。そして上記酸化防止膜
２２と上記側壁酸化防止膜２６と上記パッド酸化膜２１
と上記酸化シリコン膜２４とを除去することにより、溝
１２の底部には酸化シリコン膜１３のみが残されること
になる。
体基体１１の表面および溝１２の側壁に酸化防止膜２２
と側壁酸化防止膜２６とを形成したことにより、溝１２
の底部のみに半導体基体１１が露出する状態になる。よ
って熱酸化法を行うことにより、溝１２の底部にのみ酸
化シリコン膜１３が形成される。そして上記酸化防止膜
２２と上記側壁酸化防止膜２６と上記パッド酸化膜２１
と上記酸化シリコン膜２４とを除去することにより、溝
１２の底部には酸化シリコン膜１３のみが残されること
になる。
【００３５】
【発明の効果】以上、説明したように本発明によれば、
半導体基体の溝の底部に形成した酸化シリコン膜を選択
成長種として酸化シリコンを選択的に成長させるので、
酸化シリコンは上方にのみ成長する。このため、溝の大
きさに関係なく溝の内部を酸化シリコンで埋め込むこと
ができる。また半導体基体の表面を平坦化するために平
坦化膜を形成してエッチバック処理を行うような複雑な
工程を必要としないので、製造方法が簡単である。
半導体基体の溝の底部に形成した酸化シリコン膜を選択
成長種として酸化シリコンを選択的に成長させるので、
酸化シリコンは上方にのみ成長する。このため、溝の大
きさに関係なく溝の内部を酸化シリコンで埋め込むこと
ができる。また半導体基体の表面を平坦化するために平
坦化膜を形成してエッチバック処理を行うような複雑な
工程を必要としないので、製造方法が簡単である。
【００３６】また半導体基体の表面に酸化防止膜を形成
し、溝の側壁に側壁酸化防止膜を形成するので、熱酸化
法によって、溝の底部にのみ酸化シリコン膜を形成する
ことができる。その後酸化防止膜と側壁酸化防止膜とを
除去するので、溝の底部には酸化シリコン膜のみを残す
ことができる。したがって、溝の底部に残した酸化シリ
コンを選択成長種として、溝の上方向に酸化シリコンを
成長させることができる。
し、溝の側壁に側壁酸化防止膜を形成するので、熱酸化
法によって、溝の底部にのみ酸化シリコン膜を形成する
ことができる。その後酸化防止膜と側壁酸化防止膜とを
除去するので、溝の底部には酸化シリコン膜のみを残す
ことができる。したがって、溝の底部に残した酸化シリ
コンを選択成長種として、溝の上方向に酸化シリコンを
成長させることができる。
【図１】実施例の製造工程図である。
【図２】酸化シリコン膜の形成工程図である。
１１ 半導体基体 １２ 溝 １３ 酸化シリコン膜 １４ 酸化シリコン １５ 素子分離領域 ２２ 酸化防止膜 ２６ 側壁酸化防止膜
Claims (2)
- 【請求項１】 半導体基体に溝を形成する第１の工程
と、 前記溝の底部に酸化シリコン膜を形成する第２の工程
と、 前記酸化シリコン膜上に酸化シリコンを選択的に成長さ
せて、当該成長させた酸化シリコンで前記溝を埋め込む
ことにより素子分離領域を形成する第３の工程とを行う
ことを特徴とする素子分離領域の製造方法。 - 【請求項２】 請求項１記載の素子分離領域の製造方法
において、 第１の工程で、半導体基体の表面に酸化防止膜を形成し
た後、当該酸化防止膜より当該半導体基体に溝を形成
し、 次いで第２の工程で、前記溝の側壁に側壁酸化防止膜を
形成して、さらに熱酸化法によって当該溝の底部に酸化
シリコン膜を形成した後、当該側壁酸化防止膜を除去
し、 その後前記第３の工程で、前記酸化シリコン膜上に酸化
シリコンを選択的に成長させて、当該成長させた酸化シ
リコンで前記溝の内部を埋め込むことにより素子分離領
域を形成することを特徴とする素子分離領域の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12075693A JPH06310593A (ja) | 1993-04-23 | 1993-04-23 | 素子分離領域の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12075693A JPH06310593A (ja) | 1993-04-23 | 1993-04-23 | 素子分離領域の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06310593A true JPH06310593A (ja) | 1994-11-04 |
Family
ID=14794218
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12075693A Pending JPH06310593A (ja) | 1993-04-23 | 1993-04-23 | 素子分離領域の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06310593A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8257515B2 (en) | 2002-07-05 | 2012-09-04 | Gbc Metals, Llc | Copper alloy containing cobalt, nickel and silicon |
-
1993
- 1993-04-23 JP JP12075693A patent/JPH06310593A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8257515B2 (en) | 2002-07-05 | 2012-09-04 | Gbc Metals, Llc | Copper alloy containing cobalt, nickel and silicon |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6326283B1 (en) | Trench-diffusion corner rounding in a shallow-trench (STI) process | |
| JP3689298B2 (ja) | 半導体ボディに分離部を形成する方法 | |
| US5989978A (en) | Shallow trench isolation of MOSFETS with reduced corner parasitic currents | |
| KR960016502B1 (ko) | 집적 회로 분리 방법 | |
| US6737330B2 (en) | Isolation structure and fabricating method therefor | |
| US6593206B2 (en) | Isolation region forming methods | |
| US6150234A (en) | Trench-diffusion corner rounding in a shallow-trench (STI) process | |
| US6033969A (en) | Method of forming a shallow trench isolation that has rounded and protected corners | |
| US6096622A (en) | Method of forming shallow trench isolation of semiconductor device | |
| JP2001044273A (ja) | 半導体装置の製造方法 | |
| JP2798057B2 (ja) | 半導体装置およびその製造方法 | |
| JP2000058802A (ja) | Ｓｏｉウェハの製造方法 | |
| JPH06310593A (ja) | 素子分離領域の製造方法 | |
| JP2000323565A (ja) | 半導体装置の製造方法及び半導体装置 | |
| US6261966B1 (en) | Method for improving trench isolation | |
| JPH07105438B2 (ja) | 半導体装置の製造方法 | |
| JPH07183370A (ja) | 半導体装置の製造方法 | |
| KR100468681B1 (ko) | 트랜치소자분리방법 | |
| KR100226500B1 (ko) | 반도체장치의 소자격리방법 | |
| JPH0521592A (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR100202196B1 (ko) | 반도체장치의 소자분리방법 | |
| US6436831B1 (en) | Methods of forming insulative plugs and oxide plug forming methods | |
| JPH08181108A (ja) | 素子分離領域を形成する工程を有する半導体装置の製造方法 | |
| KR20000019068A (ko) | 반도체장치의 소자격리방법 | |
| KR19990070373A (ko) | 반도체장치의 소자격리방법 |