JPH06310626A - 半導体チップ及び半導体集積回路装置 - Google Patents

Abstract

(57)【要約】 【目的】 半導体チップの放熱効率を向上させた冷却技
術を提供することにより、半導体チップの安定した動作
を保証し、高密度の実装が可能な技術を提供する。 【構成】 フェイスダウン方式で半導体パッケージに取
り付けられ、パッケージ内に導入した冷却媒体によって
直接冷却される半導体チップの基板裏面に凹凸を形成す
る。フェイスダウン方式で半導体チップを取り付け、パ
ッケージ内に導入した冷却媒体によって半導体チップを
直接冷却する半導体集積回路装置の半導体チップの基板
裏面に、部分的にエッチング加工等の方法で凹凸を形成
する。 【効果】 上述した手段によれば、放熱の行われる半導
体チップ裏面の表面積が増加し、それによって冷却媒体
と半導体チップとの接触面積が増加するので、放熱効率
が向上し、高密度実装を行った半導体チップでも安定し
た作動が可能となる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体チップ及び半導
体集積回路装置に関し、特に、高速の素子を高密度に実
装を行うことによって発熱の大きな半導体チップ及び半
導体集積回路装置に適用して有効な技術に関するもので
ある。

【０００２】

【従来の技術】大型コンピュータやスーパーコンピュー
タ等の演算処理を行う半導体集積回路装置は、高速バイ
ポーラトランジスタを主体に構成されている。この種の
集積回路装置では、高速バイポーラトランジスタの動作
速度の高速化に伴って半導体チップの消費電力が増大
し、半導体チップからの発熱量が増大する傾向にある。

【０００３】半導体チップの温度が上昇するとバイポー
ラトランジスタの動作特性に変化をおよぼすだけでな
く、半導体チップ間を接続する配線が断線する等半導体
チップに致命的な損傷を与えることがある。また、半導
体チップの温度上昇によって熱暴走を起こし、素子が破
壊されてしまうことも考えられる。従って、この種の半
導体集積回路装置では、半導体チップの冷却が必要不可
欠となる。

【０００４】このための冷却技術としては、半導体チッ
プが封止されたパッケージのキャップ上に放熱部材を設
ける、或いは基板に複数個実装してある各半導体チップ
に伝熱部材を接触させ、半導体チップが封止されたパッ
ケージのキャップ上面に取り付けた水冷ジャケットに熱
伝導させて、水冷ジャケットに冷却水を循環させること
によって冷却する方法が一般的であった。

【０００５】しかしながら、この方法では伝熱部材及び
パッケージの上面を介して冷却を行うので、伝熱部材及
びキャップの熱抵抗があるために、充分な放熱効率が得
られない。そこで、パッケージの内部に冷却媒体を循環
させ、半導体チップと冷却媒体との熱交換を直接行わせ
ることによって、前記熱抵抗をなくし放熱効率を向上さ
せる技術も提案されている。（特願平２−２４４４３２
号）

【０００６】

【発明が解決しようとする課題】しかしながら、従来の
技術では、今後の消費電力が大きな半導体集積回路装置
を高密度実装する場合には、放熱能力が不足することが
予想される。そこでより放熱効率を向上させた冷却方法
が必要とされている。

【０００７】本発明の目的は、半導体チップの放熱効率
を向上させた冷却技術を提供することにより、半導体チ
ップの安定した動作を保証し、高密度の実装を可能にす
る技術を提供することにある。

【０００８】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。

【０００９】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。

【００１０】フェイスダウン方式で半導体パッケージ取
り付けられ、パッケージ内に導入した冷却媒体によって
直接冷却される半導体チップの基板裏面に凹凸を形成す
る。フェイスダウン方式で半導体チップを取り付け、パ
ッケージ内に導入した冷却媒体によって半導体チップを
直接冷却する半導体集積回路装置の半導体チップの基板
裏面に凹凸を形成する。

【００１１】基板裏面に凹凸を形成するための方法とし
ては、例えば部分的にエッチング加工を行う等の方法を
用いる。

【００１２】

【作用】上述した手段によれば、放熱の行われる半導体
チップ裏面の表面積が増加し、それによって冷却媒体と
半導体チップとの接触面積が増加するので、放熱効率が
向上し、高密度実装を行った半導体チップでも安定した
作動が可能となる。

【００１３】以下、本発明の構成について、実施例とと
もに説明する。なお、実施例を説明するための全図にお
いて、同一機能を有するものは同一符号を付け、その繰
り返しの説明は省略する。

【００１４】

【実施例】本実施例の半導体集積回路装置は、半導体チ
ップのチップ形成面とベースの実装面とを対面させた、
いわゆるフェイスダウンボンディング方式で、複数個の
半導体チップを半導体パッケージのベースに実装し、ベ
ースとキャップとをハンダによって溶着してパッケージ
を形成している。

【００１５】図１は、本発明の一実施例である半導体集
積回路装置の概略構成を示す縦断面図であり、図２は図
１中のＡ部を拡大して示す部分縦断面図である。図３乃
至図６は前記半導体集積回路装置に実装される半導体チ
ップに凹凸を形成するプロセスを説明する図である。

【００１６】図中、１は半導体チップである。半導体チ
ップ１は、単結晶珪素からなる半導体基板１ａの主面で
ある素子形成面に複数の半導体素子１ｂを形成し、これ
らの半導体素子１ｂが所定の回路システムを構成してい
る。半導体基板１ａの素子形成面の上（図中では下）に
は、半導体素子１ａ間或いは半導体素子１ａで構成され
た回路間を結線する複数の配線層及びこれらの配線層を
分離する絶縁層を交互に積層した多層配線１ｃが形成さ
れている。配線層としてはアルミニウムもしくはアルミ
ニウム合金等が用いられ、絶縁層には酸化珪素等が用い
られている。多層配線１ｃの表面即ち多層配線最上層
（図中では最下層）の最終保護膜の表面上には半導体チ
ップ１のボンディングパッド１ｄが設けてある。

【００１７】本実施例の半導体チップ１では、素子形成
面である基板１ａの主面とは反対側の裏面（図中では上
面）に複数の溝１ｅを設けて凹凸を形成する。溝１ｅ
は、ウェハの段階で、フォトリソグラフィ技術を用いた
エッチングによって形成している。その方法を図３乃至
図６を用いて簡単に説明する。

【００１８】先ず、乾燥状態の半導体ウェハ２の基板２
ａの素子形成面とは反対側の裏面に、回転塗布機を用い
てレジスト３を均一に塗布し、レジスト３と基板２ａと
の接着性を増すために、ベーク炉でプリベークする。こ
の状態のウェハを図３に示す。

【００１９】次に、所定のパターンが形成されたフォト
マスクを用いて、レジスト３に所定のパターンを露光
し、露光によって可溶状態となったレジスト３のみを現
像液中で溶解除去することによって現像を行い、基板２
ａ裏面のレジスト３を所定のパターンに形成する。この
状態のウェハを図４に示す。

【００２０】次に、ポストベークを行い、レジスト３と
基板２ａとの接着性およびレジスト３の耐薬品性を向上
させてから、ウェハ２をエッチング液に浸して、レジス
ト３によって覆われていない部分を溶解することによっ
て溝１ｅを形成する。この状態のウェハを図５に示す。

【００２１】エッチングが終ったウェハ２は、洗浄・乾
燥を行い、残ったレジスト３の除去を行う。この状態の
ウェハ２を図６に示す。

【００２２】このウェハ２をダイシングして、半導体チ
ップ１が切り分けられ、各半導体チップ１は、ベースと
キャップとからなるパッケージに収容される。。

【００２３】図１中、４はパッケージの基体となるセラ
ミックを用いたベースである。パッケージのベース４内
部には多層配線（図示せず）を形成し、ベース４の上面
には、前記半導体チップのボンディングパッド１ｄに対
応して配置したボンディングパッド４ａを設け、下面に
はプリント基板（図示せず）に接続するためのボンディ
ングパッド４ｂを設けてある。ベース４の上面に設けた
ボンディングパッド４ａと下面に設けたボンディングパ
ッド４ｂとは、前記ベース４内部の多層配線によって電
気的に接続してある。

【００２４】半導体チップ１とベース４とは、ベース４
のボンディングパッド４ａと半導体チップ１のボンディ
ングパッド１ｄとを位置合わせして、熱圧着することに
よって、ハンダ電極５を介して電気的かつ機械的に接続
する。このため、ボンディングパッド１ｄ，４ａには、
半導体チップをベースに実装する際に使用されるハンダ
電極５との濡れ性が高いものを用いてある。

【００２５】図中、６はセラミックを用いたキャップで
あり、半導体チップ１のベース４実装後に、キャップ６
とベース４とをハンダ７によって接合し、半導体パッケ
ージを形成する。

【００２６】半導体パッケージのキャップ６上面には、
冷却配管８に接続する流入口６ａ及び流出口６ｂを設け
てある。冷却配管８は外部に設けられた冷却器（図示せ
ず）とパッケージとを連通している。冷却媒体としては
化学的に安定な液体であるフロリナートを用い、冷却配
管８にはフロリナートを循環させるためのポンプ（図示
せず）が設けられている。

【００２７】半導体チップ１の冷却は、冷却器によって
冷却されたフロリナートが冷却配管８によって流入口６
ａからパッケージ内に流入し、パッケージ内を流れ、半
導体チップ１の基板１ａ裏面を通過する際に、半導体チ
ップ１に形成された素子１ｂの動作によって発生した熱
を吸収し、流出口６ｂから流出することによって行われ
る。流出したフロリナートは、冷却配管８によって冷却
器に運ばれ、再び冷却され、ポンプによって再び循環さ
れる。

【００２８】また、本実施例ではリソグラフィ技術を用
いたエッチング加工によって、基板２ａの裏面に凹凸を
形成したが、凹凸の形成方法としては、次に例示する他
の手段を用いることも可能である。

【００２９】（ａ）熱伝達率の高い金属を部分的に堆積
させることによって、半導体チップの基板裏面に凹凸を
形成する。

【００３０】（ｂ）セラミックを含有した接着剤等で金
属粒子を付着させることによって、半導体チップの基板
裏面に凹凸を形成する。

【００３１】（ｃ）目の粗い砥石を用いたバックグライ
ンドによる機械的な研削を行うことによって、半導体チ
ップの基板裏面に凹凸を形成する。

【００３２】（ｄ）出力を弱めたレーザーによって、半
導体チップの基板裏面を部分的に溶融して凹凸を形成す
る。

【００３３】以上、本発明者によってなされた発明を、
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。

【００３４】例えば、前述した実施例では冷却媒体とし
てフロリナートを用いたが、純水等の他の液体或いは気
体を冷却媒体として本発明に適用することも、液体を導
入し気化現象によって冷却し気体として排出することも
可能である。

【００３５】また、溝の形状についても、本実施例で採
用した矩形の他に、三角形，半円形等の溝を採用するこ
とも可能である。

【００３６】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。

【００３７】（１）半導体チップ裏面の表面に凹凸をつ
けることにより、裏面の表面積が増加し、冷却媒体と半
導体チップとの接触面積が増加するので、放熱効率が向
上するという効果がある。

【００３８】（２）効果（１）により、半導体チップの
過熱を防止できるので、半導体チップ及び半導体集積回
路装置の安定した作動が保証されるという効果がある。

【００３９】（３）効果（１）により、放熱能力が向上
するので、半導体チップ及び半導体集積回路装置をより
高密度に実装することが可能になるという効果がある。

【図面の簡単な説明】

【図１】 本発明の一実施例の概略構成を示す縦断面
図、

【図２】 図１中のＡ部を拡大して示す部分断面図、

【図３】 ウェハに凹凸を形成するプロセスを示す説明
図、

【図４】 ウェハに凹凸を形成するプロセスを示す説明
図、

【図５】 ウェハに凹凸を形成するプロセスを示す説明
図、

【図６】 ウェハに凹凸を形成するプロセスを示す説明
図である。

【符号の説明】

１…半導体チップ、１ａ…基板、１ｂ…素子、１ｃ…多
層配線、１ｄ，４ａ，４ｂ…ボンディングパッド、１ｅ
…溝（凹凸）、２…ウェハ、３…レジスト、４…ベー
ス、５…ハンダ電極、６…キャップ、６ａ…流入口、６
ｂ…流出口、７…ハンダ、８…冷却配管。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 フェイスダウン方式で半導体パッケージ
   に実装され、半導体パッケージ内に導入された冷却媒体
   によって直接冷却される半導体チップであって、半導体
   基板の裏面に凹凸を形成したことを特徴とする半導体チ
   ップ。
2. 【請求項２】 半導体パッケージ内に冷却媒体を導入
   し、フェイスダウン方式で半導体パッケージに実装され
   た半導体チップを直接冷却する半導体集積回路装置にお
   いて、半導体チップの基板裏面に凹凸を形成したことを
   特徴とする半導体集積回路装置。
3. 【請求項３】 エッチング加工によって、半導体チップ
   の基板裏面に凹凸を形成したことを特徴とする請求項１
   に記載の半導体チップまたは請求項２に記載の半導体集
   積回路装置。