JPH06310866A - 多層配線基板及びその製造方法 - Google Patents

多層配線基板及びその製造方法

Info

Publication number
JPH06310866A
JPH06310866A JP9731293A JP9731293A JPH06310866A JP H06310866 A JPH06310866 A JP H06310866A JP 9731293 A JP9731293 A JP 9731293A JP 9731293 A JP9731293 A JP 9731293A JP H06310866 A JPH06310866 A JP H06310866A
Authority
JP
Japan
Prior art keywords
film
layer
forming
conductor
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9731293A
Other languages
English (en)
Other versions
JP3080508B2 (ja
Inventor
Terutake Kato
輝武 加藤
Hirotake Nakayama
浩偉 仲山
Yoshiko Iwamoto
由子 岩本
Satoru Hashimoto
悟 橋本
Mamoru Morita
守 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP9731293A priority Critical patent/JP3080508B2/ja
Publication of JPH06310866A publication Critical patent/JPH06310866A/ja
Application granted granted Critical
Publication of JP3080508B2 publication Critical patent/JP3080508B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】 【目的】有機高分子絶縁層を配線層間絶縁膜とする多層
配線基板において、製造工程を増加させずに配線層と絶
縁層との反応を良好に防止し、信頼性の高い多層配線基
板を実現することにある。 【構成】セラミック基板1上に下地導体膜2を介して電
解めっきで表面の平坦な配線導体(銅)3を形成し、次
いで、無電解めっきにより配線導体3表面を反応防止膜
4で覆い、その上をさらに酸化防止膜8で覆う。酸化防
止膜8の形成は、例えば金の置換めっきにより行うのが
望ましく、これにより下地の反応防止膜4の表層部を溶
解しながら、その跡に金めっきするので、表面清浄化の
ための特別な表面処理工程は不要となる。さらにポリイ
ミド層間絶縁膜6の形成、配線接続用の穴開け、第2の
配線層の下地導体膜7の形成の各工程を経て、上記配線
導体(銅)3の形成工程から下地導体膜7の形成工程ま
でを配線の積層数に見合った回数繰返す。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、多層配線基板及びその
製造方法に係り、特に例えば交換機や電子計算機に用い
られるマルチチップモジュ−ル等のようにLSIチップ
を多数実装する高密度実装配線に好適な多層配線基板及
びその製造方法に関する。
【0002】
【従来の技術】電子計算機、交換機等の大容量化、高速
化等の処理能力向上のため、複数のLSIベアチップや
微小回路部品を高密度実装するマルチチップモジュ−ル
実装技術の開発が進展している。この種のモジュ−ルの
実装に供される多層配線基板としては、小誘電率絶縁層
と低抵抗配線層とを有する多層配線基板を用いることが
必須の要件である。このような条件を満足するものとし
て銅を配線層、ポリイミド絶縁層を層間絶縁膜とする多
層配線基板が知られている。なお、この種の多層配線基
板を、ここでは銅−ポリイミド多層配線基板と称する。
【0003】以下、この銅−ポリイミド多層配線基板を
代表例とする従来の基板構造及びその製造方法につい
て、製造工程図を示した図2にしたがって説明する。図
2は、図2(a)に示すように、セラミック基板1上に
無電解銅めっき、又はクロム/銅スパッタにより下地導
体膜2を形成する。
【0004】次に図2(b)に示すように、下地導体膜
2上の配線形成領域2aを除いた部分2b上にレジスト
パターン5を形成した後、配線形成領域2aに電解銅め
っきにより銅導体層3を形成し、さらにその上に電解ク
ロムめっきにより反応防止膜4(銅−ポリイミドの反応
防止)を積層し配線層を得る。
【0005】次に図2(c)に示すように、絶縁層形成
のためレジストパターン5を除去した後、露出した不要
な下地導体膜2bをエッチングにより除去し、配線層を
覆うように全面にポリイミド絶縁層6を形成する。
【0006】そして、図2(d)に示すように、同一基
板上に形成された配線層間を低接続抵抗で接続し、第2
の配線層を形成するため、先ず配線層上のポリイミド絶
縁層6に穴を開け、露出した反応防止膜4の主要部をエ
ッチングにより除去し、さらに露出した導体層3の表層
部の酸化物除去を行った後、露出した接続部からポリイ
ミド絶縁層6上に第2の配線層の下地導体膜7を形成す
る。
【0007】次に図2(b)〜図2(d)工程を繰返す
ことにより、図2(e)に示したポリイミド絶縁層6を
層間絶縁膜とし、銅を配線層とする3層配線構造の多層
配線基板が形成される。
【0008】なお、この種の技術に関連するものとして
は、例えば、日経マイクロデバイス1989年2月号、
第50頁〜第60頁が挙げられる。
【0009】
【発明が解決しようとする課題】しかし、上記従来の技
術によれば以下に指摘するような課題がある。 すなわち、銅−ポリイミド反応防止膜4は銅導体3の
表面にのみ形成され、その側面には形成されない。それ
故、例えばカルボルキシル基を含むポリイミドを用いた
場合、カルボルキシル基が酢酸化するため、銅導体3と
ポリイミド絶縁層6とが直接接触している部分では、こ
の酢酸により銅−ポリイミド反応が生じてしまう。した
がって、銅導体2の側面とポリイミド絶縁層6の接触を
防がなくてはならない。
【0010】さらに図2(d)に示したように、配線
層間接続部形成時おいて、反応防止膜4のエッチング除
去、露出した銅導体3表層部の酸化膜除去工程が必要と
なり、この時、反応防止膜4のオ−バ−エッチングが生
じ易いという問題がある。
【0011】また、セラミック基板上に直接形成する
配線層では、セラミック基板表面の凹凸が銅導体3表面
の凹凸に影響し、これにより凹の部分でその上に反応防
止膜4として形成するクロムの膜厚にむらが生じて薄い
ところが発生し、銅−ポリイミドが反応し易くなる。
【0012】また、ポリイミド絶縁層6上に第2配線
層を形成する際に、下地導体膜7を形成するが、従来技
術の無電解めっきではポリイミド絶縁層6とめっき導体
7との密着性を得るためポリイミド絶縁表面を粗化する
工程が必要となり、工程数が増加する。
【0013】また、めっきの代わりにスパッタでクロ
ム/銅下地導体膜(2、7)を形成する場合でもエッチ
ング等による工程数が増加し、高価なスパッタ装置も必
要となる。このため安価な配線基板を得るには、工程数
を増加させずに密着力を増加させる手法が必要となる。
【0014】したがって、本発明の目的はこれら従来の
問題点を解決することにあり、その第1の目的は配線層
の表面及び側面をも含めて反応防止膜と酸化防止膜とを
順次被覆して2層構造とすることにより、配線層とポリ
イミド絶縁層との反応を防止し信頼性の高い多層配線基
板を実現することにあり、第2の目的は工程数を低減し
た製造方法を実現することにある。
【0015】
【課題を解決するための手段】上記第1の目的は、セラ
ミック基板上の下地導体膜を介して形成された配線層の
表面及び側面に、反応防止膜と酸化防止膜とを積層被覆
し、層間絶縁膜として有機高分子絶縁層を形成して成る
多層配線基板により、達成される。有機高分子絶縁層と
しては、ポリイミドが最適であるが、その他例えば感光
性ポリイミド、ポリイミドシリコン、ラダーシリコン
(ポリラダーオルガノシロキサン)、ポリアミド等の周
知の有機絶縁材料が用いられる。以下の説明では、ポリ
イミドを代表例として説明する。
【0016】そして好ましくは、ポリイミドからなる層
間絶縁膜上に下地導体膜を介して新たな配線層の形成を
繰返し、第2の配線層、第3の配線層といった多層配線
層を積層するに際しては、平坦化された層間絶縁膜上
に、絶縁微粒子を含有した有機高分子絶縁膜を微粒子径
より薄く形成して、微粒子を表面に固定することにより
絶縁層表面を凹凸化することである。この表面凹凸化に
より、新たな配線層を形成する際に設ける下地導体膜
は、層間絶縁膜に強固に接続され、接着性が格段に向上
する。表面凹凸化の代換え技術として、絶縁層表面を研
磨する方法もあるが、それよりも微粒子を固定する方が
簡便で好ましい。
【0017】なお、絶縁微粒子としては、絶縁物であれ
ばいずれのものでもよいが、ポリイミド等の層間絶縁膜
を形成する樹脂の微粒子を用いることが望ましく、平均
粒径1〜5μm程度のものが使用される。
【0018】また、反応防止膜としては、ポリイミド等
の層間絶縁膜と反応し難いめっき導体膜が用いられ、例
えば膜厚1〜5μm程度のニッケル、クロム等の無電
解、もしくは電解めっきが用いられるが、実用的には無
電解ニッケルめっきが特に好ましい。
【0019】また、酸化防止膜としては、耐酸化性の導
体であればよく、通常は金の薄膜(例えば0.5μm以
下)が用いられる。後述する製造方法との関係(工程簡
略化と信頼性の向上)から特に無電解置換めっきが好ま
しい。
【0020】上記第2の目的は、セラミック基板上に
下地導体膜を介して電解めっきにより第1の配線導体層
を形成する工程と、前記導体層上に反応防止膜と酸化
防止膜とを、めっき法により順次積層し、前記第1の配
線導体層の表面全体をこれらの2層膜で被覆する工程
と、全面に層間絶縁膜として有機高分子絶縁層を形成
する工程と、前記第1の配線導体層上の層間絶縁膜に
回路形成用の開口部を形成する工程と、前記回路形成
用の開口部を含む層間絶縁膜上に下地導体膜を介して第
2の配線導体層を形成する工程とを有すると共に、引
き続き前記乃至の工程を多層配線の積層数に見合っ
た回数分だけ繰返す工程とを有して成る多層配線基板の
製造方法により、達成される。
【0021】そして好ましくは、上記の層間絶縁膜と
して有機高分子絶縁層を形成する工程の後に引き続い
て、絶縁微粒子を含有した有機高分子絶縁膜を微粒子
径より薄く形成して、微粒子を表面に固定することによ
り絶縁層表面を凹凸化する工程を付加して成る多層配線
基板の製造方法により、達成される。
【0022】
【作用】本発明の作用を銅−ポリイミド多層基板を代表
例として説明すると、銅配線導体層上に反応防止膜と酸
化防止膜とを、めっき法により順次積層し、前記第1の
銅配線導体層の表面全体をこれらの2層膜で被覆する
が、先ず、反応防止膜はめっき法により形成するため、
銅配線導体層の全表面を一様に覆うことができ、銅配線
導体層とポリイミドとは直接接触することがないので、
両者の反応を完全に防止することができる。
【0023】次に、酸化防止膜の形成であるが、これも
めっき法により形成するため、特に好ましい置換めっき
法によれば、下地となる反応防止膜の表層部が酸化され
ても、めっき形成時に反応防止膜の表層部が溶解する一
方から酸化防止膜がめっきされて来るので、酸化防止膜
のめっきの進行と共に反応防止膜表層部の酸化物は必然
的に除去される。したがって、特別のエッチング工程を
施さずに反応防止膜の表層部を除去し、清浄化すること
ができる。
【0024】さらに、従来は配線層間接続部形成時に、
反応防止膜エッチングや銅導体表面処理工程を必要とし
ていたが、本発明では何れも不要となり、配線層間接続
部形状不良の解消、また配線層間接続部形成工程が簡略
化できる。
【0025】さらに、配線層間絶縁層上に絶縁微粒子を
含有した有機高分子絶縁膜を微粒子径より薄く形成して
微粒子を表面に固定することにより、層間絶縁層表面を
容易に凹凸化することができ、その結果、第2の配線層
形成時に下地導体層を例えば無電解めっきで形成する際
には、この表面凹凸により配線層間絶縁層に対する無電
解めっきの密着力を、より増加させることができる。
【0026】また、セラミック基板上の配線層を電解め
っきで形成することにより、セラミック基板表面の凹凸
を平坦化でき反応防止膜の被覆性がより向上し、結果と
して銅−ポリイミド反応を効果的に防止できる。
【0027】
【実施例】以下、図面にしたがって本発明の一実施例を
説明する。 〈実施例1〉図1は、本発明の一実施例となる多層配線
基板の構造及び製造工程を示す工程断面図である。な
お、ここでは、本発明の特徴点を明瞭とするため、必要
に応じ従来例を示した図3及び図4を補助図面として使
用する。
【0028】図1(a)に示した工程により、セラミッ
ク基板1上に、周知のスパッタ成膜法にしたがい膜厚
0.1μmのクロム層と膜厚0.1μmの銅層との2層
膜で構成される下地導体膜2を形成する。
【0029】次に、図1(b)に示した工程により、下
地導体膜2上の2aで示した第1の配線層形成領域を除
いた層間絶縁膜形成領域2bにレジストパターン5を形
成する。これに引き続き、セラミック基板1の表面凹凸
をめっき時のレベリング効果により平坦化し易い電解銅
めっきを行い、表面が平坦な膜厚5μmの銅導体3を形
成する。
【0030】これに対して従来技術では、図3(a)に
示すように、セラミック基板1上に、スパッタ成膜法に
より、下地導体膜2としてクロム/配線導体層3として
銅/反応防止膜4としてクロムを順次成膜し、そらに配
線層形成用マスクとしてレジストパターン5を選択的に
形成する。次いで図3(b)に示すように、これらの3
層膜をエッチングにより配線分離し回路形成を行なう
が、この際スパッタ成膜法では、セラミック基板1の表
面の凹凸が、銅導体3の表面に下地のクロム2ではカバ
−できない凹凸が形成され、それが反応防止膜4の成膜
に大きく影響して、図示のように、成膜不良部(ポリイ
ミド−銅接触部)11が発生する。それ故、図3(c)
に示すように、層間絶縁膜6としてポリイミドを形成す
ると、反応防止膜4の成膜不良部並びにポリイミド−銅
接触部11が存在することから銅導体3の表面とポリイ
ミド6との反応は避けられない。
【0031】次に、図1(c)の工程に示すように、レジ
ストパターン5を除去し、銅導体3をマスクとして層間
絶縁膜形成領域2bに露出した下地導体膜(クロム/銅
の2層膜)2をエッチング除去し、配線分離を行う。次
いで反応防止膜4として無電解めっきによりニッケルを
銅導体3の表面に2μm形成し、表面を完全にニッケル
めっきでカバ−する。この様にして反応防止膜4により
銅−ポリイミド反応を完全に防止することができる。
【0032】次に図1(d)の工程に示すように、反応
防止膜4上に酸化防止膜8として置換めっきにより金を
0.1μm形成する。この工程は、本発明においては以
下に詳述するように工程を簡略化する上で特に重要な工
程である。
【0033】従来の方法では図4(d)に示すように、
絶縁層6に層間配線接続用の穴を形成する時に、酸化膜
等を除去するため反応防止膜4及び銅導体3表面のエッ
チングを行なうが、その際、この図に見られるように反
応防止膜4のオーバーエッチング等の層間接続用の穴形
状に不良が発生し易い。これを改善するため、図4
(e)に示すように反応防止膜4のエッチング後に、ポ
リイミドからなる層間絶縁膜6を再度ウエット、又はド
ライエッチングにより穴の開口径を拡大し、クロムから
なる反応防止膜4を露出させていた。しかし、この方法
では銅導体3の表面が汚れたり、ポリイミド6の表面の
変質などにより、次の第2の配線層形成工程において下
地導体膜7が剥がれる不良が発生し易いという問題があ
った。
【0034】しかし、この実施例ではこれらの問題点を
解消するため図1(d)に示したように、反応防止膜4
上に酸化止膜8を置換めっきにより積層することで、従
来必須とされていた表面処理工程を無用とし、層間接続
穴形状不良を改善した。
【0035】つまり、本実施例の酸化止膜8として形成
する金の置換めっきによれば、下地となる反応防止膜4
の表層部が溶解するにしたがい、その跡に金めっきが形
成されることから、反応防止膜4の表層部が酸化されて
いたとしても、金めっき時の自己清浄化作用によりに実
質的にそれらの酸化物は溶解除去される。
【0036】次に図1(e)の工程に示すように、層間
絶縁層6としてポリイミド層を、配線層上を覆い、全表
面に形成する。
【0037】次いで図1(f)の工程に示すように、回
路接続に必要な所定の個所のポリイミド層をエッチング
して層間接続穴を形成した後、図1(a)に示した下地
導体膜2の形成工程と同様の工程でクロム/銅の2層膜
からなる下地導体膜7を形成する。
【0038】最後に図1(g)の工程に示すように、図
1(b)から図1(f)までの工程を繰返し、3層配線
の多層配線基板を製造した。
【0039】〈実施例2〉この例は、実施例1における
図1(f)の工程、つまりポリイミド層間絶縁膜6の形
成後に、下地導体膜7を形成する工程の変形例を示すも
ので、その要部断面図を図5に示す。図1(f)のスパ
ッタ成膜法による下地導体膜7の形成を、無電解めっき
で形成する場合には、ポリイミド層間絶縁膜6上に十分
な密着力のある無電解めっきを工程増とならないプロセ
スで形成しなければならない。
【0040】この実施例はこれを実現するもので、図5
に示すようにポリイミド層間絶縁膜6上に、絶縁微粒子
としてポリイミド粒子9を含有するポリイミド樹脂12
を塗布し、ポリイミド粒子9の粒子径以下の膜厚に形成
し、このポリイミド樹脂12により固定された微粒子の
表面形状にしたがいポリイミド層間絶縁膜6の表面を凹
凸化し、その上に下地導体膜7を形成したものである。
【0041】下地導体膜7の形成は、実施例1のスパッ
タ法によるクロム/銅2層膜の代わりに無電解銅めっき
単層で形成した。銅めっき単層の代わりにクロム/銅2
層めっき膜としてもよいことは言うまでもない。この凹
凸形成により、ポリイミド層間絶縁膜6に対するめっき
下地導体膜7の密着力を格段に増加させることができ
た。
【0042】
【発明の効果】以上詳述したように本発明により、所期
の目的を達成することができた。すなわち、銅−ポリイ
ミド多層基板を代表例として説明すると、配線層を構成
する銅導体を無電解めっきによる銅−ポリイミド反応防
止膜及び酸化防止膜で被覆するため、配線層(銅導体)
のパターン形状によらず銅−ポリイミド反応を防止でき
配線層間接続部形成時、銅−ポリイミド反応防止膜エッ
チングや銅導体表面処理工程が不要になる。これによ
り、配線層間接続部形状不良を解消し、配線層間接続部
形成工程が簡略化できる。
【0043】また、セラミック基板上の配線層を電解め
っきで形成することによりセラミック基板表面の凹凸を
平坦化でき、反応防止膜の被覆性が向上し、結果として
銅−ポリイミド反応を完全に防止することができる。
【0044】さらに、無電解めっきにより下地導体膜を
ポリイミド層間絶縁膜上に形成する際に、予めポリイミ
ド層間絶縁膜上に絶縁微粒子を固定することによって表
面を凹凸化しておくことにより、無電解めっきの密着力
を増加させることができ、低抵抗、低誘電率の多層配線
基板を安価に提供することができる。
【図面の簡単な説明】
【図1】本発明の一実施例(実施例1)となる多層配線
基板の製造工程を示す断面図。
【図2】従来の多層配線基板の製造工程例を示す断面
図。
【図3】同じく従来の製造工程を示す断面図。
【図4】同じく従来の製造工程を示す断面図。
【図5】本発明の他の実施例(実施例2)となる多層配
線基板の要部断面製造工程図。
【符号の説明】
1…セラミック基板、 2…下地導体、2a
…下地導体の配線形成領域、2b…下地導体の配線形成
外領域、3…配線層(銅導体)、 4…反応防
止膜、5…レジストパターン、 6…配線層間
絶縁膜(ポリイミド)、7…下地導体、
8…酸化防止膜、9…絶縁微粒子、
10…下層クロム膜、11…ポリイミド−銅接触部、
12…微粒子含有ポリイミド樹脂。
フロントページの続き (72)発明者 橋本 悟 神奈川県横浜市戸塚区戸塚町216番地 株 式会社日立製作所情報通信事業部内 (72)発明者 森田 守 神奈川県横浜市戸塚区戸塚町216番地 株 式会社日立製作所情報通信事業部内

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】セラミック基板上の下地導体膜を介して形
    成された配線層の表面及び側面に、反応防止膜と酸化防
    止膜との2層膜を積層被覆し、層間絶縁膜として有機高
    分子絶縁層を形成して成る多層配線基板。
  2. 【請求項2】上記有機高分子絶縁層を、ポリイミドで構
    成して成る請求項1記載の多層配線基板。
  3. 【請求項3】上記反応防止膜を、ニッケルで構成して成
    る請求項1記載の多層配線基板。
  4. 【請求項4】上記酸化防止膜を、金で構成して成る請求
    項1記載の多層配線基板。
  5. 【請求項5】上記層間絶縁膜上に下地導体膜を介して新
    たな配線層が積層された多層配線基板において、前記層
    間絶縁膜上に、絶縁微粒子を含有した有機高分子絶縁膜
    を微粒子径より薄く形成して、微粒子を表面に固定する
    ことにより凹凸化した表面層に、めっき下地導体膜を介
    して新たな配線層が積層されて成る請求項1記載の多層
    配線基板。
  6. 【請求項6】上記絶縁微粒子を、層間絶縁膜を形成する
    樹脂の微粒子で構成して成る請求項5記載の多層配線基
    板。
  7. 【請求項7】セラミック基板上に下地導体膜を介して
    電解めっきにより第1の配線導体層を形成する工程と、
    前記導体層上に反応防止膜と酸化防止膜とを、めっき
    法により順次積層し、前記第1の配線導体層の表面全体
    をこれらの2層膜で被覆する工程と、全面に層間絶縁
    膜として有機高分子絶縁層を形成する工程と、前記第
    1の配線導体層上の層間絶縁膜に回路形成用の開口部を
    形成する工程と、前記回路形成用の開口部を含む層間
    絶縁膜上に下地導体膜を介して第2の配線導体層を形成
    する工程とを有すると共に、引き続き前記乃至の
    工程を多層配線の積層数に見合った回数分だけ繰返す工
    程とを有して成る多層配線基板の製造方法。
  8. 【請求項8】上記の層間絶縁膜として有機高分子絶縁
    層を形成する工程の後に引き続いて、絶縁微粒子を含
    有した有機高分子絶縁膜を微粒子径より薄く形成して、
    微粒子を表面に固定することにより絶縁層表面を凹凸化
    する工程を付加して成る請求項7記載の多層配線基板の
    製造方法。
  9. 【請求項9】上記の反応防止膜を無電解ニッケルめっ
    きで、酸化防止膜を無電解による金の置換めっきで、そ
    れぞれ形成する工程として成る請求項7記載の多層配線
    基板の製造方法。
  10. 【請求項10】上記の回路形成用の開口部を含む層間
    絶縁膜上に下地導体膜を形成する工程において、下地導
    体膜を無電解めっきで形成する工程として成る請求項7
    もしくは8記載の多層配線基板の製造方法。
JP9731293A 1993-04-23 1993-04-23 多層配線基板及びその製造方法 Expired - Fee Related JP3080508B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9731293A JP3080508B2 (ja) 1993-04-23 1993-04-23 多層配線基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9731293A JP3080508B2 (ja) 1993-04-23 1993-04-23 多層配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
JPH06310866A true JPH06310866A (ja) 1994-11-04
JP3080508B2 JP3080508B2 (ja) 2000-08-28

Family

ID=14188974

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9731293A Expired - Fee Related JP3080508B2 (ja) 1993-04-23 1993-04-23 多層配線基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP3080508B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010205856A (ja) * 2009-03-02 2010-09-16 Murata Mfg Co Ltd パターンの形成方法及び電子部品
JP2012192629A (ja) * 2011-03-16 2012-10-11 Toshiba Tec Corp インクジェットヘッドおよびインクジェットヘッドの製造方法
JP2014053608A (ja) * 2012-09-10 2014-03-20 Samsung Electro-Mechanics Co Ltd 回路基板及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010205856A (ja) * 2009-03-02 2010-09-16 Murata Mfg Co Ltd パターンの形成方法及び電子部品
JP2012192629A (ja) * 2011-03-16 2012-10-11 Toshiba Tec Corp インクジェットヘッドおよびインクジェットヘッドの製造方法
US8662645B2 (en) 2011-03-16 2014-03-04 Toshiba Tec Kabushiki Kaisha Inkjet head and method of manufacturing the same
US8777381B2 (en) 2011-03-16 2014-07-15 Toshiba Tec Kabushiki Kaisha Inkjet head and method of manufacturing the same
JP2014053608A (ja) * 2012-09-10 2014-03-20 Samsung Electro-Mechanics Co Ltd 回路基板及びその製造方法

Also Published As

Publication number Publication date
JP3080508B2 (ja) 2000-08-28

Similar Documents

Publication Publication Date Title
US5118385A (en) Multilayer electrical interconnect fabrication with few process steps
US7523548B2 (en) Method for producing a printed circuit board
US5830533A (en) Selective patterning of metallization on a dielectric substrate
EP0517551A2 (en) Method of forming a multilayer wiring structure on a semiconductor device
JP3226489B2 (ja) 回路付きサスペンション基板
JPH0536756A (ja) 半導体装置用テープキヤリア及びその製造方法
US20220322529A1 (en) Circuit board structure and manufacturing method thereof
JPH10125818A (ja) 半導体装置用基板並びに半導体装置及びそれらの製造方法
JP2002343931A (ja) 配線基板およびその製造方法、マルチチップモジュールおよびその製造方法並びにマルチチップモジュール実装構造体
JP3080508B2 (ja) 多層配線基板及びその製造方法
US6150074A (en) Method of forming electrically conductive wiring pattern
US20090008135A1 (en) Circuit substrate
JP3941463B2 (ja) 多層プリント配線板の製造方法
US20060251873A1 (en) A method of manufacturing a film printed circuit board
JPH10303533A (ja) 配線形成方法およびそれに用いられる2層基板
JP2663987B2 (ja) 二層フィルムキャリアの製造方法
JPH11251433A (ja) 半導体装置およびその製法
JP2787230B2 (ja) 電子部品塔載用基板
JP2790884B2 (ja) 導体パターンの形成方法
JP4415985B2 (ja) 金属転写板の製造方法
JPH03225894A (ja) プリント配線板の製造方法
GB2307351A (en) Printed circuit boards and their manufacture
JPH0823166A (ja) 多層配線基板の製造方法
JP2825050B2 (ja) 多層配線基板
JP3214460B2 (ja) パターン構造及びその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees