JPH06310961A - 信号利得制御回路 - Google Patents
信号利得制御回路Info
- Publication number
- JPH06310961A JPH06310961A JP12195293A JP12195293A JPH06310961A JP H06310961 A JPH06310961 A JP H06310961A JP 12195293 A JP12195293 A JP 12195293A JP 12195293 A JP12195293 A JP 12195293A JP H06310961 A JPH06310961 A JP H06310961A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistors
- signal
- differential amplifier
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 信号利得制御回路の駆動電源の低電圧化を図
る上で、より好適な方式を提供することを目的とする。 【構成】 エミッタが共通接続された第１、第２のトラ
ンジスタにより構成される差動増幅器と、上記差動増幅
器の共通エミッタに接続され、上記第１、第２のトラン
ジスタにバイアス電流を流すための定電流回路と、上記
第１、第２のトランジスタのコレクタに接続され、上記
差動増幅器の負荷を構成する負荷回路と、上記第１、第
２のトランジスタのベース間に制御信号を印加する制御
手段と、出力端が上記差動増幅器の共通エミッタに接続
され、入力端に印加される入力信号に応じて上記出力端
における電流を変化させる電圧−電流変換回路とを具備
し、上記入力信号を得て、上記負荷回路より上記制御信
号に応じて電圧利得が変化した出力信号を得る構成とし
た信号利得制御回路。
る上で、より好適な方式を提供することを目的とする。 【構成】 エミッタが共通接続された第１、第２のトラ
ンジスタにより構成される差動増幅器と、上記差動増幅
器の共通エミッタに接続され、上記第１、第２のトラン
ジスタにバイアス電流を流すための定電流回路と、上記
第１、第２のトランジスタのコレクタに接続され、上記
差動増幅器の負荷を構成する負荷回路と、上記第１、第
２のトランジスタのベース間に制御信号を印加する制御
手段と、出力端が上記差動増幅器の共通エミッタに接続
され、入力端に印加される入力信号に応じて上記出力端
における電流を変化させる電圧−電流変換回路とを具備
し、上記入力信号を得て、上記負荷回路より上記制御信
号に応じて電圧利得が変化した出力信号を得る構成とし
た信号利得制御回路。
Description
【０００１】
【産業上の利用分野】本発明は所要電源電圧の低圧化を
図った信号利得制御回路の改良に関するものである。
図った信号利得制御回路の改良に関するものである。
【０００２】
【従来の技術】図２に示す回路は、従来より信号利得制
御回路として広く用いられているアナログ乗算器の基本
回路である。この回路はトランジスタ１，２とその負荷
抵抗３(抵抗値ＲL）からなる差動増幅器４と、この差動
増幅器４に直流バイアス電流を供給する定電流回路５
と、この定電流回路５と上記差動増幅器４の共通エミッ
タ間にカスケード接続されたトランジスタ１７と、この
トランジスタ１７のエミッタとアース間に接続された抵
抗１８(抵抗値ＲE）より構成されており、トランジスタ
１７のベースに入力信号ｅi を印加し、トランジスタ
１，２のベース間に制御信号Ｖｃを印加し、トランジス
タ２のコレクタより出力信号ｅo を得るようになってい
る。この回路において、トランジスタ１７のベースに入
力信号ｅi が印加されると、トランジスタ１７のコレク
タに、ほぼ、信号電流ｉ＝ｅi／ＲEが流れる。この信号
電流ｉはトランジスタ１，２に分流され、これら各々の
トランジスタのコレクタには信号電流ｉL1，ｉL2（ｉL1
＋ｉL2＝ｉ）が流れる。これにより、トランジスタ２の
コレクタより、出力信号ｅo＝−ｉL2・ＲLが得られる。
一方、トランジスタ１，２の各々を流れる信号電流の比
（ｉL1：ｉL2）は、トランジスタ１，２のベース間の電
位差、すなわち、制御信号Ｖｃの値によって変化する。
つまり、制御信号Ｖｃの値を変えることにより信号電流
ｉL2の値を変え、これにより、出力信号ｅoの利得を制
御できる。この出力信号ｅoは、
御回路として広く用いられているアナログ乗算器の基本
回路である。この回路はトランジスタ１，２とその負荷
抵抗３(抵抗値ＲL）からなる差動増幅器４と、この差動
増幅器４に直流バイアス電流を供給する定電流回路５
と、この定電流回路５と上記差動増幅器４の共通エミッ
タ間にカスケード接続されたトランジスタ１７と、この
トランジスタ１７のエミッタとアース間に接続された抵
抗１８(抵抗値ＲE）より構成されており、トランジスタ
１７のベースに入力信号ｅi を印加し、トランジスタ
１，２のベース間に制御信号Ｖｃを印加し、トランジス
タ２のコレクタより出力信号ｅo を得るようになってい
る。この回路において、トランジスタ１７のベースに入
力信号ｅi が印加されると、トランジスタ１７のコレク
タに、ほぼ、信号電流ｉ＝ｅi／ＲEが流れる。この信号
電流ｉはトランジスタ１，２に分流され、これら各々の
トランジスタのコレクタには信号電流ｉL1，ｉL2（ｉL1
＋ｉL2＝ｉ）が流れる。これにより、トランジスタ２の
コレクタより、出力信号ｅo＝−ｉL2・ＲLが得られる。
一方、トランジスタ１，２の各々を流れる信号電流の比
（ｉL1：ｉL2）は、トランジスタ１，２のベース間の電
位差、すなわち、制御信号Ｖｃの値によって変化する。
つまり、制御信号Ｖｃの値を変えることにより信号電流
ｉL2の値を変え、これにより、出力信号ｅoの利得を制
御できる。この出力信号ｅoは、
【０００３】
【数１】 Ｋ：ボルツマン定数 Ｔ：絶対温度 ｑ：単位電荷量 なる式により求められる。ここで、図２に示す回路を動
作させるために必要な各部の電圧を求め、電源電圧（Ｖ
cc）の所要値を求める。なお、定電流回路５には通常、
同図に示したカレント・ミラー回路１２が用いられるの
で、ここではこれに置き換えて考えることにする。図２
の回路中のトランジスタはすべてＡ級動作となるが、こ
れに必要なバイアス電圧ＶCE（コレクタ・エミッタ間電
圧）を、ＶCE≧ＶBE（ベース・エミッタ間電圧）と仮定
すると、図２のトランジスタ１，２，１７，１０は３段
のカスケード回路を構成しているので、これらの動作に
は合計、 ＶTR≧３・ＶBE ・・・・・・・（２） の電圧が必要となる。
作させるために必要な各部の電圧を求め、電源電圧（Ｖ
cc）の所要値を求める。なお、定電流回路５には通常、
同図に示したカレント・ミラー回路１２が用いられるの
で、ここではこれに置き換えて考えることにする。図２
の回路中のトランジスタはすべてＡ級動作となるが、こ
れに必要なバイアス電圧ＶCE（コレクタ・エミッタ間電
圧）を、ＶCE≧ＶBE（ベース・エミッタ間電圧）と仮定
すると、図２のトランジスタ１，２，１７，１０は３段
のカスケード回路を構成しているので、これらの動作に
は合計、 ＶTR≧３・ＶBE ・・・・・・・（２） の電圧が必要となる。
【０００４】カレント・ミラー回路１２により供給され
る直流バイアス電流Ｉは、制御信号Ｖｃ＝０Ｖとする
と、トランジスタ１，２に２等分され、これら各々のト
ランジスタのコレクタには、Ｉ1＝Ｉ2＝Ｉ／２の直流バ
イアス電流が流れる。これら直流バイアス電流による各
部の電圧降下は、カレント・ミラー回路１２において、
Ｒb・Ｉ、差動増幅器４の負荷抵抗３において、ＲL・Ｉ
2＝ＲL・Ｉ／２となり、合計、 Ｖb＝Ｉ・（Ｒb＋ＲL／２） ・・・（３） となる。入力信号ｅiの振幅の最大値をｅi MAX、制御信
号Ｖｃ＝０Ｖとすると、出力信号ｅ0の振幅の最大値ｅ
o MAXは（１）式より、ｅO MAX＝ｅi MAX・ＲL／２ＲE
となる。したがって、図２の回路にて入・出力信号の所
要ダイナミックレンジを確保するためには、 Ｖｓ≧ｅi MAX・(１＋ＲL／２ＲE） ・・・（４） の電圧が必要となる。以上の結果、図２の回路の電源電
圧Ｖccの所要値は、上記（２)，(３)，(４)式より、Ｖc
c≧（ＶTR＋Ｖb＋ＶS）／２、すなわち、 Ｖcc≧｛3VBE+I・(Rb+RL/2)+ei MAX・(1+RL/2RE)}/2 ・・・（５） となる。
る直流バイアス電流Ｉは、制御信号Ｖｃ＝０Ｖとする
と、トランジスタ１，２に２等分され、これら各々のト
ランジスタのコレクタには、Ｉ1＝Ｉ2＝Ｉ／２の直流バ
イアス電流が流れる。これら直流バイアス電流による各
部の電圧降下は、カレント・ミラー回路１２において、
Ｒb・Ｉ、差動増幅器４の負荷抵抗３において、ＲL・Ｉ
2＝ＲL・Ｉ／２となり、合計、 Ｖb＝Ｉ・（Ｒb＋ＲL／２） ・・・（３） となる。入力信号ｅiの振幅の最大値をｅi MAX、制御信
号Ｖｃ＝０Ｖとすると、出力信号ｅ0の振幅の最大値ｅ
o MAXは（１）式より、ｅO MAX＝ｅi MAX・ＲL／２ＲE
となる。したがって、図２の回路にて入・出力信号の所
要ダイナミックレンジを確保するためには、 Ｖｓ≧ｅi MAX・(１＋ＲL／２ＲE） ・・・（４） の電圧が必要となる。以上の結果、図２の回路の電源電
圧Ｖccの所要値は、上記（２)，(３)，(４)式より、Ｖc
c≧（ＶTR＋Ｖb＋ＶS）／２、すなわち、 Ｖcc≧｛3VBE+I・(Rb+RL/2)+ei MAX・(1+RL/2RE)}/2 ・・・（５） となる。
【０００５】
【発明が解決しようとする課題】ところで、今日、とり
わけ電池駆動を必要とする可搬型の機器を中心に、電子
機器の低消費電力化への要請がますます強まっている。
この電子機器の低消費電力化を図る手法としては、回路
電源の低電圧化が極めて有効である。ところが、図２に
示した乗算器は、正負電源間に多数のトランジスタをカ
スケード接続するという回路構成上、本質的に電源を低
電圧化しづらいという難点をもっている。すなわち、上
記(５)式によれば、同式右辺第１項は図２の回路中のト
ランジスタの動作に必要な最小限のバイアス電圧の総和
であり、同式左辺の電源電圧Ｖccの増減には無関係のい
わば固定分である。したがって、同式左辺の電源電圧Ｖ
ccを小さくしようとしても、同式右辺第１項により自ず
と下限が決まってしまう。この右辺第１項の実際の値
は、通常、ＶBE＝０．６Ｖ〜０．８Ｖであるので、３×
ＶBE＝１．８Ｖ〜２．４Ｖとなる。この値は、場合によ
っては、僅か数Ｖという低圧電源下で動作する回路が求
められる昨今においては、極めて大きい値と言える。以
上の理由により、図２の回路と同等の機能を有し、か
つ、より低電圧の電源にて動作可能な回路の実現が望ま
れており、これが本発明の目的でもある。
わけ電池駆動を必要とする可搬型の機器を中心に、電子
機器の低消費電力化への要請がますます強まっている。
この電子機器の低消費電力化を図る手法としては、回路
電源の低電圧化が極めて有効である。ところが、図２に
示した乗算器は、正負電源間に多数のトランジスタをカ
スケード接続するという回路構成上、本質的に電源を低
電圧化しづらいという難点をもっている。すなわち、上
記(５)式によれば、同式右辺第１項は図２の回路中のト
ランジスタの動作に必要な最小限のバイアス電圧の総和
であり、同式左辺の電源電圧Ｖccの増減には無関係のい
わば固定分である。したがって、同式左辺の電源電圧Ｖ
ccを小さくしようとしても、同式右辺第１項により自ず
と下限が決まってしまう。この右辺第１項の実際の値
は、通常、ＶBE＝０．６Ｖ〜０．８Ｖであるので、３×
ＶBE＝１．８Ｖ〜２．４Ｖとなる。この値は、場合によ
っては、僅か数Ｖという低圧電源下で動作する回路が求
められる昨今においては、極めて大きい値と言える。以
上の理由により、図２の回路と同等の機能を有し、か
つ、より低電圧の電源にて動作可能な回路の実現が望ま
れており、これが本発明の目的でもある。
【０００６】
【課題を解決するための手段】本発明は上記目的を達成
するために、図１に示すように、トランジスタ１，２と
その負荷抵抗３からなる差動増幅器４と、この差動増幅
器４に直流バイアス電流を供給する定電流回路５と、出
力端が上記差動増幅器４の共通エミッタに接続された電
圧−電流変換回路６より構成されており、電圧−電流変
換回路６に入力信号ｅi を印加し、トランジスタ１，２
のベース間に制御信号Ｖｃを印加し、トランジスタ２の
コレクタより出力信号ｅ0 を得るようにしたものであ
る。
するために、図１に示すように、トランジスタ１，２と
その負荷抵抗３からなる差動増幅器４と、この差動増幅
器４に直流バイアス電流を供給する定電流回路５と、出
力端が上記差動増幅器４の共通エミッタに接続された電
圧−電流変換回路６より構成されており、電圧−電流変
換回路６に入力信号ｅi を印加し、トランジスタ１，２
のベース間に制御信号Ｖｃを印加し、トランジスタ２の
コレクタより出力信号ｅ0 を得るようにしたものであ
る。
【０００７】
【作用】図１の回路において、電圧−電流変換回路６の
変換係数を１／ＲE とし、電圧−電流変換回路６に入力
信号ｅi が印加されると、トランジスタ１，２の共通エ
ミッタに信号電流ｉ＝ｅi／ＲEが流れる。この信号電流
ｉはトランジスタ１，２に分流され、これらそれぞれの
トランジスタのコレクタには信号電流ｉL1，ｉL2（ｉL1
＋ｉL2＝ｉ）が流れる。これにより、トランジスタ２の
コレクタより出力信号ｅo＝−ｉL2・ＲLが得られる。一
方、トランジスタ１，２のそれぞれを流れる信号電流の
比(ｉL1：ｉL2)は、トランジスタ１，２のベース間の電
位差、すなわち、制御信号Ｖｃの値によって変化する。
つまり、制御信号Ｖｃの値を変えることにより信号電流
ｉL2の値を変え、これにより、出力信号ｅo の利得を制
御できる。この出力信号ｅo は前述の図２の回路と同様
に、
変換係数を１／ＲE とし、電圧−電流変換回路６に入力
信号ｅi が印加されると、トランジスタ１，２の共通エ
ミッタに信号電流ｉ＝ｅi／ＲEが流れる。この信号電流
ｉはトランジスタ１，２に分流され、これらそれぞれの
トランジスタのコレクタには信号電流ｉL1，ｉL2（ｉL1
＋ｉL2＝ｉ）が流れる。これにより、トランジスタ２の
コレクタより出力信号ｅo＝−ｉL2・ＲLが得られる。一
方、トランジスタ１，２のそれぞれを流れる信号電流の
比(ｉL1：ｉL2)は、トランジスタ１，２のベース間の電
位差、すなわち、制御信号Ｖｃの値によって変化する。
つまり、制御信号Ｖｃの値を変えることにより信号電流
ｉL2の値を変え、これにより、出力信号ｅo の利得を制
御できる。この出力信号ｅo は前述の図２の回路と同様
に、
【０００８】
【数２】 Ｋ：ボルツマン定数 Ｔ：絶対温度 ｑ：単位電荷量 なる式により求められる。ここで、前述の図２の回路の
場合と同様に、図１の回路を動作させるために必要な各
部の電圧を求め、電源電圧の所要値を求める。なお、定
電流回路５は図２の回路と同様にカレント・ミラー回路
１２に置き換えて考えることにする。まず、図１の回路
中のトランジスタはすべてＡ級動作となるが、これに必
要なバイアス電圧ＶCEを、ＶCE≧ＶBEと仮定すると、図
１の回路のトランジスタ１，２，１０は２段のカスケー
ド回路を構成しているので、これらの動作には合計、 ＶTR ≧２・ＶBE ・・・（７） の電圧が必要となる。
場合と同様に、図１の回路を動作させるために必要な各
部の電圧を求め、電源電圧の所要値を求める。なお、定
電流回路５は図２の回路と同様にカレント・ミラー回路
１２に置き換えて考えることにする。まず、図１の回路
中のトランジスタはすべてＡ級動作となるが、これに必
要なバイアス電圧ＶCEを、ＶCE≧ＶBEと仮定すると、図
１の回路のトランジスタ１，２，１０は２段のカスケー
ド回路を構成しているので、これらの動作には合計、 ＶTR ≧２・ＶBE ・・・（７） の電圧が必要となる。
【０００９】次に、カレント・ミラー回路１２により供
給される直流バイアス電流Ｉは、制御信号Ｖｃ＝０Ｖと
すると、トランジスタ１，２に２等分され、これら各々
のトランジスタのコレクタには、Ｉ1＝Ｉ2＝Ｉ／２の直
流バイアス電流が流れる。これら直流バイアス電流によ
る各部の電圧降下は、カレント・ミラ−回路１２におい
て、Ｒb・Ｉ、差動増幅器４の負荷抵抗３において、ＲL
・Ｉ2＝ＲL・Ｉ／２となり、合計は前述の図２の回路と
同様に、 Ｖb＝Ｉ・（Ｒb＋ＲL／２） ・・・・（８） となる。また、入力信号ｅiの振幅の最大値をｅi MAX、
制御信号Ｖｃ＝０Ｖとすると、出力信号ｅoの振幅の最
大値ｅo MAXは、（６）式より、ｅO MAX＝ｅi MAX・ＲL
／２ＲEとなる。したがって、出力信号ｅoの所要ダイナ
ミックレンジを確保するためには、 Ｖｓ≧ｅi MAX・ＲL／２ＲE ・・・（９） の電圧が必要となる。
給される直流バイアス電流Ｉは、制御信号Ｖｃ＝０Ｖと
すると、トランジスタ１，２に２等分され、これら各々
のトランジスタのコレクタには、Ｉ1＝Ｉ2＝Ｉ／２の直
流バイアス電流が流れる。これら直流バイアス電流によ
る各部の電圧降下は、カレント・ミラ−回路１２におい
て、Ｒb・Ｉ、差動増幅器４の負荷抵抗３において、ＲL
・Ｉ2＝ＲL・Ｉ／２となり、合計は前述の図２の回路と
同様に、 Ｖb＝Ｉ・（Ｒb＋ＲL／２） ・・・・（８） となる。また、入力信号ｅiの振幅の最大値をｅi MAX、
制御信号Ｖｃ＝０Ｖとすると、出力信号ｅoの振幅の最
大値ｅo MAXは、（６）式より、ｅO MAX＝ｅi MAX・ＲL
／２ＲEとなる。したがって、出力信号ｅoの所要ダイナ
ミックレンジを確保するためには、 Ｖｓ≧ｅi MAX・ＲL／２ＲE ・・・（９） の電圧が必要となる。
【００１０】以上の結果、図１のトランジスタ１，２，
１０により構成されるカスケード回路における電源電圧
Ｖccの所要値は、（７），（８），（９）式より、Ｖcc
≧（ＶTR＋Ｖb＋Ｖｓ）／２、すなわち、 Ｖcc≧{2・VBE+I・{Rb+RL/2)+ei MAX・RL/2RE)}/2 ・・・（１０） となる。なお、図１の電圧−電流変換回路６は、同図に
示したベース接地増幅器１５のような簡単な回路で構成
できる。この回路はトランジスタ１，２，１０のカスケ
ード回路の電源電圧（Ｖcc）の所要値内で十分動作可能
であり、入力信号ｅi のダイナミックレンジも容易に確
保できる。したがって、図１の回路の電源電圧の所要値
は上記（１０）式のみにて与えられると考えてよい。こ
こで、図２に示した従来の信号利得制御回路と、図１に
示した本発明回路の電源電圧の所要値を比較する。すな
わち、前記（５）式と上記（１０）式におけるＶccの値
を比較すると、明らかに（１０）式の方が小さいことが
判る。両式よりその差は、（ＶBE＋ｅi MAX）／２であ
り、これはｅi MAXの値によっては数Ｖにもなる。つま
り、その分、本発明回路の方が従来の回路よりも、より
低電圧の電源にて駆動できる。すなわち、昨今の技術課
題となっている回路電源の低電圧化に有利であるといえ
る。
１０により構成されるカスケード回路における電源電圧
Ｖccの所要値は、（７），（８），（９）式より、Ｖcc
≧（ＶTR＋Ｖb＋Ｖｓ）／２、すなわち、 Ｖcc≧{2・VBE+I・{Rb+RL/2)+ei MAX・RL/2RE)}/2 ・・・（１０） となる。なお、図１の電圧−電流変換回路６は、同図に
示したベース接地増幅器１５のような簡単な回路で構成
できる。この回路はトランジスタ１，２，１０のカスケ
ード回路の電源電圧（Ｖcc）の所要値内で十分動作可能
であり、入力信号ｅi のダイナミックレンジも容易に確
保できる。したがって、図１の回路の電源電圧の所要値
は上記（１０）式のみにて与えられると考えてよい。こ
こで、図２に示した従来の信号利得制御回路と、図１に
示した本発明回路の電源電圧の所要値を比較する。すな
わち、前記（５）式と上記（１０）式におけるＶccの値
を比較すると、明らかに（１０）式の方が小さいことが
判る。両式よりその差は、（ＶBE＋ｅi MAX）／２であ
り、これはｅi MAXの値によっては数Ｖにもなる。つま
り、その分、本発明回路の方が従来の回路よりも、より
低電圧の電源にて駆動できる。すなわち、昨今の技術課
題となっている回路電源の低電圧化に有利であるといえ
る。
【００１１】
【実施例】以下、本発明の一実施例について説明する。
図３に示した回路は、図１に示した本発明の回路を応用
した信号利得制御回路である。すなわち、図３の回路
は、トランジスタ１，２，１０，１３により構成される
第１の乗算器と、同じくトランジスタ１′，２′，１
０′，１３′により構成され、上記第１の乗算器と全く
対称な第２の乗算器により構成され、トランジスタ１，
２からなる差動増幅器４と、トランジスタ１′，２′か
らなる差動増幅器４′のベースとコレクタを各々共通接
続し、抵抗３(ＲL）を共通負荷としたものであり、ベー
ス接地増幅器１５(１５′)の入力端に入力信号ｅi を印
加し、上記差動増幅器４，４′の共通ベース間に制御信
号Ｖｃを印加し、同じく共通コレクタより出力信号ｅo
を得るようにしたものである。上記第１、第２の乗算器
は各々図１に示した本発明の回路と基本的に同じもので
ある。図１の乗算器は制御信号Ｖｃが変化すると負荷抵
抗３(ＲL）を流れる直流バイアス電流Ｉ2が変化し、出
力信号ｅoの直流電位が変化する。
図３に示した回路は、図１に示した本発明の回路を応用
した信号利得制御回路である。すなわち、図３の回路
は、トランジスタ１，２，１０，１３により構成される
第１の乗算器と、同じくトランジスタ１′，２′，１
０′，１３′により構成され、上記第１の乗算器と全く
対称な第２の乗算器により構成され、トランジスタ１，
２からなる差動増幅器４と、トランジスタ１′，２′か
らなる差動増幅器４′のベースとコレクタを各々共通接
続し、抵抗３(ＲL）を共通負荷としたものであり、ベー
ス接地増幅器１５(１５′)の入力端に入力信号ｅi を印
加し、上記差動増幅器４，４′の共通ベース間に制御信
号Ｖｃを印加し、同じく共通コレクタより出力信号ｅo
を得るようにしたものである。上記第１、第２の乗算器
は各々図１に示した本発明の回路と基本的に同じもので
ある。図１の乗算器は制御信号Ｖｃが変化すると負荷抵
抗３(ＲL）を流れる直流バイアス電流Ｉ2が変化し、出
力信号ｅoの直流電位が変化する。
【００１２】しかしながら、図３の回路は、トランジス
タ１０，１０′による定電流回路（カレント・ミラー回
路１２′）より差動増幅器４，４′の各々へ供給される
直流バイアス電流Ｉ1，Ｉ2がＩ1＝Ｉ2＝Ｉと等しい場
合、制御信号Ｖｃが変化しても、トランジスタ２，２′
より負荷抵抗３へ供給される直流バイアス電流Ｉ12，Ｉ
22の和が、Ｉ12＋Ｉ22＝Ｉと常に一定になるため、出力
信号ｅo の直流電位が変化しないという利点がある。図
３のような回路構成手法は公知の技術であり、図２に示
した従来の乗算器の場合にも広く用いられている。図３
の回路において、入力信号ｅi に対する実際の制御に関
与するのは、トランジスタ１，２，１０，１３により構
成される第１の乗算器のみである。したがって、出力信
号ｅoは図３の回路と同様に、
タ１０，１０′による定電流回路（カレント・ミラー回
路１２′）より差動増幅器４，４′の各々へ供給される
直流バイアス電流Ｉ1，Ｉ2がＩ1＝Ｉ2＝Ｉと等しい場
合、制御信号Ｖｃが変化しても、トランジスタ２，２′
より負荷抵抗３へ供給される直流バイアス電流Ｉ12，Ｉ
22の和が、Ｉ12＋Ｉ22＝Ｉと常に一定になるため、出力
信号ｅo の直流電位が変化しないという利点がある。図
３のような回路構成手法は公知の技術であり、図２に示
した従来の乗算器の場合にも広く用いられている。図３
の回路において、入力信号ｅi に対する実際の制御に関
与するのは、トランジスタ１，２，１０，１３により構
成される第１の乗算器のみである。したがって、出力信
号ｅoは図３の回路と同様に、
【００１３】
【数３】 Ｋ：ボルツマン定数 Ｔ：絶対温度 ｑ：単位電荷量 なる式により求められる。すなわち、図３の回路は、制
御信号Ｖｃに応じて出力信号ｅoの利得を制御する、利
得制御回路としての機能を持つ。
御信号Ｖｃに応じて出力信号ｅoの利得を制御する、利
得制御回路としての機能を持つ。
【００１４】
【発明の効果】本発明によれば、より低電圧の電源にて
動作する信号利得制御回路が実現できとりわけ、電池駆
動を必要とする可搬型の機器を中心とした電子機器の低
消費電力化を図る上での一助となる。
動作する信号利得制御回路が実現できとりわけ、電池駆
動を必要とする可搬型の機器を中心とした電子機器の低
消費電力化を図る上での一助となる。
【図１】本発明の信号利得制御回路の基本回路。
【図２】従来の信号利得制御回路の基本回路。
【図３】本発明を適用した信号利得制御回路の一実施
例。
例。
４，４′ 差動増幅器 ５ 定電流回路 ６ 電圧−電流変換回路 １２，１２′ カレント・ミラ−回路 １５，１５′ ベース接地増幅器
Claims (1)
- 【請求項１】 エミッタが共通接続された第１、第２の
トランジスタにより構成される差動増幅器と、該差動増
幅器の共通エミッタに接続され、上記第１、第２のトラ
ンジスタにバイアス電流を流すための定電流回路と、上
記第１、第２のトランジスタのコレクタに接続され、上
記差動増幅器の負荷を構成する負荷回路と、上記第１、
第２のトランジスタのベース間に制御信号を印加する制
御手段と、出力端が上記差動増幅器の共通エミッタに接
続され、入力端に印加される入力信号に応じて上記出力
端における電流を変化させる電圧−電流変換回路とを具
備し、上記入力信号を得て、上記負荷回路より上記制御
信号に応じて電圧利得が変化した出力信号を得ることを
特徴とする信号利得制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12195293A JPH06310961A (ja) | 1993-04-26 | 1993-04-26 | 信号利得制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12195293A JPH06310961A (ja) | 1993-04-26 | 1993-04-26 | 信号利得制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06310961A true JPH06310961A (ja) | 1994-11-04 |
Family
ID=14823984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12195293A Pending JPH06310961A (ja) | 1993-04-26 | 1993-04-26 | 信号利得制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06310961A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003060456A (ja) * | 2001-08-16 | 2003-02-28 | Matsushita Electric Ind Co Ltd | 利得可変増幅回路 |
| JP2012109801A (ja) * | 2010-11-17 | 2012-06-07 | Sumitomo Electric Ind Ltd | 信号増幅回路、電流電圧変換回路、および光受信器 |
| WO2015019525A1 (ja) * | 2013-08-07 | 2015-02-12 | パナソニック株式会社 | カスコード型トランスコンダクタンス増幅器、可変利得回路およびこれらを備えたチューナシステム |
| JP2015192268A (ja) * | 2014-03-28 | 2015-11-02 | 日本電信電話株式会社 | 可変利得トランスインピーダンスアンプ |
| JP2015207923A (ja) * | 2014-04-22 | 2015-11-19 | 日本電信電話株式会社 | トランスインピーダンス増幅器 |
-
1993
- 1993-04-26 JP JP12195293A patent/JPH06310961A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003060456A (ja) * | 2001-08-16 | 2003-02-28 | Matsushita Electric Ind Co Ltd | 利得可変増幅回路 |
| JP2012109801A (ja) * | 2010-11-17 | 2012-06-07 | Sumitomo Electric Ind Ltd | 信号増幅回路、電流電圧変換回路、および光受信器 |
| WO2015019525A1 (ja) * | 2013-08-07 | 2015-02-12 | パナソニック株式会社 | カスコード型トランスコンダクタンス増幅器、可変利得回路およびこれらを備えたチューナシステム |
| US9673769B2 (en) | 2013-08-07 | 2017-06-06 | Socionext Inc. | Variable gain circuit and tuner system provided with same |
| JP2015192268A (ja) * | 2014-03-28 | 2015-11-02 | 日本電信電話株式会社 | 可変利得トランスインピーダンスアンプ |
| JP2015207923A (ja) * | 2014-04-22 | 2015-11-19 | 日本電信電話株式会社 | トランスインピーダンス増幅器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5907262A (en) | Folded-cascode amplifier stage | |
| JP2543872B2 (ja) | 増幅回路 | |
| US5422600A (en) | Amplifier input stage with charge pump supplying a differential transistor pair | |
| US6710654B2 (en) | Bipolar class AB folded cascode operational amplifier for high-speed applications | |
| EP0730345A2 (en) | Variable gain circuit | |
| US6249153B1 (en) | High slew rate input differential pair with common mode input to ground | |
| JPH06310961A (ja) | 信号利得制御回路 | |
| KR930002040B1 (ko) | 증폭기 | |
| EP1014567B1 (en) | Improvements in or relating to an operational amplifier | |
| US4757275A (en) | Wideband closed loop amplifier | |
| JP3091801B2 (ja) | 電流発生装置 | |
| US5451903A (en) | Low supply voltage output driver | |
| US5285170A (en) | Operational amplifier with all NPN transistor output stage | |
| US7015756B1 (en) | Push-pull buffer/amplifier | |
| JPH10154194A (ja) | Ｃｍｏｓマルチプライヤ | |
| JP3153105B2 (ja) | 電圧−電流変換回路 | |
| JP2000151304A (ja) | 出力回路 | |
| US6204655B1 (en) | Voltage-controlled current source with variable supply current | |
| JPH0413695Y2 (ja) | ||
| JP3146088B2 (ja) | 可変リアクタンス回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| US6346857B1 (en) | Gamma conversion circuit changeable gain rate and amplifing capable range thereof | |
| EP0028229B1 (en) | A balanced amplifier output stage | |
| JP2630014B2 (ja) | トランジスタ耐圧補償回路 | |
| JP2516546B2 (ja) | フロ―ティング増幅器 |