JPH06314094A - 電子装置およびメモリカートリッジ - Google Patents
電子装置およびメモリカートリッジInfo
- Publication number
- JPH06314094A JPH06314094A JP5098175A JP9817593A JPH06314094A JP H06314094 A JPH06314094 A JP H06314094A JP 5098175 A JP5098175 A JP 5098175A JP 9817593 A JP9817593 A JP 9817593A JP H06314094 A JPH06314094 A JP H06314094A
- Authority
- JP
- Japan
- Prior art keywords
- data
- unit
- memory cartridge
- electronic device
- storage unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrophonic Musical Instruments (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Reverberation, Karaoke And Other Acoustics (AREA)
Abstract
(57)【要約】
【目的】 メモリカートリッジが装着されていなくて
も、機能的で高レベルの動作を実行する電子装置を提供
する。 【構成】 ＣＰＵ１は、メモリカートリッジ８の特定ア
ドレスのデータをアクセスすることで、メモリカートリ
ッジ８の装着／非装着を判定し、装着されている場合は
メモリカートリッジ８の所定アドレスから、非装着の場
合は内部ＲＯＭ６の所定アドレスから、内部ＲＯＭ６に
格納されたプログラムにしたがって、サウンドデータを
読出す。ＤＥＶＯ２は、読出されたサウンドデータに応
じて、ディジタルサウンド信号を出力する。
も、機能的で高レベルの動作を実行する電子装置を提供
する。 【構成】 ＣＰＵ１は、メモリカートリッジ８の特定ア
ドレスのデータをアクセスすることで、メモリカートリ
ッジ８の装着／非装着を判定し、装着されている場合は
メモリカートリッジ８の所定アドレスから、非装着の場
合は内部ＲＯＭ６の所定アドレスから、内部ＲＯＭ６に
格納されたプログラムにしたがって、サウンドデータを
読出す。ＤＥＶＯ２は、読出されたサウンドデータに応
じて、ディジタルサウンド信号を出力する。
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は電子装置およびメモリカ
ートリッジに関し、例えば、サウンドデータを記憶する
メモリカートリッジと、それを装着するスロットを備え
た電子装置に関する。
ートリッジに関し、例えば、サウンドデータを記憶する
メモリカートリッジと、それを装着するスロットを備え
た電子装置に関する。
【０００２】
【従来の技術】従来、所定のスロットへメモリカートリ
ッジを装着すると、該メモリカートリッジに格納された
プログラムやデータが実行されるパーソナルコンピュー
タやゲームコンピュータなどの装置があった。
ッジを装着すると、該メモリカートリッジに格納された
プログラムやデータが実行されるパーソナルコンピュー
タやゲームコンピュータなどの装置があった。
【０００３】
【発明が解決しようとする課題】しかし、上記従来例に
おいては、次のような問題点があった。すなわち、上記
従来例においては、スロットへメモリカートリッジを装
着しない限り、プログラムやデータが実行されることは
なく、該メモリカートリッジが装着されていない装置
は、機能的な動作を何ら実行できないか、例え実行でき
たとしてもレベルの低い機能でしかなかった。
おいては、次のような問題点があった。すなわち、上記
従来例においては、スロットへメモリカートリッジを装
着しない限り、プログラムやデータが実行されることは
なく、該メモリカートリッジが装着されていない装置
は、機能的な動作を何ら実行できないか、例え実行でき
たとしてもレベルの低い機能でしかなかった。
【０００４】従って、これらの装置を購入しようとする
ユーザは、装置本体と同時にメモリカートリッジも購入
しなければならず、余分の出費を強いられた。また、こ
れらの装置を展示しようとする販売者は、これらの装置
の機能を説明するためには、メモリカートリッジを装置
本体に装着しておかなければならず、該メモリカートリ
ッジを盗まれる危険があった。
ユーザは、装置本体と同時にメモリカートリッジも購入
しなければならず、余分の出費を強いられた。また、こ
れらの装置を展示しようとする販売者は、これらの装置
の機能を説明するためには、メモリカートリッジを装置
本体に装着しておかなければならず、該メモリカートリ
ッジを盗まれる危険があった。
【０００５】
【課題を解決するための手段】本発明は、上記の課題を
解決するために、以下の構成を備える。すなわち、プロ
グラムにしたがって機能を実行する電子装置であって、
前記プログラムとデータとを格納する記憶手段と、前記
記憶手段に格納されたデータと異なるデータを格納した
記憶部を装着する装着手段と、前記装着手段の記憶部装
着状況を検出する検出手段と、前記検出手段の検出結果
に応じて前記記憶手段または前記装着手段に装着された
記憶部から前記記憶手段に格納されたプログラムにした
がってデータを読出す制御部と、前記制御部によって読
出されたデータを処理する処理部とを備えた電子装置に
する。
解決するために、以下の構成を備える。すなわち、プロ
グラムにしたがって機能を実行する電子装置であって、
前記プログラムとデータとを格納する記憶手段と、前記
記憶手段に格納されたデータと異なるデータを格納した
記憶部を装着する装着手段と、前記装着手段の記憶部装
着状況を検出する検出手段と、前記検出手段の検出結果
に応じて前記記憶手段または前記装着手段に装着された
記憶部から前記記憶手段に格納されたプログラムにした
がってデータを読出す制御部と、前記制御部によって読
出されたデータを処理する処理部とを備えた電子装置に
する。
【０００６】また、プログラムにしたがって機能を実行
する電子装置に装着するメモリカートリッジであって、
前記電子装置によって処理される少なくとも１組のデー
タと、前記プログラムによって指示される特定のアドレ
スに該データの種類を示す特定のコードとを記憶するメ
モリカートリッジにする。
する電子装置に装着するメモリカートリッジであって、
前記電子装置によって処理される少なくとも１組のデー
タと、前記プログラムによって指示される特定のアドレ
スに該データの種類を示す特定のコードとを記憶するメ
モリカートリッジにする。
【０００７】
【作用】以上の構成によって、装着手段の記憶部装着状
況に応じて、記憶手段または該装着手段に装着された記
憶部から該記憶手段に格納されたプログラムにしたがっ
てデータを読出し、読出したデータを処理する電子装
置、および、電子装置によって処理されるデータと、該
電子装置のプログラムによって指示される特定のアドレ
スに該データの種類を示す特定のコードとを記憶するメ
モリカートリッジを提供できる。
況に応じて、記憶手段または該装着手段に装着された記
憶部から該記憶手段に格納されたプログラムにしたがっ
てデータを読出し、読出したデータを処理する電子装
置、および、電子装置によって処理されるデータと、該
電子装置のプログラムによって指示される特定のアドレ
スに該データの種類を示す特定のコードとを記憶するメ
モリカートリッジを提供できる。
【０００８】例えば、以上の構成によって、メモリカー
トリッジが装着されていなくても、機能的で高レベルの
動作を実行する電子装置を提供できるので、装置本体と
同時にメモリカートリッジを購入する必要をなくして、
これらの装置を購入しようとするユーザの出費を低減す
ることができ、また、これらの装置の機能を説明するた
めにメモリカートリッジを装置本体に装着する必要をな
くして、これらの装置を展示する際の該メモリカートリ
ッジ盗難を防止することができる。
トリッジが装着されていなくても、機能的で高レベルの
動作を実行する電子装置を提供できるので、装置本体と
同時にメモリカートリッジを購入する必要をなくして、
これらの装置を購入しようとするユーザの出費を低減す
ることができ、また、これらの装置の機能を説明するた
めにメモリカートリッジを装置本体に装着する必要をな
くして、これらの装置を展示する際の該メモリカートリ
ッジ盗難を防止することができる。
【０００９】
【実施例】以下、本発明にかかる一実施例の電子装置を
図面を参照して詳細に説明する。なお、以下の説明は、
電子楽器へ本発明を適用する具体例について説明する
が、本発明はこれに限定されるものではなく、本発明の
主旨を逸脱しない範囲で、種々の変形が実施できること
は明らかである。
図面を参照して詳細に説明する。なお、以下の説明は、
電子楽器へ本発明を適用する具体例について説明する
が、本発明はこれに限定されるものではなく、本発明の
主旨を逸脱しない範囲で、種々の変形が実施できること
は明らかである。
【００１０】図１は本実施例の電子楽器の構成例を示す
ブロック図である。同図において、１はＣＰＵで、例え
ば80C39などの公知のマイクロプロセッサであり、詳細
は後述するが、内部ＲＯＭ６に格納されたプログラムに
従って、本実施例の動作を司る。２はディジタル音声Ｐ
ＣＭチップ（以下「ＤＥＶＯ」という）で、後述するサ
ウンドデータをバッファリングし、サウンドデータに応
じた例えば８ビットのディジタル信号を出力する。な
お、ＤＥＶＯ２は、例えば、５ビットのプログラムバン
クレジスタ（不図示）と、８ビットのデータバンクレジ
スタ（不図示）とを備え、さらにデータをアクセスする
場合は、内蔵する２ビットカウンタ（不図示）のカウン
ト値をアドレス値のＬＳＢ側に加えてアドレスバス２ａ
へ出力する。
ブロック図である。同図において、１はＣＰＵで、例え
ば80C39などの公知のマイクロプロセッサであり、詳細
は後述するが、内部ＲＯＭ６に格納されたプログラムに
従って、本実施例の動作を司る。２はディジタル音声Ｐ
ＣＭチップ（以下「ＤＥＶＯ」という）で、後述するサ
ウンドデータをバッファリングし、サウンドデータに応
じた例えば８ビットのディジタル信号を出力する。な
お、ＤＥＶＯ２は、例えば、５ビットのプログラムバン
クレジスタ（不図示）と、８ビットのデータバンクレジ
スタ（不図示）とを備え、さらにデータをアクセスする
場合は、内蔵する２ビットカウンタ（不図示）のカウン
ト値をアドレス値のＬＳＢ側に加えてアドレスバス２ａ
へ出力する。
【００１１】図２はメモリをアクセスするアドレス値の
構成例を示す図である。同図（ａ）に示すように、ＣＰ
Ｕ１は、メモリに格納されたプログラムコードにアクセ
スする場合は、予めＤＥＶＯ２のプログラムバンクレジ
スタに格納した５ビットと、内蔵するプログラムカウン
タ（以下「ＰＣ」という）の１１ビットとによって、１
６ビットのアドレス値を構成する。同様に、ＣＰＵ１
は、メモリに格納されたデータにアクセスする場合は、
予めＤＥＶＯ２のデータバンクレジスタに格納した８ビ
ットと、データバスポートＤＢから出力する８ビット
と、ＤＥＶＯ２がＬＳＢ側へ付加する２つのビット（bi
t0,bit1）とによって、１８ビットのアドレス値を構成
する。従って、ＣＰＵ１は、ＤＥＶＯ２を通して、１６
ビットのアドレス空間（64Kバイト）に格納されたプロ
グラムコードと、１８ビットのアドレス空間（256Kバイ
ト）に格納されたデータとへ、それぞれアクセスするこ
とができる。なお、プログラムコードへのアクセスとデ
ータへのアクセスの切替えは、ラッチ１０によって、Ｃ
ＰＵ１から出力されたアドレスラッチイネーブル信号AL
Eをラッチして、ＤＥＶＯ２へ供給することによって行
う。
構成例を示す図である。同図（ａ）に示すように、ＣＰ
Ｕ１は、メモリに格納されたプログラムコードにアクセ
スする場合は、予めＤＥＶＯ２のプログラムバンクレジ
スタに格納した５ビットと、内蔵するプログラムカウン
タ（以下「ＰＣ」という）の１１ビットとによって、１
６ビットのアドレス値を構成する。同様に、ＣＰＵ１
は、メモリに格納されたデータにアクセスする場合は、
予めＤＥＶＯ２のデータバンクレジスタに格納した８ビ
ットと、データバスポートＤＢから出力する８ビット
と、ＤＥＶＯ２がＬＳＢ側へ付加する２つのビット（bi
t0,bit1）とによって、１８ビットのアドレス値を構成
する。従って、ＣＰＵ１は、ＤＥＶＯ２を通して、１６
ビットのアドレス空間（64Kバイト）に格納されたプロ
グラムコードと、１８ビットのアドレス空間（256Kバイ
ト）に格納されたデータとへ、それぞれアクセスするこ
とができる。なお、プログラムコードへのアクセスとデ
ータへのアクセスの切替えは、ラッチ１０によって、Ｃ
ＰＵ１から出力されたアドレスラッチイネーブル信号AL
Eをラッチして、ＤＥＶＯ２へ供給することによって行
う。
【００１２】なお、ＤＥＶＯ２がＬＳＢ側へ２つのビッ
ト（bit0,bit1）を付加するのは、ＣＰＵ１によるデー
タアクセスを簡易化するためである。すなわち、各デー
タの開始を４の倍数のアドレス値に一致（つまり開始ア
ドレスのＬＳＢ側の２つのビットは‘０’）させること
によって、データのアドレスを合計１６ビットで指示す
ることができ、８ビットのデータバスポートＤＢを備え
たＣＰＵ１には好都合になる。
ト（bit0,bit1）を付加するのは、ＣＰＵ１によるデー
タアクセスを簡易化するためである。すなわち、各デー
タの開始を４の倍数のアドレス値に一致（つまり開始ア
ドレスのＬＳＢ側の２つのビットは‘０’）させること
によって、データのアドレスを合計１６ビットで指示す
ることができ、８ビットのデータバスポートＤＢを備え
たＣＰＵ１には好都合になる。
【００１３】再び図１において、３はＤ／Ａ変換器、４
は増幅器、５はスピーカで、ＤＥＶＯ２から出力された
ディジタル信号は、Ｄ／Ａ変換器３でアナログ信号に変
換され、増幅器４で増幅された後、スピーカ５によって
再生演奏される。なお、本実施例において、増幅器４と
スピーカ５とは必ずしも必要ではなく、Ｄ／Ａ変換器３
から出力されたアナログ信号を外部のオーディオアンプ
などへ送って、再生演奏することもできる。
は増幅器、５はスピーカで、ＤＥＶＯ２から出力された
ディジタル信号は、Ｄ／Ａ変換器３でアナログ信号に変
換され、増幅器４で増幅された後、スピーカ５によって
再生演奏される。なお、本実施例において、増幅器４と
スピーカ５とは必ずしも必要ではなく、Ｄ／Ａ変換器３
から出力されたアナログ信号を外部のオーディオアンプ
などへ送って、再生演奏することもできる。
【００１４】６は内部ＲＯＭで、例えば128Kバイトのメ
モリ容量を備え、ＣＰＵ１によって実行されるプログラ
ムコードと、ＤＥＶＯ２によって特定のサウンドを再生
演奏するサウンドデータとを記憶する。なお、内部ＲＯ
Ｍ６には、異なる複数のサウンドのサウンドデータが記
憶されていて、ユーザは、ＣＰＵ１に接続された選択ス
イッチ（不図示）によって、所望のサウンドを選択する
ことができる。
モリ容量を備え、ＣＰＵ１によって実行されるプログラ
ムコードと、ＤＥＶＯ２によって特定のサウンドを再生
演奏するサウンドデータとを記憶する。なお、内部ＲＯ
Ｍ６には、異なる複数のサウンドのサウンドデータが記
憶されていて、ユーザは、ＣＰＵ１に接続された選択ス
イッチ（不図示）によって、所望のサウンドを選択する
ことができる。
【００１５】７はメモリスロットで、ＤＥＶＯ２によっ
て複数のサウンドデータを記憶した例えば128KバイトＲ
ＯＭのメモリカートリッジ８を装着するためのものであ
る。なお、メモリカートリッジ８と内部ＲＯＭ６とは、
通常、異なるサウンドデータが記憶されている。なお、
図３は内部ＲＯＭ６とメモリカートリッジ８のマッピン
グの一例を示す図で、内部ＲＯＭ６は‘0x0000’（16進
数）から‘0x1FFFF’に、メモリカートリッジ８は‘0x2
0000’から‘0x3FFFF’にそれぞれマッピングされてい
る。また、内部ＲＯＭ６とメモリカートリッジ８の切替
については後述する。
て複数のサウンドデータを記憶した例えば128KバイトＲ
ＯＭのメモリカートリッジ８を装着するためのものであ
る。なお、メモリカートリッジ８と内部ＲＯＭ６とは、
通常、異なるサウンドデータが記憶されている。なお、
図３は内部ＲＯＭ６とメモリカートリッジ８のマッピン
グの一例を示す図で、内部ＲＯＭ６は‘0x0000’（16進
数）から‘0x1FFFF’に、メモリカートリッジ８は‘0x2
0000’から‘0x3FFFF’にそれぞれマッピングされてい
る。また、内部ＲＯＭ６とメモリカートリッジ８の切替
については後述する。
【００１６】９はデコーダで、その入力側に接続された
演奏用のキーボードなどを構成する複数のスイッチ（例
えば１６個）から入力された信号を所定ビット数（例え
ば４ビット）の信号に変換して、ＣＰＵ１へ送る。デコ
ーダ９から信号を入力されたＣＰＵ１は、その信号の状
態、つまりキーボードの操作状況に応じて、内部ＲＯＭ
６（またはメモリカートリッジ８）のリードアドレスを
制御して、ＤＥＶＯ２から出力されるディジタル信号に
変化を与える。従って、ユーザがキーボードなどを操作
すると、本実施例は、その操作に応じて演奏中のサウン
ドに色付け（例えばリフやパーカションを加える）を行
う。
演奏用のキーボードなどを構成する複数のスイッチ（例
えば１６個）から入力された信号を所定ビット数（例え
ば４ビット）の信号に変換して、ＣＰＵ１へ送る。デコ
ーダ９から信号を入力されたＣＰＵ１は、その信号の状
態、つまりキーボードの操作状況に応じて、内部ＲＯＭ
６（またはメモリカートリッジ８）のリードアドレスを
制御して、ＤＥＶＯ２から出力されるディジタル信号に
変化を与える。従って、ユーザがキーボードなどを操作
すると、本実施例は、その操作に応じて演奏中のサウン
ドに色付け（例えばリフやパーカションを加える）を行
う。
【００１７】次に、本実施例の動作の概要を説明する。
通常の動作において、ＣＰＵ１は、内部ＲＯＭ６の所定
アドレスからプログラムを読出して、該プログラムに指
示された内部ＲＯＭ６（またはメモリカートリッジ８）
のアドレスからサウンドデータを読出す。該サウンドデ
ータはＤＥＶＯ２にバッファリングされて、該サウンド
データに応じたサウンドが再生演奏される。
通常の動作において、ＣＰＵ１は、内部ＲＯＭ６の所定
アドレスからプログラムを読出して、該プログラムに指
示された内部ＲＯＭ６（またはメモリカートリッジ８）
のアドレスからサウンドデータを読出す。該サウンドデ
ータはＤＥＶＯ２にバッファリングされて、該サウンド
データに応じたサウンドが再生演奏される。
【００１８】さらに、ＣＰＵ１は、デコーダ９から信号
が入力されると、該信号に応じて実行中のプログラムに
指示された内部ＲＯＭ６（またはメモリカートリッジ
８）のアドレスから、サウンドデータを読出すので、ユ
ーザのキーボード操作などに応じたサウンドが再生演奏
される。次に、内部ＲＯＭ６とメモリカートリッジ８の
切替について説明する。
が入力されると、該信号に応じて実行中のプログラムに
指示された内部ＲＯＭ６（またはメモリカートリッジ
８）のアドレスから、サウンドデータを読出すので、ユ
ーザのキーボード操作などに応じたサウンドが再生演奏
される。次に、内部ＲＯＭ６とメモリカートリッジ８の
切替について説明する。
【００１９】本実施例はメモリスロット７にメモリカー
トリッジ８が挿入されている場合、メモリカートリッジ
８に格納されたサウンドデータの再生演奏を優先する。
つまり、本実施例は、起動時にメモリカートリッジ８の
存在を確認すると、メモリカートリッジ８のサウンドデ
ータにアクセスし、また、起動時にメモリカートリッジ
８の存在を確認できなかった場合は、内部ＲＯＭ６のサ
ウンドデータにアクセスする。
トリッジ８が挿入されている場合、メモリカートリッジ
８に格納されたサウンドデータの再生演奏を優先する。
つまり、本実施例は、起動時にメモリカートリッジ８の
存在を確認すると、メモリカートリッジ８のサウンドデ
ータにアクセスし、また、起動時にメモリカートリッジ
８の存在を確認できなかった場合は、内部ＲＯＭ６のサ
ウンドデータにアクセスする。
【００２０】図４は内部ＲＯＭ６とメモリカートリッジ
８との切替手順の一例を説明するフローチャートで、本
実施例の電源スイッチがオンになるとＣＰＵ１によって
実行されるものである。同図において、ＣＰＵ１は、ス
テップＳ１でＣＰＵ１やＤＥＶＯ２内の各レジスタなど
の初期化を行い、ステップＳ２でＤＥＶＯ２のプログラ
ムバンクレジスタに‘0x00’を設定し、ステップＳ３で
例えばメモリバンクを切替ることによって該プログラム
バンクレジスタをイネーブルにする。
８との切替手順の一例を説明するフローチャートで、本
実施例の電源スイッチがオンになるとＣＰＵ１によって
実行されるものである。同図において、ＣＰＵ１は、ス
テップＳ１でＣＰＵ１やＤＥＶＯ２内の各レジスタなど
の初期化を行い、ステップＳ２でＤＥＶＯ２のプログラ
ムバンクレジスタに‘0x00’を設定し、ステップＳ３で
例えばメモリバンクを切替ることによって該プログラム
バンクレジスタをイネーブルにする。
【００２１】続いて、ＣＰＵ１は、ステップＳ４で割込
みを許可する。なお、該割込みは本実施例を複数台用意
して、同時に共通のベースサウンドを再生演奏する場合
の同期をとるためなどに使用する。続いて、ＣＰＵ１
は、ステップＳ５でＤＥＶＯ２のデータバンクレジスタ
に‘0x80’を設定した後、ステップＳ６で、データポー
トから‘0x05’を出力することによって、ロケーション
５（アドレス‘0x20014’）のデータを読込む。
みを許可する。なお、該割込みは本実施例を複数台用意
して、同時に共通のベースサウンドを再生演奏する場合
の同期をとるためなどに使用する。続いて、ＣＰＵ１
は、ステップＳ５でＤＥＶＯ２のデータバンクレジスタ
に‘0x80’を設定した後、ステップＳ６で、データポー
トから‘0x05’を出力することによって、ロケーション
５（アドレス‘0x20014’）のデータを読込む。
【００２２】続いて、ＣＰＵ１は、ステップＳ７で、読
込んだデータを判定して、該データが‘0x54’であれば
ステップＳ８へ進み、また、該データが‘0x54’でなけ
ればステップＳ１３へ進む。すなわち、アドレス‘0x20
014’はメモリカートリッジ８の空間を指し、該アドレ
スから読込んだデータが‘0x54’であれば、メモリカー
トリッジ８が有ると判断する。
込んだデータを判定して、該データが‘0x54’であれば
ステップＳ８へ進み、また、該データが‘0x54’でなけ
ればステップＳ１３へ進む。すなわち、アドレス‘0x20
014’はメモリカートリッジ８の空間を指し、該アドレ
スから読込んだデータが‘0x54’であれば、メモリカー
トリッジ８が有ると判断する。
【００２３】メモリカートリッジ８が有ると判断した場
合、ＣＰＵ１は、ステップＳ８で、データポートから
‘0x00’を出力してロケーション０（アドレス‘0x2000
0’）のデータを読込み、ステップＳ９で、読込んだデ
ータを判定して、該データが‘0x4E’であればステップ
Ｓ１４へ進み、また、該データが‘0x4E’でなければス
テップＳ１０へ進む。すなわち、アドレス‘0x20000’
はメモリカートリッジ８の空間を指し、該アドレスから
読込んだデータが‘0x4E’であれば、メモリカートリッ
ジ８は試験用であると判断する。なお、試験用のメモリ
カートリッジ８は、本実施例の製造終了時における動作
確認などに使用するもので、ステップＳ１４で、ＣＰＵ
１は試験手順を実行する。
合、ＣＰＵ１は、ステップＳ８で、データポートから
‘0x00’を出力してロケーション０（アドレス‘0x2000
0’）のデータを読込み、ステップＳ９で、読込んだデ
ータを判定して、該データが‘0x4E’であればステップ
Ｓ１４へ進み、また、該データが‘0x4E’でなければス
テップＳ１０へ進む。すなわち、アドレス‘0x20000’
はメモリカートリッジ８の空間を指し、該アドレスから
読込んだデータが‘0x4E’であれば、メモリカートリッ
ジ８は試験用であると判断する。なお、試験用のメモリ
カートリッジ８は、本実施例の製造終了時における動作
確認などに使用するもので、ステップＳ１４で、ＣＰＵ
１は試験手順を実行する。
【００２４】メモリカートリッジ８が試験用でなかった
場合、ＣＰＵ１は、ステップＳ１０で、再びステップＳ
８で読込んだデータを判定して、該データが‘0x6E’で
あればステップＳ１１へ進み、また、該データが‘0x6
E’でなければステップＳ１３へ進む。すなわち、ステ
ップＳ８で読込んだデータが‘0x6E’であれば、サウン
ドデータが格納されたメモリカートリッジ８であると判
断し、また、それ以外のデータであれば正規のメモリカ
ートリッジ８ではないと判断する。すなわち、正規のメ
モリカートリッジ８でなかった場合、ＣＰＵ１は内部Ｒ
ＯＭ６に格納されたサウンドデータを使用する。
場合、ＣＰＵ１は、ステップＳ１０で、再びステップＳ
８で読込んだデータを判定して、該データが‘0x6E’で
あればステップＳ１１へ進み、また、該データが‘0x6
E’でなければステップＳ１３へ進む。すなわち、ステ
ップＳ８で読込んだデータが‘0x6E’であれば、サウン
ドデータが格納されたメモリカートリッジ８であると判
断し、また、それ以外のデータであれば正規のメモリカ
ートリッジ８ではないと判断する。すなわち、正規のメ
モリカートリッジ８でなかった場合、ＣＰＵ１は内部Ｒ
ＯＭ６に格納されたサウンドデータを使用する。
【００２５】サウンドデータが格納されたメモリカート
リッジ８であった場合、ＣＰＵ１は、ステップＳ１１で
ＤＥＶＯ２のプログラムバンクレジスタに‘0x10’を設
定し、ステップＳ１２でデータポートへ‘0x10’を出力
する。すなわち、ＣＰＵ１は、ステップＳ１５で、内部
ＲＯＭ６のアドレス‘0x8000’以降に格納されたプログ
ラムコードにしたがって、メモリカートリッジ８のロケ
ーション１６（アドレス‘0x20040’）以降に格納され
たサウンドデータを読出し、ＤＥＶＯ２は該サウンドデ
ータによって再生演奏を行う。
リッジ８であった場合、ＣＰＵ１は、ステップＳ１１で
ＤＥＶＯ２のプログラムバンクレジスタに‘0x10’を設
定し、ステップＳ１２でデータポートへ‘0x10’を出力
する。すなわち、ＣＰＵ１は、ステップＳ１５で、内部
ＲＯＭ６のアドレス‘0x8000’以降に格納されたプログ
ラムコードにしたがって、メモリカートリッジ８のロケ
ーション１６（アドレス‘0x20040’）以降に格納され
たサウンドデータを読出し、ＤＥＶＯ２は該サウンドデ
ータによって再生演奏を行う。
【００２６】また、ステップ１３に進んだ場合、ＣＰＵ
１はＤＥＶＯ２のデータバンクレジスタに‘0x0D’をセ
ットする。すなわち、ＣＰＵ１は、ステップＳ１５で、
内部ＲＯＭ６のアドレス‘0x0000’以降に格納されたプ
ログラムコードにしたがって、内部ＲＯＭ６のアドレス
‘0x3400’以降に格納されたサウンドデータを読出し、
ＤＥＶＯ２は該サウンドデータによって再生演奏を行
う。
１はＤＥＶＯ２のデータバンクレジスタに‘0x0D’をセ
ットする。すなわち、ＣＰＵ１は、ステップＳ１５で、
内部ＲＯＭ６のアドレス‘0x0000’以降に格納されたプ
ログラムコードにしたがって、内部ＲＯＭ６のアドレス
‘0x3400’以降に格納されたサウンドデータを読出し、
ＤＥＶＯ２は該サウンドデータによって再生演奏を行
う。
【００２７】なお、上記の説明および図において、特定
のアドレスやデータを示して説明を行ったが、本実施例
はこれに限定されるものではなく、任意のアドレスやデ
ータを設定できることはいうまでもない。以上説明した
ように、本実施例によれば、メモリカートリッジ８が装
着されていない場合は、内部ＲＯＭ６に格納されたサウ
ンドデータを再生演奏し、さらに、メモリカートリッジ
８が装着された場合は、これを自動的に検出して、メモ
リカートリッジ８に格納されたサウンドデータを再生演
奏する電子楽器などの電子装置を提供できる。
のアドレスやデータを示して説明を行ったが、本実施例
はこれに限定されるものではなく、任意のアドレスやデ
ータを設定できることはいうまでもない。以上説明した
ように、本実施例によれば、メモリカートリッジ８が装
着されていない場合は、内部ＲＯＭ６に格納されたサウ
ンドデータを再生演奏し、さらに、メモリカートリッジ
８が装着された場合は、これを自動的に検出して、メモ
リカートリッジ８に格納されたサウンドデータを再生演
奏する電子楽器などの電子装置を提供できる。
【００２８】
【発明の効果】以上、本発明によれば、装着手段の記憶
部装着状況に応じて、記憶手段または該装着手段に装着
された記憶部から該記憶手段に格納されたプログラムに
したがってデータを読出し、読出したデータを処理する
電子装置、および電子装置によって処理されるデータ
と、該電子装置のプログラムによって指示される特定の
アドレスに該データの種類を示す特定のコードとを記憶
するメモリカートリッジとを提供でき、例えば、メモリ
カートリッジが装着されていなくても、機能的で高レベ
ルの動作を実行する電子装置を提供できるので、装置本
体と同時にメモリカートリッジを購入する必要をなくし
て、これらの装置を購入しようとするユーザの出費を低
減したり、また、これらの装置の機能を説明するために
メモリカートリッジを装置本体に装着する必要をなくし
て、これらの装置を展示する際の該メモリカートリッジ
盗難を防止するなどの効果がある。
部装着状況に応じて、記憶手段または該装着手段に装着
された記憶部から該記憶手段に格納されたプログラムに
したがってデータを読出し、読出したデータを処理する
電子装置、および電子装置によって処理されるデータ
と、該電子装置のプログラムによって指示される特定の
アドレスに該データの種類を示す特定のコードとを記憶
するメモリカートリッジとを提供でき、例えば、メモリ
カートリッジが装着されていなくても、機能的で高レベ
ルの動作を実行する電子装置を提供できるので、装置本
体と同時にメモリカートリッジを購入する必要をなくし
て、これらの装置を購入しようとするユーザの出費を低
減したり、また、これらの装置の機能を説明するために
メモリカートリッジを装置本体に装着する必要をなくし
て、これらの装置を展示する際の該メモリカートリッジ
盗難を防止するなどの効果がある。
【図１】本発明にかかる一実施例の電子楽器の構成例を
示すブロック図である。
示すブロック図である。
【図２】本実施例のメモリをアクセスするアドレス値の
構成例を示す図である。
構成例を示す図である。
【図３】本実施例の内部ＲＯＭとメモリカートリッジの
マッピングの一例を示す図である。
マッピングの一例を示す図である。
【図４】本実施例の内部ＲＯＭとメモリカートリッジと
の切替手順の一例を説明するフローチャートである。
の切替手順の一例を説明するフローチャートである。
１ ＣＰＵ ２ ディジタル音声ＰＣＭチップ（ＤＥＶＯ） ３ Ｄ／Ａ変換器 ４ 増幅器 ５ スピーカ ６ 内部ＲＯＭ ７ メモリスロット ８ メモリカートリッジ ９ デコーダ １０ ラッチ
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ１１Ｃ 27/00 Ｃ 6866−5Ｌ (72)発明者 スティーブン ピー． キャプス アメリカ合衆国 カリフォルニア州 94062 ウッドサイド， ロバータ ドラ イブ 125， ノイズ トイズ インク内 (72)発明者 レイモンド エイチ． デュフロン アメリカ合衆国 カリフォルニア州 94062 ウッドサイド， ロバータ ドラ イブ 125， ノイズ トイズ インク内 (72)発明者 エドガー エヌ． ボギャス アメリカ合衆国 カリフォルニア州 94062 ウッドサイド， ロバータ ドラ イブ 125， ノイズ トイズ インク内
Claims (9)
- 【請求項１】 プログラムにしたがって機能を実行する
電子装置であって、 前記プログラムとデータとを格納する記憶手段と、 前記記憶手段に格納されたデータと異なるデータを格納
した記憶部を装着する装着手段と、 前記装着手段の記憶部装着状況を検出する検出手段と、 前記検出手段の検出結果に応じて前記記憶手段または前
記装着手段に装着された記憶部から前記記憶手段に格納
されたプログラムにしたがってデータを読出す制御部
と、 前記制御部によって読出されたデータを処理する処理部
とを有することを特徴とする電子装置。 - 【請求項２】 前記検出手段は記憶部の特定アドレスの
データにアクセスすることによって前記装着手段に前記
記憶部が装着されているか否かを判定することを特徴と
する請求項１記載の電子装置。 - 【請求項３】 前記検出手段は記憶部の特定アドレスの
データにアクセスすることによって前記装着手段に記憶
部が装着されているか否かと装着された記憶部の種類と
を判定することを特徴とする請求項１記載の電子装置。 - 【請求項４】 前記制御部は、 前記検出手段によって前記装着手段に前記記憶部が装着
されていると判定された場合は該記憶部からデータを読
出し、 前記判定手段によって前記装着手段に前記記憶部が装着
されていないと判定された場合は前記記憶手段からデー
タを読出すことを特徴とする請求項２または請求項３記
載の電子装置。 - 【請求項５】 前記処理手段は前記制御手段によって読
出されたデータを処理してディジタルサウンド信号を出
力することを特徴とする請求項１または請求項４記載の
電子装置。 - 【請求項６】 前記記憶部はメモリカートリッジである
ことを特徴とする請求項１から請求項５の何れかに記載
の電子装置。 - 【請求項７】 プログラムにしたがって機能を実行する
電子装置に装着するメモリカートリッジであって、 前記電子装置によって処理される少なくとも１組のデー
タと、前記プログラムによって指示される特定のアドレ
スに前記データの種類を示す特定のコードとを記憶する
ことを特徴とするメモリカートリッジ。 - 【請求項８】 前記特定のコードがサウンドデータを示
す場合、前記電子装置は前記データを読出して処理する
ことによってディジタルサウンド信号を出力することを
特徴とする請求項７記載のメモリカートリッジ。 - 【請求項９】 前記データの開始アドレスは４の倍数に
一致することを特徴とする請求項７または請求項８記載
のメモリカートリッジ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5098175A JPH06314094A (ja) | 1993-04-23 | 1993-04-23 | 電子装置およびメモリカートリッジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5098175A JPH06314094A (ja) | 1993-04-23 | 1993-04-23 | 電子装置およびメモリカートリッジ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06314094A true JPH06314094A (ja) | 1994-11-08 |
Family
ID=14212709
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5098175A Pending JPH06314094A (ja) | 1993-04-23 | 1993-04-23 | 電子装置およびメモリカートリッジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06314094A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61179514A (ja) * | 1984-08-20 | 1986-08-12 | Hitachi Ltd | 単相負荷時タツプ切換変圧器 |
| JPS62273691A (ja) * | 1986-05-22 | 1987-11-27 | Canon Inc | 電子機器 |
-
1993
- 1993-04-23 JP JP5098175A patent/JPH06314094A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61179514A (ja) * | 1984-08-20 | 1986-08-12 | Hitachi Ltd | 単相負荷時タツプ切換変圧器 |
| JPS62273691A (ja) * | 1986-05-22 | 1987-11-27 | Canon Inc | 電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5252775A (en) | Automatically up-dated apparatus for generating music | |
| JP4470242B2 (ja) | 半導体メモリカード | |
| JP3133106B2 (ja) | マイクロプロセッサ制御装置 | |
| WO2000013089A1 (en) | Storage, processor, and processing method | |
| US6891955B1 (en) | Audio volume control for computer systems | |
| JPH06314094A (ja) | 電子装置およびメモリカートリッジ | |
| US5911031A (en) | IC card memory for recording and reproducing audio and/or video data concurrently or separately and a control method thereof | |
| EP0920013B1 (en) | A combined set for digital audio distribution | |
| JP4655545B2 (ja) | メモリーカード及び再生装置 | |
| US7685592B2 (en) | Method and device for updating program functions corresponding to a version flag | |
| JP2950461B2 (ja) | 楽音発生装置 | |
| JP3323877B2 (ja) | 音声発生制御装置 | |
| JP2608631B2 (ja) | オーディオ機器のセキュリティ方法 | |
| KR0124612B1 (ko) | 가라오케 시스템의 자막 및 반주음 처리장치 및 방법 | |
| JPH0721700A (ja) | エラー訂正用メモリ装置 | |
| JPS61206035A (ja) | コンピユ−タプログラムの盗用防止装置 | |
| JP2003050746A (ja) | パーソナルコンピュータにおける著作権保護装置および保護方法 | |
| US20030058748A1 (en) | Interface apparatus that can reproduce audio data by itself | |
| KR0175553B1 (ko) | 콤팩트디스크를 이용한 통합 교육용 장치 및 그 구현방법 | |
| JP2003044057A (ja) | 楽譜配信システムおよび楽譜配信方法 | |
| JP2006065505A (ja) | メモリーカード及び再生装置 | |
| JPH0122157Y2 (ja) | ||
| KR970029008A (ko) | 음성 패스워드 기능을 가진 컴퓨터 시스템 및 그 제어 방법 | |
| JPH05346887A (ja) | マイクロコンピュータの周辺ｌｓｉ | |
| JPS62147499A (ja) | 音声レコ−ダ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19961022 |