JPH06314784A - 薄膜トランジスタおよびその作製方法 - Google Patents
薄膜トランジスタおよびその作製方法Info
- Publication number
- JPH06314784A JPH06314784A JP5146997A JP14699793A JPH06314784A JP H06314784 A JPH06314784 A JP H06314784A JP 5146997 A JP5146997 A JP 5146997A JP 14699793 A JP14699793 A JP 14699793A JP H06314784 A JPH06314784 A JP H06314784A
- Authority
- JP
- Japan
- Prior art keywords
- region
- thin film
- semiconductor
- film
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 薄膜トランジタにおいて、ゲイト絶縁膜とゲ
イト電極、およびゲイト配線の信頼性を向上させ、薄膜
トランジスタの信頼性や特性を向上させる。 【構成】 薄膜トランジスタの活性層(島状半導体部
分)12の端部14、特にゲイト電極は横断する部分に
不純物を導入し、絶縁化することにより、16に示され
る部分の不良を防止する。
イト電極、およびゲイト配線の信頼性を向上させ、薄膜
トランジスタの信頼性や特性を向上させる。 【構成】 薄膜トランジスタの活性層(島状半導体部
分)12の端部14、特にゲイト電極は横断する部分に
不純物を導入し、絶縁化することにより、16に示され
る部分の不良を防止する。
Description
【0001】
【産業上の利用分野】本発明は、薄膜トランジスタ(T
FT)の構造および作製方法に関するものである。本発
明によって作製される薄膜トランジスタは、ガラス等の
絶縁基板上、単結晶シリコン等の半導体基板上、いずれ
にも形成される。
FT)の構造および作製方法に関するものである。本発
明によって作製される薄膜トランジスタは、ガラス等の
絶縁基板上、単結晶シリコン等の半導体基板上、いずれ
にも形成される。
【0002】
【従来の技術】従来、薄膜トランジスタは、薄膜半導体
領域(活性層)を島状にパターニングして、形成した
後、ゲイト絶縁膜として、CVD法やスパッタ法によっ
て絶縁被膜を形成し、その上にゲイト電極を形成した。
領域(活性層)を島状にパターニングして、形成した
後、ゲイト絶縁膜として、CVD法やスパッタ法によっ
て絶縁被膜を形成し、その上にゲイト電極を形成した。
【0003】
【発明が解決しようする課題】CVD法やスパッタ法で
形成される絶縁被膜はステップカバレージ(段差被覆
性)が悪く、信頼性や歩留り、特性に悪影響を及ぼして
いた。図5には従来の典型的なTFTを上から見た図、
およびその図面のA−A’、B−B’に沿った断面図を
示す。TFTは基板51上に形成され、薄膜半導体領域
は不純物領域(ソース、ドレイン領域、ここではN型の
導電型を示す)53とゲイト電極57の下に位置し、実
質的に真性のチャネル形成領域52に分けられ、この半
導体領域を覆って、ゲイト絶縁膜55が設けられる。不
純物領域53には、層間絶縁物59を通してコンタクト
ホールが開けられ、電極・配線58が設けられる。
形成される絶縁被膜はステップカバレージ(段差被覆
性)が悪く、信頼性や歩留り、特性に悪影響を及ぼして
いた。図5には従来の典型的なTFTを上から見た図、
およびその図面のA−A’、B−B’に沿った断面図を
示す。TFTは基板51上に形成され、薄膜半導体領域
は不純物領域(ソース、ドレイン領域、ここではN型の
導電型を示す)53とゲイト電極57の下に位置し、実
質的に真性のチャネル形成領域52に分けられ、この半
導体領域を覆って、ゲイト絶縁膜55が設けられる。不
純物領域53には、層間絶縁物59を通してコンタクト
ホールが開けられ、電極・配線58が設けられる。
【0004】図から分かるように、ゲイト絶縁膜55の
半導体領域の端部における被覆性は著しく悪く、典型的
には平坦部の厚さの半分しか厚みが存在しない。一般に
島状半導体領域が厚い場合には甚だしい。特にゲイト電
極に沿ったA−A’断面からこのような被覆性の悪化が
TFTの特性、信頼性、歩留りに及ぼす悪影響が分か
る。すなわち、図5のA−A’断面図において点線円で
示した領域56に注目してみれば、ゲイト電極57の電
界が薄膜半導体領域の端部に集中的に印加される。すな
わち、この部分ではゲイト絶縁膜の厚さが平坦部の半分
であるので、その電界強度は2倍になるためである。
半導体領域の端部における被覆性は著しく悪く、典型的
には平坦部の厚さの半分しか厚みが存在しない。一般に
島状半導体領域が厚い場合には甚だしい。特にゲイト電
極に沿ったA−A’断面からこのような被覆性の悪化が
TFTの特性、信頼性、歩留りに及ぼす悪影響が分か
る。すなわち、図5のA−A’断面図において点線円で
示した領域56に注目してみれば、ゲイト電極57の電
界が薄膜半導体領域の端部に集中的に印加される。すな
わち、この部分ではゲイト絶縁膜の厚さが平坦部の半分
であるので、その電界強度は2倍になるためである。
【0005】この結果、この領域56のゲイト絶縁膜は
長時間のあるいは高い電圧印加によって容易に破壊され
る。ゲイト電極に印加される信号が正であれば、この領
域56の半導体もN型であるので、ゲイト電極57と不
純物領域58(特に、ドレイン領域)が導通してしま
い、信頼性の劣化の原因となる。
長時間のあるいは高い電圧印加によって容易に破壊され
る。ゲイト電極に印加される信号が正であれば、この領
域56の半導体もN型であるので、ゲイト電極57と不
純物領域58(特に、ドレイン領域)が導通してしま
い、信頼性の劣化の原因となる。
【0006】また、ゲイト絶縁膜が破壊された際には、
何らかの電荷がトラップされることが起こり、例えば、
負の電荷がトラップされれば、ゲイト電極に印加される
電圧にほとんど関わりなく、領域56の半導体はN型を
呈し、2つの不純物領域58が導通することとなり、特
性を劣化させる。また、以上のような劣化を引き起こさ
ずにTFTを使用するには、理想的な場合の半分の電圧
しか印加できず、性能を十分に利用することができな
い。
何らかの電荷がトラップされることが起こり、例えば、
負の電荷がトラップされれば、ゲイト電極に印加される
電圧にほとんど関わりなく、領域56の半導体はN型を
呈し、2つの不純物領域58が導通することとなり、特
性を劣化させる。また、以上のような劣化を引き起こさ
ずにTFTを使用するには、理想的な場合の半分の電圧
しか印加できず、性能を十分に利用することができな
い。
【0007】また、TFTの一部にこのような弱い部分
が存在するということは製造工程における帯電等によっ
て容易にTFTが破壊されることであり、歩留り低下の
大きな要因となる。本発明はこのような問題を解決する
ことを課題とする。
が存在するということは製造工程における帯電等によっ
て容易にTFTが破壊されることであり、歩留り低下の
大きな要因となる。本発明はこのような問題を解決する
ことを課題とする。
【0008】
【発明を解決するための手段】本発明では、このように
電気的に弱い領域の半導体中に、炭素、酸素、窒素のい
ずれか1つの元素もしくは複数の元素を島状の半導体領
域の平均的な濃度よりも高めることによって、その部分
の抵抗を高めることによって補うことを特徴とする。本
発明の典型的な構造を図1に示す。図1も図5と同様に
TFTを上から見た図面と、そのA−A’、B−B’断
面の断面図を示している。TFTは基板11上に形成さ
れ、薄膜半導体領域は不純物領域(ソース、ドレイン領
域、ここではN型の導電型を示すことにするが、P型で
あっても構わない)13とゲイト電極17の下に位置
し、実質的に真性のチャネル形成領域12に分けられ、
この半導体領域を覆って、ゲイト絶縁膜15が設けられ
る。不純物領域13には、層間絶縁物19を通してコン
タクトホールが開けられ、電極・配線18が設けられ
る。
電気的に弱い領域の半導体中に、炭素、酸素、窒素のい
ずれか1つの元素もしくは複数の元素を島状の半導体領
域の平均的な濃度よりも高めることによって、その部分
の抵抗を高めることによって補うことを特徴とする。本
発明の典型的な構造を図1に示す。図1も図5と同様に
TFTを上から見た図面と、そのA−A’、B−B’断
面の断面図を示している。TFTは基板11上に形成さ
れ、薄膜半導体領域は不純物領域(ソース、ドレイン領
域、ここではN型の導電型を示すことにするが、P型で
あっても構わない)13とゲイト電極17の下に位置
し、実質的に真性のチャネル形成領域12に分けられ、
この半導体領域を覆って、ゲイト絶縁膜15が設けられ
る。不純物領域13には、層間絶縁物19を通してコン
タクトホールが開けられ、電極・配線18が設けられ
る。
【0009】図5で示した従来のTFTと異なる点は、
少なくともゲイト電極の下部に、窒素、酸素、炭素の少
なくとも1つの元素の濃度が、半導体領域の平均的な濃
度よりも高い領域14を設けたことである。例えば、半
導体領域の平均的な窒素の濃度が1018cm-3であれ
ば、この部分の窒素の濃度を1019cm-3以上、好まし
くは1020cm-3以上の濃度となるように窒素を導入す
る。この結果、領域14の抵抗は著しく上昇する。酸
素、炭素を用いる場合も同様で、1019cm-3以上、好
ましくは1020cm-3以上の濃度となるように酸素、炭
素を導入することによって、高い抵抗領域を形成するこ
とができた。
少なくともゲイト電極の下部に、窒素、酸素、炭素の少
なくとも1つの元素の濃度が、半導体領域の平均的な濃
度よりも高い領域14を設けたことである。例えば、半
導体領域の平均的な窒素の濃度が1018cm-3であれ
ば、この部分の窒素の濃度を1019cm-3以上、好まし
くは1020cm-3以上の濃度となるように窒素を導入す
る。この結果、領域14の抵抗は著しく上昇する。酸
素、炭素を用いる場合も同様で、1019cm-3以上、好
ましくは1020cm-3以上の濃度となるように酸素、炭
素を導入することによって、高い抵抗領域を形成するこ
とができた。
【0010】この領域14の効果に関して、A−A’断
面の領域16に注目して説明する。従来のTFTの場合
と同様に、このような半導体領域の端部におけるゲイト
絶縁膜の被覆性は良くない。したがって、この部分で
は、理想的な場合の半分ほどの電圧でゲイト絶縁膜が破
壊されて、ピンホールが生じたり、電荷がトラップされ
たりする。しかし、領域14が存在する場合には、領域
14の抵抗によって、ゲイト絶縁膜に印加される電圧が
減少する。その結果,ゲイト絶縁膜の破壊を防止するこ
とができる。また、半導体領域の端部のゲイト絶縁膜
で、仮にピンホールが生じたり、電荷がトラップされて
も、この部分は領域14によって、不純物領域13やゲ
イト電極の下のチャネル形成領域12とは隔絶されてい
るので、ほとんど影響が及ばない。
面の領域16に注目して説明する。従来のTFTの場合
と同様に、このような半導体領域の端部におけるゲイト
絶縁膜の被覆性は良くない。したがって、この部分で
は、理想的な場合の半分ほどの電圧でゲイト絶縁膜が破
壊されて、ピンホールが生じたり、電荷がトラップされ
たりする。しかし、領域14が存在する場合には、領域
14の抵抗によって、ゲイト絶縁膜に印加される電圧が
減少する。その結果,ゲイト絶縁膜の破壊を防止するこ
とができる。また、半導体領域の端部のゲイト絶縁膜
で、仮にピンホールが生じたり、電荷がトラップされて
も、この部分は領域14によって、不純物領域13やゲ
イト電極の下のチャネル形成領域12とは隔絶されてい
るので、ほとんど影響が及ばない。
【0011】このため、特にゲイト電極とドレイン領域
間のリーク電流や、ソース、ドレイン間の導通を著しく
低減せしめることができる。このようにゲイト絶縁膜が
破壊されても特性や信頼性に問題が生じないのであれ
ば、使用時の電圧の制限は少なくなり、また、製造時の
静電破壊等による不良品の発生の確率も低下し、歩留り
が向上する。
間のリーク電流や、ソース、ドレイン間の導通を著しく
低減せしめることができる。このようにゲイト絶縁膜が
破壊されても特性や信頼性に問題が生じないのであれ
ば、使用時の電圧の制限は少なくなり、また、製造時の
静電破壊等による不良品の発生の確率も低下し、歩留り
が向上する。
【0012】図1においては薄膜半導体領域のゲイト電
極の横断する側の端部全てに窒素、炭素、酸素等を導入
した様子を示したが、このような領域は少なくともゲイ
ト電極の下の領域に設けられれば十分であることは、以
上の説明から明らかであろう。なお、酸素をドーピング
する際に、マスクとしてフォトレジスト等の有機材料を
用いた場合には、ドーズ量が多いとマスクが酸化されて
消滅してしまうので注意が必要である。
極の横断する側の端部全てに窒素、炭素、酸素等を導入
した様子を示したが、このような領域は少なくともゲイ
ト電極の下の領域に設けられれば十分であることは、以
上の説明から明らかであろう。なお、酸素をドーピング
する際に、マスクとしてフォトレジスト等の有機材料を
用いた場合には、ドーズ量が多いとマスクが酸化されて
消滅してしまうので注意が必要である。
【0013】さらに他の発明として本発明は、TFTの
活性層(ソース/ドレイン、チャネル形成領域)を構成
する半導体領域(図5でいえば、ソース/ドレインを構
成する不純部領域53とチャネル形成領域52とが形成
される半導体領域)自体を島状(アイランド状)に形成
するのではなく、半導体膜自体にこの活性層を構成する
半導体領域を作り込むことを特徴とする。言い換えるな
らば、ソース/ドレイン、チャネル形成領域を構成する
半導体領域を島状にパターニングして構成するのではな
く、半導体膜中にソース/ドレイン、チャネル形成領域
として機能する領域を形成することを特徴とする。
活性層(ソース/ドレイン、チャネル形成領域)を構成
する半導体領域(図5でいえば、ソース/ドレインを構
成する不純部領域53とチャネル形成領域52とが形成
される半導体領域)自体を島状(アイランド状)に形成
するのではなく、半導体膜自体にこの活性層を構成する
半導体領域を作り込むことを特徴とする。言い換えるな
らば、ソース/ドレイン、チャネル形成領域を構成する
半導体領域を島状にパターニングして構成するのではな
く、半導体膜中にソース/ドレイン、チャネル形成領域
として機能する領域を形成することを特徴とする。
【0014】例えば、図7にこの発明の一実施例を示
す。図7において、ソース/ドレイン、チャネル形成領
域が形成される活性層領域は207の部分である。そし
て207の部分以外は、窒素、酸素、炭素さらには半導
体を絶縁化する元素が添加され絶縁化されている。即
ち、この発明はパターニングで活性層を形成するのでは
なく、活性層となるべき以外の部分に例えばイオン注入
方により酸素イオンを注入することにより絶縁化し、活
性層となるべき領域を選択的に形成するものである。
す。図7において、ソース/ドレイン、チャネル形成領
域が形成される活性層領域は207の部分である。そし
て207の部分以外は、窒素、酸素、炭素さらには半導
体を絶縁化する元素が添加され絶縁化されている。即
ち、この発明はパターニングで活性層を形成するのでは
なく、活性層となるべき以外の部分に例えばイオン注入
方により酸素イオンを注入することにより絶縁化し、活
性層となるべき領域を選択的に形成するものである。
【0015】この場合、少なくとも活性層領域207の
周囲が絶縁化されていれば最低限TFTを形成すること
ができる。しかし、活性層領域207以外を全て絶縁化
する方が不要なリークや寄生要領の発生を抑え、信頼性
を高めることができる。また半導体として珪素を用いた
場合には、この絶縁化される領域を酸化珪素や窒化珪素
とすることができるので、可視光線に対して透光性とす
ることができ、ガラス基板を用いた液晶光学装置に利用
することができる。
周囲が絶縁化されていれば最低限TFTを形成すること
ができる。しかし、活性層領域207以外を全て絶縁化
する方が不要なリークや寄生要領の発生を抑え、信頼性
を高めることができる。また半導体として珪素を用いた
場合には、この絶縁化される領域を酸化珪素や窒化珪素
とすることができるので、可視光線に対して透光性とす
ることができ、ガラス基板を用いた液晶光学装置に利用
することができる。
【0016】この構成において、活性層を構成する半導
体として珪素を用いた場合、活性層以外の部分に酸素イ
オンまたは窒素イオンまたは炭素イオンを打ち込むと、
その部分を酸化珪素または窒化珪素または炭化珪素とす
ることができる。これら半導体を絶縁化する不純物の導
入量は、1019cm-3以上好ましくは1020cm-3以上
の濃度になるようにする。
体として珪素を用いた場合、活性層以外の部分に酸素イ
オンまたは窒素イオンまたは炭素イオンを打ち込むと、
その部分を酸化珪素または窒化珪素または炭化珪素とす
ることができる。これら半導体を絶縁化する不純物の導
入量は、1019cm-3以上好ましくは1020cm-3以上
の濃度になるようにする。
【0017】
【作用】薄膜半導体領域のゲイト電極の横断する側の端
部全てに窒素、炭素、酸素を導入することによって、ゲ
イト絶縁膜に印加される電圧が減少し、ゲイト絶縁膜の
破壊を防ぐことができ、信頼性を向上させることができ
る。
部全てに窒素、炭素、酸素を導入することによって、ゲ
イト絶縁膜に印加される電圧が減少し、ゲイト絶縁膜の
破壊を防ぐことができ、信頼性を向上させることができ
る。
【0018】活性層を構成する半導体膜以外の領域を選
択に絶縁化することで、活性層上方に設けられるゲイト
絶縁膜やゲイト電極を平坦に設けることができ、ステッ
プカバレージの問題、動作時おける絶縁破壊や電界集中
の問題、等を解決することができる。
択に絶縁化することで、活性層上方に設けられるゲイト
絶縁膜やゲイト電極を平坦に設けることができ、ステッ
プカバレージの問題、動作時おける絶縁破壊や電界集中
の問題、等を解決することができる。
【0019】
〔実施例1〕図2に本実施例の作製工程の断面図を示
す。本実施例を含めて、以下の実施例の図面では、TF
Tの断面図のみを示し、いずれも左側にはゲイト電極に
垂直な面(図1、図5の断面B−B’に相当)を、ま
た、右側にはゲイト電極に平行な面(図1、図5の断面
A−A’に相当)を示す。
す。本実施例を含めて、以下の実施例の図面では、TF
Tの断面図のみを示し、いずれも左側にはゲイト電極に
垂直な面(図1、図5の断面B−B’に相当)を、ま
た、右側にはゲイト電極に平行な面(図1、図5の断面
A−A’に相当)を示す。
【0020】まず、基板(コーニング7059)20上
にスパッタリングによって厚さ2000Åの酸化珪素の
下地膜21を形成した。さらに、プラズマCVD法によ
って、厚さ500〜1500Å、例えば1500Åのア
モルファスシリコン膜を堆積した。アモルファスシリコ
ン膜中の窒素の濃度は1×1018cm-3以下であった。
連続して、スパッタリング法によって、厚さ200Åの
酸化珪素膜を保護膜として堆積した。そして、これを還
元雰囲気下、600℃で48時間アニールして結晶化さ
せた。結晶化工程はレーザー等の強光を用いる方式でも
よい。そして、得られた結晶シリコン膜をパターニング
して、島状シリコン領域22a、22bを形成した。島
状シリコン膜の上には保護膜23a、23bがそれぞれ
乗っている。この保護膜は、その後のフォトリソグラフ
ィー工程において、島状シリコン領域が汚染されること
を防止する作用がある。
にスパッタリングによって厚さ2000Åの酸化珪素の
下地膜21を形成した。さらに、プラズマCVD法によ
って、厚さ500〜1500Å、例えば1500Åのア
モルファスシリコン膜を堆積した。アモルファスシリコ
ン膜中の窒素の濃度は1×1018cm-3以下であった。
連続して、スパッタリング法によって、厚さ200Åの
酸化珪素膜を保護膜として堆積した。そして、これを還
元雰囲気下、600℃で48時間アニールして結晶化さ
せた。結晶化工程はレーザー等の強光を用いる方式でも
よい。そして、得られた結晶シリコン膜をパターニング
して、島状シリコン領域22a、22bを形成した。島
状シリコン膜の上には保護膜23a、23bがそれぞれ
乗っている。この保護膜は、その後のフォトリソグラフ
ィー工程において、島状シリコン領域が汚染されること
を防止する作用がある。
【0021】次に全面にフォトレジストを塗布して、公
知のフォトリソグラフィー法によって、レジスト24
a、24bを残してパターニングした。そして、このレ
ジストをマスクとして窒素を導入した。窒素の導入には
プラズマドーピング法を用いた。ドーピングガスとして
は窒素ガスを用い、rfパワー10〜30W、例えば1
0Wで放電させてプラズマを発生させ、これを加速電圧
20〜60kV、例えば20kVで加速して、シリコン
領域に導入した。ドーズ量は、1×1015〜5×1016
cm-2、例えば、1×1016cm-2とした。この結果、
窒素のドープされた領域25a、25b、25c、25
dを形成した。本条件では、この窒素のドープされた領
域の窒素の濃度は1×1021cm-3程度となり、他の半
導体領域に比べて著しく多量の窒素が導入された。(図
2(A))
知のフォトリソグラフィー法によって、レジスト24
a、24bを残してパターニングした。そして、このレ
ジストをマスクとして窒素を導入した。窒素の導入には
プラズマドーピング法を用いた。ドーピングガスとして
は窒素ガスを用い、rfパワー10〜30W、例えば1
0Wで放電させてプラズマを発生させ、これを加速電圧
20〜60kV、例えば20kVで加速して、シリコン
領域に導入した。ドーズ量は、1×1015〜5×1016
cm-2、例えば、1×1016cm-2とした。この結果、
窒素のドープされた領域25a、25b、25c、25
dを形成した。本条件では、この窒素のドープされた領
域の窒素の濃度は1×1021cm-3程度となり、他の半
導体領域に比べて著しく多量の窒素が導入された。(図
2(A))
【0022】次に、スパッタリング法によって厚さ10
00Åの酸化珪素膜26をゲイト絶縁膜として堆積し、
引き続いて、減圧CVD法によって、厚さ6000〜8
000Å、例えば6000Åのシリコン膜(0.1〜2
%の燐を含む)を堆積した。なお、この酸化珪素とシリ
コン膜の成膜工程は連続的におこなうことが望ましい。
そして、シリコン膜をパターニングして、配線27a、
27bを形成した。これらの配線は、いずれもゲイト電
極として機能する。(図2(B))
00Åの酸化珪素膜26をゲイト絶縁膜として堆積し、
引き続いて、減圧CVD法によって、厚さ6000〜8
000Å、例えば6000Åのシリコン膜(0.1〜2
%の燐を含む)を堆積した。なお、この酸化珪素とシリ
コン膜の成膜工程は連続的におこなうことが望ましい。
そして、シリコン膜をパターニングして、配線27a、
27bを形成した。これらの配線は、いずれもゲイト電
極として機能する。(図2(B))
【0023】次に、プラズマドーピング法によって、シ
リコン領域に配線27aをマスクとして不純物(燐)を
注入した。ドーピングガスとして、フォスフィン(PH
3 )を用い、加速電圧を60〜90kV、例えば80k
Vとした。ドース量は1×1015〜8×1015cm-2、
例えば5×1015cm-2とした。その後、還元雰囲気
中、600℃で48時間アニールすることによって、不
純物を活性化させた。このようにして不純物領域28
a、28bを形成した。(図2(C))
リコン領域に配線27aをマスクとして不純物(燐)を
注入した。ドーピングガスとして、フォスフィン(PH
3 )を用い、加速電圧を60〜90kV、例えば80k
Vとした。ドース量は1×1015〜8×1015cm-2、
例えば5×1015cm-2とした。その後、還元雰囲気
中、600℃で48時間アニールすることによって、不
純物を活性化させた。このようにして不純物領域28
a、28bを形成した。(図2(C))
【0024】続いて、厚さ3000Åの酸化珪素膜を層
間絶縁物としてプラズマCVD法によって形成し、これ
にコンタクトホールを形成して、金属材料、例えば、窒
化チタンとアルミニウムの多層膜によって配線29a、
29bを形成した。配線29aは配線27bとTFTの
不純物領域の一方28bを接続する。以上の工程によっ
て半導体回路が完成した。(図2(D))
間絶縁物としてプラズマCVD法によって形成し、これ
にコンタクトホールを形成して、金属材料、例えば、窒
化チタンとアルミニウムの多層膜によって配線29a、
29bを形成した。配線29aは配線27bとTFTの
不純物領域の一方28bを接続する。以上の工程によっ
て半導体回路が完成した。(図2(D))
【0025】〔実施例2〕図3に本実施例の作製工程の
断面図を示す。基板(コーニング7059)30上にス
パッタリングによって厚さ2000Åの酸化珪素の下地
膜31を形成した。さらに、プラズマCVD法によっ
て、厚さ500〜1500Å、例えば1500Åのアモ
ルファスシリコン膜を堆積した。連続して、スパッタリ
ング法によって、厚さ200Åの酸化珪素膜を保護膜と
して堆積した。そして、これを還元雰囲気下、600℃
で48時間アニールして結晶化させた。結晶化工程はレ
ーザー等の強光を用いる方式でもよい。そして、得られ
た結晶シリコン膜を公知のフォトリソグラフィー法によ
ってパターニングして、島状シリコン領域32a、32
bを形成した。島状シリコン膜の上には保護膜が残され
ている。また、エッチングに用いたフォトレジストのマ
スク33a、33bも残されている。なお、このエッチ
ング工程においては等方エッチング法(例えば、フッ硝
酸によるウェットエッチング)を用い、半導体領域の端
面を図に示すようにテーパー状とした。
断面図を示す。基板(コーニング7059)30上にス
パッタリングによって厚さ2000Åの酸化珪素の下地
膜31を形成した。さらに、プラズマCVD法によっ
て、厚さ500〜1500Å、例えば1500Åのアモ
ルファスシリコン膜を堆積した。連続して、スパッタリ
ング法によって、厚さ200Åの酸化珪素膜を保護膜と
して堆積した。そして、これを還元雰囲気下、600℃
で48時間アニールして結晶化させた。結晶化工程はレ
ーザー等の強光を用いる方式でもよい。そして、得られ
た結晶シリコン膜を公知のフォトリソグラフィー法によ
ってパターニングして、島状シリコン領域32a、32
bを形成した。島状シリコン膜の上には保護膜が残され
ている。また、エッチングに用いたフォトレジストのマ
スク33a、33bも残されている。なお、このエッチ
ング工程においては等方エッチング法(例えば、フッ硝
酸によるウェットエッチング)を用い、半導体領域の端
面を図に示すようにテーパー状とした。
【0026】次に、このレジストをマスクとして窒素を
導入した。窒素の導入にはプラズマドーピング法を用い
た。ドーピングガスとしてはアンモニア(NH3 )もし
くはヒドラジン(N2 H4 )を用い、加速電圧20〜6
0kV、例えば20kVで加速して、シリコン領域に導
入した。ドーズ量は、1×1015〜5×1016cm-2、
例えば、1×1016cm-2とした。この結果、窒素のド
ープされた領域34a、34b、34c、34dを形成
した。(図3(A))
導入した。窒素の導入にはプラズマドーピング法を用い
た。ドーピングガスとしてはアンモニア(NH3 )もし
くはヒドラジン(N2 H4 )を用い、加速電圧20〜6
0kV、例えば20kVで加速して、シリコン領域に導
入した。ドーズ量は、1×1015〜5×1016cm-2、
例えば、1×1016cm-2とした。この結果、窒素のド
ープされた領域34a、34b、34c、34dを形成
した。(図3(A))
【0027】また、下地膜31にも窒素がドーピングさ
れるので、下地膜31を窒化酸化珪素膜とすることがで
き、後のエッチング工程によって、下地膜がえぐり取ら
れることが無くなるという効果を有する。
れるので、下地膜31を窒化酸化珪素膜とすることがで
き、後のエッチング工程によって、下地膜がえぐり取ら
れることが無くなるという効果を有する。
【0028】次に、スパッタリング法によって厚さ10
00Åの酸化珪素膜をゲイト絶縁膜として堆積し、引き
続いて、減圧CVD法によって、厚さ6000〜800
0Å、例えば6000Åのアルミニウム膜(2%のシリ
コンを含む)を堆積した。なお、この酸化珪素とアルミ
ニウム膜の成膜工程は連続的におこなうことが望まし
い。そして、アルミニウム膜をパターニングして、配線
35a、35bを形成した。これらの配線は、いずれも
ゲイト電極として機能する。さらに、このアルミニウム
配線の表面を陽極酸化して、表面に酸化物層36a、3
6bを形成した。陽極酸化の前に感光性ポリイミド(フ
ォトニース)によって後でコンタクトを形成する部分に
マスク37を選択的に形成した。陽極酸化の際には、こ
のマスクのために、この部分には陽極酸化物が形成され
なかった。
00Åの酸化珪素膜をゲイト絶縁膜として堆積し、引き
続いて、減圧CVD法によって、厚さ6000〜800
0Å、例えば6000Åのアルミニウム膜(2%のシリ
コンを含む)を堆積した。なお、この酸化珪素とアルミ
ニウム膜の成膜工程は連続的におこなうことが望まし
い。そして、アルミニウム膜をパターニングして、配線
35a、35bを形成した。これらの配線は、いずれも
ゲイト電極として機能する。さらに、このアルミニウム
配線の表面を陽極酸化して、表面に酸化物層36a、3
6bを形成した。陽極酸化の前に感光性ポリイミド(フ
ォトニース)によって後でコンタクトを形成する部分に
マスク37を選択的に形成した。陽極酸化の際には、こ
のマスクのために、この部分には陽極酸化物が形成され
なかった。
【0029】陽極酸化は、酒石酸の1〜5%エチレング
リコール溶液中でおこなった。得られた酸化物層の厚さ
は2000Åであった。次に、プラズマドーピング法に
よって、シリコン領域に配線35aおよび酸化物36a
をマスクとして不純物(燐)を注入した。ドーピングガ
スとして、フォスフィン(PH3 )を用い、加速電圧を
60〜90kV、例えば80kVとした。ドース量は1
×1015〜8×1015cm-2、例えば、5×1015cm
-2とした。このようにしてN型の不純物領域37a、3
7bを形成した。(図3(B))
リコール溶液中でおこなった。得られた酸化物層の厚さ
は2000Åであった。次に、プラズマドーピング法に
よって、シリコン領域に配線35aおよび酸化物36a
をマスクとして不純物(燐)を注入した。ドーピングガ
スとして、フォスフィン(PH3 )を用い、加速電圧を
60〜90kV、例えば80kVとした。ドース量は1
×1015〜8×1015cm-2、例えば、5×1015cm
-2とした。このようにしてN型の不純物領域37a、3
7bを形成した。(図3(B))
【0030】その後、レーザーアニール法によって不純
物の活性化をおこなった。レーザーとしてはKrFエキ
シマーレーザー(波長248nm、パルス幅20nse
c)を用いたが、その他のレーザー、例えば、XeFエ
キシマーレーザー(波長353nm)、XeClエキシ
マーレーザー(波長308nm)、ArFエキシマーレ
ーザー(波長193nm)等を用いてもよい。レーザー
のエネルギー密度は、200〜350mJ/cm2 、例
えば250mJ/cm2 とし、1か所につき2〜10シ
ョット、例えば2ショット照射した。レーザー照射時
に、基板を200〜450℃程度に加熱してもよい。基
板を加熱した場合には最適なレーザーエネルギー密度が
変わることに注意しなければならない。なお、レーザー
照射時にはポリイミドのマスク37を残しておいた。こ
れは露出したアルミニウムがレーザー照射によってダメ
ージを受けるからである。レーザー照射後、このポリイ
ミドのマスクは酸素プラズマ中にさらすことによって簡
単に除去できる。
物の活性化をおこなった。レーザーとしてはKrFエキ
シマーレーザー(波長248nm、パルス幅20nse
c)を用いたが、その他のレーザー、例えば、XeFエ
キシマーレーザー(波長353nm)、XeClエキシ
マーレーザー(波長308nm)、ArFエキシマーレ
ーザー(波長193nm)等を用いてもよい。レーザー
のエネルギー密度は、200〜350mJ/cm2 、例
えば250mJ/cm2 とし、1か所につき2〜10シ
ョット、例えば2ショット照射した。レーザー照射時
に、基板を200〜450℃程度に加熱してもよい。基
板を加熱した場合には最適なレーザーエネルギー密度が
変わることに注意しなければならない。なお、レーザー
照射時にはポリイミドのマスク37を残しておいた。こ
れは露出したアルミニウムがレーザー照射によってダメ
ージを受けるからである。レーザー照射後、このポリイ
ミドのマスクは酸素プラズマ中にさらすことによって簡
単に除去できる。
【0031】なお、本実施例では、実施例1の場合と異
なり、ゲイト電極の下の窒素の注入された領域34c、
34dはレーザー光が入射しないので、結晶化率が低い
が、イオンの注入の際に結晶性が破壊されているので極
めて大きな抵抗として機能し、リーク電流を低下させる
目的では効果的であった。(図3(C))
なり、ゲイト電極の下の窒素の注入された領域34c、
34dはレーザー光が入射しないので、結晶化率が低い
が、イオンの注入の際に結晶性が破壊されているので極
めて大きな抵抗として機能し、リーク電流を低下させる
目的では効果的であった。(図3(C))
【0032】続いて、厚さ3000Åの酸化珪素膜38
を層間絶縁物としてプラズマCVD法によって形成し、
これにコンタクトホールを形成して、金属材料、例え
ば、窒化チタンとアルミニウムの多層膜によって配線3
9a、39bを形成した。配線39aは配線35bとT
FTの不純物領域の一方37bを接続する。以上の工程
によって半導体回路が完成した。(図3(D))
を層間絶縁物としてプラズマCVD法によって形成し、
これにコンタクトホールを形成して、金属材料、例え
ば、窒化チタンとアルミニウムの多層膜によって配線3
9a、39bを形成した。配線39aは配線35bとT
FTの不純物領域の一方37bを接続する。以上の工程
によって半導体回路が完成した。(図3(D))
【0033】〔実施例3〕図4に本実施例の作製工程の
断面図を示す。基板(コーニング7059)40上にス
パッタリングによって厚さ2000Åの酸化珪素の下地
膜41を形成した。さらに、プラズマCVD法によっ
て、厚さ500〜1500Å、例えば1500Åのアモ
ルファスシリコン膜を堆積した。そして、得られたアモ
ルファスシリコン膜をパターニングして、島状シリコン
領域42a、42bを形成した。
断面図を示す。基板(コーニング7059)40上にス
パッタリングによって厚さ2000Åの酸化珪素の下地
膜41を形成した。さらに、プラズマCVD法によっ
て、厚さ500〜1500Å、例えば1500Åのアモ
ルファスシリコン膜を堆積した。そして、得られたアモ
ルファスシリコン膜をパターニングして、島状シリコン
領域42a、42bを形成した。
【0034】次に全面にフォトレジストを塗布して、公
知のフォトリソグラフィー法によって、レジスト43
a、43bを残してパターニングした。そして、このレ
ジストをマスクとして窒素を導入した。窒素の導入には
プラズマドーピング法を用いた。この結果、窒素のドー
プされた領域44a、44b、44c、44dを形成し
た。(図4(A))
知のフォトリソグラフィー法によって、レジスト43
a、43bを残してパターニングした。そして、このレ
ジストをマスクとして窒素を導入した。窒素の導入には
プラズマドーピング法を用いた。この結果、窒素のドー
プされた領域44a、44b、44c、44dを形成し
た。(図4(A))
【0035】次にフォトレジストを残したまま、スパッ
タ法によって厚さ1000Åの酸化珪素膜45aを堆積
した。(図4(B)) そして、フォトレジストを剥離することによって、その
上に形成されていた酸化珪素膜まで除去した。フォトレ
ジストの存在していなかった部分にはそのまま酸化珪素
膜が残る。これを還元雰囲気下、600℃で48時間ア
ニールして結晶化させた。結晶化工程はレーザー等の強
光を用いる方式でもよい。
タ法によって厚さ1000Åの酸化珪素膜45aを堆積
した。(図4(B)) そして、フォトレジストを剥離することによって、その
上に形成されていた酸化珪素膜まで除去した。フォトレ
ジストの存在していなかった部分にはそのまま酸化珪素
膜が残る。これを還元雰囲気下、600℃で48時間ア
ニールして結晶化させた。結晶化工程はレーザー等の強
光を用いる方式でもよい。
【0036】次に、スパッタリング法によって厚さ10
00Åの酸化珪素膜45bをゲイト絶縁膜として堆積
し、引き続いて、減圧CVD法によって、厚さ6000
〜8000Å、例えば6000Åのシリコン膜(0.1
〜2%の燐を含む)を堆積した。なお、この酸化珪素と
シリコン膜の成膜工程は連続的におこなうことが望まし
い。そして、シリコン膜をパターニングして、配線46
a、46bを形成した。これらの配線は、いずれもゲイ
ト電極として機能する。また、島上シリコン領域の周辺
部(先にホウ素が注入された領域)に注目すると、ここ
では絶縁膜の厚さが酸化珪素45aおよび45bによっ
て、約2倍になっている。そのため、ゲイト絶縁膜の破
壊を防ぐうえで効果的である。(図4(C))
00Åの酸化珪素膜45bをゲイト絶縁膜として堆積
し、引き続いて、減圧CVD法によって、厚さ6000
〜8000Å、例えば6000Åのシリコン膜(0.1
〜2%の燐を含む)を堆積した。なお、この酸化珪素と
シリコン膜の成膜工程は連続的におこなうことが望まし
い。そして、シリコン膜をパターニングして、配線46
a、46bを形成した。これらの配線は、いずれもゲイ
ト電極として機能する。また、島上シリコン領域の周辺
部(先にホウ素が注入された領域)に注目すると、ここ
では絶縁膜の厚さが酸化珪素45aおよび45bによっ
て、約2倍になっている。そのため、ゲイト絶縁膜の破
壊を防ぐうえで効果的である。(図4(C))
【0037】次に、プラズマドーピング法によって、シ
リコン領域に配線46aをマスクとして不純物(燐)を
注入した。ドーピングガスとして、フォスフィン(PH
3 )を用いた。その後、還元雰囲気中、600℃で48
時間アニールすることによって、不純物を活性化させ
た。このようにして不純物領域47a、47bを形成し
た。続いて、厚さ3000Åの酸化珪素膜48を層間絶
縁物としてプラズマCVD法によって形成し、これにコ
ンタクトホールを形成して、金属材料、例えば、窒化チ
タンとアルミニウムの多層膜によって配線49a、49
bを形成した。配線49aは配線46bとTFTの不純
物領域の一方47bを接続する。以上の工程によって半
導体回路が完成した。(図4(D)) 本実施例によって、歩留りが従来の2倍以上に改善され
た。また、TFTの特性の悪化は特に認められなかっ
た。逆に使用に耐えうる最大電圧が従来の1.5〜2倍
に上昇したために、最高動作速度が2〜4倍上昇した。
リコン領域に配線46aをマスクとして不純物(燐)を
注入した。ドーピングガスとして、フォスフィン(PH
3 )を用いた。その後、還元雰囲気中、600℃で48
時間アニールすることによって、不純物を活性化させ
た。このようにして不純物領域47a、47bを形成し
た。続いて、厚さ3000Åの酸化珪素膜48を層間絶
縁物としてプラズマCVD法によって形成し、これにコ
ンタクトホールを形成して、金属材料、例えば、窒化チ
タンとアルミニウムの多層膜によって配線49a、49
bを形成した。配線49aは配線46bとTFTの不純
物領域の一方47bを接続する。以上の工程によって半
導体回路が完成した。(図4(D)) 本実施例によって、歩留りが従来の2倍以上に改善され
た。また、TFTの特性の悪化は特に認められなかっ
た。逆に使用に耐えうる最大電圧が従来の1.5〜2倍
に上昇したために、最高動作速度が2〜4倍上昇した。
【0038】〔実施例4〕本実施例は、ガラス基板上に
設けられたTFTにおいて、活性層(ソース/ドレイン
領域、チャネル形成領域で構成される半導体層)を結晶
性珪素膜中に作り込むことによって、活性層上方に形成
されるゲイト絶縁膜やゲイト電極を平坦に設けた例であ
る。図6に本実施例の作製工程を構成を示す。図6に示
されているのは、Pチャネル型TFTとNチャネル型T
FTとを相補型に設けた例である。なお、活性層以外の
作製方法については、公知のTFTの作製方法を利用す
ることができる。
設けられたTFTにおいて、活性層(ソース/ドレイン
領域、チャネル形成領域で構成される半導体層)を結晶
性珪素膜中に作り込むことによって、活性層上方に形成
されるゲイト絶縁膜やゲイト電極を平坦に設けた例であ
る。図6に本実施例の作製工程を構成を示す。図6に示
されているのは、Pチャネル型TFTとNチャネル型T
FTとを相補型に設けた例である。なお、活性層以外の
作製方法については、公知のTFTの作製方法を利用す
ることができる。
【0039】まず図6(A)において、ガラス基板10
1上に下地膜(酸化珪素膜)99を2000Åの厚さに
スパッタリング法によって成膜した。つぎに、公知のプ
ラズマCVD法によってアモルファスシリコン膜100
を1000Åの厚さに成膜した。従来においては、ゲイ
ト絶縁膜のステップカバレッジの問題から、このアモル
ファスシリコン膜(活性層を構成する)の厚さを厚くで
きなかったが、本実施例においては、ゲイト絶縁膜のス
テップカバレッジの問題を考慮しなくてもよいので、必
要に応じた厚さでアモルファスシリコン膜100を成膜
することができる。またこの工程の後にこのアモルファ
スシリコン100を加熱アニールやレーザー光の照射に
よって結晶化させてもよい。また、アモルファスシリコ
ン膜でなく、直接結晶性を有するシリコン膜を形成する
のでもよい。
1上に下地膜(酸化珪素膜)99を2000Åの厚さに
スパッタリング法によって成膜した。つぎに、公知のプ
ラズマCVD法によってアモルファスシリコン膜100
を1000Åの厚さに成膜した。従来においては、ゲイ
ト絶縁膜のステップカバレッジの問題から、このアモル
ファスシリコン膜(活性層を構成する)の厚さを厚くで
きなかったが、本実施例においては、ゲイト絶縁膜のス
テップカバレッジの問題を考慮しなくてもよいので、必
要に応じた厚さでアモルファスシリコン膜100を成膜
することができる。またこの工程の後にこのアモルファ
スシリコン100を加熱アニールやレーザー光の照射に
よって結晶化させてもよい。また、アモルファスシリコ
ン膜でなく、直接結晶性を有するシリコン膜を形成する
のでもよい。
【0040】次に保護膜として酸化珪素膜102を20
0Åの厚さに成膜する。さらにマスクとなるアルミ層を
8000Åの厚さに成膜し、活性層領域を確定するため
のパターニングを行う。即ち図6(B)において、10
2が保護膜の酸化珪素膜であり、103と104が活性
層領域を確定するためのアルミのマスクである。この酸
化珪素膜102は、後の窒素イオンの打ち込みに際し
て、アモルファスシリコン膜100の表面がダメージを
受けないように保護するものである。またアルミのマス
ク103、104の代わりにレジストを用いてもよい。
0Åの厚さに成膜する。さらにマスクとなるアルミ層を
8000Åの厚さに成膜し、活性層領域を確定するため
のパターニングを行う。即ち図6(B)において、10
2が保護膜の酸化珪素膜であり、103と104が活性
層領域を確定するためのアルミのマスクである。この酸
化珪素膜102は、後の窒素イオンの打ち込みに際し
て、アモルファスシリコン膜100の表面がダメージを
受けないように保護するものである。またアルミのマス
ク103、104の代わりにレジストを用いてもよい。
【0041】次にイオン注入法により、窒素イオンを全
面に注入し、マスク103と104が無い領域に窒素イ
オンを打ち込む。イオン注入条件は、加速電圧が40k
V、ドーズ量が6×1017/cm2 である。加速電圧
は、20〜80kV程度の範囲で可能であるが、あまり
大きいと膜に与えるダメージが大きくなり、小さいとア
モルファスシリコン膜201が厚い場合に、膜の下層部
分を完全に絶縁化できなくなる。また窒素イオンのドー
ズ量は、4×1017cm-2以上であることが好ましい。
これは、上記条件によって、窒素イオンを打ち込み、し
かる後に600℃、48時間の熱アニール工程によって
アニールした後の膜の導電率(Scm-1)を調べた図1
0に示すデータに基づく。この場合、600℃、48時
間の熱アニールによって、窒素イオンが注入されなかっ
た活性層領域、即ち106と108の領域の導電率は、
約10-5Scm-1であり、これに比較して絶縁領域とし
て形成するには10-11 Scm-1以下であることが好ま
しいからである。
面に注入し、マスク103と104が無い領域に窒素イ
オンを打ち込む。イオン注入条件は、加速電圧が40k
V、ドーズ量が6×1017/cm2 である。加速電圧
は、20〜80kV程度の範囲で可能であるが、あまり
大きいと膜に与えるダメージが大きくなり、小さいとア
モルファスシリコン膜201が厚い場合に、膜の下層部
分を完全に絶縁化できなくなる。また窒素イオンのドー
ズ量は、4×1017cm-2以上であることが好ましい。
これは、上記条件によって、窒素イオンを打ち込み、し
かる後に600℃、48時間の熱アニール工程によって
アニールした後の膜の導電率(Scm-1)を調べた図1
0に示すデータに基づく。この場合、600℃、48時
間の熱アニールによって、窒素イオンが注入されなかっ
た活性層領域、即ち106と108の領域の導電率は、
約10-5Scm-1であり、これに比較して絶縁領域とし
て形成するには10-11 Scm-1以下であることが好ま
しいからである。
【0042】上記窒素イオンの活性層領域以外への注入
によって、2つのTFTの活性層を構成する106と1
08が、窒化珪素膜中に埋め込まれる形で形成される。
そして、絶縁化され窒化珪素となった領域は、図6
(B)の105で示される。
によって、2つのTFTの活性層を構成する106と1
08が、窒化珪素膜中に埋め込まれる形で形成される。
そして、絶縁化され窒化珪素となった領域は、図6
(B)の105で示される。
【0043】次にマスク103と104を取り除き、6
00℃、48時間の熱アニール工程によって活性層領域
106と108の結晶化を行う。この結晶化は、レーザ
ー光の照射によって行ってもよく、その方法は特に限定
されるものではない。また同時に、このアニール工程に
よって、イオン注入された窒素イオンが活性化され、1
05の領域の絶縁化が助長される。即ち、窒素イオンの
注入後のアニールも同時に行われる。
00℃、48時間の熱アニール工程によって活性層領域
106と108の結晶化を行う。この結晶化は、レーザ
ー光の照射によって行ってもよく、その方法は特に限定
されるものではない。また同時に、このアニール工程に
よって、イオン注入された窒素イオンが活性化され、1
05の領域の絶縁化が助長される。即ち、窒素イオンの
注入後のアニールも同時に行われる。
【0044】つぎに、保護膜である酸化珪素膜102を
取り除いて、ゲイト絶縁膜107となる酸化珪素膜を1
000Åの厚さにスパッタリング法によって成膜する。
このゲイト絶縁膜107は、段差のない平坦な領域に成
膜されるので、ステップカバレージに関する問題を大き
く低減することができる。次に、6000Åの厚さにア
ルミニウム膜(2%のシリコンを含む)を成膜し、パタ
ーニングによりゲイト電極110と111を形成する。
このゲイト電極は公知のシリコンゲイトとしてもよい。
つぎに、このゲイト電極の表面を陽極酸化して、表面に
酸化物層112と113を形成する。この酸化物層の厚
さによって、後のソース/ドレイン領域の形成工程にお
いて、オフセットゲイト領域の長さが決定される。
取り除いて、ゲイト絶縁膜107となる酸化珪素膜を1
000Åの厚さにスパッタリング法によって成膜する。
このゲイト絶縁膜107は、段差のない平坦な領域に成
膜されるので、ステップカバレージに関する問題を大き
く低減することができる。次に、6000Åの厚さにア
ルミニウム膜(2%のシリコンを含む)を成膜し、パタ
ーニングによりゲイト電極110と111を形成する。
このゲイト電極は公知のシリコンゲイトとしてもよい。
つぎに、このゲイト電極の表面を陽極酸化して、表面に
酸化物層112と113を形成する。この酸化物層の厚
さによって、後のソース/ドレイン領域の形成工程にお
いて、オフセットゲイト領域の長さが決定される。
【0045】つぎに、PTFTとなる領域にはBを、N
TFTとなる領域にはPを、それぞれイオン注入し、P
型の領域114と116、N型の領域117と119を
形成する。このイオン注入においては、それぞれ一方の
領域をレジストで保護することにより、必要とするイオ
ンを注入した。さらにレーザー光の照射による活性化を
行う。こうして、PTFTの活性層を構成するソース/
ドレイン領域114と116、PTFTのチャネル形成
領域115、さらにはNTFTの活性層を構成するソー
ス/ドレイン領域117と119、NTFTのチャネル
形成領域118が自己整合的に形成される。
TFTとなる領域にはPを、それぞれイオン注入し、P
型の領域114と116、N型の領域117と119を
形成する。このイオン注入においては、それぞれ一方の
領域をレジストで保護することにより、必要とするイオ
ンを注入した。さらにレーザー光の照射による活性化を
行う。こうして、PTFTの活性層を構成するソース/
ドレイン領域114と116、PTFTのチャネル形成
領域115、さらにはNTFTの活性層を構成するソー
ス/ドレイン領域117と119、NTFTのチャネル
形成領域118が自己整合的に形成される。
【0046】つぎに、酸化珪素よりなる層間絶縁膜12
0を形成し、さらに電極および金属配線を121、12
2、123で示すように形成することで、PTFTとN
TFTとを相補型に構成したTFT回路を完成した。こ
の回路は、基板特にガラス基板上に設けられた集積回路
や、液晶表示装置の周辺回路、さらには液晶表示装置の
画素部分に設けられるスイッチング部分に利用すること
ができる。
0を形成し、さらに電極および金属配線を121、12
2、123で示すように形成することで、PTFTとN
TFTとを相補型に構成したTFT回路を完成した。こ
の回路は、基板特にガラス基板上に設けられた集積回路
や、液晶表示装置の周辺回路、さらには液晶表示装置の
画素部分に設けられるスイッチング部分に利用すること
ができる。
【0047】本実施例の構成においては、ゲイト絶縁膜
107とゲイト電極110、111および該ゲイト電極
からの配線を、平坦な基体上に形成することができるの
で、活性層端部における電界集中の問題や絶縁破壊の問
題を根本的に解決することができる。
107とゲイト電極110、111および該ゲイト電極
からの配線を、平坦な基体上に形成することができるの
で、活性層端部における電界集中の問題や絶縁破壊の問
題を根本的に解決することができる。
【0048】〔実施例5〕本実施例は、アクティブマト
リックス型の液晶表示装置の画素部分に設けられるTF
Tに関する。本実施例の作製工程図を図7に示す。まず
ガラス基板201上に下地膜(酸化珪素膜)202を2
000Åの厚さに成膜し、さらにアモルファスシリコン
膜203を1000Åの厚さにプラズマCVD法によっ
て成膜する。このアモルファスシリコン膜の成膜方法は
特に限定されるものではなく、スパッタ法、減圧熱CV
D法、光CVD等々の公知の方法から適時選択すればよ
い。
リックス型の液晶表示装置の画素部分に設けられるTF
Tに関する。本実施例の作製工程図を図7に示す。まず
ガラス基板201上に下地膜(酸化珪素膜)202を2
000Åの厚さに成膜し、さらにアモルファスシリコン
膜203を1000Åの厚さにプラズマCVD法によっ
て成膜する。このアモルファスシリコン膜の成膜方法は
特に限定されるものではなく、スパッタ法、減圧熱CV
D法、光CVD等々の公知の方法から適時選択すればよ
い。
【0049】つぎに、保護膜となる酸化珪素膜204を
200Åの厚さに、マスクとなるアルミ層を8000Å
を成膜する。そしてアルミ層のみをパターニングしてマ
スク205を形成する。このマスク205がTFTの活
性層領域を確定する。つぎに実施例4と同様な条件によ
って窒素イオンを打ち込む。そしてマスク205を取り
除いた後に、やはり実施例4と同様な熱アニール工程に
より、活性層領域2007の結晶化と打ち込まれた窒素
イオンの活性化による絶縁化領域206のアニール(結
晶化の助長)を同時に行った。
200Åの厚さに、マスクとなるアルミ層を8000Å
を成膜する。そしてアルミ層のみをパターニングしてマ
スク205を形成する。このマスク205がTFTの活
性層領域を確定する。つぎに実施例4と同様な条件によ
って窒素イオンを打ち込む。そしてマスク205を取り
除いた後に、やはり実施例4と同様な熱アニール工程に
より、活性層領域2007の結晶化と打ち込まれた窒素
イオンの活性化による絶縁化領域206のアニール(結
晶化の助長)を同時に行った。
【0050】つぎに実施例4と同様に周囲が陽極酸化
(209で示される)されたゲイト電極208を形成す
る。このゲイト電極は、公知の珪素を用いたものとして
もよい。さらに、N型の導電型を付与する不純物である
P(燐)を60kVの加速電圧でイオン注入して、自己
整合的にソース/ドレイン領域210、212と、チャ
ネル形成領域211を自己整合的に形成する。さらに、
レーザー光の照射によって、ソース/ドレイン領域21
0、212の活性化を行う。そして層間絶縁物212を
酸化珪素により形成し、画素電極となるITO電極21
6と金属電極215と214を形成してNチャネル型T
FTを完成させる。
(209で示される)されたゲイト電極208を形成す
る。このゲイト電極は、公知の珪素を用いたものとして
もよい。さらに、N型の導電型を付与する不純物である
P(燐)を60kVの加速電圧でイオン注入して、自己
整合的にソース/ドレイン領域210、212と、チャ
ネル形成領域211を自己整合的に形成する。さらに、
レーザー光の照射によって、ソース/ドレイン領域21
0、212の活性化を行う。そして層間絶縁物212を
酸化珪素により形成し、画素電極となるITO電極21
6と金属電極215と214を形成してNチャネル型T
FTを完成させる。
【0051】図7(D)に示す構成をA−A’で示す断
面から見た図面を図8に示す。また、図7(D)を基板
上方から見た場合の構成の概略を図9に示す。図9にお
いて、B−B’で示される断面が、図7に対応する。ま
た図9において、A−A’で示される断面が図8に対応
する。符号は、図7と図8と図9でそれぞれ対応してい
る。ここで図8を見れば明らかなように、ゲイト絶縁膜
207と延在したゲイト電極208とが平坦な領域に形
成されているので、図5の56で示されるような問題が
生じることがない。即ち、ゲイト電極208から局所的
な強電界が活性層のチャネル形成領域208にその端部
において加わるようなことが根本的に存在しない。この
ことは、活性層(図8においては、その断面のチャネル
形成領域211が見えている)を島状にパターニングし
て形成するのでなく、活性層として必要とする以外の領
域の半導体を絶縁化(206で示される)するという基
本的な発明思想に起因する。
面から見た図面を図8に示す。また、図7(D)を基板
上方から見た場合の構成の概略を図9に示す。図9にお
いて、B−B’で示される断面が、図7に対応する。ま
た図9において、A−A’で示される断面が図8に対応
する。符号は、図7と図8と図9でそれぞれ対応してい
る。ここで図8を見れば明らかなように、ゲイト絶縁膜
207と延在したゲイト電極208とが平坦な領域に形
成されているので、図5の56で示されるような問題が
生じることがない。即ち、ゲイト電極208から局所的
な強電界が活性層のチャネル形成領域208にその端部
において加わるようなことが根本的に存在しない。この
ことは、活性層(図8においては、その断面のチャネル
形成領域211が見えている)を島状にパターニングし
て形成するのでなく、活性層として必要とする以外の領
域の半導体を絶縁化(206で示される)するという基
本的な発明思想に起因する。
【0052】図11に窒素イオンの注入により絶縁化さ
れた領域(図6でいえば105の領域、図7,図8,で
いえば206の領域)の透過率を調べたデータを示す。
窒素イオンの注入条件は、加速電圧が40kVであり、
注入後は、600℃、48時間の熱アニールを施したも
のである。図11を見れば明らかなように、窒素イオン
のドーズ量が、3×1017cm-2以上であれば、十分に
可視光線(380nm〜800nm)を透過することが
分かる。
れた領域(図6でいえば105の領域、図7,図8,で
いえば206の領域)の透過率を調べたデータを示す。
窒素イオンの注入条件は、加速電圧が40kVであり、
注入後は、600℃、48時間の熱アニールを施したも
のである。図11を見れば明らかなように、窒素イオン
のドーズ量が、3×1017cm-2以上であれば、十分に
可視光線(380nm〜800nm)を透過することが
分かる。
【0053】即ち、アクティブマトリックス型の液晶表
示装置の画素部分に図7に示すような構成を適用して
も、窒素イオンの注入によって絶縁化された領域を残存
させたままで、液晶表示装置の光学特性には何らの影響
を与えることがないということである。このような有用
性は、窒素イオンの代わりに酸素イオンの注入を行った
場合でも得られると考えられる。(周知のように酸化珪
素は透光性である)
示装置の画素部分に図7に示すような構成を適用して
も、窒素イオンの注入によって絶縁化された領域を残存
させたままで、液晶表示装置の光学特性には何らの影響
を与えることがないということである。このような有用
性は、窒素イオンの代わりに酸素イオンの注入を行った
場合でも得られると考えられる。(周知のように酸化珪
素は透光性である)
【0054】以上のように、本実施例においては、活性
層領域となるべき領域以外の領域に半導体を絶縁化する
材料をイオン注入法によって注入し、その領域を絶縁化
することによって、活性層領域を確定し、そしてそのこ
とによって活性層上に形成されるゲイト絶縁膜やゲイト
電極さらに配線電極等のステップカバレージ(段差被覆
性)の不良に起因する諸問題を根本的に解決することが
できる。さらに、上記絶縁化された半導体領域は、可視
光線に対して透光性を有するので、アクティブマトリッ
クス型の液晶表示装置の画素部分等の透光性を必要とさ
れる領域においても利用することができる。
層領域となるべき領域以外の領域に半導体を絶縁化する
材料をイオン注入法によって注入し、その領域を絶縁化
することによって、活性層領域を確定し、そしてそのこ
とによって活性層上に形成されるゲイト絶縁膜やゲイト
電極さらに配線電極等のステップカバレージ(段差被覆
性)の不良に起因する諸問題を根本的に解決することが
できる。さらに、上記絶縁化された半導体領域は、可視
光線に対して透光性を有するので、アクティブマトリッ
クス型の液晶表示装置の画素部分等の透光性を必要とさ
れる領域においても利用することができる。
【0055】
【発明の効果】活性層の端部を絶縁化すること、さらに
は活性層をパターニングで求めるのではなく、その周囲
を絶縁化することにより活性層領域を確定することによ
り、活性層上に設けられるゲイト絶縁膜やゲイト電極の
ステップカバレージの問題を解決することができ、TF
Tの歩留やその信頼性を向上させることができる。
は活性層をパターニングで求めるのではなく、その周囲
を絶縁化することにより活性層領域を確定することによ
り、活性層上に設けられるゲイト絶縁膜やゲイト電極の
ステップカバレージの問題を解決することができ、TF
Tの歩留やその信頼性を向上させることができる。
【図面の簡単な説明】
【図1】 本発明のTFTの構成例を示す。
【図2】 実施例1のTFTの作製工程断面を示す。
【図3】 実施例2のTFTの作製工程断面を示す。
【図4】 実施例3のTFTの作製工程断面を示す。
【図5】 従来のTFTの構成例を示す。
【図6】 TFTの作製工程断面を示す。
【図7】 TFTの作製工程断面を示す。
【図8】 TFTの断面図を示す。
【図9】 TFTの上面図を示す。
【図10】 窒素イオンのドーズ量と導電率の関係を示
す。
す。
【図11】 窒素イオンのドーズ量と透過率の関係を示
す。
す。
11・・・基板 12・・・チャネル形成領域(実質的に真性) 13・・・不純物領域(ソース、ドレイン) 14・・・ドーピング領域(窒素、炭素、酸素の少なく
とも1つを含む) 15・・・ゲイト絶縁膜 16・・・島状半導体領域の端部 17・・・ゲイト電極 18・・・ソース、ドレイン電極 101・・・ガラス基板 99・・・下地膜(酸化珪素膜) 100・・・アモルファスシリコン膜 105・・・絶縁化された領域 106・・・活性層領域 108・・・活性層領域 102・・・酸化珪素膜 104・・・マスク 107・・・ゲイト絶縁膜 110・・・ゲイト電極 111・・・ゲイト電極 112・・・陽極酸化層 113・・・陽極酸化層 114・・・ソース/ドレイン領域 115・・・チャネル形成領域 116・・・ドレイン/ソース領域 117・・・ソース/ドレイン領域 118・・・チャネル形成領域 119・・・ドレイン/ソース領域 120・・・層間絶縁物 121・・・電極 122・・・電極 123・・・電極 201・・・ガラス基板 202・・・下地膜(酸化珪素膜) 203・・・アモルファスシリコン膜 204・・・酸化珪素膜 205・・・マスク 206・・・絶縁化された領域 207・・・ゲイト絶縁膜 208・・・ゲイト電極 209・・・陽極酸化層 210・・・ソース/ドレイン領域 211・・・チャネル形成領域 212・・・ドレイン/ソース領域 213・・・層間絶縁物 214・・・電極 215・・・電極 216・・・ITO(画素電極) 217・・・電極
とも1つを含む) 15・・・ゲイト絶縁膜 16・・・島状半導体領域の端部 17・・・ゲイト電極 18・・・ソース、ドレイン電極 101・・・ガラス基板 99・・・下地膜(酸化珪素膜) 100・・・アモルファスシリコン膜 105・・・絶縁化された領域 106・・・活性層領域 108・・・活性層領域 102・・・酸化珪素膜 104・・・マスク 107・・・ゲイト絶縁膜 110・・・ゲイト電極 111・・・ゲイト電極 112・・・陽極酸化層 113・・・陽極酸化層 114・・・ソース/ドレイン領域 115・・・チャネル形成領域 116・・・ドレイン/ソース領域 117・・・ソース/ドレイン領域 118・・・チャネル形成領域 119・・・ドレイン/ソース領域 120・・・層間絶縁物 121・・・電極 122・・・電極 123・・・電極 201・・・ガラス基板 202・・・下地膜(酸化珪素膜) 203・・・アモルファスシリコン膜 204・・・酸化珪素膜 205・・・マスク 206・・・絶縁化された領域 207・・・ゲイト絶縁膜 208・・・ゲイト電極 209・・・陽極酸化層 210・・・ソース/ドレイン領域 211・・・チャネル形成領域 212・・・ドレイン/ソース領域 213・・・層間絶縁物 214・・・電極 215・・・電極 216・・・ITO(画素電極) 217・・・電極
Claims (8)
- 【請求項1】 島状の薄膜半導体領域と、前記半導体領
域を横断するゲイト電極とを有する薄膜トランジスタに
おいて、前記半導体領域の周辺部に酸素、炭素、窒素の
うち少なくとも1つの元素の濃度が、前記半導体領域の
平均濃度よりも大きな領域が存在し、かつ、ゲイト電極
が該領域を横断していることを特徴とする薄膜トランジ
スタ。 - 【請求項2】 島状の薄膜半導体領域を形成する工程
と、前記薄膜半導体領域の周辺部のうち少なくともゲイ
ト電極が横断する部分に、酸素、炭素、窒素のうち少な
くとも1つの元素を選択的に導入する工程と、前記薄膜
半導体領域を横断してゲイト電極を形成する工程と、前
記ゲイト電極をマスクとして自己整合的に前記薄膜半導
体領域に不純物を導入してソース、ドレイン領域を形成
することを特徴とする薄膜トランジスタの作製方法。 - 【請求項3】 島状の薄膜半導体領域を実質的にアモル
ファス状態の半導体材料を用いて形成する工程と、前記
薄膜半導体領域の周辺部に、酸素、炭素、窒素のうち少
なくとも1つの元素をを導入する工程と、前記薄膜半導
体領域にレーザーもしくはそれと同等な強光を照射して
結晶化させる工程と、前記薄膜半導体領域を横断してゲ
イト電極を形成する工程とを有することを不純物を特徴
とする薄膜トランジスタの作製方法。 - 【請求項4】 絶縁表面を有する基板上に設けられた半
導体膜を用いた薄膜トランジスタであって、 少なくとも該薄膜トランジスタの活性層領域の周囲は絶
縁化されていることを特徴とする薄膜トランジスタ。 - 【請求項5】 絶縁表面を有する基板上に設けられた半
導体膜を用いた薄膜トランジスタであって、 該薄膜トランジスタの活性領域以外の領域は絶縁化され
ていることを特徴とする薄膜トランジスタ。 - 【請求項6】 請求項3または請求項4において、半導
体膜として珪素半導体膜が用いられ、絶縁化された領域
が酸化珪素、または窒化珪素であり、該絶縁化された領
域は可視光線に対して透光性を有することを特徴とする
薄膜トランジスタ。 - 【請求項7】 絶縁表面を有する基板上に半導体膜を形
成する工程と、 少なくとも活性層領域の周囲の領域に前記半導体膜を絶
縁化する材料を添加し、絶縁化する工程と、 を有する薄膜トランジスタの作製方法。 - 【請求項8】 請求項7において、半導体膜を絶縁化す
る材料として、酸素、炭素、窒素から選ばれた少なくと
も1つの元素を用いることを特徴とする薄膜トランジス
タの作製方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5146997A JPH06314784A (ja) | 1993-03-05 | 1993-05-26 | 薄膜トランジスタおよびその作製方法 |
| KR1019940004360A KR940022911A (ko) | 1993-03-05 | 1994-03-05 | 반도체집적회로, 반도체장치, 트랜지스터 및 그의 제조방법 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5-71106 | 1993-03-05 | ||
| JP7110693 | 1993-03-05 | ||
| JP5146997A JPH06314784A (ja) | 1993-03-05 | 1993-05-26 | 薄膜トランジスタおよびその作製方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06314784A true JPH06314784A (ja) | 1994-11-08 |
Family
ID=26412235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5146997A Pending JPH06314784A (ja) | 1993-03-05 | 1993-05-26 | 薄膜トランジスタおよびその作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06314784A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6853083B1 (en) | 1995-03-24 | 2005-02-08 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transfer, organic electroluminescence display device and manufacturing method of the same |
-
1993
- 1993-05-26 JP JP5146997A patent/JPH06314784A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6853083B1 (en) | 1995-03-24 | 2005-02-08 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transfer, organic electroluminescence display device and manufacturing method of the same |
| US6992435B2 (en) | 1995-03-24 | 2006-01-31 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, organic electroluminescence display device and manufacturing method of the same |
| US7476900B2 (en) | 1995-03-24 | 2009-01-13 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, organic electroluminescence display device and manufacturing method of the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6259120B1 (en) | Semiconductor device and method for fabricating the same | |
| US5920772A (en) | Method of fabricating a hybrid polysilicon/amorphous silicon TFT | |
| US5891766A (en) | MIS semiconductor device and method of fabricating the same | |
| JP2001007342A (ja) | 半導体装置およびその作製方法 | |
| JPH06260651A (ja) | 薄膜トランジスタおよびその作製方法 | |
| JPH07169974A (ja) | 半導体装置およびその作製方法 | |
| JPH07176753A (ja) | 薄膜半導体装置およびその作製方法 | |
| US6777763B1 (en) | Semiconductor device and method for fabricating the same | |
| JPH06314785A (ja) | 薄膜半導体装置およびその作製方法 | |
| JP3367618B2 (ja) | 薄膜トランジスタおよびその作製方法 | |
| JPH06314787A (ja) | 薄膜半導体装置およびその作製方法 | |
| JPH0832081A (ja) | 薄膜半導体装置 | |
| JP3452981B2 (ja) | 半導体集積回路およびその作製方法 | |
| JPH06314698A (ja) | 薄膜半導体装置およびその作製方法 | |
| JP2840812B2 (ja) | 半導体装置およびその作製方法 | |
| JP3325945B2 (ja) | 薄膜トランジスタの作製方法 | |
| JPH06314786A (ja) | 薄膜半導体装置およびその作製方法 | |
| JPH0677252A (ja) | 薄膜状半導体装置およびその作製方法 | |
| JP3141979B2 (ja) | 半導体装置およびその作製方法 | |
| JPH06314784A (ja) | 薄膜トランジスタおよびその作製方法 | |
| JPH07176752A (ja) | 薄膜半導体装置およびその作製方法 | |
| JP3695573B2 (ja) | 半導体装置の作製方法 | |
| JP3326015B2 (ja) | 薄膜半導体装置 | |
| JP3535493B2 (ja) | Cmos回路及びその作製方法 | |
| JP3393834B2 (ja) | 半導体装置の作製方法 |