JPH06314794A - 電子デバイスおよびその製造方法 - Google Patents
電子デバイスおよびその製造方法Info
- Publication number
- JPH06314794A JPH06314794A JP10251193A JP10251193A JPH06314794A JP H06314794 A JPH06314794 A JP H06314794A JP 10251193 A JP10251193 A JP 10251193A JP 10251193 A JP10251193 A JP 10251193A JP H06314794 A JPH06314794 A JP H06314794A
- Authority
- JP
- Japan
- Prior art keywords
- titanate
- insulator layer
- film
- pzt
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Non-Volatile Memory (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】 ＭＩＳ構造を有する電子デバイスにおいて、
絶縁体層として十分な強誘電性を示すチタン酸ジルコン
酸鉛（ＰＺＴ）またはチタン酸ジルコン酸ランタン鉛
（ＰＬＺＴ）を形成する。 【構成】 シリコン基板１と、シリコン基板１上に設け
られ、チタン酸ストロンチウム、チタン酸バリウムおよ
びチタン酸バリウムストロンチウムのいずれかからなる
第１の絶縁体層２と、第１の絶縁体層２上に設けられ、
ＰＺＴおよびＰＬＺＴのいずれかからなる第２の絶縁体
層３と、第２の絶縁体層３上に設けられる電極４とを備
えるＭＩＳ構造を有する電子デバイス。
絶縁体層として十分な強誘電性を示すチタン酸ジルコン
酸鉛（ＰＺＴ）またはチタン酸ジルコン酸ランタン鉛
（ＰＬＺＴ）を形成する。 【構成】 シリコン基板１と、シリコン基板１上に設け
られ、チタン酸ストロンチウム、チタン酸バリウムおよ
びチタン酸バリウムストロンチウムのいずれかからなる
第１の絶縁体層２と、第１の絶縁体層２上に設けられ、
ＰＺＴおよびＰＬＺＴのいずれかからなる第２の絶縁体
層３と、第２の絶縁体層３上に設けられる電極４とを備
えるＭＩＳ構造を有する電子デバイス。
Description
【０００１】
【産業上の利用分野】本発明は、強誘電性材料を用いた
ＭＩＳ構造（金属−絶縁体−半導体構造）を有する電子
デバイスおよびその製造方法に関し、特に、ＭＦＳ（ｍ
ｅｔａｌ−ｆｅｒｒｏｅｌｅｃｔｒｉｃｓ−ｓｅｍｉｃ
ｏｎｄｕｃｔｏｒ）構造を有する素子およびその製造方
法に関する。
ＭＩＳ構造（金属−絶縁体−半導体構造）を有する電子
デバイスおよびその製造方法に関し、特に、ＭＦＳ（ｍ
ｅｔａｌ−ｆｅｒｒｏｅｌｅｃｔｒｉｃｓ−ｓｅｍｉｃ
ｏｎｄｕｃｔｏｒ）構造を有する素子およびその製造方
法に関する。
【０００２】
【従来の技術】チタン酸ジルコン酸鉛（ＰＺＴ）および
チタン酸ジルコン酸ランタン鉛（ＰＬＺＴ）のような強
誘電性セラミックスは、圧電素子、焦電素子および電気
光学素子等に利用される。これらの用途は、振動子、赤
外線センサ、光スイッチ等、多岐にわたっている。
チタン酸ジルコン酸ランタン鉛（ＰＬＺＴ）のような強
誘電性セラミックスは、圧電素子、焦電素子および電気
光学素子等に利用される。これらの用途は、振動子、赤
外線センサ、光スイッチ等、多岐にわたっている。
【０００３】また、最近、強誘電性セラミックスは、不
揮発性メモリのメモリセルを形成するための材料として
注目されている。図１０に強誘電性セラミックスを用い
たキャパシタのヒステリシス特性を示す。キャパシタの
電極間にＶｃｃ／２または−Ｖｃｃ／２の電圧を一旦印
加すると、以降電圧を取除いてもＱｒまたは−Ｑｒの電
荷を蓄積しておくことが可能である。
揮発性メモリのメモリセルを形成するための材料として
注目されている。図１０に強誘電性セラミックスを用い
たキャパシタのヒステリシス特性を示す。キャパシタの
電極間にＶｃｃ／２または−Ｖｃｃ／２の電圧を一旦印
加すると、以降電圧を取除いてもＱｒまたは−Ｑｒの電
荷を蓄積しておくことが可能である。
【０００４】そこで、強誘電性セラミックスをＭＯＳ電
界効果トランジスタ（ＦＥＴ）のゲート酸化膜と置き換
えることが考えられる。たとえば、図１１に示すＦＥＴ
において、ゲート絶縁膜１１０を強誘電性セラミックス
で形成し、図１２に示す回路を構成するとする。
界効果トランジスタ（ＦＥＴ）のゲート酸化膜と置き換
えることが考えられる。たとえば、図１１に示すＦＥＴ
において、ゲート絶縁膜１１０を強誘電性セラミックス
で形成し、図１２に示す回路を構成するとする。
【０００５】図１２に示される回路のＩＮ端子に図１３
（ａ）のような電圧信号を与えると、ＯＵＴ端子に図１
３（ｂ）のような電圧信号が現れることが期待される。
すなわち、ゲート電極に正または負の電極を一旦印加す
ると、ＦＥＴはスイッチのＯＮまたはＯＦＦの動作を
し、以降、電圧を取除いてもデータを保持できることが
期待できる。このような素子は、ＭＦＳＦＥＴと呼ば
れ、不揮発性の半導体記憶装置への適用が期待されてい
る。
（ａ）のような電圧信号を与えると、ＯＵＴ端子に図１
３（ｂ）のような電圧信号が現れることが期待される。
すなわち、ゲート電極に正または負の電極を一旦印加す
ると、ＦＥＴはスイッチのＯＮまたはＯＦＦの動作を
し、以降、電圧を取除いてもデータを保持できることが
期待できる。このような素子は、ＭＦＳＦＥＴと呼ば
れ、不揮発性の半導体記憶装置への適用が期待されてい
る。
【０００６】上述したＦＥＴにおいて、ゲート絶縁膜は
常温で強誘電性を示す材料で形成されなければならな
い。ＰＺＴまたはＰＬＺＴからなる薄膜は、ゾルゲル
法、スパッタ法またはＣＶＤにより形成することができ
る。これらの方法において、サファイア（０００１）お
よびＭｇＯ（１００）の単結晶上では、ＰＺＴ膜および
ＰＬＺＴ膜は良好な結晶性を有し、かつ常温で強誘電性
を示すことが知られている。また、白金基板上において
もある程度結晶性のよいＰＬＺＴ膜を形成することがで
きる。
常温で強誘電性を示す材料で形成されなければならな
い。ＰＺＴまたはＰＬＺＴからなる薄膜は、ゾルゲル
法、スパッタ法またはＣＶＤにより形成することができ
る。これらの方法において、サファイア（０００１）お
よびＭｇＯ（１００）の単結晶上では、ＰＺＴ膜および
ＰＬＺＴ膜は良好な結晶性を有し、かつ常温で強誘電性
を示すことが知られている。また、白金基板上において
もある程度結晶性のよいＰＬＺＴ膜を形成することがで
きる。
【０００７】
【発明が解決しようとする課題】しかしながら、半導体
基板、特にＳｉ基板上に直接ＰＺＴ膜またはＰＬＺＴ膜
を形成した場合、良好な結晶性を有し、かつ強誘電性を
示す膜を得ることは困難である。アモルファスのＰＺＴ
膜またはＰＬＺＴ膜によって、十分な特性をデバイスに
付与することは困難である。
基板、特にＳｉ基板上に直接ＰＺＴ膜またはＰＬＺＴ膜
を形成した場合、良好な結晶性を有し、かつ強誘電性を
示す膜を得ることは困難である。アモルファスのＰＺＴ
膜またはＰＬＺＴ膜によって、十分な特性をデバイスに
付与することは困難である。
【０００８】本発明の目的は、ＭＩＳ構造を有するデバ
イスにおいて、ＰＺＴおよびＰＬＺＴのようなチタン酸
ジルコン酸塩からなる絶縁膜の結晶性を向上させ、常温
で強誘電性を示す膜を提供することにある。
イスにおいて、ＰＺＴおよびＰＬＺＴのようなチタン酸
ジルコン酸塩からなる絶縁膜の結晶性を向上させ、常温
で強誘電性を示す膜を提供することにある。
【０００９】本発明のさらなる目的は、実用的なＭＦＳ
構造を有する素子、特にＭＦＳＦＥＴを提供することに
ある。
構造を有する素子、特にＭＦＳＦＥＴを提供することに
ある。
【００１０】
【課題を解決するための手段】第１の発明に従って、Ｍ
ＩＳ構造を有する電子デバイスが提供され、そこにおい
てＭＩＳ構造のための絶縁体層は、チタン酸ストロンチ
ウム（ＳｒＴｉＯ3 ）、チタン酸バリウム（ＢａＴｉＯ
3 ）およびチタン酸バリウムストロンチウム（ＢａX Ｓ
ｒ1-X ＴｉＯ3 （０＜Ｘ＜１））からなる群から選択さ
れる少なくとも１つのチタン酸塩からなる第１の絶縁体
層と、第１の絶縁体層に接し、かつチタン酸ジルコン酸
塩からなる第２の絶縁体層とを備え、第１の絶縁体層
は、ＭＩＳ構造のための半導体と第２の絶縁体層との間
に介在し、かつ第２の絶縁体層は常温で強誘電性を示
す。
ＩＳ構造を有する電子デバイスが提供され、そこにおい
てＭＩＳ構造のための絶縁体層は、チタン酸ストロンチ
ウム（ＳｒＴｉＯ3 ）、チタン酸バリウム（ＢａＴｉＯ
3 ）およびチタン酸バリウムストロンチウム（ＢａX Ｓ
ｒ1-X ＴｉＯ3 （０＜Ｘ＜１））からなる群から選択さ
れる少なくとも１つのチタン酸塩からなる第１の絶縁体
層と、第１の絶縁体層に接し、かつチタン酸ジルコン酸
塩からなる第２の絶縁体層とを備え、第１の絶縁体層
は、ＭＩＳ構造のための半導体と第２の絶縁体層との間
に介在し、かつ第２の絶縁体層は常温で強誘電性を示
す。
【００１１】第１の発明において、半導体には、シリコ
ン、特にｐ型またはｎ型のＳｉ（１００）単結晶基板お
よびＳｉ（１１１）単結晶基板が好ましく用いられる。
さらに、半導体として、Ｇｅ等のその他のＩＶ族半導
体、ＧａＡｓ等のＩＩＩ−Ｖ族半導体、またはＩｎＰ等
のＩＩ−ＶＩ族半導体等の種々の半導体を用いてもよ
い。
ン、特にｐ型またはｎ型のＳｉ（１００）単結晶基板お
よびＳｉ（１１１）単結晶基板が好ましく用いられる。
さらに、半導体として、Ｇｅ等のその他のＩＶ族半導
体、ＧａＡｓ等のＩＩＩ−Ｖ族半導体、またはＩｎＰ等
のＩＩ−ＶＩ族半導体等の種々の半導体を用いてもよ
い。
【００１２】第１の発明において第１の絶縁体層は、チ
タン酸ストロンチウム、チタン酸バリウム、チタン酸バ
リウムストロンチウムまたはそれらの組合せからなる。
これらの材料は、いずれも半導体基板上にペロブスカイ
ト型の結晶を形成しやすい。第１の発明において、第１
の絶縁体層は、通常、ペロブスカイト型の結晶構造を有
する。これらの材料の中で、Ｓｉ基板上でペロブスカイ
ト型の結晶構造を容易に得られる点から、チタン酸スト
ロンチウムがより好ましい。
タン酸ストロンチウム、チタン酸バリウム、チタン酸バ
リウムストロンチウムまたはそれらの組合せからなる。
これらの材料は、いずれも半導体基板上にペロブスカイ
ト型の結晶を形成しやすい。第１の発明において、第１
の絶縁体層は、通常、ペロブスカイト型の結晶構造を有
する。これらの材料の中で、Ｓｉ基板上でペロブスカイ
ト型の結晶構造を容易に得られる点から、チタン酸スト
ロンチウムがより好ましい。
【００１３】第１の絶縁体層は、たとえば１００〜５０
０Åの厚みで形成することができる。
０Åの厚みで形成することができる。
【００１４】第１の発明において、第２の絶縁体層を形
成するジルコン酸チタン酸塩として、下記の化学組成式
で示される化合物を好ましく用いることができる。
成するジルコン酸チタン酸塩として、下記の化学組成式
で示される化合物を好ましく用いることができる。
【００１５】
【化１】
【００１６】上式においてｙ＝０の場合、ジルコン酸チ
タン酸鉛（ＰＺＴ）、ｙ≠０の場合、ジルコン酸チタン
酸ランタン鉛（ＰＬＺＴ）となる。上式中、ｙは０また
は０．０３〜０．１の範囲が好ましい。また、ｚが０．
５または０．６５〜０．７の範囲の化合物がより好まし
く用いられる。
タン酸鉛（ＰＺＴ）、ｙ≠０の場合、ジルコン酸チタン
酸ランタン鉛（ＰＬＺＴ）となる。上式中、ｙは０また
は０．０３〜０．１の範囲が好ましい。また、ｚが０．
５または０．６５〜０．７の範囲の化合物がより好まし
く用いられる。
【００１７】さらに、ジルコン酸チタン酸塩として、Ｐ
ＺＴにおけるＰｂの一部がＦｅで置換されたジルコン酸
チタン酸鉄鉛（ＰＦＺＴ）、ＰＺＴにおけるＰｂの一部
がＭｎで置換されたジルコン酸チタン酸マンガン鉛（Ｐ
ＭＺＴ）等を用いてもよい。
ＺＴにおけるＰｂの一部がＦｅで置換されたジルコン酸
チタン酸鉄鉛（ＰＦＺＴ）、ＰＺＴにおけるＰｂの一部
がＭｎで置換されたジルコン酸チタン酸マンガン鉛（Ｐ
ＭＺＴ）等を用いてもよい。
【００１８】第１の発明において、第２の絶縁体層の厚
みは、たとえば１０００〜１５００Åの範囲とすること
ができる。
みは、たとえば１０００〜１５００Åの範囲とすること
ができる。
【００１９】第１の発明において、ＭＩＳ構造のための
電極層は、Ｐｔ、Ａｌ、ＡｌＳｉ等のＡｌ合金、Ｔｉ、
ＴｉＳｉ等のＴｉ合金、Ｗ、ＷＳｉ等のＷ合金、Ｃｕ、
ポリシリコンまたはそれらの組合せ等から形成すること
ができる。
電極層は、Ｐｔ、Ａｌ、ＡｌＳｉ等のＡｌ合金、Ｔｉ、
ＴｉＳｉ等のＴｉ合金、Ｗ、ＷＳｉ等のＷ合金、Ｃｕ、
ポリシリコンまたはそれらの組合せ等から形成すること
ができる。
【００２０】第１の発明において、第１の絶縁体層は半
導体基板上に直接形成されてもよいし、他の膜を介して
半導体基板上に設けられてもよい。半導体基板上に他の
膜を形成し、それに接するように第１の絶縁体層を形成
する場合、他の膜として、シリコン酸化膜、シリコン窒
化膜、酸化窒化膜、ＴｉＯ2 膜、Ｔａ2 Ｏ5 膜またはそ
れらの組合せ等を用いることができる。
導体基板上に直接形成されてもよいし、他の膜を介して
半導体基板上に設けられてもよい。半導体基板上に他の
膜を形成し、それに接するように第１の絶縁体層を形成
する場合、他の膜として、シリコン酸化膜、シリコン窒
化膜、酸化窒化膜、ＴｉＯ2 膜、Ｔａ2 Ｏ5 膜またはそ
れらの組合せ等を用いることができる。
【００２１】第２の発明に従って、ＭＩＳ構造を有する
電子デバイスの製造方法は、ＭＩＳ構造のための半導体
部分を準備するステップと、半導体部分上に第３の絶縁
体層を形成するステップと、第３の絶縁体層上に、チタ
ン酸ジルコン酸塩からなる第４の絶縁体層を形成するス
テップと、ＭＩＳ構造のための電極層を形成するステッ
プとを備え、さらに第３の絶縁体層を形成するステップ
は、チタン酸ストロンチウム（ＳｒＴｉＯ3 ）、チタン
酸バリウム（ＢａＴｉＯ3 ）およびチタン酸バリウムス
トロンチウム（ＢａX Ｓｒ1-X ＴｉＯ3 （０＜Ｘ＜
１））からなる群から選択される少なくとも１つのチタ
ン酸塩からなる絶縁体層を形成するステップを備え、か
つ第４の絶縁体層は、上記チタン酸塩からなる絶縁体層
上に形成される。
電子デバイスの製造方法は、ＭＩＳ構造のための半導体
部分を準備するステップと、半導体部分上に第３の絶縁
体層を形成するステップと、第３の絶縁体層上に、チタ
ン酸ジルコン酸塩からなる第４の絶縁体層を形成するス
テップと、ＭＩＳ構造のための電極層を形成するステッ
プとを備え、さらに第３の絶縁体層を形成するステップ
は、チタン酸ストロンチウム（ＳｒＴｉＯ3 ）、チタン
酸バリウム（ＢａＴｉＯ3 ）およびチタン酸バリウムス
トロンチウム（ＢａX Ｓｒ1-X ＴｉＯ3 （０＜Ｘ＜
１））からなる群から選択される少なくとも１つのチタ
ン酸塩からなる絶縁体層を形成するステップを備え、か
つ第４の絶縁体層は、上記チタン酸塩からなる絶縁体層
上に形成される。
【００２２】第２の発明において、チタン酸ストロンチ
ウム、チタン酸バリウムおよびチタン酸バリウムストロ
ンチウムからなる群から選択される少なくとも１つのチ
タン酸塩からなる絶縁体層は、ゾルゲル法等の液相法、
スパッタリング等のＰＶＤまたはＭＯＣＶＤ等のＣＶＤ
により形成することができる。チタン酸塩からなる絶縁
体層は、これらの方法により、たとえば１００〜５００
Åの厚みで形成することができる。
ウム、チタン酸バリウムおよびチタン酸バリウムストロ
ンチウムからなる群から選択される少なくとも１つのチ
タン酸塩からなる絶縁体層は、ゾルゲル法等の液相法、
スパッタリング等のＰＶＤまたはＭＯＣＶＤ等のＣＶＤ
により形成することができる。チタン酸塩からなる絶縁
体層は、これらの方法により、たとえば１００〜５００
Åの厚みで形成することができる。
【００２３】同様に、ＰＺＴまたはＰＬＺＴ等のチタン
酸ジルコン酸塩からなる第４の絶縁体層は、ゾルゲル法
等の液相法、スパッタリング等のＰＶＤまたはＭＯＣＶ
Ｄ等のＣＶＤにより形成することができる。第４の絶縁
体層は、これらの方法により、たとえば１０００〜１５
００Åの厚みで形成することができる。
酸ジルコン酸塩からなる第４の絶縁体層は、ゾルゲル法
等の液相法、スパッタリング等のＰＶＤまたはＭＯＣＶ
Ｄ等のＣＶＤにより形成することができる。第４の絶縁
体層は、これらの方法により、たとえば１０００〜１５
００Åの厚みで形成することができる。
【００２４】第２の発明においてスパッタ法を用いる場
合、チタン酸塩からなる絶縁体層を形成するに際し、ス
パッタターゲットとしてチタン酸ストロンチウム、チタ
ン酸バリウムまたはチタン酸バリウムストロンチウムの
ための化学量論的組成を有するセラミックス焼結体を好
ましく用いることができる。第４の絶縁体層を形成する
に際しては、チタン酸ジルコン酸鉛またはチタン酸ジル
コン酸ランタン鉛等のための化学量論的組成を有するセ
ラミックス焼結体を好ましく用いることができる。
合、チタン酸塩からなる絶縁体層を形成するに際し、ス
パッタターゲットとしてチタン酸ストロンチウム、チタ
ン酸バリウムまたはチタン酸バリウムストロンチウムの
ための化学量論的組成を有するセラミックス焼結体を好
ましく用いることができる。第４の絶縁体層を形成する
に際しては、チタン酸ジルコン酸鉛またはチタン酸ジル
コン酸ランタン鉛等のための化学量論的組成を有するセ
ラミックス焼結体を好ましく用いることができる。
【００２５】スパッタガスとしては、ＡｒとＯ2 の混合
ガスが好ましく用いられる。２種類のセラミックス焼結
体を用いて、チタン酸塩からなる絶縁体層および第４の
絶縁体層を連続的に形成してもよい。
ガスが好ましく用いられる。２種類のセラミックス焼結
体を用いて、チタン酸塩からなる絶縁体層および第４の
絶縁体層を連続的に形成してもよい。
【００２６】スパッタ法において、絶縁体層を堆積する
ための基板は、５００〜７００℃に加熱することができ
る。このような高温での堆積では、ａｓ ｇｒｏｗｎで
ペロブスカイト型結晶構造を有する膜を得ることができ
る。一方、基板の温度を３００℃程度の温度に設定して
もよい。このような温度でのスパッタリングの後、５０
０℃〜７００℃の温度でのニーリングにより、ペロブス
カイト型の結晶構造を有する膜を形成することができ
る。
ための基板は、５００〜７００℃に加熱することができ
る。このような高温での堆積では、ａｓ ｇｒｏｗｎで
ペロブスカイト型結晶構造を有する膜を得ることができ
る。一方、基板の温度を３００℃程度の温度に設定して
もよい。このような温度でのスパッタリングの後、５０
０℃〜７００℃の温度でのニーリングにより、ペロブス
カイト型の結晶構造を有する膜を形成することができ
る。
【００２７】第２の発明において、絶縁体層を形成する
ためＣＶＤを好ましく用いることができる。ＣＶＤにお
いて、Ｐｂのソース原料として、Ｐｂのβ−ジケトン錯
体を好ましく用いることができる。Ｐｂのβ−ジケトン
錯体は、以下の構造式で示すことができる。
ためＣＶＤを好ましく用いることができる。ＣＶＤにお
いて、Ｐｂのソース原料として、Ｐｂのβ−ジケトン錯
体を好ましく用いることができる。Ｐｂのβ−ジケトン
錯体は、以下の構造式で示すことができる。
【００２８】
【化２】
【００２９】Ｐｂのβ−ジケトン錯体は、毒性が低いた
め、その取扱いに伴う危険性は低い。Ｐｂのβ−ジケト
ン錯体は、従来のソース原料と比べて相対的に低い融点
を有するため、その気化を相対的に低温で容易に行なう
ことができる。ＣＶＤにおいて、気化されたＰｂのβ−
ジケトン錯体は、ほとんど分解されることなく、基板上
に到達させることができる。このような点から、Ｐｂの
β−ジケトン錯体は、工業上実用的である。
め、その取扱いに伴う危険性は低い。Ｐｂのβ−ジケト
ン錯体は、従来のソース原料と比べて相対的に低い融点
を有するため、その気化を相対的に低温で容易に行なう
ことができる。ＣＶＤにおいて、気化されたＰｂのβ−
ジケトン錯体は、ほとんど分解されることなく、基板上
に到達させることができる。このような点から、Ｐｂの
β−ジケトン錯体は、工業上実用的である。
【００３０】Ｐｂのβ−ジケトン錯体の好ましい例とし
て、アセチルアセトナト鉛（上式中Ｒ1 ＝ＣＨ3 、Ｒ2
＝ＣＨ3 ）、ジピバロイルメタナト鉛（上式中Ｒ1 ＝Ｃ
（ＣＨ3 ）3 、Ｒ2 ＝Ｃ（ＣＨ3 ）3 ）、ヘプタフルオ
ロブタノイルピバロイルメタナト鉛（上式中Ｒ1 ＝Ｃ3
Ｆ7 、Ｒ2 ＝Ｃ（ＣＨ3 ）3 ）およびヘキサフルオロア
セチルアセトナト鉛等を挙げることができる。さらに、
ＣＶＤプロセスの低温化を図るため、より低い融点を有
するトリメチルヘプタンジオナト鉛（ＴＭＨＰＤ）（上
式中Ｒ1 ＝ＣＨ（ＣＨ3 ）2 、Ｒ2 ＝Ｃ（ＣＨ3 ）
3 （融点７７℃））を用いてもよい。
て、アセチルアセトナト鉛（上式中Ｒ1 ＝ＣＨ3 、Ｒ2
＝ＣＨ3 ）、ジピバロイルメタナト鉛（上式中Ｒ1 ＝Ｃ
（ＣＨ3 ）3 、Ｒ2 ＝Ｃ（ＣＨ3 ）3 ）、ヘプタフルオ
ロブタノイルピバロイルメタナト鉛（上式中Ｒ1 ＝Ｃ3
Ｆ7 、Ｒ2 ＝Ｃ（ＣＨ3 ）3 ）およびヘキサフルオロア
セチルアセトナト鉛等を挙げることができる。さらに、
ＣＶＤプロセスの低温化を図るため、より低い融点を有
するトリメチルヘプタンジオナト鉛（ＴＭＨＰＤ）（上
式中Ｒ1 ＝ＣＨ（ＣＨ3 ）2 、Ｒ2 ＝Ｃ（ＣＨ3 ）
3 （融点７７℃））を用いてもよい。
【００３１】これらのＰｂソース原料は、加熱溶融され
たものの中にキャリアガスを吹込むことによってＣＶＤ
のための環境にその蒸気が輸送されてもよいし、固体を
加熱により昇華させてキャリアガスでその蒸気をＣＶＤ
の環境に輸送してもよい。これらの場合において、キャ
リアガスには通常窒素ガスが用いられる。
たものの中にキャリアガスを吹込むことによってＣＶＤ
のための環境にその蒸気が輸送されてもよいし、固体を
加熱により昇華させてキャリアガスでその蒸気をＣＶＤ
の環境に輸送してもよい。これらの場合において、キャ
リアガスには通常窒素ガスが用いられる。
【００３２】Ｚｒソース原料として、２５℃、１ａｔｍ
で液体のジルコニウムアルコキシド（Ｚｒ（ＯＲ）4 ）
を好ましく用いることができる。ジルコニウムアルコキ
シドは、たとえば、ジルコニウムメトキシド、ジルコニ
ウムエトキシド、ジルコニウムプロポキシドおよびジル
コニウムブトキシドからなる群から選択することができ
る。ジルコニウムアルコキシドのとくに好ましい例とし
て、四第３ブトキシジルコニウムを挙げることができ
る。
で液体のジルコニウムアルコキシド（Ｚｒ（ＯＲ）4 ）
を好ましく用いることができる。ジルコニウムアルコキ
シドは、たとえば、ジルコニウムメトキシド、ジルコニ
ウムエトキシド、ジルコニウムプロポキシドおよびジル
コニウムブトキシドからなる群から選択することができ
る。ジルコニウムアルコキシドのとくに好ましい例とし
て、四第３ブトキシジルコニウムを挙げることができ
る。
【００３３】Ｔｉソース原料として、２５℃、１ａｔｍ
で液体のチタンアルコキシド（Ｔｉ（ＯＲ′）4 ）を好
ましく用いることができる。チタンアルコキシドは、た
とえば、チタンメトキシド、チタンエトキシド、チタン
プロポキシドおよびチタンブトキシドからなる群から選
択することができる。とくに好ましいチタンアルコキシ
ドとして、テトライソプロポキシチタンを挙げることが
できる。
で液体のチタンアルコキシド（Ｔｉ（ＯＲ′）4 ）を好
ましく用いることができる。チタンアルコキシドは、た
とえば、チタンメトキシド、チタンエトキシド、チタン
プロポキシドおよびチタンブトキシドからなる群から選
択することができる。とくに好ましいチタンアルコキシ
ドとして、テトライソプロポキシチタンを挙げることが
できる。
【００３４】Ｌａソース原料として、Ｌａのβ−ジケト
ン錯体を好ましく用いることができる。とくに好ましい
Ｌａのβ−ジケトン錯体として、たとえばトリジピバロ
イルメタナトランタン（Ｌａ（ＤＰＭ）3 ）を挙げるこ
とができる。
ン錯体を好ましく用いることができる。とくに好ましい
Ｌａのβ−ジケトン錯体として、たとえばトリジピバロ
イルメタナトランタン（Ｌａ（ＤＰＭ）3 ）を挙げるこ
とができる。
【００３５】Ｂａソース原料として、Ｂａのβ−ジケト
ン錯体を好ましく用いることができる。好ましいＢａの
β−ジケトン錯体として、たとえばビスジピバロイルメ
タナトバリウム（Ｂａ（ＤＰＭ）2 ）を挙げることがで
きる。
ン錯体を好ましく用いることができる。好ましいＢａの
β−ジケトン錯体として、たとえばビスジピバロイルメ
タナトバリウム（Ｂａ（ＤＰＭ）2 ）を挙げることがで
きる。
【００３６】Ｓｒソース原料として、Ｓｒのβ−ジケト
ン錯体を好ましく用いることができる。好ましいＳｒの
β−ジケトン錯体として、たとえばビスジピバロイルメ
タナトストロンチウム（Ｓｒ（ＤＰＭ）2 ）が挙げられ
る。
ン錯体を好ましく用いることができる。好ましいＳｒの
β−ジケトン錯体として、たとえばビスジピバロイルメ
タナトストロンチウム（Ｓｒ（ＤＰＭ）2 ）が挙げられ
る。
【００３７】加えて、ソース原料の酸化剤として、酸素
およびオゾンの少なくともいずれかを用いることができ
る。
およびオゾンの少なくともいずれかを用いることができ
る。
【００３８】第２の発明において、チタン酸塩からなる
絶縁体層または第４の絶縁体層は、上述した原料を用い
て熱ＣＶＤにより好ましく形成することができる。熱Ｃ
ＶＤにおいて、基板は、たとえば６００〜７００℃に加
熱される。
絶縁体層または第４の絶縁体層は、上述した原料を用い
て熱ＣＶＤにより好ましく形成することができる。熱Ｃ
ＶＤにおいて、基板は、たとえば６００〜７００℃に加
熱される。
【００３９】第２の発明において、半導体には、シリコ
ン、特にｐ型またはｎ型のＳｉ（１００）単結晶基板ま
たはＳｉ（１１１）単結晶基板が好ましく用いられる。
さらに半導体として、Ｇｅ等のその他のＩＶ族半導体、
ＧａＡｓ等のＩＩＩ−Ｖ族半導体、またはＩｎＰ等のＩ
Ｉ−ＶＩ族半導体等の種々の半導体を用いてもよい。
ン、特にｐ型またはｎ型のＳｉ（１００）単結晶基板ま
たはＳｉ（１１１）単結晶基板が好ましく用いられる。
さらに半導体として、Ｇｅ等のその他のＩＶ族半導体、
ＧａＡｓ等のＩＩＩ−Ｖ族半導体、またはＩｎＰ等のＩ
Ｉ−ＶＩ族半導体等の種々の半導体を用いてもよい。
【００４０】第２の発明において、上述した［化１］の
化学組成式で示されるジルコン酸チタン酸塩からなる第
４の絶縁層が好ましく形成される。さらに、第４の絶縁
体層はＰＦＺＴまたはＰＭＺＴ等から形成されてもよ
い。
化学組成式で示されるジルコン酸チタン酸塩からなる第
４の絶縁層が好ましく形成される。さらに、第４の絶縁
体層はＰＦＺＴまたはＰＭＺＴ等から形成されてもよ
い。
【００４１】第２の発明において、ＭＩＳ構造のための
電極層は、Ｐｔ、Ａｌ、ＡｌＳｉ等のＡｌ合金、Ｔｉ、
ＴｉＳｉ等のＴｉ合金、Ｗ、ＷＳｉ等のＷ合金、もしく
はＣｕ等の金属、またはポリシリコンもしくは珪化タン
グステンなどのシリコン化合物から生成することができ
る。
電極層は、Ｐｔ、Ａｌ、ＡｌＳｉ等のＡｌ合金、Ｔｉ、
ＴｉＳｉ等のＴｉ合金、Ｗ、ＷＳｉ等のＷ合金、もしく
はＣｕ等の金属、またはポリシリコンもしくは珪化タン
グステンなどのシリコン化合物から生成することができ
る。
【００４２】第２の発明において、第３の絶縁体層は、
チタン酸塩からなる絶縁体層の他に絶縁体層を含んでも
よい。この場合、第３の絶縁体層を形成するステップ
は、チタン酸塩からなる絶縁体層を形成するステップの
前に他の絶縁体層を形成するステップを含む。半導体上
に他の絶縁膜がまず形成され、その上にチタン酸塩から
なる絶縁体層が形成される。次いで、チタン酸塩からな
る絶縁体層上に第４の絶縁体層が形成される。他の絶縁
体層として、シリコン酸化膜、シリコン窒化膜、酸化窒
化膜、ＴｉＯ2 膜、Ｔａ2 Ｏ5 膜またはそれらの組合せ
等を形成することができる。
チタン酸塩からなる絶縁体層の他に絶縁体層を含んでも
よい。この場合、第３の絶縁体層を形成するステップ
は、チタン酸塩からなる絶縁体層を形成するステップの
前に他の絶縁体層を形成するステップを含む。半導体上
に他の絶縁膜がまず形成され、その上にチタン酸塩から
なる絶縁体層が形成される。次いで、チタン酸塩からな
る絶縁体層上に第４の絶縁体層が形成される。他の絶縁
体層として、シリコン酸化膜、シリコン窒化膜、酸化窒
化膜、ＴｉＯ2 膜、Ｔａ2 Ｏ5 膜またはそれらの組合せ
等を形成することができる。
【００４３】
【作用】本発明者らは、半導体基板上に優れた特性を示
す強誘電体層をいかにして設けるかについて研究を行な
ってきた。ＰＺＴおよびＰＬＺＴ等のチタン酸ジルコン
酸塩から絶縁体膜を形成する場合、膜の材料がペロブス
カイト型の結晶構造を有するようになることが重要な鍵
であった。Ｓｉ基板上に、直接ＰＺＴ膜またはＰＬＺＴ
膜を形成しても、ペロブスカイト型の結晶構造を有する
膜を得ることは困難であった。
す強誘電体層をいかにして設けるかについて研究を行な
ってきた。ＰＺＴおよびＰＬＺＴ等のチタン酸ジルコン
酸塩から絶縁体膜を形成する場合、膜の材料がペロブス
カイト型の結晶構造を有するようになることが重要な鍵
であった。Ｓｉ基板上に、直接ＰＺＴ膜またはＰＬＺＴ
膜を形成しても、ペロブスカイト型の結晶構造を有する
膜を得ることは困難であった。
【００４４】そこで、本発明者らは、半導体基板等のＰ
ＺＴやＰＬＺＴと物性のかなり異なる異種材料上にペロ
ブスカイト型結晶を形成しやすい材料を見出すべく検討
を行なった。その結果、好ましい材料として、チタン酸
ストロンチウム、チタン酸バリウムおよびチタン酸バリ
ウムストロンチウムが見出された。次いで、これらの材
料からなる薄膜の上にＰＺＴ膜またはＰＬＺＴ膜を形成
した結果、ペロブスカイト型の結晶構造を有する強誘電
体膜が形成できることが見出された。これは、半導体基
板上に形成されるチタン酸ストロンチウム等のペロブス
カイト型結晶が、ＰＺＴまたはＰＬＺＴの結晶成長のた
めの初期核として働くからであると考えられた。すなわ
ち、下地の結晶構造に対して、ＰＺＴまたはＰＬＺＴ等
をヘテロエピタキシャル成長させることが可能になると
考えられた。
ＺＴやＰＬＺＴと物性のかなり異なる異種材料上にペロ
ブスカイト型結晶を形成しやすい材料を見出すべく検討
を行なった。その結果、好ましい材料として、チタン酸
ストロンチウム、チタン酸バリウムおよびチタン酸バリ
ウムストロンチウムが見出された。次いで、これらの材
料からなる薄膜の上にＰＺＴ膜またはＰＬＺＴ膜を形成
した結果、ペロブスカイト型の結晶構造を有する強誘電
体膜が形成できることが見出された。これは、半導体基
板上に形成されるチタン酸ストロンチウム等のペロブス
カイト型結晶が、ＰＺＴまたはＰＬＺＴの結晶成長のた
めの初期核として働くからであると考えられた。すなわ
ち、下地の結晶構造に対して、ＰＺＴまたはＰＬＺＴ等
をヘテロエピタキシャル成長させることが可能になると
考えられた。
【００４５】以上に述べてきたとおり、第１の発明に従
う電子デバイスにおいて、チタン酸ストロンチウム、チ
タン酸バリウム、チタン酸バリウムストロンチウムまた
はそれらの組合せからなる第１の絶縁体層に接して設け
られ、ＰＺＴまたはＰＬＺＴ等のチタン酸ジルコン酸塩
からなる第２の絶縁体層は、ペロブスカイト型の結晶構
造を有し、かつ常温において強誘電性を示す。したがっ
て、本発明の構造は、ＭＦＳ構造を有する実用的な電子
デバイスを実現するものである。
う電子デバイスにおいて、チタン酸ストロンチウム、チ
タン酸バリウム、チタン酸バリウムストロンチウムまた
はそれらの組合せからなる第１の絶縁体層に接して設け
られ、ＰＺＴまたはＰＬＺＴ等のチタン酸ジルコン酸塩
からなる第２の絶縁体層は、ペロブスカイト型の結晶構
造を有し、かつ常温において強誘電性を示す。したがっ
て、本発明の構造は、ＭＦＳ構造を有する実用的な電子
デバイスを実現するものである。
【００４６】また、上述したように、チタン酸ストロン
チウム、チタン酸バリウムまたはチタン酸バリウムスト
ロンチウムは、半導体基板等のＰＺＴやＰＬＺＴと物性
のかなり異なる材料上に、容易にペロブスカイト型結晶
を形成することができる。第２の発明に従う製造方法で
は、第３の絶縁体層形成ステップにおいて、チタン酸塩
からなる絶縁体層が形成される。チタン酸塩からなる絶
縁体層上にＰＺＴまたはＰＬＺＴ等のチタン酸ジルコン
酸塩からなる絶縁体層を形成すれば、ペロブスカイト型
結晶構造を有する強誘電体層を得ることが可能となる。
このようなプロセスによれば、ＭＦＳ構造を有する電子
デバイスを容易に製造することができる。
チウム、チタン酸バリウムまたはチタン酸バリウムスト
ロンチウムは、半導体基板等のＰＺＴやＰＬＺＴと物性
のかなり異なる材料上に、容易にペロブスカイト型結晶
を形成することができる。第２の発明に従う製造方法で
は、第３の絶縁体層形成ステップにおいて、チタン酸塩
からなる絶縁体層が形成される。チタン酸塩からなる絶
縁体層上にＰＺＴまたはＰＬＺＴ等のチタン酸ジルコン
酸塩からなる絶縁体層を形成すれば、ペロブスカイト型
結晶構造を有する強誘電体層を得ることが可能となる。
このようなプロセスによれば、ＭＦＳ構造を有する電子
デバイスを容易に製造することができる。
【００４７】また、チタン酸ストロンチウム、チタン酸
バリウムおよびチタン酸バリウムストロンチウムは、Ｐ
ＺＴまたはＰＬＺＴに比べて高い電気抵抗を示し、優れ
た絶縁性を有する。このため、チタン酸塩からなる絶縁
体層とチタン酸ジルコン酸塩からなる絶縁体層を積層す
れば、チタン酸ジルコン酸塩の膜を単独で用いるよりも
電気抵抗を高めることができる。より高い電気抵抗を有
する積層構造は、リーク電流を抑制するという点から、
特にＦＥＴのゲート絶縁膜として有用である。
バリウムおよびチタン酸バリウムストロンチウムは、Ｐ
ＺＴまたはＰＬＺＴに比べて高い電気抵抗を示し、優れ
た絶縁性を有する。このため、チタン酸塩からなる絶縁
体層とチタン酸ジルコン酸塩からなる絶縁体層を積層す
れば、チタン酸ジルコン酸塩の膜を単独で用いるよりも
電気抵抗を高めることができる。より高い電気抵抗を有
する積層構造は、リーク電流を抑制するという点から、
特にＦＥＴのゲート絶縁膜として有用である。
【００４８】以下に、本発明のより具体的な例を示す。
【００４９】
【実施例】第１の発明に従う電子デバイスについて、Ｍ
ＩＳ構造の部分（たとえば、半導体装置におけるトラン
ジスタのゲート部分）の一具体例を図１に示す。図１を
参照して、ｐ型またはｎ型のシリコン（１００）単結晶
またはシリコン（１１１）単結晶等からなるシリコン基
板１上には、チタン酸ストロンチウム、チタン酸バリウ
ム、チタン酸バリウムストロンチウム、またはそれらの
組合せからなる第１の絶縁体層２が形成されている。第
１の絶縁体層２上には、ＰＺＴまたはＰＬＺＴからなる
第２の絶縁体層３が形成される。第２の絶縁体層３上に
は、白金、アルミニウム、アルミニウム合金、チタン、
チタン合金、タングステン、タングステン合金もしくは
銅などの金属、またはポリシリコンもしくは珪化タング
ステンなどのシリコン化合物からなる電極４が形成され
る。
ＩＳ構造の部分（たとえば、半導体装置におけるトラン
ジスタのゲート部分）の一具体例を図１に示す。図１を
参照して、ｐ型またはｎ型のシリコン（１００）単結晶
またはシリコン（１１１）単結晶等からなるシリコン基
板１上には、チタン酸ストロンチウム、チタン酸バリウ
ム、チタン酸バリウムストロンチウム、またはそれらの
組合せからなる第１の絶縁体層２が形成されている。第
１の絶縁体層２上には、ＰＺＴまたはＰＬＺＴからなる
第２の絶縁体層３が形成される。第２の絶縁体層３上に
は、白金、アルミニウム、アルミニウム合金、チタン、
チタン合金、タングステン、タングステン合金もしくは
銅などの金属、またはポリシリコンもしくは珪化タング
ステンなどのシリコン化合物からなる電極４が形成され
る。
【００５０】このような構造は次のようにして形成する
ことができる。図２を参照して、まず図２（ａ）に示す
ようにシリコン基板１１を準備する。次に、図２（ｂ）
に示すように、シリコン基板１１上に第１の絶縁体層１
２を形成する。第１の絶縁体層１２は、たとえばスパッ
タ法により形成することができる。
ことができる。図２を参照して、まず図２（ａ）に示す
ようにシリコン基板１１を準備する。次に、図２（ｂ）
に示すように、シリコン基板１１上に第１の絶縁体層１
２を形成する。第１の絶縁体層１２は、たとえばスパッ
タ法により形成することができる。
【００５１】図３は、第１の絶縁体層を形成するための
スパッタ装置を模式的に示している。図３を参照して、
反応室３１内では、薄膜を形成するための基板３２がサ
セプタ３３に取付けられる。サセプタ３３は、抵抗加熱
により４００〜７００℃、好ましくは５００〜６００℃
に加熱される。反応室３１は、ロータリーポンプ３４お
よびクライオポンプ３５により排気することができる。
ターゲット材３６には、化学量論的組成比を有するセラ
ミックス焼結体を用いることができる。セラミックス焼
結体として、組成比ＳｒＴｉＯ3 、ＢａＴｉＯ3 または
ＢａX Ｓｒ1-XＴｉＯ3 （０＜Ｘ＜１）の材料が用いら
れる。
スパッタ装置を模式的に示している。図３を参照して、
反応室３１内では、薄膜を形成するための基板３２がサ
セプタ３３に取付けられる。サセプタ３３は、抵抗加熱
により４００〜７００℃、好ましくは５００〜６００℃
に加熱される。反応室３１は、ロータリーポンプ３４お
よびクライオポンプ３５により排気することができる。
ターゲット材３６には、化学量論的組成比を有するセラ
ミックス焼結体を用いることができる。セラミックス焼
結体として、組成比ＳｒＴｉＯ3 、ＢａＴｉＯ3 または
ＢａX Ｓｒ1-XＴｉＯ3 （０＜Ｘ＜１）の材料が用いら
れる。
【００５２】反応室３１には、ガス流量制御装置３７お
よび３７´を有する配管系３８を通じてアルゴンまたは
酸素ガスが供給される。、ガスの組成は流量制御によっ
て可変であるが、Ａｒ／Ｏ2 比は、５／１〜９／１の範
囲が好ましい。
よび３７´を有する配管系３８を通じてアルゴンまたは
酸素ガスが供給される。、ガスの組成は流量制御によっ
て可変であるが、Ａｒ／Ｏ2 比は、５／１〜９／１の範
囲が好ましい。
【００５３】基板３２とターゲット３６の間には高周波
電源３９により１３．５６ＭＨｚの高周波が印加され
る。入力電力は、２００〜１ｋＷの範囲が用いられる。
基板とターゲット間の距離は５０〜１００ｍｍである。
以上述べてきた成膜条件によって、１５〜３０分間でチ
タン酸ストロンチウム、チタン酸バリウムまたはチタン
酸バリウムストロンチウムからなる絶縁体層を５００〜
１０００Åの厚みで得ることができる。
電源３９により１３．５６ＭＨｚの高周波が印加され
る。入力電力は、２００〜１ｋＷの範囲が用いられる。
基板とターゲット間の距離は５０〜１００ｍｍである。
以上述べてきた成膜条件によって、１５〜３０分間でチ
タン酸ストロンチウム、チタン酸バリウムまたはチタン
酸バリウムストロンチウムからなる絶縁体層を５００〜
１０００Åの厚みで得ることができる。
【００５４】次いで、ＰＺＴまたはＰＬＺＴからなる第
２の絶縁体層をゾルゲル法によって形成することができ
る。この絶縁体層を形成するため、図４に示すようなフ
ローに従うゾルゲル法が用いられる。ＰＺＴを形成する
場合、ゾルゲル溶液として酢酸鉛、テトラブトキシジル
コニウムおよびテトラプロポキシチタンを有機溶媒に溶
かしたものが用いられる。ＰＬＺＴを形成する場合、こ
れらの原料にさらに酢酸ランタンが加えられる。
２の絶縁体層をゾルゲル法によって形成することができ
る。この絶縁体層を形成するため、図４に示すようなフ
ローに従うゾルゲル法が用いられる。ＰＺＴを形成する
場合、ゾルゲル溶液として酢酸鉛、テトラブトキシジル
コニウムおよびテトラプロポキシチタンを有機溶媒に溶
かしたものが用いられる。ＰＬＺＴを形成する場合、こ
れらの原料にさらに酢酸ランタンが加えられる。
【００５５】図４に示すように、ゾルゲル溶液を、スパ
ッタ法によって形成された第１の絶縁体層上にスピンコ
ートし、乾燥および仮焼成を行なうことにより厚み約５
００Å程度の膜が得られる。図に示すように、乾燥は１
００〜２００℃の温度で１０分間、Ｎ2 雰囲気下で行な
われる。仮焼成は３００〜５００℃の温度で３０分間、
Ｏ2 雰囲気下で行なわれる。スピンコートから仮焼成ま
での工程を４〜５回繰返し、所望の膜厚を得る。得られ
た膜を、５００〜７００℃で３０分間程度、Ｏ 2 雰囲気
中で本焼成することによりＰＺＴ膜またＰＬＺＴ膜を得
る。
ッタ法によって形成された第１の絶縁体層上にスピンコ
ートし、乾燥および仮焼成を行なうことにより厚み約５
００Å程度の膜が得られる。図に示すように、乾燥は１
００〜２００℃の温度で１０分間、Ｎ2 雰囲気下で行な
われる。仮焼成は３００〜５００℃の温度で３０分間、
Ｏ2 雰囲気下で行なわれる。スピンコートから仮焼成ま
での工程を４〜５回繰返し、所望の膜厚を得る。得られ
た膜を、５００〜７００℃で３０分間程度、Ｏ 2 雰囲気
中で本焼成することによりＰＺＴ膜またＰＬＺＴ膜を得
る。
【００５６】一方、ＰＺＴ膜またはＰＬＺＴ膜はＣＶＤ
により形成することもできる。図５は、ＰＺＴまたはＰ
ＬＺＴ膜を形成するためのＣＶＤ装置を模式的に示して
いる。ＣＶＤを行なうための反応室５６内で薄膜を形成
するための基板５４がサセプタ６０に取付けられる。反
応室５６には、基板を加熱するための赤外線ヒーター５
５が設けられる。反応室５６は、ロータリーポンプ５７
ａおよびメカニカルブースターポンプ５７ｂを備える真
空ポンプ５７により排気することができる。
により形成することもできる。図５は、ＰＺＴまたはＰ
ＬＺＴ膜を形成するためのＣＶＤ装置を模式的に示して
いる。ＣＶＤを行なうための反応室５６内で薄膜を形成
するための基板５４がサセプタ６０に取付けられる。反
応室５６には、基板を加熱するための赤外線ヒーター５
５が設けられる。反応室５６は、ロータリーポンプ５７
ａおよびメカニカルブースターポンプ５７ｂを備える真
空ポンプ５７により排気することができる。
【００５７】また、反応室５６は、バルブ４０ｊおよび
ガス流量制御装置４１ｃを有する配管系を介して酸素ま
たはオゾンの供給装置と接続される。さらに反応室５６
は、配管系を介してソース原料を収容するためのタンク
５１、５２、５３および４４と接続される。Ｐｂソース
原料を収容するためのタンク５１には、バルブ４０ｃお
よびガス流量制御装置４１ａを有する配管系を介してＮ
2 供給装置５８ａが接続される。タンク５１は、バルブ
４０ａを有する配管系を介して反応室５６のノズル４８
に接続される。Ｎ2 を供給する配管系とＰｂソース原料
を供給する配管系の間には、バルブ４０ｂを有するバイ
パスが設けられる。
ガス流量制御装置４１ｃを有する配管系を介して酸素ま
たはオゾンの供給装置と接続される。さらに反応室５６
は、配管系を介してソース原料を収容するためのタンク
５１、５２、５３および４４と接続される。Ｐｂソース
原料を収容するためのタンク５１には、バルブ４０ｃお
よびガス流量制御装置４１ａを有する配管系を介してＮ
2 供給装置５８ａが接続される。タンク５１は、バルブ
４０ａを有する配管系を介して反応室５６のノズル４８
に接続される。Ｎ2 を供給する配管系とＰｂソース原料
を供給する配管系の間には、バルブ４０ｂを有するバイ
パスが設けられる。
【００５８】同様に、Ｚｒソース原料を収容するための
タンク５２は、バルブ４０ｆおよびガス流量制御装置４
１ｂを介してＮ2 供給装置５８ｂが接続され、かつバル
ブ４０ｄを介してノズル４８に接続される。バルブ４０
ｅを有するバイパスも上述と同様に設けられる。
タンク５２は、バルブ４０ｆおよびガス流量制御装置４
１ｂを介してＮ2 供給装置５８ｂが接続され、かつバル
ブ４０ｄを介してノズル４８に接続される。バルブ４０
ｅを有するバイパスも上述と同様に設けられる。
【００５９】さらに、Ｔｉソース原料を収容するための
タンク５３は、バルブ４０ｉおよびガス流量制御装置４
１ｄを介してＮ2 供給装置５８ｃに接続され、かつバル
ブ４０ｇを介してノズル４８に接続される。バルブ４０
ｈを有するバイパスも上述と同様に設けられる。
タンク５３は、バルブ４０ｉおよびガス流量制御装置４
１ｄを介してＮ2 供給装置５８ｃに接続され、かつバル
ブ４０ｇを介してノズル４８に接続される。バルブ４０
ｈを有するバイパスも上述と同様に設けられる。
【００６０】Ｌａソース原料を供給するためのタンク４
４は、バルブ４０ｋを有する配管系を介して反応室５６
のノズル４８に接続され、かつバルブ４０ｍおよびガス
流量制御装置４１ｅを有する配管系を介してＮ2 供給装
置５８ｄと接続される。他の原料供給系と同様に、バル
ブ４０ｎを有するバイパスが設けられる。
４は、バルブ４０ｋを有する配管系を介して反応室５６
のノズル４８に接続され、かつバルブ４０ｍおよびガス
流量制御装置４１ｅを有する配管系を介してＮ2 供給装
置５８ｄと接続される。他の原料供給系と同様に、バル
ブ４０ｎを有するバイパスが設けられる。
【００６１】タンク５１，５２，５３および４４からそ
れぞれ延びる配管系は、ノズル４８に至るまでに合流し
ている。また、原料を供給するための配管系は、リボン
ヒータ４９によって加熱することができる。
れぞれ延びる配管系は、ノズル４８に至るまでに合流し
ている。また、原料を供給するための配管系は、リボン
ヒータ４９によって加熱することができる。
【００６２】上記ＣＶＤ装置において、タンク５１内に
は、純度９９．５％以上のジピバロイルメタナト鉛が収
容され、１２０℃〜１４０℃、好ましくは１３５℃の温
度に保持される。また、タンク５２内には、純度９９．
９９％の四第３ブトキシジルコニウム（Ｚｒ（Ｏ−ｔ−
Ｃ4 Ｈ9 ）4 ）が収容され、３０℃〜５０℃、好ましく
は３０℃の温度に保持される。タンク５３内には、純度
９９．９９９％のテトライソプロポキシチタン（Ｔｉ
（Ｏ−ｉ−Ｃ3 Ｈ7 ）4 ）が収容され、３０℃〜５０℃
好ましくは３０℃の温度に保持される。また、タンク４
４には、トリジピバロイルメタナトランタン（Ｌａ（Ｄ
ＰＭ）3 ）が収容され、１７５℃〜１８０℃の温度に保
持される。なお、これらのソース原料は市販品として入
手することができる。
は、純度９９．５％以上のジピバロイルメタナト鉛が収
容され、１２０℃〜１４０℃、好ましくは１３５℃の温
度に保持される。また、タンク５２内には、純度９９．
９９％の四第３ブトキシジルコニウム（Ｚｒ（Ｏ−ｔ−
Ｃ4 Ｈ9 ）4 ）が収容され、３０℃〜５０℃、好ましく
は３０℃の温度に保持される。タンク５３内には、純度
９９．９９９％のテトライソプロポキシチタン（Ｔｉ
（Ｏ−ｉ−Ｃ3 Ｈ7 ）4 ）が収容され、３０℃〜５０℃
好ましくは３０℃の温度に保持される。また、タンク４
４には、トリジピバロイルメタナトランタン（Ｌａ（Ｄ
ＰＭ）3 ）が収容され、１７５℃〜１８０℃の温度に保
持される。なお、これらのソース原料は市販品として入
手することができる。
【００６３】絶縁体層の形成に際して、反応室５６内の
圧力は真空ポンプ５７ａにより１０Ｔｏｒｒ程度にまで
下げられる。基板５４は、赤外線ヒータ５５によって６
５０℃の温度に加熱される。次いで、各バルブを開いて
原料を収容するタンクにＮ2供給装置からそれぞれＮ2
ガスを導入する。このとき、各タンク内の原料ソースは
気化され、Ｎ2 キャリアガスで反応室５６に運ばれる。
同時に、酸素ガス（半導体グレードのもの）またはオゾ
ンガス（オゾン濃度５０〜９５ｇ／Ｎｍ3 ）がバルブ４
０ｊを介して反応室５６に供給される。
圧力は真空ポンプ５７ａにより１０Ｔｏｒｒ程度にまで
下げられる。基板５４は、赤外線ヒータ５５によって６
５０℃の温度に加熱される。次いで、各バルブを開いて
原料を収容するタンクにＮ2供給装置からそれぞれＮ2
ガスを導入する。このとき、各タンク内の原料ソースは
気化され、Ｎ2 キャリアガスで反応室５６に運ばれる。
同時に、酸素ガス（半導体グレードのもの）またはオゾ
ンガス（オゾン濃度５０〜９５ｇ／Ｎｍ3 ）がバルブ４
０ｊを介して反応室５６に供給される。
【００６４】キャリアＮ2 ガスの流量は、マスフロコン
トローラまたはフロメータを備えるガス流量制御装置に
よって５０〜２００ｓｃｃｍに調節される。酸素ガスお
よびオゾンを含む気体の流量は、マスフロコントローラ
またはフロメータを備えるガス流量制御装置によって５
００〜２０００ｓｃｃｍ、典型的には１０００ｓｃｃｍ
に調節される。また、リボンヒータ４９により原料供給
系は５０〜２００℃に保持される。原料混合ガスは、反
応室５６内で酸素またはオゾンと混合され、かつ酸化さ
れる。以上のプロセスにより、ＰＺＴまたはＰＬＺＴか
らなる絶縁体膜が、１０００〜２０００Å、好ましくは
約１５００Åの厚みで形成される。
トローラまたはフロメータを備えるガス流量制御装置に
よって５０〜２００ｓｃｃｍに調節される。酸素ガスお
よびオゾンを含む気体の流量は、マスフロコントローラ
またはフロメータを備えるガス流量制御装置によって５
００〜２０００ｓｃｃｍ、典型的には１０００ｓｃｃｍ
に調節される。また、リボンヒータ４９により原料供給
系は５０〜２００℃に保持される。原料混合ガスは、反
応室５６内で酸素またはオゾンと混合され、かつ酸化さ
れる。以上のプロセスにより、ＰＺＴまたはＰＬＺＴか
らなる絶縁体膜が、１０００〜２０００Å、好ましくは
約１５００Åの厚みで形成される。
【００６５】次に、以上のプロセスを用いて形成される
絶縁体層上に、スパッタ法など常法に従って電極層を形
成すれば、図１に示すようなＭＩＳ構造が形成される。
絶縁体層上に、スパッタ法など常法に従って電極層を形
成すれば、図１に示すようなＭＩＳ構造が形成される。
【００６６】シリコン（００２）基板上にＳｒＴｉＯ3
膜およびＰＺＴ膜を積層した場合のＸ線回折パターンを
図６（ｂ）に示す。一方、シリコン基板上にＰＺＴを直
接堆積した場合のＸ線回折パターンを図６（ａ）に示
す。
膜およびＰＺＴ膜を積層した場合のＸ線回折パターンを
図６（ｂ）に示す。一方、シリコン基板上にＰＺＴを直
接堆積した場合のＸ線回折パターンを図６（ａ）に示
す。
【００６７】このような回折パターンを示す絶縁層の形
成プロセスは次のとおりであった。まず、Ｓｉ基板上に
は、上述したスパッタ法により、約３５ｎｍの厚みでＳ
ｒＴｉＯ3 が堆積された。次に、６５０℃の温度でＯ2
雰囲気下の熱処理により、ＳｒＴｉＯ3 について結晶成
長を行なった。その後、ＳｒＴｉＯ3 膜上にＰＺＴ膜が
上述したＣＶＤに従って形成された。一方、ＰＺＴ膜の
みを形成する場合、ＣＶＤが用いられた。
成プロセスは次のとおりであった。まず、Ｓｉ基板上に
は、上述したスパッタ法により、約３５ｎｍの厚みでＳ
ｒＴｉＯ3 が堆積された。次に、６５０℃の温度でＯ2
雰囲気下の熱処理により、ＳｒＴｉＯ3 について結晶成
長を行なった。その後、ＳｒＴｉＯ3 膜上にＰＺＴ膜が
上述したＣＶＤに従って形成された。一方、ＰＺＴ膜の
みを形成する場合、ＣＶＤが用いられた。
【００６８】図６（ａ）と図６（ｂ）とを比較して明ら
かなように、チタン酸ストロンチウム膜上に形成された
ＰＺＴ膜は、良好な結晶性を示している。一方、シリコ
ン基板上に直接形成されたＰＺＴ膜は結晶構造をほとん
ど有していない。
かなように、チタン酸ストロンチウム膜上に形成された
ＰＺＴ膜は、良好な結晶性を示している。一方、シリコ
ン基板上に直接形成されたＰＺＴ膜は結晶構造をほとん
ど有していない。
【００６９】また、以上のようにしてチタン酸ストロン
チウム膜上に形成されたＰＺＴ膜の上にＰｔ電極を設け
てＣ−Ｖ特性を測定した。その結果を図７に示す。図７
（ａ）は、ｐ型シリコン基板上に２つの絶縁体層を形成
した場合のＣ−Ｖ特性を示している。図７（ｂ）はｎ型
シリコン基板を用いた場合である。図に示すように、ｎ
型およびｐ型基板の双方において、強誘電性によっても
たらされるヒステリシスループが見られた。
チウム膜上に形成されたＰＺＴ膜の上にＰｔ電極を設け
てＣ−Ｖ特性を測定した。その結果を図７に示す。図７
（ａ）は、ｐ型シリコン基板上に２つの絶縁体層を形成
した場合のＣ−Ｖ特性を示している。図７（ｂ）はｎ型
シリコン基板を用いた場合である。図に示すように、ｎ
型およびｐ型基板の双方において、強誘電性によっても
たらされるヒステリシスループが見られた。
【００７０】以上に示したプロセスを用いて、たとえば
図８および図９に示すようなＭＦＳＦＥＴを製作するこ
とが可能である。
図８および図９に示すようなＭＦＳＦＥＴを製作するこ
とが可能である。
【００７１】図８に示すＦＥＴでは、Ｓｉ基板８１上に
形成されるゲート絶縁膜８０が、チタン酸ストロンチウ
ム、チタン酸バリウムまたはチタン酸バリウムストロン
チウムからなる第１の絶縁体層８２と、その上に形成さ
れ、ＰＺＴまたはＰＬＺＴからなる第２の絶縁体層８３
とから構成される。第２の絶縁体層８３上には、ゲート
電極８４が設けられている。Ｓｉ基板８１には、ソース
／ドレイン領域８５がそれぞれ形成され、これらの領域
に接触するよう電極８６および８６′がそれぞれ設けら
れている。
形成されるゲート絶縁膜８０が、チタン酸ストロンチウ
ム、チタン酸バリウムまたはチタン酸バリウムストロン
チウムからなる第１の絶縁体層８２と、その上に形成さ
れ、ＰＺＴまたはＰＬＺＴからなる第２の絶縁体層８３
とから構成される。第２の絶縁体層８３上には、ゲート
電極８４が設けられている。Ｓｉ基板８１には、ソース
／ドレイン領域８５がそれぞれ形成され、これらの領域
に接触するよう電極８６および８６′がそれぞれ設けら
れている。
【００７２】図９に示すＦＥＴでは、第１の絶縁体層８
２と基板８１との間にシリコン酸化膜９２が介在する。
第１の絶縁体層８２はシリコン酸化膜９２上に設けられ
ている。他の構造は、図８に示すＦＥＴと同様である。
なお、図９に示すＦＥＴにおいて、シリコン酸化膜の代
わりにシリコン窒化膜、酸化窒化膜等の他の絶縁膜を形
成してもよい。
２と基板８１との間にシリコン酸化膜９２が介在する。
第１の絶縁体層８２はシリコン酸化膜９２上に設けられ
ている。他の構造は、図８に示すＦＥＴと同様である。
なお、図９に示すＦＥＴにおいて、シリコン酸化膜の代
わりにシリコン窒化膜、酸化窒化膜等の他の絶縁膜を形
成してもよい。
【００７３】なお、上述したプロセスにおいて、第１の
絶縁体層はゾルゲル法またはＣＶＤにより形成してもよ
い。一方、第２の絶縁体層はスパッタ法により形成する
こともできる。
絶縁体層はゾルゲル法またはＣＶＤにより形成してもよ
い。一方、第２の絶縁体層はスパッタ法により形成する
こともできる。
【００７４】
【発明の効果】以上説明してきたように、第１の発明に
従う電子デバイスにおいて、ＰＺＴまたはＰＬＺＴ等の
チタン酸ジルコン酸塩からなる絶縁体層は、ＭＩＳ構造
内でペロブスカイト型結晶構造を有することができ、か
つ十分な強誘電性を示す。第１の発明は、実用的なＭＦ
Ｓ構造を有するデバイスを実現する。第１の発明に従う
デバイスは、特にＭＦＳＦＥＴに有用である。
従う電子デバイスにおいて、ＰＺＴまたはＰＬＺＴ等の
チタン酸ジルコン酸塩からなる絶縁体層は、ＭＩＳ構造
内でペロブスカイト型結晶構造を有することができ、か
つ十分な強誘電性を示す。第１の発明は、実用的なＭＦ
Ｓ構造を有するデバイスを実現する。第１の発明に従う
デバイスは、特にＭＦＳＦＥＴに有用である。
【００７５】第２の発明の製造方法によれば、ＭＦＳ構
造を有する実用的なデバイスが容易に形成される。
造を有する実用的なデバイスが容易に形成される。
【図１】本発明に従う電子デバイスについてＭＩＳ構造
の一具体例を示す断面図である。
の一具体例を示す断面図である。
【図２】本発明に従って電子デバイスのＭＩＳ構造を形
成するためのプロセスを示す断面図である。
成するためのプロセスを示す断面図である。
【図３】本発明に従って絶縁体層を製造するためのスパ
ッタ装置を示す模式図である。
ッタ装置を示す模式図である。
【図４】本発明に従ってゾルゲル法により絶縁体層を製
造するためのフローを示す図である。
造するためのフローを示す図である。
【図５】本発明に従って絶縁体層を製造するためのＣＶ
Ｄ装置を示す模式図である。
Ｄ装置を示す模式図である。
【図６】シリコン基板上に形成されたＰＺＴ膜のＸ線回
折パターンを示す図である。
折パターンを示す図である。
【図７】本発明に従って形成されたＭＩＳ構造のＣ−Ｖ
特性を示す図である。
特性を示す図である。
【図８】本発明に従う電子デバイスの一具体例を示す模
式図である。
式図である。
【図９】本発明に従う電子デバイスのもう一つの具体例
を示す模式図である。
を示す模式図である。
【図１０】強誘電性セラミックスを用いたキャパシタン
スのヒステリーシス特性を説明するための図である。
スのヒステリーシス特性を説明するための図である。
【図１１】強誘電性セラミックスをゲート絶縁膜に用い
たＦＥＴを説明するための図である。
たＦＥＴを説明するための図である。
【図１２】ＦＥＴの回路図である。
【図１３】強誘電性セラミックスをゲート絶縁膜に用い
たＦＥＴの信号特性を説明するための図である。
たＦＥＴの信号特性を説明するための図である。
１，１１ シリコン基板 ２、１２ 第１の絶縁体層 ３、１３ 第２の絶縁体層 ４、１４ 電極 なお、図中、同一符号は同一部分または相当部分を示
す。
す。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/784 29/94 Ｃ 41/24 9274−4Ｍ Ｈ０１Ｌ 41/22 Ｚ
Claims (2)
- 【請求項１】 ＭＩＳ構造を有する電子デバイスであっ
て、 前記ＭＩＳ構造のための絶縁体層が、 チタン酸ストロンチウム、チタン酸バリウムおよびチタ
ン酸バリウムストロンチウムからなる群から選択される
少なくとも１つのチタン酸塩からなる第１の絶縁体層
と、 前記第１の絶縁体層に接し、かつチタン酸ジルコン酸塩
からなる第２の絶縁体層とを備え、 前記第１の絶縁体層は、前記ＭＩＳ構造のための半導体
と前記第２の絶縁体層との間に介在し、かつ前記第２の
絶縁体層が、常温で強誘電性を示す、電子デバイス。 - 【請求項２】 ＭＩＳ構造を有する電子デバイスの製造
方法であって、 前記ＭＩＳ構造のための半導体部分を準備するステップ
と、 前記半導体部分上に第３の絶縁体層を形成するステップ
と、 前記第３の絶縁体層上に、チタン酸ジルコン酸塩からな
る第４の絶縁体層を形成するステップと、 前記ＭＩＳ構造のための電極層を形成するステップとを
備え、 前記第３の絶縁体層を形成するステップが、チタン酸ス
トロンチウム、チタン酸バリウムおよびチタン酸バリウ
ムストロンチウムからなる群から選択される少なくとも
１つのチタン酸塩からなる絶縁体層を形成するステップ
を備え、かつ前記第４の絶縁体層は、前記チタン酸塩か
らなる絶縁体層上に形成される、電子デバイスの製造方
法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10251193A JPH06314794A (ja) | 1993-04-28 | 1993-04-28 | 電子デバイスおよびその製造方法 |
| US08/374,890 US5572052A (en) | 1992-07-24 | 1995-01-19 | Electronic device using zirconate titanate and barium titanate ferroelectrics in insulating layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10251193A JPH06314794A (ja) | 1993-04-28 | 1993-04-28 | 電子デバイスおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06314794A true JPH06314794A (ja) | 1994-11-08 |
Family
ID=14329413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10251193A Withdrawn JPH06314794A (ja) | 1992-07-24 | 1993-04-28 | 電子デバイスおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06314794A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100275120B1 (ko) * | 1997-12-30 | 2001-01-15 | 김영환 | 캐패시터의강유전체박막형성방법 |
| JP2010118673A (ja) * | 1996-12-23 | 2010-05-27 | Alcatel-Lucent Usa Inc | 集積回路 |
-
1993
- 1993-04-28 JP JP10251193A patent/JPH06314794A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010118673A (ja) * | 1996-12-23 | 2010-05-27 | Alcatel-Lucent Usa Inc | 集積回路 |
| KR100275120B1 (ko) * | 1997-12-30 | 2001-01-15 | 김영환 | 캐패시터의강유전체박막형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5572052A (en) | Electronic device using zirconate titanate and barium titanate ferroelectrics in insulating layer | |
| JP3436617B2 (ja) | 強誘電体薄膜の製造方法 | |
| US5757061A (en) | Ferroelectric thin film coated substrate, producing method thereof and capacitor structure element using thereof | |
| EP1777203B1 (en) | Ferroelectric capacitor, semiconductor device, and other element | |
| US5478610A (en) | Metalorganic chemical vapor deposition of layered structure oxides | |
| US5821005A (en) | Ferroelectrics thin-film coated substrate and manufacture method thereof and nonvolatile memory comprising a ferroelectrics thinfilm coated substrate | |
| JP3480624B2 (ja) | 強誘電体薄膜被覆基板、その製造方法、及びキャパシタ構造素子 | |
| JPH09504500A (ja) | 超格子物質を作成するための化学蒸着プロセス | |
| KR100433819B1 (ko) | 초격자재료층및이를포함하는전자소자제조방법 | |
| JPH11502673A (ja) | 積層超格子材料およびそれを含む電子デバイスの低温製造方法 | |
| US5625587A (en) | Rare earth manganate films made by metalorganic decomposition or metalorganic chemical vapor deposition for nonvolatile memory devices | |
| EP2248765A1 (en) | Ceramic film and manufacturing method therefor, semiconductor device and piezoelectric device | |
| Bretos et al. | Low-temperature solution approaches for the potential integration of ferroelectric oxide films in flexible electronics | |
| JP2000169297A (ja) | 酸化物強誘電体薄膜の製造方法、酸化物強誘電体薄膜及び酸化物強誘電体薄膜素子 | |
| US20040241330A1 (en) | Method of manufacturing ceramic film and pressure heat treatment device used therefor | |
| US6133092A (en) | Low temperature process for fabricating layered superlattice materials and making electronic devices including same | |
| US5620739A (en) | Thin film capacitors on gallium arsenide substrate and process for making the same | |
| JPH0689986A (ja) | 電子デバイスおよびその製造方法 | |
| TWI233639B (en) | Vapor phase growth method of oxide dielectric film | |
| JP2001107238A (ja) | プラチナ電極上の単相ペロブスカイト強誘電体膜およびその形成方法 | |
| EP0877100B1 (en) | Process for fabricating solid-solution of layered perovskite materials | |
| JPH11297966A (ja) | 強誘電体薄膜素子及びその製造方法 | |
| JPH06314794A (ja) | 電子デバイスおよびその製造方法 | |
| JPH09282943A (ja) | 強誘電体結晶薄膜の製造方法及び強誘電体キャパシタ | |
| JPH10223847A (ja) | 強誘電体薄膜素子の製造方法、強誘電体薄膜素子及び強誘電体メモリ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000704 |