JPH06314801A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH06314801A
JPH06314801A JP5335386A JP33538693A JPH06314801A JP H06314801 A JPH06314801 A JP H06314801A JP 5335386 A JP5335386 A JP 5335386A JP 33538693 A JP33538693 A JP 33538693A JP H06314801 A JPH06314801 A JP H06314801A
Authority
JP
Japan
Prior art keywords
semiconductor layer
layer
impurity concentration
semiconductor
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5335386A
Other languages
English (en)
Inventor
Akiyuki Soejima
顕幸 副島
Ikunori Takada
育紀 高田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP5335386A priority Critical patent/JPH06314801A/ja
Priority to EP94103320A priority patent/EP0614231A3/en
Priority to KR1019940004242A priority patent/KR940022885A/ko
Publication of JPH06314801A publication Critical patent/JPH06314801A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
    • H10D48/30—Devices controlled by electric currents or voltages
    • H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)

Abstract

(57)【要約】 【目的】 ダイオードなどの半導体装置における逆回復
電荷や順方向電圧の低減を図り、ソフトリカバリー特性
を得ること。 【構成】 Ｐ拡散層１２の表面不純物濃度が１×１０15
ｃｍ-3から１×１０17ｃｍ-3までの範囲内にあり、かつ
Ｐ拡散層１２の厚さＤ1 は０．１μｍから３．０μｍま
での範囲内にある。 【効果】 Ｐ拡散層１２の表面不純物濃度の値が低いた
め、順方向動作時にＰ拡散層１２からＮ- 半導体基板１
１への少数キャリアの注入が抑制され、逆回復電荷が減
少する。Ｐ拡散層１２の厚みが薄いため、さらに逆回復
電荷が減少し、順方向電圧が減少する。逆回復電荷の減
少に伴って逆回復電流のピークが小さくなり、その結果
としてソフトリカバリー化が達成され、サージ電圧が低
減される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ＰＮ接合を有する半導
体装置に関するもので、特に高速スイッチングダイオー
ドなどにおける逆回復電荷の低減に関連した改良に関す
る。
【０００２】
【従来の技術】図３１は、ＰＮ接合を有する従来の高速
スイッチングダイオード１００の断面構造を示す図であ
る。また、図３２は、このダイオード１００の縦断面方
向の不純物濃度分布の概略を示す図であり、縦断面方向
の深さＸと不純物濃度ρとの関係を片対数スケールで表
現している。
【０００３】このダイオード１００においては、低不純
物濃度のＮ- 半導体基板１の下主面上に高不純物濃度の
Ｎ+ 拡散層３が形成されている。また、Ｎ- 半導体基板
１の上主面上に不純物の表面濃度ρs が１×１０17ｃｍ
-3を超え、かつ、厚みＤ0 が２０μｍ以上であるＰ拡散
層２が形成されている。
【０００４】そして、Ｐ拡散層２の表面に金属電極４
が、Ｎ+ 拡散層３の表面に金属電極５が、それぞれオー
ミック接触し設けられている。
【０００５】
【発明が解決しようとする課題】ところで、このような
ダイオード１００を用いたスイッチング動作における逆
回復電荷を小さくするためには、順方向動作時にＰ型半
導体層２およびＮ型半導体層１，３にそれぞれ蓄積され
た少数キャリアの数が小さいことが要求される。この要
求に対して、従来、ダイオード１００では金、白金等の
金属をライフタイムキラーとして拡散させていたが、こ
のような方法では逆回復電荷の減少に伴う順方向電圧の
上昇が著しく大きくなる欠点があった。
【０００６】また、逆回復時に発生するサージ電圧を抑
制するためには、逆回復電流をソフトリカバリー波形に
することが必要であるが、逆回復電流をソフトリカバリ
ー波形にするためには、逆回復時に空乏層が到達するＮ
- 半導体基板１とＮ+ 拡散層３との境界面近傍領域にお
ける少数キャリア（ホール）の数が多いことが必要であ
る。これは前記境界面近傍領域の不純物濃度を低く抑え
ればよい。
【０００７】一方、逆回復電荷を小さくするためには、
前記境界面近傍領域における少数キャリア（ホール）の
数は少ないほどよく、これは前記境界面近傍領域の不純
物濃度を高くすることによって実現できる。
【０００８】したがって、逆回復電荷を小さくするとい
う要求とソフトリカバリー波形を得るという要求とは相
反する要求である。このため、これらをダイオード１０
０の用途に応じてバランスさせ、Ｎ- 半導体基板１とＮ
+ 拡散層３との境界面近傍領域を最適な不純物濃度分布
の構造にしなければならない。
【０００９】しかしながら、従来はＮ+ 拡散層３を拡散
によって形成していたので、前記境界面近傍領域の不純
物濃度分布の形状を自由にコントロールできないという
欠点があった。
【００１０】この発明は従来技術における上記の問題点
の克服を意図しており、順方向動作時にＰ型及びＮ型の
半導体層にそれぞれ注入される少数キャリアの不必要な
蓄積を抑制して、順方向電圧の上昇を低く抑えるととも
に、逆回復電荷が小さな半導体装置を提供することを第
１の目的とする。
【００１１】また、逆回復時のサージ電圧抑制による逆
回復電流のソフトリカバリー化を達成するとともに、逆
回復電荷が小さな半導体装置を提供することを第２の目
的とする。
【００１２】さらに、ソフトリカバリー波形化を容易に
コントロールできる一般的な技術を提供することが第３
の目的である。
【００１３】さらに、これらの特性を有する半導体装置
の製造方法を提供することが、この発明の第４の目的で
ある。
【００１４】
【課題を解決するための手段】上記の第１と第２の目的
を達成するために、本発明の第１の半導体装置（請求項
１の装置）は、(a) 第１と第２の主面を備え、第１の不
純物濃度を有する第１導電型の第１の半導体層と、(b)
前記第１の半導体層の前記第１の主面上に設けられた第
２導電型の第２の半導体層と、(c) 前記第１の半導体層
の前記第２の主面上に設けられ、前記第１の不純物濃度
より高い第２の不純物濃度を有する第１導電型の第３の
半導体層と、(d) 前記第２の半導体層に電気的に接触す
る第１の電極層と、(e) 前記第３の半導体層に電気的に
接触する第２の電極層とを備える。
【００１５】そして、前記第１の電極層側の表面におけ
る前記第２の半導体層の不純物濃度が、１×１０15ｃｍ
-3から１×１０17ｃｍ-3までの範囲内にあり、かつ前記
第２の半導体層の厚さが、０．１μｍから３．０μｍま
での範囲内にある。
【００１６】本発明の第２の半導体装置（請求項２の装
置）では、上記第１の半導体装置において、前記第１の
半導体層と前記第２の半導体層との境界面を含む境界付
近に格子欠陥が形成されている。
【００１７】上記の第２の目的を達成するために本発明
の第３の半導体装置（請求項３の装置）では、上記第１
の半導体装置において、前記第２の半導体層の不純物濃
度や厚さにかかわらず、前記第１の半導体層と前記第２
の半導体層との境界面を含む境界付近に格子欠陥が形成
されていることが特徴とされる。
【００１８】上記の第３の目的を達成するために本発明
の第４の半導体装置（請求項４の装置）は、(a) 第１と
第２の主面を備える第１導電型の第１の半導体層と、
(b) 前記第１の半導体層の前記第１の主面上に設けられ
た第２導電型の第２の半導体層と、(c) 前記第１の半導
体層の前記第２の主面上に設けられ、前記第１の半導体
層の不純物濃度より高い不純物濃度を有する第１導電型
の第３の半導体層と、(d) 前記第２の半導体層に電気的
に接触する第１の電極層と、(e) 前記第３の半導体層に
電気的に接触する第２の電極層とを備える。
【００１９】そして、前記第１の半導体層が、(a-1) 前
記第２の半導体層に電気的に接触し、前記第３の半導体
層の不純物濃度より低い不純物濃度を有する第１のエピ
タキシャル半導体層と、(a-2) 前記第１のエピタキシャ
ル半導体層と前記第３の半導体層との間に設けられ、前
記第１のエピタキシャル半導体層の不純物濃度より高
く、かつ前記第３の半導体層の不純物濃度より低い不純
物濃度を有する第２のエピタキシャル半導体層とを備え
る。
【００２０】上記の第１と第２と第３の目的を達成する
ために、本発明の第５の半導体装置（請求項５の装置）
は、上記第４の半導体装置において、前記第１の電極層
側の表面における前記第２の半導体層の不純物濃度が、
１×１０15ｃｍ-3から１×１０17ｃｍ-3までの範囲内に
あり、かつ、前記第２の半導体層の厚さが、０．１μｍ
から３．０μｍまでの範囲内にある。
【００２１】この発明の第１の製造方法（請求項６の方
法）は、前記第３の半導体装置の製造方法に相当する。
【００２２】すなわち、この方法は、(a) 前記第１の半
導体層を得る工程と、(b) 前記第１の半導体層の前記第
２の主面上に、前記第２の不純物濃度を有する第１導電
型の半導体領域を形成し、それによって前記第３の半導
体層を得る工程と、(c) 前記第１の半導体層の前記第１
の主面上に第２導電型の半導体領域を形成し、それによ
って前記第２の半導体層を得る工程と、(d) 前記第２の
半導体層を介して粒子線の照射を行い、それによって前
記第１と第２の半導体層の境界面を含む境界付近に格子
欠陥を形成する工程と、(e) 前記工程(d) の前または後
において、前記第２の半導体層上に前記第１の電極層を
設ける工程と、(f) 前記工程(d) の前または後におい
て、前記第３の半導体層上に前記第２の電極層を設ける
工程とを備える。
【００２３】さらにこの発明の第２の製造方法（請求項
７の方法）は、前記第４の半導体装置の製造方法に相当
する。
【００２４】この方法では、前記第４の装置において、
(a) 前記第３の半導体層を得る工程と、(b) 前記第３の
半導体層の上に、前記第３の半導体層の不純物濃度より
も低い不純物濃度を有する第１導電型のエピタキシャル
半導体領域を形成し、それによって前記第２のエピタキ
シャル半導体層を得る工程と、(c) 前記第２のエピタキ
シャル半導体層の上に、前記第２のエピタキシャル層の
不純物濃度より低い不純物濃度を有する第１導電型のエ
ピタキシャル半導体領域を形成し、それによって前記第
１のエピタキシャル半導体層を得る工程と、(d) 前記第
１の半導体層の前記第１の主面上に第２導電型の半導体
領域を形成し、それによって前記第２の半導体層を得る
工程と、(e) 前記第２の半導体層上に前記第１の電極層
を設ける工程と、(f) 前記第３の半導体層上に前記第２
の電極層を設ける工程とを備える。
【００２５】
【作用】第１の半導体装置では、第２の半導体層の表面
不純物濃度が１×１０15ｃｍ-3から１×１０17ｃｍ-3ま
での範囲内にあることにより、順方向動作時に、前記第
２の半導体層から第１の半導体層への少数キャリアの注
入が抑制され、不必要な電荷の蓄積を抑えることができ
る。このため、逆回復電荷の減少が達成される。このと
き、前記第２の半導体層の表面不純物濃度が１×１０17
ｃｍ-3を超えると、順方向動作時に、前記第２の半導体
層から前記第１の半導体層への小数キャリアの注入量が
多大になり、逆回復電荷の増加が著しい。つまり、前記
第２の半導体層の表面不純物濃度は１×１０17ｃｍ-3以
下がよい。また、前記第２の半導体層の表面不純物濃度
が低いほど逆回復電荷の減少効果が大きいが、１×１０
15ｃｍ-3を下まわると第１の電極層と前記第２の半導体
層とのオーミック接触が損なわれ、順方向電圧の上昇が
著しく大きくなる。つまり、前記第２の半導体層の表面
不純物濃度は１×１０15ｃｍ-3以上がよい。
【００２６】さらに、第２の半導体層の厚みは０．１μ
ｍから３．０μｍまでの範囲内で選択されることによっ
て従来より小さな値となっているため、順方向動作時に
前記第２の半導体層に蓄積される少数キャリア数が抑制
されて不必要な電荷の蓄積を抑えることができる。ま
た、従来では２０μｍ以上の厚い領域によって保持され
ていた順方向電圧を低減させることが可能となる（第１
の目的に対応）。ここで、前記第２の半導体層の表面不
純物濃度が１×１０15ｃｍ-3から１×１０17ｃｍ-3まで
の範囲内であるとき、前記第２の半導体層の厚みが大き
いと順方向電圧を保持する領域が増え、３．０μｍを超
えると順方向電圧の上昇が著しく大きくなる。そして、
順方向動作時に前記第２の半導体層に蓄積される少数キ
ャリア数も増加し、逆回復電荷の増大も著しい。つま
り、前記第２の半導体層の厚みは３．０μｍ以下がよ
い。また、このとき、前記第２の半導体層の厚みが小さ
いほど順方向電圧と逆回復電荷の減少効果が大きいが、
０．１μｍより薄くなると製造上の安定度及び信頼度が
著しく悪化する。つまり、前記第２の半導体層の厚みは
０．１μｍ以上がよい。
【００２７】また、第２の半導体層の表面不純物濃度が
１×１０15ｃｍ-3から１×１０17ｃｍ-3までの範囲内に
あり、かつ、厚みが０．１μｍから３．０μｍまでの範
囲内にあることにより、逆回復電荷が減少し、それに伴
って逆回復波形のピークが小さくなり、その結果として
サージ電圧が低減するとともに、ソフトリカバリー化が
達成される（第２の目的に対応）。以上の点から、逆回
復電荷の低減とそれに伴う順方向電圧の上昇の抑制及び
ソフトリカバリー化によるサージ電圧の抑制を達成する
ためには、前記第２の半導体層の表面不純物濃度が１×
１０15ｃｍ-3から１×１０17ｃｍ-3までの範囲内にあ
り、かつ、厚みが０．１μｍから３．０μｍまでの範囲
内にある構造が最適である。このとき、前記第２の半導
体層の表面不純物濃度と厚みの値は、必要とする耐圧に
応じて前記最適範囲内で設定すればよい。前記最適範囲
の上限値ではｋＶ級の耐圧が実現可能である。
【００２８】第２の半導体装置では、上記第１の装置に
おいて、第１の半導体層と第２の半導体層との境界面を
含む境界面近傍領域に格子欠陥が形成されることによ
り、第２の半導体層が第１の電極層とのオーミック接触
が保てる限界値以上の表面濃度を持ちながら、順方向動
作における第２の半導体層から第１の半導体層への少数
キャリアの注入量、および第１の半導体層から第２の半
導体層への逆電荷の少数キャリアの注入量をさらに低下
させることができる。
【００２９】このため、逆回復電荷の減少、それにソフ
トリカバリー化の作用がさらに大きい（第１と第２の目
的に対応）。
【００３０】第３の半導体装置では、第１の半導体層と
第２の半導体層との境界面を含む境界面近傍領域に格子
欠陥が形成されるということに着目した特徴的構成とな
っており、順方向動作における第２の半導体層から第１
の半導体層への少数キャリアの注入量、および第１の半
導体層から第２の半導体層への逆電荷の少数キャリアの
注入量を低下させることができる。このため、逆回復電
荷の低減効果を高め、ソフトリカバリー化を達成するこ
とができる（第２の目的に対応）。
【００３１】第４の半導体装置では、第１の半導体層と
して不純物濃度が異なる複数のエピタキシャル半導体層
を用いている。このため、第１の半導体層の第２の主面
上に第３の半導体層を拡散によって形成することにより
前記第１の半導体層と前記第３の半導体層との境界面近
傍領域の不純物濃度分布に拡散からくる制約を受ける場
合と比較して、第２のエピタキシャル半導体層の不純物
濃度と厚みをコントロールすることにより第１の半導体
層と第３の半導体層との境界面近傍領域の不純物濃度分
布のコントロールが容易となる。そして、前記第２のエ
ピタキシャル半導体層の不純物濃度が小さいほど、順方
向動作時に前記第２のエピタキシャル半導体層に蓄積さ
れる少数キャリアの数が多くなり、逆回復電流のソフト
リカバリー化の効果が大きい。また、前記第２のエピタ
キシャル半導体層の厚みが大きいほど、順方向動作時に
前記第２のエピタキシャル半導体層に蓄積される少数キ
ャリアの数が多くなり、逆回復電流のソフトリカバリー
化の効果が大きい。つまり、前記第２のエピタキシャル
半導体層の不純物濃度と厚みをコントロールすることに
よって一般的にリカバリー波形の容易なコントロールが
可能となる（第３の目的に対応）。
【００３２】このとき、逆回復電流のソフトリカバリー
の程度が大きいほど逆回復動作時のサージ電圧を抑制す
る効果が大きいが、ソフトリカバリーの程度が大きすぎ
ると逆回復時間が長くなりすぎ、スイッチングの高速化
の妨げとなる。よって、前記第２のエピタキシャル半導
体層の不純物濃度と厚みをコントロールすることによ
り、必要とするスイッチング速度に応じてリカバリー波
形をコントロールするのがよい。
【００３３】第５の半導体装置では、上記第４の装置に
おいて、第１の電極層側の表面における第２の半導体層
の不純物濃度が、１×１０15ｃｍ-3から１×１０17ｃｍ
-3までの範囲内にあり、かつ、前記第２の半導体層の厚
さが、０．１μｍから３．０μｍまでの範囲内にあるこ
とにより、前記第４の装置における作用に加え、前記第
１の装置における作用が重畳される。よって、逆回復電
荷の低減とそれに伴う順方向の電圧の上昇の抑制及びソ
フトリカバリー化によるサージ電圧の抑制が達成される
（第１と第２の目的に対応）。
【００３４】さらに、リカバリー波形のコントロールも
容易である（第３の目的に対応）。
【００３５】第１の製造方法では、上記第３の半導体装
置を製造可能であり、第２の半導体層を介して粒子線の
照射を行うことにより、粒子線の飛程位置ばかりではな
く、粒子線の通過部分にもある程度は生ずる格子欠陥形
成領域を前記第２の半導体層、及び第１の半導体層にお
ける前記第２の半導体層との境界付近に限定し、半導体
層のその他の部分には格子欠陥を形成させないことが可
能である。（第４の目的に対応）。
【００３６】第２の製造方法では、上記第４の半導体装
置を製造可能である（第４の目的に対応）。
【００３７】
【実施例】
＜各実施例の構造と特性＞ ＜第１の実施例＞図１はこの発明の第１の実施例である
半導体装置としての高速スイッチングダイオード１０の
断面構造を示す図である。また、図２は、ダイオード１
０の縦断面方向の不純物濃度分布の概略を示す図であ
り、縦断面方向の深さＸと不純物濃度ρとの関係を片対
数スケールで表現している。
【００３８】図１において、低不純物濃度のＮ- 半導体
基板１１の下主面上に高不純物濃度のＮ+ 拡散層１３が
形成されている。また、Ｎ- 半導体基板１１の上主面上
にはＰ拡散層１２が形成されている。このため、Ｎ- 半
導体基板１１とＰ拡散層１２との境界面ＪがＰＮ接合面
となっている。
【００３９】そして、Ｐ拡散層１２の上表面には金属電
極層１４が、Ｎ+ 拡散層１３の下表面に金属電極層１５
が、それぞれオーミック接触して形成されている。金属
電極層１４，１５はそれぞれアノード電極層およびカソ
ード電極層に相当する。
【００４０】このダイオード１０においては、Ｐ拡散層
１２の上表面すなわち金属電極層１４との接触面におけ
る表面不純物濃度ρ0 （図２参照）は、１×１０15ｃｍ
-3から１×１０17ｃｍ-3までの範囲内で選択された値を
有する。また、Ｐ拡散層１２の厚さＤ1 （図１）は、
０．１μｍから３．０μｍまでの範囲内で選択された値
を有している。
【００４１】Ｎ- 半導体基板１１の厚さＤ2 は、たとえ
ば数μｍから数１００μｍであり、その不純物濃度は、
たとえば１×１０13ｃｍ-3から１×１０15ｃｍ-3までの
範囲内で選択される。また、Ｎ+ 拡散層１３の厚さＤ3
は、たとえば数１０μｍから数１００μｍであり、その
表面不純物濃度は、たとえば１×１０17ｃｍ-3から１×
１０21ｃｍ-3までの範囲内で選択される。
【００４２】Ｐ拡散層１２の不純物の表面濃度を上記の
ように従来装置よりも低い値とし、かつ、その厚さＤ1
を従来装置より薄くすることにより、順方向動作時に、
Ｐ拡散層１２からＮ- 半導体基板１１への少数キャリア
（ホール）の注入が抑制され、かつ、Ｐ拡散層１２に蓄
積される少数キャリア（電子）の数が抑制される。この
ため、不必要な電荷の蓄積を抑えることができる。その
結果、逆回復電荷を減少させることができる。
【００４３】さらに、Ｐ拡散層１２が薄いことによって
順方向電圧は低下し、それによって順方向電圧の無駄な
上昇が抑えられる。
【００４４】また、逆回復電荷が減少することによって
逆回復電流波形におけるピーク部分が相対的に小さくな
り、ピーク電圧の絶対値が減少する。このため、サージ
電圧が減少し、ソフトリカバリー化が達成される。
【００４５】なお、ライフタイムキラーとしての金、白
金等の金属を各層１１−１３に拡散させ、または高エネ
ルギーの電子線等の放射線を各層１１−１３に照射する
ことによって順方向動作時に蓄積される過剰キャリア数
の低減化を図ることもできる。この場合、Ｐ拡散層１２
の改良によって順方向電圧を低下させることができるた
め、このようなライフタイムキラーを入れてもトータル
としての順方向電圧の上昇は最小限に抑えられる。
【００４６】ダイオード１０におけるＰ型とＮ型を全く
入れ替えた構造においても、同様の効果がある。
【００４７】図１のダイオード１０のこのような性質を
より定量的に実証するために行われた実験結果を、図３
および図４に示す。
【００４８】このうち図３は耐圧１４００Ｖのダイオー
ドでの順方向電圧ＶF と逆回復電荷Ｑrrとの関係を示し
たグラフであり、白丸が従来装置での実験結果を、黒丸
が実施例装置の実験結果をそれぞれ示す。実験条件は、
順方向電流が１００Ａ、電流の時間変化率が−２００Ａ
／ｃｍ2／μsec 、温度は摂氏２５度である。
【００４９】図３からわかるように、順方向電圧ＶF の
値が同一である場合には実施例の方が逆回復電荷Ｑrrが
小さく、およそ２０％の減少が確認された。別の見方を
すれば、逆回復電荷Ｑrrが同一である場合には、実施例
の方が順方向電圧ＶF の値が小さいことになる。
【００５０】図４は逆回復電流の波形を示しており、波
形Ｗ0 は従来装置の実験結果を、また波形Ｗ1 は実施例
装置での実験結果をそれぞれ示す。これらの実験におけ
る順方向電圧ＶF は２．８Ｖである。
【００５１】図４からわかるように、実施例の装置の逆
回復ピーク電流Ｉ1 の絶対値は従来装置の逆回復ピーク
電流Ｉ0 の絶対値よりも約３０％減少しており、逆回復
時の電流の時間変化率ｄＩ／ｄｔが約１／２．５に減少
する。これによってサージ電流の低減およびそれによる
ソフトリカバリ−化が達成される。
【００５２】このようにこの実施例のダイオード１０で
は、逆回復電荷と順方向電圧の減少が達成されるととも
に、ソフトリカバリー化も達成可能である。
【００５３】＜第２の実施例＞図５はこの発明の第２の
実施例であるダイオード２０の断面構造を示す図であ
る。また、図６は、ダイオード２０の縦断面方向の不純
物濃度分布の概略を示す図である。
【００５４】このダイオード２０と図１のダイオード１
０との相違点は、Ｎ- 半導体基板１１とＰ拡散層１２と
の境界面すなわちＰＮ接合面Ｊの付近の領域に陽子線等
の荷電粒子線が照射されることによって、ライフタイム
キラーとしての格子欠陥が局所的に形成されていること
である。
【００５５】このため、Ｐ拡散層１２は格子欠陥を有す
る領域１２ｂと、格子欠陥をほとんど有さない領域１２
ａとの積層構造となっている。Ｎ- 半導体基板１１もま
た、格子欠陥を有する領域１１ｂと、格子欠陥を実質的
に有さない領域１１ａとの積層構造となっている。
【００５６】残余の構成は第１の実施例であるダイオー
ド１０と同様であり、Ｐ拡散層１２の厚さＤ1 やその表
面不純物濃度ρ0 についてもダイオード１０と同じ基準
に従って選択されている。
【００５７】ダイオード１０と同様の理由によって、こ
のダイオード２０においても逆回復電荷および順方向電
圧の減少、それにソフトリカバリー化の達成がなされ
る。
【００５８】さらに、Ｐ拡散層１２の格子欠陥形成領域
１２ｂは、順方向動作におけるＮ-半導体基板１１から
Ｐ拡散層１２への少数キャリア（電子）の注入量を低下
させ、Ｎ- 半導体基板１１の格子欠陥形成領域１１ｂ
は、順方向動作におけるＰ拡散層１２からＮ- 半導体基
板１１への少数キャリア（ホール）の注入量を低下させ
る作用がある。このため、逆回復電荷の低減効果はダイ
オード１０よりもさらに向上する。
【００５９】ダイオード２０におけるＰ型とＮ型を全く
入れ替えた構造においても、同様の効果がある。
【００６０】＜第３の実施例＞図７はこの発明の第３の
実施例であるダイオード３０の断面構造を示す図であ
る。また、図８は、ダイオード３０の縦断面方向の不純
物濃度分布の概略を示す図である。
【００６１】このダイオード３０と図１のダイオード１
０との相違点は、図１のＮ+ 拡散層１３のかわりに比較
的高い不純物濃度を有するＮ+ 半導体基板１３ａを使用
し、Ｎ- 半導体基板１１のかわりに比較的低い不純物濃
度を有するＮ- エピタキシャル半導体層１１ｅを設けて
いる点である。残余の構成は第１の実施例であるダイオ
ード１０と同様であり、Ｐ拡散層１２の厚さＤ1 やその
表面不純物濃度ρ0 についてもダイオード１０と同じ基
準に従って選択されている。
【００６２】このため、ダイオード１０と同様の理由に
よって、このダイオード３０においても逆回復電荷およ
び順方向電圧の減少、それにソフトリカバリー化の達成
がなされる。
【００６３】なお、ライフタイムキラーとしての金、白
金等の金属を各層１２，１１ｅ，１３ａに拡散させ、ま
たは高エネルギーの電子線等の放射線を各層１２，１１
ｅ，１３ａに照射することによって順方向動作時に蓄積
される過剰キャリア数の低減化を図ることもできる。こ
の場合、Ｐ拡散層１２の改良によって順方向電圧を低下
させることができるため、このようなライフタイムキラ
ーを入れてもトータルとしての順方向電圧の上昇は最小
限に抑えられる。
【００６４】ダイオード３０におけるＰ型とＮ型を全く
入れ替えた構造においても、同様の効果がある。
【００６５】＜第４の実施例＞図９はこの発明の第４の
実施例であるダイオード４０の断面構造を示す図であ
る。また、図１０は、ダイオード４０の縦断面方向の不
純物濃度分布の概略を示す図である。
【００６６】このダイオード４０は図５のダイオード２
０と図７のダイオード３０との構成を組み合わせてお
り、Ｎ+ 半導体基板１３ａの上にＮ- エピタキシャル半
導体層１１ｅが形成されている。また、荷電粒子線の照
射によって格子欠陥領域１１ｂ，１２ｂが形成されてい
る。
【００６７】残余の構成は第１の実施例であるダイオー
ド１０と同様であり、Ｐ拡散層１２の厚さＤ1 やその表
面不純物濃度ρ0 についてもダイオード１０と同じ基準
に従って選択されている。
【００６８】このため、このダイオード４０は、ダイオ
ード２０と同様の利点を備えたデバイスとなっている。
【００６９】ダイオード４０におけるＰ型とＮ型を全く
入れ替えた構造においても、同様の効果がある。
【００７０】＜第５の実施例＞図１１はこの発明の第５
の実施例であるダイオード５０の断面構造を示す図であ
る。また、図１２は、ダイオード５０の縦断面方向の不
純物濃度分布の概略を示す図である。
【００７１】このダイオード５０は、図７のダイオード
３０におけるＮ- エピタキシャル半導体層１１ｅとＮ+
半導体基板１３ａとの間に、新たにＮ型のエピタキシャ
ルバッファ層１１ｆを設けた構成に相当している。Ｎエ
ピタキシャルバッファ層１１ｆにおける不純物濃度は、
Ｎ- エピタキシャル半導体層１１ｅの不純物濃度よりも
高く、Ｎ+ 半導体基板１３ａの不純物濃度よりも低い。
【００７２】Ｎエピタキシャルバッファ層１１ｆの厚さ
Ｄ4 は、Ｎ- エピタキシャル層１１の厚さＤ2 に対し
て、Ｄ4 ：Ｄ2 ＝１：１００から１０：１の範囲内にあ
ることが好ましい。
【００７３】残余の構成は第１の実施例であるダイオー
ド１０と同様であり、Ｐ拡散層１２の厚さＤ1 やその表
面不純物濃度ρ0 についてもダイオード１０と同じ基準
に従って選択されている。
【００７４】図１２からわかるように、このダイオード
５０の場合にはＮ型不純物濃度の分布が多段のステップ
状となっており、Ｐ拡散層１２から遠ざかるにつれて不
純物濃度が順次に高くなっている。このため、Ｎ- エピ
タキシャル半導体層１１ｅ，Ｎエピタキシャルバッファ
層１１ｆ及びＮ+ 半導体基板１３ａのそれぞれの濃度と
厚みを変えることによって、Ｎ型の半導体領域ＲN （図
１２）における不純物濃度の分布を種々変更することが
可能である。このため、Ｎ- エピタキシャル層１１ｅと
Ｎ+ 半導体基板１３ａとの境界面近傍領域の不純物濃度
分布のコントロールが、Ｎエピタキシャルバッファ層１
１ｆの不純物濃度と厚みをコントロールすることによっ
て容易になり、その結果、逆回復電流のソフトリカバリ
ー波形を容易にコントロールできることになる。ソフト
リカバリーの程度を大きくするためには、順方向動作時
にＮエピタキシャルバッファ層１１ｆに蓄積される過剰
キャリア数を増加させればよいのでＮエピタキシャルバ
ッファ層１１ｆの不純物濃度を小さく、厚みを大きく設
定すればよい。
【００７５】他の利点についてはダイオード３０と同様
である。
【００７６】なお、ライフタイムキラーとしての金、白
金等の金属を各層１１ｅ，１１ｆ，１２，１３ａに拡散
させ、または高エネルギーの電子線等の放射線を各層１
１ｅ，１１ｆ，１２，１３ａに照射することによって順
方向動作時に蓄積される過剰キャリア数の低減化を図る
こともができる。この場合、Ｐ拡散層１２の改良によっ
て順方向電圧を低下させることができるため、このよう
なライフタイムキラーを入れてもトータルとしての順方
向電圧の上昇は最小限に抑えられる。
【００７７】ダイオード５０におけるＰ型とＮ型を全く
入れ替えた構造においても、同様の効果がある。
【００７８】＜第６の実施例＞図１３はこの発明の第６
の実施例であるダイオード６０の断面構造を示す図であ
る。また、図１４は、ダイオード６０の縦断面方向の不
純物濃度分布の概略を示す図である。
【００７９】このダイオード６０は図５のダイオード２
０と図１１のダイオード５０との構成を組み合わせてお
り、Ｎ- エピタキシャル半導体層１１ｅおよびＮエピタ
キシャルバッファ層１１ｆを設けているとともに、荷電
粒子線の照射によって格子欠陥領域１１ｂ，１２ｂが形
成されている。
【００８０】残余の構成は第１の実施例であるダイオー
ド１０と同様であり、Ｐ拡散層１２の厚さＤ1 やその表
面不純物濃度ρ0 についてもダイオード１０と同じ基準
に従って選択されている。
【００８１】このため、このダイオード６０は、ダイオ
ード２０，５０の双方の利点を兼ね備えたデバイスとな
っている。
【００８２】ダイオード６０におけるＰ型とＮ型を全く
入れ替えた構造においても、同様の効果がある。
【００８３】＜変形例＞ (1) ダイオード５０，６０ではＮ型領域ＲN における不
純物濃度分布が３段のステップ構造になっているが、４
段以上とされてもよい。
【００８４】(2) この発明は、ダイオードのみならず、
ＰＮ接合を有する類似の他の半導体装置にも適用可能で
ある。
【００８５】＜各実施例装置の製造方法＞ ＜第１の実施例＞図１のダイオード１０は以下のように
して製造可能である。
【００８６】まず図１５に示すＮ- 型半導体基板１１を
準備し、その下主面側から矢印Ａ1で示すようにＮ型不
純物を拡散する。それによって、Ｎ- 拡散層１３が形成
される。
【００８７】次に図１６のように矢印Ａ2 方向からＰ型
不純物をＮ- 型半導体基板１１の一部に拡散してＰ拡散
層１２を形成する。このとき、この拡散深さＤ1 が０．
１μｍから３．０μｍまでの範囲内の値となるようにす
る。また、Ｐ拡散層１２の上主面ＴＳにおける表面不純
物濃度が、１×１０15ｃｍ-3から１×１０17ｃｍ-3まで
の範囲内にあるように、拡散濃度が決定される。
【００８８】その後、Ｐ拡散層１２の上主面に金属電極
層１４（図１）を設け、Ｎ+ 拡散層１３の下主面に金属
電極層１５（図１）を設けることによって、ダイオード
１０の構造を得ることができる。
【００８９】＜第２の実施例＞図５のダイオード２０の
製造プロセスの前半は、上記ダイオード１０の製造プロ
セスのうち図１５および図１６の工程と同様である。
【００９０】次に、図１７に矢印Ａ3 で示すように、Ｐ
拡散層１２の上主面側からこのＰ拡散層１２を介して陽
子線等の荷電粒子線が照射され、Ｎ- 半導体基板１１と
Ｐ拡散層１２との境界面すなわちＰＮ接合面Ｊの付近に
ライフタイムキラーとしての格子欠陥が局所的に形成さ
れる。
【００９１】これによって、Ｐ拡散層１２は格子欠陥を
有する領域１２ｂと、格子欠陥をほとんど有さない領域
１２ａとの積層構造となる。Ｎ- 半導体基板１１もま
た、格子欠陥を有する領域１１ｂと、格子欠陥を実質的
に有さない領域１１ａとの積層構造となる。
【００９２】その後、Ｐ拡散層１２の上主面に金属電極
層１４（図５）を設け、Ｎ+ 拡散層１３の下主面に金属
電極層１５（図５）を設けることによって、ダイオード
２０の構造を得ることができる。
【００９３】荷電粒子線の照射は、金属電極層１４を形
成した後に実行されてもよい。図１８の例では金属電極
層１４の形成後にこの金属電極層１４とＰ拡散層１２と
を介して荷電粒子線の照射が行われている。
【００９４】また、図１９の例では金属電極層１４，１
５の形成後に金属電極層１４とＰ拡散層１２とを介して
荷電粒子線の照射が行われている。
【００９５】＜第３の実施例＞図７のダイオード３０は
以下のようにして製造可能である。
【００９６】まず図２０に示すＮ+ 型半導体基板１３ａ
を準備し、その上主面にＮ- エピタキシャル半導体層１
１ｅを成長させる。その後、図２１に矢印Ａ4 で示すよ
うにＮ- エピタキシャル半導体層１１ｅの上側の部分に
Ｐ型不純物を拡散する。それによって、Ｐ拡散層１２が
形成される。このとき、この拡散深さＤ1 が０．１μｍ
から３．０μｍまでの範囲内の値となるようにする。ま
た、Ｐ拡散層１２の上主面ＴＳにおける表面不純物濃度
が、１×１０15ｃｍ-3から１×１０17ｃｍ-3までの範囲
内にあるように、拡散濃度が決定される。
【００９７】その後、Ｐ拡散層１２の上主面に金属電極
層１４（図７）を設け、Ｎ+ 半導体基板１３ａの下主面
に金属電極層１５（図７）を設けることによって、ダイ
オード３０の構造を得ることができる。
【００９８】＜第４の実施例＞図９のダイオード４０の
製造プロセスの前半は、上記ダイオード３０の製造プロ
セスのうち図２０および図２１の工程と同様である。
【００９９】次に、図２２に矢印Ａ5 で示すように、Ｐ
拡散層１２の上主面側からこのＰ拡散層１２を介して陽
子線等の荷電粒子線が照射され、Ｎ- エピタキシャル半
導体層１１ｅとＰ拡散層１２との境界面すなわちＰＮ接
合面Ｊの付近にライフタイムキラーとしての格子欠陥が
局所的に形成される。
【０１００】これによって、Ｐ拡散層１２は格子欠陥を
有する領域１２ｂと、格子欠陥をほとんど有さない領域
１２ａとの積層構造となる。Ｎ- エピタキシャル半導体
層１１ｅもまた、格子欠陥を有する領域１１ｂと、格子
欠陥を実質的に有さない領域１１ａとの積層構造とな
る。
【０１０１】その後、Ｐ拡散層１２の上主面に金属電極
層１４（図９）を設け、Ｎ+ 半導体基板１３ａの下主面
に金属電極層１５（図９）を設けることによって、ダイ
オード４０の構造を得ることができる。
【０１０２】荷電粒子線の照射は、金属電極層１４を形
成した後に実行されてもよい。図２３の例では金属電極
層１４の形成後にこの金属電極層１４とＰ拡散層１２と
を介して荷電粒子線の照射が行われている。
【０１０３】また、図２４の例では金属電極層１４，１
５の形成後に金属電極層１４とＰ拡散層１２とを介して
荷電粒子線の照射が行われている。
【０１０４】＜第５の実施例＞図１１のダイオード５０
は以下のようにして製造可能である。
【０１０５】まず図２５に示すＮ+ 型半導体基板１３ａ
を準備し、その上主面にＮエピタキシャルバッファ層１
１ｆを成長させる（図２６）。また、このＮエピタキシ
ャルバッファ層１１ｆの上に、Ｎ- エピタキシャル半導
体層１１ｅを成長させる。
【０１０６】その後、図２７に矢印Ａ6 で示すようにＮ
- エピタキシャル半導体層１１ｅの上側の部分にＰ型不
純物を拡散する。それによって、Ｐ拡散層１２が形成さ
れる。このとき、この拡散深さＤ1 が０．１μｍから
３．０μｍまでの範囲内の値となるようにする。また、
Ｐ拡散層１２の上主面ＴＳにおける表面不純物濃度が、
１×１０15ｃｍ-3から１×１０17ｃｍ-3までの範囲内に
あるように、拡散濃度が決定される。
【０１０７】その後、Ｐ拡散層１２の上主面に金属電極
層１４（図１１）を設け、Ｎ+ 半導体基板１３ａの下主
面に金属電極層１５（図１１）を設けることによって、
ダイオード５０の構造を得ることができる。
【０１０８】＜第６の実施例＞図１３のダイオード６０
の製造プロセスの前半は、上記ダイオード５０の製造プ
ロセスのうち図２５から図２７の工程と同様である。
【０１０９】次に、図２８に矢印Ａ7 で示すようにＰ拡
散層１２の上主面側からこのＰ拡散層１２を介して陽子
線等の荷電粒子線が照射され、Ｎ- エピタキシャル半導
体層１１ｅとＰ拡散層１２との境界面すなわちＰＮ接合
面Ｊの付近にライフタイムキラーとしての格子欠陥が局
所的に形成される。
【０１１０】これによって、Ｐ拡散層１２は格子欠陥を
有する領域１２ｂと、格子欠陥をほとんど有さない領域
１２ａとの積層構造となる。Ｎ- エピタキシャル半導体
層１１ｅもまた、格子欠陥を有する領域１１ｂと、格子
欠陥を実質的に有さない領域１１ａとの積層構造とな
る。
【０１１１】その後、Ｐ拡散層１２の上主面に金属電極
層１４（図１３）を設け、Ｎ+ 半導体基板１３ａの下主
面に金属電極層１５（図１３）を設けることによって、
ダイオード６０の構造を得ることができる。
【０１１２】荷電粒子線の照射は、金属電極層１４を形
成した後に実行されてもよい。図２９の例では金属電極
層１４の形成後にこの金属電極層１４とＰ拡散層１２と
を介して荷電粒子線の照射が行われている。
【０１１３】また、図３０の例では金属電極層１４，１
５の形成後に金属電極層１４とＰ拡散層１２とを介して
荷電粒子線の照射が行われている。
【０１１４】
【発明の効果】以上説明したように、この発明の第１の
半導体装置では、第２の半導体層の表面不純物濃度の値
が低いことにより、順方向動作時に、前記第２の半導体
層から第１の半導体層への少数キャリアの注入が抑制さ
れ、不必要な電荷の蓄積を抑えることができる。このた
め、逆回復電荷の減少が達成される。
【０１１５】さらに、第２の半導体層の厚みが薄いた
め、順方向動作時に前記第２の半導体層に蓄積される少
数キャリア数が抑制されて不必要な電荷の蓄積を抑える
ことができる。また、従来では厚い領域によって保持さ
れていた順方向電圧を低減させることが可能となる（第
１の目的に対応した効果）。
【０１１６】また、逆回復電荷の減少に伴って逆回復電
流のピークが小さくなり、その結果としてソフトリカバ
リー化が達成され、サージ電圧が低減される（第２の目
的に対応した効果）。
【０１１７】第２の半導体装置では、上記第１の装置に
おいて、第１の半導体層と第２の半導体層との境界面を
含む境界面近傍領域に格子欠陥が形成されることによ
り、第２の半導体層が第１の電極層とのオーミック接触
が保てる限界値以上の表面濃度を持ちながら、順方向動
作における第２の半導体層から第１の半導体層への少数
キャリアの注入量、および第１の半導体層から第２の半
導体層への逆電荷の少数キャリアの注入量をさらに低下
させることができる。
【０１１８】このため、逆回復電荷の減少、それにソフ
トリカバリー化の作用がさらに大きい（第１と第２の目
的に対応した効果）。
【０１１９】第３の半導体装置では、第１の半導体層と
第２の半導体層との境界面を含む境界面近傍領域に格子
欠陥が形成されるということに着目した特徴的構成とな
っており、順方向動作における第２の半導体層から第１
の半導体層への少数キャリアの注入量、および第１の半
導体層から第２の半導体層への逆電荷の少数キャリアの
注入量を低下させることができる。このため、逆回復電
荷の低減効果を高め、ソフトリカバリー化を達成するこ
とができる（第２の目的に対応した効果）。
【０１２０】第４の半導体装置では、第１の半導体層と
して不純物濃度が異なる複数のエピタキシャル半導体層
を用いている。このため、第１の半導体層の第２の主表
面上に第３の半導体層を拡散によって形成することによ
り前記第１の半導体層と前記第３の半導体層との境界面
近傍領域の不純物濃度分布に拡散からくる制約を受ける
場合と比較して、第２のエピタキシャル半導体層の不純
物濃度と厚みをコントロールすることにより第１の半導
体層と第３の半導体層との境界面近傍領域の不純物濃度
分布のコントロールが容易となる。そして、前記第２の
エピタキシャル半導体層の不純物濃度が小さいほど、順
方向動作時に前記第２のエピタキシャル半導体層に蓄積
される少数キャリアの数が多くなり、逆回復電流のソフ
トリカバリー化の効果が大きい。また、前記第２のエピ
タキシャル半導体層の厚みが大きいほど、順方向動作時
に前記第２のエピタキシャル半導体層に蓄積される少数
キャリアの数が多くなり、逆回復電流のソフトリカバリ
ー化の効果が大きい。つまり、前記第２のエピタキシャ
ル半導体層の不純物濃度と厚みをコントロールすること
によって一般的にリカバリー波形の容易なコントロール
が可能となる（第３の目的に対応した効果）。
【０１２１】第５の半導体装置では、上記第４の装置に
おいて、第１の電極層側の表面における第２の半導体層
の不純物濃度が、１×１０15ｃｍ-3から１×１０17ｃｍ
-3までの範囲内にあり、かつ、前記第２の半導体層の厚
さが、０．１μｍから３．０μｍまでの範囲内にあるこ
とにより、前記第４の装置における作用に加え、前記第
１の装置における作用が重畳される。よって、逆回復電
荷の低減とそれに伴う順方向電圧の上昇の抑制及びソフ
トリカバリー化によるサージ電圧の抑制が達成される
（第１と第２の目的に対応した効果）。
【０１２２】さらに、リカバリー波形のコントロールも
容易である（第３の目的に対応した効果）。
【０１２３】第１の製造方法では、上記第３の半導体装
置を製造可能であり、第２の半導体層を介して粒子線の
照射を行うことにより、粒子線の飛程位置ばかりではな
く、粒子線の通過部分にもある程度は生ずる格子欠陥形
成領域を前記第２の半導体層、及び第１の半導体層にお
ける前記第２の半導体層との境界付近に限定し、半導体
層のその他の部分には格子欠陥を形成させないことが可
能である（第４の目的に対応した効果）。
【０１２４】第２の製造方法では、上記第４の半導体装
置を製造可能である（第４の目的に対応した効果）。
【図面の簡単な説明】
【図１】この発明の第１の実施例にかかる半導体装置の
断面構造図である。
【図２】図１の半導体装置における縦断面方向の不純物
濃度分布の概略図である。
【図３】第１の実施例における順方向電圧と逆回復電荷
との実験結果を従来技術との比較で示すグラフである。
【図４】第１の実施例における逆回復電流波形を従来技
術との比較で示すグラフである。
【図５】この発明の第２の実施例にかかる半導体装置の
断面構造図である。
【図６】図５の半導体装置における縦断面方向の不純物
濃度分布の概略図である。
【図７】この発明の第３の実施例にかかる半導体装置の
断面構造図である。
【図８】図７の半導体装置における縦断面方向の不純物
濃度分布の概略図である。
【図９】この発明の第４の実施例にかかる半導体装置の
断面構造図である。
【図１０】図９の半導体装置における縦断面方向の不純
物濃度分布の概略図である。
【図１１】この発明の第５の実施例にかかる半導体装置
の断面構造図である。
【図１２】図１１の半導体装置における縦断面方向の不
純物濃度分布の概略図である。
【図１３】この発明の第６の実施例にかかる半導体装置
の断面構造図である。
【図１４】図１３の半導体装置における縦断面方向の不
純物濃度分布の概略図である。
【図１５】この発明の第１の実施例にかかる半導体装置
の製造工程を示す断面構造図である。
【図１６】この発明の第１の実施例にかかる半導体装置
の製造工程を示す断面構造図である。
【図１７】この発明の第２の実施例にかかる半導体装置
の製造工程の例を示す断面構造図である。
【図１８】この発明の第２の実施例にかかる半導体装置
の製造工程の他の例を示す断面構造図である。
【図１９】この発明の第２の実施例にかかる半導体装置
の製造工程の他の例を示す断面構造図である。
【図２０】この発明の第３の実施例にかかる半導体装置
の製造工程を示す断面構造図である。
【図２１】この発明の第３の実施例にかかる半導体装置
の製造工程を示す断面構造図である。
【図２２】この発明の第４の実施例にかかる半導体装置
の製造工程の例を示す断面構造図である。
【図２３】この発明の第４の実施例にかかる半導体装置
の製造工程の他の例を示す断面構造図である。
【図２４】この発明の第４の実施例にかかる半導体装置
の製造工程の他の例を示す断面構造図である。
【図２５】この発明の第５の実施例にかかる半導体装置
の製造工程を示す断面構造図である。
【図２６】この発明の第５の実施例にかかる半導体装置
の製造工程を示す断面構造図である。
【図２７】この発明の第５の実施例にかかる半導体装置
の製造工程を示す断面構造図である。
【図２８】この発明の第６の実施例にかかる半導体装置
の製造工程の例を示す断面構造図である。
【図２９】この発明の第６の実施例にかかる半導体装置
の製造工程の他の例を示す断面構造図である。
【図３０】この発明の第６の実施例にかかる半導体装置
の製造工程の他の例を示す断面構造図である。
【図３１】従来の半導体装置の例を示す断面構造図であ
る。
【図３２】図３１の半導体装置における縦断面方向の不
純物濃度分布の概略図である。
【符号の説明】 １０，２０，３０，４０，５０，６０ ダイオード
（半導体装置） １１ Ｎ- 半導体基板（第１の半導体層） １１ａ 格子欠陥非形成領域 １１ｂ 格子欠陥形成領域 １１ｅ Ｎ- エピタキシャル半導体層（第１の半導体
層：第１のエピタキシャル半導体層） １１ｆ Ｎエピタキシャルバッファ層（第１の半導体
層：第２のエピタキシャル半導体層） １２ Ｐ拡散層（第２の半導体層） １２ａ Ｐ拡散層の格子欠陥非形成領域 １２ｂ Ｐ拡散層の格子欠陥形成領域 １３ Ｎ+ 拡散層（第３の半導体層） １３ａ Ｎ+ 半導体基板（第３の半導体層） １４ 金属電極層（第１の電極層） １５ 金属電極層（第２の電極層） ＴＳ Ｐ拡散層の上主面 Ｊ ＰＮ接合面 ρ 不純物濃度 Ｘ 縦断面方向の深さ
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成６年３月２９日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正内容】
【０００３】このダイオード１００においては、低不純
物濃度のＮ- 半導体基板１の下主面上に高不純物濃度の
Ｎ+ 拡散層３が形成されている。また、Ｎ- 半導体基板
１の上主面上に表面の不純物濃度ρs が１×１０17ｃｍ
-3を超え、かつ、厚みＤ0 が２０μｍ以上であるＰ拡散
層２が形成されている。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正内容】
【０００６】また、逆回復時に発生するサージ電圧を抑
制するためには、逆回復電流をソフトリカバリー波形に
することが必要であるが、逆回復電流をソフトリカバリ
ー波形にするためには、逆回復時に空乏層が到達するＮ
- 半導体基板１とＮ+ 拡散層３との境界面近傍領域に順
方向動作時に蓄積される少数キャリア（ホール）の数が
多いことが必要である。これは前記境界面近傍領域の不
純物濃度を低く抑えればよい。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正内容】
【０００７】一方、逆回復電荷を小さくするためには、
順方向動作時に前記境界面近傍領域に蓄積される少数キ
ャリア（ホール）の数は少ないほどよく、これは前記境
界面近傍領域の不純物濃度を高くすることによって実現
できる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正内容】
【００１１】また、逆回復電流のソフトリカバリー化に
よる逆回復時のサージ電圧抑制を達成するとともに、逆
回復電荷が小さな半導体装置を提供することを第２の目
的とする。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正内容】
【００２６】さらに、第２の半導体層の厚みは０．１μ
ｍから３．０μｍまでの範囲内で選択されることによっ
て従来より小さな値となっているため、順方向動作時に
前記第２の半導体層に蓄積される少数キャリア数が抑制
されて不必要な電荷の蓄積を抑えることができる。この
結果さらに逆回復電荷が低減される。また、従来では２
０μｍ以上の厚い領域によって保持されていた順方向電
圧を低減させることが可能となる（第１の目的に対
応）。ここで、前記第２の半導体層の表面不純物濃度が
１×１０15ｃｍ-3から１×１０17ｃｍ-3までの範囲内で
あるとき、前記第２の半導体層の厚みが大きいと順方向
電圧を保持する領域が増え、３．０μｍを超えると順方
向電圧の上昇が著しく大きくなる。更に、順方向動作時
に前記第２の半導体層に蓄積される少数キャリア数も増
加し、逆回復電荷の増大も著しい。つまり、前記第２の
半導体層の厚みは３．０μｍ以下がよい。また、このと
き、前記第２の半導体層の厚みが小さいほど順方向電圧
と逆回復電荷の減少効果が大きいが、０．１μｍより薄
くなると製造上の安定度及び信頼度が著しく悪化する。
つまり、前記第２の半導体層の厚みは０．１μｍ以上が
よい。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正内容】
【００２７】また、第２の半導体層の表面不純物濃度が
１×１０15ｃｍ-3から１×１０17ｃｍ-3までの範囲内に
あり、かつ、厚みが０．１μｍから３．０μｍまでの範
囲内にあることにより、逆回復電荷が減少し、それに伴
って逆回復電流のピークが小さくなり、その結果として
ソフトリカバリーが達成され、サージ電圧が低減される
（第２の目的に対応）。以上の点から、逆回復電荷の低
減とそれに伴う順方向電圧の上昇の抑制及びソフトリカ
バリー化によるサージ電圧の抑制を達成するためには、
前記第２の半導体層の表面不純物濃度が１×１０15ｃｍ
-3から１×１０17ｃｍ-3までの範囲内にあり、かつ、厚
みが０．１μｍから３．０μｍまでの範囲内にある構造
が最適である。このとき、前記第２の半導体層の表面不
純物濃度と厚みの値は、必要とする耐圧に応じて前記最
適範囲内で設定すればよい。前記最適範囲の上限値では
ｋＶ級の耐圧が実現可能である。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正内容】
【００２８】第２の半導体装置では、上記第１の装置に
おいて、第１の半導体層と第２の半導体層との境界面を
含む境界面近傍領域に格子欠陥が形成されることによ
り、第２の半導体層が第１の電極層とのオーミック接触
が保てる限界値以上の表面不純物濃度を持ちながら、順
方向動作における、第２の半導体層から第１の半導体層
への少数キャリアの注入量および第１の半導体層から第
２の半導体層への逆電荷の少数キャリアの注入量をさら
に低下させることができる。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正内容】
【００３０】第３の半導体装置では、第１の半導体層と
第２の半導体層との境界面を含む境界面近傍領域に格子
欠陥が形成されるということに着目した特徴的構成とな
っており、順方向動作における、第２の半導体層から第
１の半導体層への少数キャリアの注入量および第１の半
導体層から第２の半導体層への逆電荷の少数キャリアの
注入量を低下させることができる。このため、逆回復電
荷の低減効果を高め、ソフトリカバリー化を達成するこ
とができる（第２の目的に対応）。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】変更
【補正内容】
【００３５】第１の製造方法では、上記第３の半導体装
置を製造可能であり、第２の半導体層を介して粒子線の
照射を行うことにより、粒子線の飛程位置ばかりではな
く、粒子線の通過部分にもある程度は生ずる格子欠陥形
成領域を前記第２の半導体層、及び第１の半導体層にお
ける前記第２の半導体層との境界付近に限定し、半導体
層のその他の部分には格子欠陥を形成させないことが可
能である。（第４の目的に対応）。第２の半導体層に格
子欠陥が形成されると第２の半導体層への電子の注入が
抑制される。その一方、第１の半導体層のうち第２の半
導体層と反対側に格子欠陥は形成されないので、順方向
電圧が著しく上昇することはない。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００４２
【補正方法】変更
【補正内容】
【００４２】Ｐ拡散層１２の表面の不純物濃度を上記の
ように従来装置よりも低い値とし、かつ、その厚さＤ1
を従来装置より薄くすることにより、順方向動作時に、
Ｐ拡散層１２からＮ- 半導体基板１１への少数キャリア
（ホール）の注入が抑制され、かつ、Ｐ拡散層１２に蓄
積される少数キャリア（電子）の数が抑制される。この
ため、不必要な電荷の蓄積を抑えることができる。その
結果、逆回復電荷を減少させることができる。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００４４
【補正方法】変更
【補正内容】
【００４４】また、逆回復電荷が減少することによって
逆回復電流波形におけるピーク部分が相対的に小さくな
り、ピーク電流の絶対値が減少する。このため、ソフト
リカバリー化が達成され、サージ電圧が減少する。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００４５
【補正方法】変更
【補正内容】
【００４５】なお、ライフタイムキラーとしての金、白
金等の金属を各層１１−１３に拡散させ、または高エネ
ルギーの電子線等の放射線を各層１１−１３に照射する
ことによって順方向動作時に蓄積される過剰キャリア数
の更なる低減化を図ることもできる。この場合、Ｐ拡散
層１２の改良によって順方向電圧を低下させることがで
きるため、このようなライフタイムキラーを入れてもト
ータルとしての順方向電圧の上昇は最小限に抑えられ
る。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００４８
【補正方法】変更
【補正内容】
【００４８】このうち図３は耐圧１４００Ｖのダイオー
ドでの順方向電圧ＶF と逆回復電荷Ｑrrとの関係を示し
たグラフであり、白丸が従来装置での実験結果を、黒丸
が実施例装置の実験結果をそれぞれ示す。実験条件は、
順方向電流が１００Ａ／ｃｍ 2 、電流の時間変化率が−
２００Ａ／ｃｍ2 ／μsec 、温度は摂氏２５度である。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００５０
【補正方法】変更
【補正内容】
【００５０】図４は逆回復電流の波形を示しており、波
形Ｗ0 は従来装置の実験結果を、また波形Ｗ1 は実施例
装置での実験結果をそれぞれ示す。これらの実験におけ
る順方向電圧ＶF は２．８Ｖ（＠１００Ａ／ｃｍ2 ）で
ある。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００５１
【補正方法】変更
【補正内容】
【００５１】図４からわかるように、実施例の装置の逆
回復ピーク電流Ｉ1 の絶対値は従来装置の逆回復ピーク
電流Ｉ0 の絶対値よりも約３０％減少しており、逆回復
時の電流の時間変化率ｄＩ／ｄｔが約１／２．５に減少
する。これによってソフトリカバリ−化およびそれによ
るサージ電圧の低減が達成される。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００５８
【補正方法】変更
【補正内容】
【００５８】さらに、Ｐ拡散層１２の格子欠陥形成領域
１２ｂは、順方向動作におけるＮ-半導体基板１１から
Ｐ拡散層１２への少数キャリア（電子）の注入量を低下
させ、Ｎ- 半導体基板１１の格子欠陥形成領域１１ｂ
は、順方向動作におけるＰ拡散層１２からＮ- 半導体基
板１１への少数キャリア（ホール）の注入量を低下させ
る作用がある。このため、逆回復電荷の低減と、それに
よるソフトリカバリー化の効果はダイオード１０よりも
さらに向上する。
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】００６３
【補正方法】変更
【補正内容】
【００６３】なお、ライフタイムキラーとしての金、白
金等の金属を各層１２，１１ｅ，１３ａに拡散させ、ま
たは高エネルギーの電子線等の放射線を各層１２，１１
ｅ，１３ａに照射することによって順方向動作時に蓄積
される過剰キャリア数の更なる低減化を図ることもでき
る。この場合、Ｐ拡散層１２の改良によって順方向電圧
を低下させることができるため、このようなライフタイ
ムキラーを入れてもトータルとしての順方向電圧の上昇
は最小限に抑えられる。
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】００７２
【補正方法】変更
【補正内容】
【００７２】Ｎエピタキシャルバッファ層１１ｆの厚さ
Ｄ4 は、Ｎ- エピタキシャル半導体層１１の厚さＤ2 に
対して、Ｄ4 ：Ｄ2 ＝１：１００から１０：１の範囲内
にあることが好ましい。
【手続補正１９】
【補正対象書類名】明細書
【補正対象項目名】００７４
【補正方法】変更
【補正内容】
【００７４】図１２からわかるように、このダイオード
５０の場合にはＮ型不純物濃度の分布が多段のステップ
状となっており、Ｐ拡散層１２から遠ざかるにつれて不
純物濃度が順次に高くなっている。このため、Ｎ- エピ
タキシャル半導体層１１ｅ，Ｎエピタキシャルバッファ
層１１ｆ及びＮ+ 半導体基板１３ａのそれぞれの不純物
濃度と厚みを変えることによって、Ｎ型の半導体領域Ｒ
N （図１２）における不純物濃度の分布を種々変更する
ことが可能である。このため、Ｎ- エピタキシャル半導
体層１１ｅとＮ+ 半導体基板１３ａとの境界面近傍領域
の不純物濃度分布のコントロールが、Ｎエピタキシャル
バッファ層１１ｆの不純物濃度と厚みをコントロールす
ることによって容易になり、その結果、逆回復電流のソ
フトリカバリー波形を容易にコントロールできることに
なる。ソフトリカバリーの程度を大きくするためには、
順方向動作時にＮエピタキシャルバッファ層１１ｆに蓄
積される過剰キャリア数を増加させればよいのでＮエピ
タキシャルバッファ層１１ｆの不純物濃度を小さく、厚
みを大きく設定すればよい。
【手続補正２０】
【補正対象書類名】明細書
【補正対象項目名】００７６
【補正方法】変更
【補正内容】
【００７６】なお、ライフタイムキラーとしての金、白
金等の金属を各層１１ｅ，１１ｆ，１２，１３ａに拡散
させ、または高エネルギーの電子線等の放射線を各層１
１ｅ，１１ｆ，１２，１３ａに照射することによって順
方向動作時に蓄積される過剰キャリア数の更なる低減化
を図ることもできる。この場合、Ｐ拡散層１２の改良に
よって順方向電圧を低下させることができるため、この
ようなライフタイムキラーを入れてもトータルとしての
順方向電圧の上昇は最小限に抑えられる。
【手続補正２１】
【補正対象書類名】明細書
【補正対象項目名】００７９
【補正方法】変更
【補正内容】
【００７９】このダイオード６０は図５のダイオード２
０と図１１のダイオード５０との構成を組み合わせてお
り、Ｎ- エピタキシャル半導体層１１ｅ、Ｎ+ 半導体基
板１３ａおよびＮエピタキシャルバッファ層１１ｆを設
けているとともに、荷電粒子線の照射によって格子欠陥
領域１１ｂ，１２ｂが形成されている。
【手続補正２２】
【補正対象書類名】明細書
【補正対象項目名】００８６
【補正方法】変更
【補正内容】
【００８６】まず図１５に示すＮ - 半導体基板１１を準
備し、その下主面側から矢印Ａ1 で示すようにＮ型不純
物を拡散する。それによって、Ｎ+ 拡散層１３が形成さ
れる。
【手続補正２３】
【補正対象書類名】明細書
【補正対象項目名】００８７
【補正方法】変更
【補正内容】
【００８７】次に図１６のように矢印Ａ2 方向からＰ型
不純物をＮ - 半導体基板１１の一部に拡散してＰ拡散層
１２を形成する。このとき、この拡散深さＤ1 が０．１
μｍから３．０μｍまでの範囲内の値となるようにす
る。また、Ｐ拡散層１２の上主面ＴＳにおける表面不純
物濃度が、１×１０15ｃｍ-3から１×１０17ｃｍ-3まで
の範囲内にあるように、拡散濃度が決定される。
【手続補正２４】
【補正対象書類名】明細書
【補正対象項目名】００９１
【補正方法】変更
【補正内容】
【００９１】これによって、Ｐ拡散層１２は格子欠陥を
有する領域１２ｂと、格子欠陥をほとんど有さない領域
１２ａとの積層構造となる。Ｎ- 半導体基板１１もま
た、格子欠陥を有する領域１１ｂと、格子欠陥を実質的
に有さない領域１１ａとの積層構造となる。Ｐ拡散層１
２に格子欠陥が形成されるとＰ拡散層１２への電子の注
入が抑制される。その一方、Ｎ- 半導体基板１１のうち
Ｐ拡散層１２と反対側に格子欠陥は形成されないので、
順方向電圧が著しく上昇することはない。
【手続補正２５】
【補正対象書類名】明細書
【補正対象項目名】００９６
【補正方法】変更
【補正内容】
【００９６】まず図２０に示すＮ + 半導体基板１３ａを
準備し、その上主面にＮ- エピタキシャル半導体層１１
ｅを成長させる。その後、図２１に矢印Ａ4 で示すよう
にＮ- エピタキシャル半導体層１１ｅの上側の部分にＰ
型不純物を拡散する。それによって、Ｐ拡散層１２が形
成される。このとき、この拡散深さＤ1 が０．１μｍか
ら３．０μｍまでの範囲内の値となるようにする。ま
た、Ｐ拡散層１２の上主面ＴＳにおける表面不純物濃度
が、１×１０15ｃｍ-3から１×１０17ｃｍ-3までの範囲
内にあるように、拡散濃度が決定される。
【手続補正２６】
【補正対象書類名】明細書
【補正対象項目名】０１０５
【補正方法】変更
【補正内容】
【０１０５】まず図２５に示すＮ + 半導体基板１３ａを
準備し、その上主面にＮエピタキシャルバッファ層１１
ｆを成長させる（図２６）。また、このＮエピタキシャ
ルバッファ層１１ｆの上に、Ｎ- エピタキシャル半導体
層１１ｅを成長させる。
【手続補正２７】
【補正対象書類名】明細書
【補正対象項目名】０１１５
【補正方法】変更
【補正内容】
【０１１５】さらに、第２の半導体層の厚みが薄いた
め、順方向動作時に前記第２の半導体層に蓄積される少
数キャリア数が抑制されて不必要な電荷の蓄積を抑える
ことができる。この結果さらに逆回復電荷が低減され
る。また、従来では厚い領域によって保持されていた順
方向電圧を低減させることが可能となる（第１の目的に
対応した効果）。
【手続補正２８】
【補正対象書類名】明細書
【補正対象項目名】０１１７
【補正方法】変更
【補正内容】
【０１１７】第２の半導体装置では、上記第１の装置に
おいて、第１の半導体層と第２の半導体層との境界面を
含む境界面近傍領域に格子欠陥が形成されることによ
り、第２の半導体層が第１の電極層とのオーミック接触
が保てる限界値以上の表面不純物濃度を持ちながら、順
方向動作における第２の半導体層から第１の半導体層へ
の少数キャリアの注入量、および第１の半導体層から第
２の半導体層への逆電荷の少数キャリアの注入量をさら
に低下させることができる。
【手続補正２９】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正内容】
【図１】
【手続補正３０】
【補正対象書類名】図面
【補正対象項目名】図５
【補正方法】変更
【補正内容】
【図５】
【手続補正３１】
【補正対象書類名】図面
【補正対象項目名】図７
【補正方法】変更
【補正内容】
【図７】
【手続補正３２】
【補正対象書類名】図面
【補正対象項目名】図９
【補正方法】変更
【補正内容】
【図９】
【手続補正３３】
【補正対象書類名】図面
【補正対象項目名】図１１
【補正方法】変更
【補正内容】
【図１１】
【手続補正３４】
【補正対象書類名】図面
【補正対象項目名】図３１
【補正方法】変更
【補正内容】
【図３１】
【手続補正３５】
【補正対象書類名】図面
【補正対象項目名】図３２
【補正方法】変更
【補正内容】
【図３２】

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 半導体装置であって、 (a) 第１と第２の主面を備え、第１の不純物濃度を有す
    る第１導電型の第１の半導体層と、 (b) 前記第１の半導体層の前記第１の主面上に設けられ
    た第２導電型の第２の半導体層と、 (c) 前記第１の半導体層の前記第２の主面上に設けら
    れ、前記第１の不純物濃度より高い第２の不純物濃度を
    有する第１導電型の第３の半導体層と、 (d) 前記第２の半導体層に電気的に接触する第１の電極
    層と、 (e) 前記第３の半導体層に電気的に接触する第２の電極
    層と、を備え、 前記第１の電極層側の表面における前記第２の半導体層
    の不純物濃度が、１×１０15ｃｍ-3から１×１０17ｃｍ
    -3までの範囲内にあり、かつ前記第２の半導体層の厚さ
    が、０．１μｍから３．０μｍまでの範囲内にあること
    を特徴とする半導体装置。
  2. 【請求項２】 請求項１記載の半導体装置において、 前記第１の半導体層と前記第２の半導体層との境界面を
    含む境界付近に格子欠陥が形成された半導体装置。
  3. 【請求項３】 半導体装置であって、 (a) 第１と第２の主面を備え、第１の不純物濃度を有す
    る第１導電型の第１の半導体層と、 (b) 前記第１の半導体層の前記第１の主面上に設けられ
    た第２導電型の第２の半導体層と、 (c) 前記第１の半導体層の前記第２の主面上に設けら
    れ、前記第１の不純物濃度より高い第２の不純物濃度を
    有する第１導電型の第３の半導体層と、 (d) 前記第２の半導体層に電気的に接触する第１の電極
    層と、 (e) 前記第３の半導体層に電気的に接触する第２の電極
    層と、を備え、 前記第１の半導体層と前記第２の半導体層との境界面を
    含む境界付近に格子欠陥が形成された半導体装置。
  4. 【請求項４】 半導体装置であって、 (a) 第１と第２の主面を備える第１導電型の第１の半導
    体層と、 (b) 前記第１の半導体層の前記第１の主面上に設けられ
    た第２導電型の第２の半導体層と、 (c) 前記第１の半導体層の前記第２の主面上に設けら
    れ、前記第１の半導体層の不純物濃度より高い不純物濃
    度を有する第１導電型の第３の半導体層と、 (d) 前記第２の半導体層に電気的に接触する第１の電極
    層と、 (e) 前記第３の半導体層に電気的に接触する第２の電極
    層と、を備え、 前記第１の半導体層が、 (a-1) 前記第２の半導体層に電気的に接触し、前記第３
    の半導体層の不純物濃度より低い不純物濃度を有する第
    １のエピタキシャル半導体層と、 (a-2) 前記第１のエピタキシャル半導体層と前記第３の
    半導体層との間に設けられ、前記第１のエピタキシャル
    半導体層の不純物濃度より高く、かつ前記第３の半導体
    層の不純物濃度より低い不純物濃度を有する第２のエピ
    タキシャル半導体層と、を備える半導体装置。
  5. 【請求項５】 請求項４記載の半導体装置において、前
    記第１の電極層側の表面における前記第２の半導体層の
    不純物濃度が、１×１０15ｃｍ-3から１×１０17ｃｍ-3
    までの範囲内にあり、かつ、前記第２の半導体層の厚さ
    が、０．１μｍから３．０μｍまでの範囲内にあること
    を特徴とする半導体装置。
  6. 【請求項６】 半導体装置の製造方法であって、 前記半導体装置は：第１と第２の主面を備え、第１の不
    純物濃度を有する第１導電型の第１の半導体層と；前記
    第１の半導体層の前記第１の主面上に設けられた第２導
    電型の第２の半導体層と；前記第１の半導体層の前記第
    ２の主面上に設けられ、前記第１の不純物濃度より高い
    第２の不純物濃度を有する第１導電型の第３の半導体層
    と；前記第２の半導体層に電気的に接触する第１の電極
    層と；前記第３の半導体層に電気的に接触する第２の電
    極層と；を備えてなり、 前記方法は、 (a) 前記の第１の半導体層を得る工程と、 (b) 前記第１の半導体層の前記第２の主面上に、前記第
    ２の不純物濃度を有する第１導電型の半導体領域を形成
    し、それによって前記第３の半導体層を得る工程と、 (c) 前記第１の半導体層の前記第１の主面上に第２導電
    型の半導体領域を形成し、それによって前記第２の半導
    体層を得る工程と、 (d) 前記第２の半導体層を介して粒子線の照射を行い、
    それによって前記第１と第２の半導体層の境界面を含む
    境界付近に格子欠陥を形成する工程と、 (e) 前記工程(d) の前または後において、前記第２の半
    導体層上に前記第１の電極層を設ける工程と、 (f) 前記工程(d) の前または後において、前記第３の半
    導体層上に前記第２の電極層を設ける工程と、を備え
    る、半導体装置の製造方法。
  7. 【請求項７】 半導体装置の製造方法であって、 前記半導体装置は：第１と第２の主面を備える第１導電
    型の第１の半導体層と；前記第１の半導体層の前記第１
    の主面上に設けられた第２導電型の第２の半導体層と；
    前記第１の半導体層の前記第２の主面上に設けられた第
    １導電型の第３の半導体層と；前記第２の半導体層に電
    気的に接触する第１の電極層と；前記第３の半導体層に
    電気的に接触する第２の電極層とを備え、 前記第１の半導体層は：前記第１の主面に露出し、前記
    第３の半導体層の不純物濃度より低い第１の不純物濃度
    を有する第１のエピタキシャル半導体層と；前記第２の
    主面に露出し、前記第３の半導体層の不純物濃度より低
    く、前記第１の不純物濃度より高い第２の不純物濃度を
    有する第２のエピタキシャル半導体層とを備えてなり、 前記方法は、 (a) 前記第３の半導体層を得る工程と、 (b) 前記第３の半導体層の上に、前記第２の不純物濃度
    を有する第１導電型のエピタキシャル半導体領域を形成
    し、それによって前記第２のエピタキシャル半導体層を
    得る工程と、 (c) 前記第２のエピタキシャル半導体層の上に、前記第
    １の不純物濃度を有する第１導電型のエピタキシャル半
    導体領域を形成し、それによって前記第１のエピタキシ
    ャル半導体層を得る工程と、 (d) 前記第１の半導体層の前記第１の主面上に第２導電
    型の半導体領域を形成し、それによって前記第２の半導
    体層を得る工程と、 (e) 前記第２の半導体層上に前記第１の電極層を設ける
    工程と、 (f) 前記第３の半導体層上に前記第２の電極層を設ける
    工程と、を備える、半導体装置の製造方法。
JP5335386A 1993-03-05 1993-12-28 半導体装置およびその製造方法 Pending JPH06314801A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP5335386A JPH06314801A (ja) 1993-03-05 1993-12-28 半導体装置およびその製造方法
EP94103320A EP0614231A3 (en) 1993-03-05 1994-03-04 PN junction and manufacturing process.
KR1019940004242A KR940022885A (ko) 1993-03-05 1994-03-04 반도체 장치 및 그의 제조방법

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP4514393 1993-03-05
JP5-45143 1993-03-05
JP5335386A JPH06314801A (ja) 1993-03-05 1993-12-28 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH06314801A true JPH06314801A (ja) 1994-11-08

Family

ID=26385107

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5335386A Pending JPH06314801A (ja) 1993-03-05 1993-12-28 半導体装置およびその製造方法

Country Status (3)

Country Link
EP (1) EP0614231A3 (ja)
JP (1) JPH06314801A (ja)
KR (1) KR940022885A (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001135831A (ja) * 1999-11-05 2001-05-18 Fuji Electric Co Ltd 半導体装置
JP2005079232A (ja) * 2003-08-29 2005-03-24 Shindengen Electric Mfg Co Ltd 高速スイッチングダイオードおよびその製造法
JP2005340528A (ja) * 2004-05-27 2005-12-08 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
JP2006156637A (ja) * 2004-11-29 2006-06-15 Shindengen Electric Mfg Co Ltd ダイオードおよびブリッジダイオード
JP2007184439A (ja) * 2006-01-10 2007-07-19 Shindengen Electric Mfg Co Ltd 半導体装置
JP2007242765A (ja) * 2006-03-07 2007-09-20 Toyota Motor Corp ダイオードと、製造方法と、逆回復電流の抑制方法
JP2008263217A (ja) * 2008-06-05 2008-10-30 Fuji Electric Device Technology Co Ltd 半導体装置
JP2009246048A (ja) * 2008-03-28 2009-10-22 Shindengen Electric Mfg Co Ltd 半導体装置
JP2010177361A (ja) * 2009-01-28 2010-08-12 Kansai Electric Power Co Inc:The ソフトリカバリーダイオード
JP2011066171A (ja) * 2009-09-17 2011-03-31 Hitachi Ltd 半導体装置
CN102544114A (zh) * 2012-02-29 2012-07-04 电子科技大学 一种积累型槽栅二极管
US8664692B2 (en) 2012-02-28 2014-03-04 Kabushiki Kaisha Toshiba Semiconductor device
JP2016001754A (ja) * 2015-08-27 2016-01-07 富士電機株式会社 半導体装置
JP2019125788A (ja) * 2018-01-18 2019-07-25 ３−５ パワー エレクトロニクス ゲゼルシャフト ミット ベシュレンクテル ハフツング３−５ Ｐｏｗｅｒ Ｅｌｅｃｔｒｏｎｉｃｓ ＧｍｂＨ スタック型のｉｉｉ−ｖ族半導体ダイオード
EP4040504A1 (de) 2021-02-08 2022-08-10 3-5 Power Electronics GmbH Stapelförmige iii-v-halbleiterdiode
DE102021000609B4 (de) 2021-02-08 2025-09-25 3-5 Power Electronics GmbH Stapelförmige III-V-Halbleiterdiode

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3994443B2 (ja) * 1995-05-18 2007-10-17 三菱電機株式会社 ダイオード及びその製造方法
DE19536022A1 (de) * 1995-09-27 1997-04-03 Siemens Ag Diode mit hoher Stoßstromfestigkeit und weichem Abschaltverhalten
US6737731B1 (en) 2000-06-26 2004-05-18 Fairchild Semiconductor Corporation Soft recovery power diode
DE10031461B4 (de) 2000-06-28 2006-06-29 Infineon Technologies Ag Hochvolt-Diode
DE10046936A1 (de) * 2000-09-21 2002-04-18 Infineon Technologies Ag Diodenvorrichtung aus zwei monolithisch miteinander integrierten Dioden
US7199442B2 (en) * 2004-07-15 2007-04-03 Fairchild Semiconductor Corporation Schottky diode structure to reduce capacitance and switching losses and method of making same
JP5194273B2 (ja) * 2007-09-20 2013-05-08 三菱電機株式会社 半導体装置
CN102593154B (zh) * 2012-02-29 2014-06-04 电子科技大学 一种具有p型埋层结构的槽栅二极管
CN114649420A (zh) * 2020-12-21 2022-06-21 比亚迪半导体股份有限公司 快恢复二极管及其制备方法
DE102021000611A1 (de) 2021-02-08 2022-08-11 3-5 Power Electronics GmbH Stapelförmige III-V-Halbleiterdiode

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2524715A1 (fr) * 1982-03-30 1983-10-07 Thomson Csf Diode rapide
JPS59189679A (ja) * 1983-04-13 1984-10-27 Hitachi Ltd ダイオ−ド
DE3328521C2 (de) * 1983-08-06 1985-11-14 SEMIKRON Gesellschaft für Gleichrichterbau u. Elektronik mbH, 8500 Nürnberg Gleichrichterdiode für hohe Sperrspannung
DE3823795A1 (de) * 1988-07-14 1990-01-18 Semikron Elektronik Gmbh Schnelle leistungsdiode

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001135831A (ja) * 1999-11-05 2001-05-18 Fuji Electric Co Ltd 半導体装置
JP2005079232A (ja) * 2003-08-29 2005-03-24 Shindengen Electric Mfg Co Ltd 高速スイッチングダイオードおよびその製造法
JP2005340528A (ja) * 2004-05-27 2005-12-08 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
JP2006156637A (ja) * 2004-11-29 2006-06-15 Shindengen Electric Mfg Co Ltd ダイオードおよびブリッジダイオード
JP2007184439A (ja) * 2006-01-10 2007-07-19 Shindengen Electric Mfg Co Ltd 半導体装置
JP2007242765A (ja) * 2006-03-07 2007-09-20 Toyota Motor Corp ダイオードと、製造方法と、逆回復電流の抑制方法
JP2009246048A (ja) * 2008-03-28 2009-10-22 Shindengen Electric Mfg Co Ltd 半導体装置
JP2008263217A (ja) * 2008-06-05 2008-10-30 Fuji Electric Device Technology Co Ltd 半導体装置
JP2010177361A (ja) * 2009-01-28 2010-08-12 Kansai Electric Power Co Inc:The ソフトリカバリーダイオード
JP2011066171A (ja) * 2009-09-17 2011-03-31 Hitachi Ltd 半導体装置
US8664692B2 (en) 2012-02-28 2014-03-04 Kabushiki Kaisha Toshiba Semiconductor device
CN102544114A (zh) * 2012-02-29 2012-07-04 电子科技大学 一种积累型槽栅二极管
JP2016001754A (ja) * 2015-08-27 2016-01-07 富士電機株式会社 半導体装置
JP2019125788A (ja) * 2018-01-18 2019-07-25 ３−５ パワー エレクトロニクス ゲゼルシャフト ミット ベシュレンクテル ハフツング３−５ Ｐｏｗｅｒ Ｅｌｅｃｔｒｏｎｉｃｓ ＧｍｂＨ スタック型のｉｉｉ−ｖ族半導体ダイオード
JP2020077894A (ja) * 2018-01-18 2020-05-21 ３−５ パワー エレクトロニクス ゲゼルシャフト ミット ベシュレンクテル ハフツング３−５ Ｐｏｗｅｒ Ｅｌｅｃｔｒｏｎｉｃｓ ＧｍｂＨ スタック型のｉｉｉ−ｖ族半導体ダイオード
US10854760B2 (en) 2018-01-18 2020-12-01 3-5 Power Electronics GmbH Stacked III-V semiconductor diode
EP4040504A1 (de) 2021-02-08 2022-08-10 3-5 Power Electronics GmbH Stapelförmige iii-v-halbleiterdiode
DE102021000609A1 (de) 2021-02-08 2022-08-11 3-5 Power Electronics GmbH Stapelförmige III-V-Halbleiterdiode
US11769839B2 (en) 2021-02-08 2023-09-26 3-5 Power Electronics GmbH Stacked III-V semiconductor diode
DE102021000609B4 (de) 2021-02-08 2025-09-25 3-5 Power Electronics GmbH Stapelförmige III-V-Halbleiterdiode

Also Published As

Publication number Publication date
EP0614231A2 (en) 1994-09-07
EP0614231A3 (en) 1995-03-29
KR940022885A (ko) 1994-10-21

Similar Documents

Publication Publication Date Title
JPH06314801A (ja) 半導体装置およびその製造方法
JP5104314B2 (ja) 半導体装置およびその製造方法
JP6642609B2 (ja) 半導体装置および半導体装置の製造方法
CN103972281B (zh) 包括边缘区域的半导体器件和制造半导体器件的方法
JP4919700B2 (ja) 半導体装置及びその製造方法
JP5505498B2 (ja) 半導体装置とその製造方法
JP5742962B2 (ja) 半導体装置およびその製造方法
US10510543B2 (en) Semiconductor device and method of manufacturing thereof
US8846544B2 (en) Reverse recovery using oxygen-vacancy defects
JP5272299B2 (ja) 半導体装置およびその製造方法
DE102022102521B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
CN1161830C (zh) 半导体元件及其制造方法
JP2016086136A (ja) 半導体装置の製造方法
JP2009141304A (ja) 半導体装置とその製造方法
JP4000927B2 (ja) 半導体装置およびその製造方法
JP4116161B2 (ja) 過電圧保護機能付半導体装置及びその製造方法
CN114695513B (zh) 半导体装置及其制造方法
CN210073859U (zh) 一种反向导通场截止型igbt
JP3895147B2 (ja) 絶縁ゲート型バイポーラトランジスタ及びその製造方法
US6753580B1 (en) Diode with weak anode
JP2019186434A (ja) 半導体装置の製造方法
JP2023176902A (ja) 半導体装置の製造方法
CN106158928B (zh) 半导体装置及其制造方法
JP2024110237A (ja) 半導体装置及びその製造方法
CN101032029A (zh) 具有隧道触点的半导体结构及其制造方法