JPH06314972A - 位相同期発振回路 - Google Patents
位相同期発振回路Info
- Publication number
- JPH06314972A JPH06314972A JP5125084A JP12508493A JPH06314972A JP H06314972 A JPH06314972 A JP H06314972A JP 5125084 A JP5125084 A JP 5125084A JP 12508493 A JP12508493 A JP 12508493A JP H06314972 A JPH06314972 A JP H06314972A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- phase
- output
- unit
- microcontroller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】回路の構成部品を変更することなく様々な周波
数アプリケーションに対応することができると共に、高
度に位相同期発振器の制御を行うことを可能とした汎用
性のあるＰＬＯ回路を提供することを目的とする。 【構成】電圧制御発振器と、該電圧制御発振器出力を入
力し、複数の可変分周段を有する分周機能部と、前記分
周機能部出力を入力する選択回路部と、前記分周機能部
及び前記選択回路部を制御するマイクロコントローラ
と、前記マイクロコントローラを作動させるためのプロ
グラム及びデータを蓄積する不揮発メモリと、前記選択
回路部よりの信号及び基準信号を入力する位相比較器と
を備え、適用される周波数アプリケーションにしたがっ
て、前記不揮発メモリに記憶したプログラムを任意に変
更し、所望の周波数信号を前記選択回路部より出力した
ことを特徴とする。
数アプリケーションに対応することができると共に、高
度に位相同期発振器の制御を行うことを可能とした汎用
性のあるＰＬＯ回路を提供することを目的とする。 【構成】電圧制御発振器と、該電圧制御発振器出力を入
力し、複数の可変分周段を有する分周機能部と、前記分
周機能部出力を入力する選択回路部と、前記分周機能部
及び前記選択回路部を制御するマイクロコントローラ
と、前記マイクロコントローラを作動させるためのプロ
グラム及びデータを蓄積する不揮発メモリと、前記選択
回路部よりの信号及び基準信号を入力する位相比較器と
を備え、適用される周波数アプリケーションにしたがっ
て、前記不揮発メモリに記憶したプログラムを任意に変
更し、所望の周波数信号を前記選択回路部より出力した
ことを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明はデジタル通信システム等
に用いられる位相同期発振器の構成に関する。
に用いられる位相同期発振器の構成に関する。
【０００２】
【従来技術】網同期デジタル通信システムにおいて、入
力周波数に同期した複数の周波数を生成するために位相
同期発振器（Phase Locked Oscirator：ＰＬＯ）が用い
られている。一般に位相同期発振器は基準周波数を発振
するためのＶＣＯ、分周器、位相弁別器等からなり、ま
た従来より分周器、位相弁別器等のロジック部分にはプ
ログラム可能な論理デバイス（Programmable Logic Dev
ice：以下、ＰＬＤと記す）が用いられていた。前記位
相同期発振器の入出力信号周波数は、例えば、ＣＣＩＴ
Ｔの階層（Synchronous Digital Hierarchy：以下、Ｓ
ＤＨと記す）に代表される周波数の整数倍または整数分
の一に設定されており、欧州仕様の２ＭＨｚモードでは
原振である電圧制御発振器の発振周波数を１６．３８４
ＭＨｚとし、該電圧制御発振器出力を分周することによ
り２．０４８ＭＨｚの出力用信号、８ｋＨｚの入力用信
号等の同期信号を生成している。しかしながら、一般に
市販されている２４ピン、１６ビット入出力のＰＬＤで
は１つのＰＬＤパッケージで１３ビットのカウンターし
か構成することができないため、上述したようなＶＣＯ
出力を８ｋＨｚまで分周するとカウンタ機能のみで１つ
のＰＬＤが占有されてしまい、位相弁別器等の機能は他
のＰＬＤパッケージを用いて組み込む必要があり、回路
の小型化、低消費電力化が困難であった。加えて、非線
形引込制御等より高度な機能を持つ位相同期発振器を実
現することは不可能であった。
力周波数に同期した複数の周波数を生成するために位相
同期発振器（Phase Locked Oscirator：ＰＬＯ）が用い
られている。一般に位相同期発振器は基準周波数を発振
するためのＶＣＯ、分周器、位相弁別器等からなり、ま
た従来より分周器、位相弁別器等のロジック部分にはプ
ログラム可能な論理デバイス（Programmable Logic Dev
ice：以下、ＰＬＤと記す）が用いられていた。前記位
相同期発振器の入出力信号周波数は、例えば、ＣＣＩＴ
Ｔの階層（Synchronous Digital Hierarchy：以下、Ｓ
ＤＨと記す）に代表される周波数の整数倍または整数分
の一に設定されており、欧州仕様の２ＭＨｚモードでは
原振である電圧制御発振器の発振周波数を１６．３８４
ＭＨｚとし、該電圧制御発振器出力を分周することによ
り２．０４８ＭＨｚの出力用信号、８ｋＨｚの入力用信
号等の同期信号を生成している。しかしながら、一般に
市販されている２４ピン、１６ビット入出力のＰＬＤで
は１つのＰＬＤパッケージで１３ビットのカウンターし
か構成することができないため、上述したようなＶＣＯ
出力を８ｋＨｚまで分周するとカウンタ機能のみで１つ
のＰＬＤが占有されてしまい、位相弁別器等の機能は他
のＰＬＤパッケージを用いて組み込む必要があり、回路
の小型化、低消費電力化が困難であった。加えて、非線
形引込制御等より高度な機能を持つ位相同期発振器を実
現することは不可能であった。
【発明の目的】本発明は上述したごとき従来の問題点に
鑑みなされたものであって、回路の構成部品を変更する
ことなく様々な周波数アプリケーションに対応すること
ができると共に、高度に位相同期発振器の制御を行うこ
とを可能とした汎用性のあるＰＬＯ回路を提供すること
を目的とする。
鑑みなされたものであって、回路の構成部品を変更する
ことなく様々な周波数アプリケーションに対応すること
ができると共に、高度に位相同期発振器の制御を行うこ
とを可能とした汎用性のあるＰＬＯ回路を提供すること
を目的とする。
【発明の概要】この目的を達成するために、本発明にか
かる位相同期発振回路は、電圧制御発振器と、該電圧制
御発振器出力を入力し、複数の可変分周段を有する分周
機能部と、前記分周機能部出力を入力する選択回路部
と、前記分周機能部及び前記選択回路部を制御するマイ
クロコントローラと、前記マイクロコントローラを作動
させるためのプログラム及びデータを蓄積する不揮発メ
モリと、前記選択回路部よりの信号及び基準信号を入力
する位相比較器とを備え、適用される周波数アプリケー
ションにしたがって、前記不揮発メモリに記憶したプロ
グラムを任意に変更し、所望の周波数信号を前記選択回
路部より出力したことを特徴とする。
かる位相同期発振回路は、電圧制御発振器と、該電圧制
御発振器出力を入力し、複数の可変分周段を有する分周
機能部と、前記分周機能部出力を入力する選択回路部
と、前記分周機能部及び前記選択回路部を制御するマイ
クロコントローラと、前記マイクロコントローラを作動
させるためのプログラム及びデータを蓄積する不揮発メ
モリと、前記選択回路部よりの信号及び基準信号を入力
する位相比較器とを備え、適用される周波数アプリケー
ションにしたがって、前記不揮発メモリに記憶したプロ
グラムを任意に変更し、所望の周波数信号を前記選択回
路部より出力したことを特徴とする。
【実施例】以下、図面に示した実施例に基づいて本発明
を詳細に説明する。図１は本発明に係るＰＬＯ回路の一
実施例を示すブロック図であって、同図において１は電
圧制御発振器、２は位相比較器、３は可変分周機能部
器、４はマイクロコントローラ、５は不揮発性メモリ、
６は可変分周段、７は選択回路部である。ＰＬＯ回路の
位相同期ループは前記電圧制御発振器１、位相比較器２
及び前記可変分周機能部３により構成しており、また、
適切なループの応答を得るためには、一般に位相比較器
２と電圧制御発振器１との間に入出力間の位相誤差を最
小とするための積分機能を有すアナログ回路を挿入する
が、本発明の説明には不要であるため省略する。このよ
うに構成したＰＬＯ回路において、不揮発メモリ５に所
望のプログラムを記憶させ、該プログラムにしたがっ
て、マイクロコントローラ４を制御することにより可変
分周段６の各段落における分周比を所望の値に設定する
ことができ、また、該可変分周段６から複数の出力を選
択回路７に供給し、マイクロコントローラー４からの制
御信号により接続設定を行うように構成することにより
任意の組合せの出力信号を得ることができる。さらに同
図において一転鎖線で示した部分Ａを単一の集積回路で
構成することにより、ＰＬＯ回路の分周機能及び位相弁
別機能を有する複合モジュールとし、また、該複合モジ
ュールをハード的に変更することなく不揮発メモリ５に
記憶させるプログラムのみを変更することにより様々な
周波数アプリケーションを得ることができので、複合モ
ジュールに汎用性をもたせ、装置の小型化、低価格化を
実現することが可能である。即ち、可変分周機能部３と
して可変分周段６及び選択回路７を用いているため、原
振である電圧制御発振器１の発振周波数及び不揮発メモ
リに記憶したプログラムを変更することにより日米仕
様、欧州仕様の一次群周波数、二次群周波数等を発生す
ることができる。また、選択回路部７を用いず、各分周
段出力を直接出力するように構成し、且つマイクロコン
トローラ４を前記可変分周段６を制御するように構成し
てもよい。図２は図１に示した可変分周段６の一実施例
を示した概略図であって、マイクロコントローラ４は不
揮発メモリ５に記憶したプログラムおよびデータにより
制御され、また、各可変分周段６ａ、６ｂ及び６ｃはプ
ログラマブルインターフェース８を介して前記マイクロ
コントローラ４により制御されている。前記可変分周段
６ａ、６ｂ及び６ｃに各々設定された分周比の積によっ
て入力信号ＩＮに対する出力信号ＯＵＴの分周比が定ま
るため、前記可変分周段６ａ、６ｂ及び６ｃに設定した
分周比の積が同一であれば、各可変分周段６ａ、６ｂ及
び６ｃに於ける個々の分周比は自由に設定することがで
き、可変分周段６ａと６ｂとの間より取り出した出力Ａ
及び可変分周段６ｂと６ｃとの間より取り出した出力Ｂ
は任意の周波数とすることが可能である。このように構
成したＰＬＯモジュールを用いて出力信号を生成する一
例を説明する。ＰＣＭ伝送系の一次群の基本周波数は日
本及び米国においては１．５４４ＭＨｚであり、原振と
して例えば、１２．３５３ＭＨｚの電圧制御発振器を使
用した場合、可変分周段６の第１分周段６ａにて１／２
２の分周比を、第２分周段６ｂにて１／２分周比を、第
３分周段６ｃにて１／３８６の分周比を設定するように
不揮発メモリ５にプログラムを記憶しておけば、第２分
周段６ｂと第３分周段６ｃとの間より得られる出力Ｂか
らは１．５４４ＭＨｚが得られ、また第３分周段６ｃ出
力端からは８ｋＨｚの信号を得ることができる。このよ
うに周波数分周段にて生成する周波数の種類を増加し、
不揮発性メモリ５に記憶されたプログラムにしたがっ
て、選択回路８の接続をコントロールすることにより出
力として任意の周波数組合せ得ることができ、また、周
波数分周段より抽出する信号周波数の種類を限定し、選
択回路８を用いることなく各周波数分周段の出力を直接
用いてもよい。尚、位相同期発振回路の入力信号周波数
と出力信号周波数との分周比が２のｎ乗の関係にない場
合には出力信号のデューティー比が５０％とはならず完
全な矩形波を出力することができないが、図３に示すよ
うに位相同期発振回路を構成すればデューティー比が５
０％の出力信号を得ることができる。即ち、選択回路部
７の出力端にＤフリップフロップ１０ａ乃至１０ｚを設
け、且つ前記選択回路部７より出力したクロック信号に
同期して前記分周器１０ａ乃至１０ｚの出力をサンプリ
ングする。したがって、Ｄフリップフロップ１０ａ及び
１０ｚの出力Ａ、Ｂ、Ｃの立ち上がり及び立ち下がりは
クロック信号に完全に同期させることができるのでデュ
ーティー比が５０％の矩形波を得ることが可能である。
また、Ｄフリップフロップ１０ａ及び１０ｂにはマイク
ロコントローラからリセット信号が供給されているが、
これは何らかの原因で入出力間の同期外れが生じ、該同
期外れをマイクロコントローラが検出した場合に強制的
にＰＬＯ回路出力を停止する場合に用いるものであり、
例えば、装置の電源投入時等において入出力信号の同期
がとれない場合にはＰＬＯ回路出力を停止させ、無用の
動作を防ぐことが可能である。
を詳細に説明する。図１は本発明に係るＰＬＯ回路の一
実施例を示すブロック図であって、同図において１は電
圧制御発振器、２は位相比較器、３は可変分周機能部
器、４はマイクロコントローラ、５は不揮発性メモリ、
６は可変分周段、７は選択回路部である。ＰＬＯ回路の
位相同期ループは前記電圧制御発振器１、位相比較器２
及び前記可変分周機能部３により構成しており、また、
適切なループの応答を得るためには、一般に位相比較器
２と電圧制御発振器１との間に入出力間の位相誤差を最
小とするための積分機能を有すアナログ回路を挿入する
が、本発明の説明には不要であるため省略する。このよ
うに構成したＰＬＯ回路において、不揮発メモリ５に所
望のプログラムを記憶させ、該プログラムにしたがっ
て、マイクロコントローラ４を制御することにより可変
分周段６の各段落における分周比を所望の値に設定する
ことができ、また、該可変分周段６から複数の出力を選
択回路７に供給し、マイクロコントローラー４からの制
御信号により接続設定を行うように構成することにより
任意の組合せの出力信号を得ることができる。さらに同
図において一転鎖線で示した部分Ａを単一の集積回路で
構成することにより、ＰＬＯ回路の分周機能及び位相弁
別機能を有する複合モジュールとし、また、該複合モジ
ュールをハード的に変更することなく不揮発メモリ５に
記憶させるプログラムのみを変更することにより様々な
周波数アプリケーションを得ることができので、複合モ
ジュールに汎用性をもたせ、装置の小型化、低価格化を
実現することが可能である。即ち、可変分周機能部３と
して可変分周段６及び選択回路７を用いているため、原
振である電圧制御発振器１の発振周波数及び不揮発メモ
リに記憶したプログラムを変更することにより日米仕
様、欧州仕様の一次群周波数、二次群周波数等を発生す
ることができる。また、選択回路部７を用いず、各分周
段出力を直接出力するように構成し、且つマイクロコン
トローラ４を前記可変分周段６を制御するように構成し
てもよい。図２は図１に示した可変分周段６の一実施例
を示した概略図であって、マイクロコントローラ４は不
揮発メモリ５に記憶したプログラムおよびデータにより
制御され、また、各可変分周段６ａ、６ｂ及び６ｃはプ
ログラマブルインターフェース８を介して前記マイクロ
コントローラ４により制御されている。前記可変分周段
６ａ、６ｂ及び６ｃに各々設定された分周比の積によっ
て入力信号ＩＮに対する出力信号ＯＵＴの分周比が定ま
るため、前記可変分周段６ａ、６ｂ及び６ｃに設定した
分周比の積が同一であれば、各可変分周段６ａ、６ｂ及
び６ｃに於ける個々の分周比は自由に設定することがで
き、可変分周段６ａと６ｂとの間より取り出した出力Ａ
及び可変分周段６ｂと６ｃとの間より取り出した出力Ｂ
は任意の周波数とすることが可能である。このように構
成したＰＬＯモジュールを用いて出力信号を生成する一
例を説明する。ＰＣＭ伝送系の一次群の基本周波数は日
本及び米国においては１．５４４ＭＨｚであり、原振と
して例えば、１２．３５３ＭＨｚの電圧制御発振器を使
用した場合、可変分周段６の第１分周段６ａにて１／２
２の分周比を、第２分周段６ｂにて１／２分周比を、第
３分周段６ｃにて１／３８６の分周比を設定するように
不揮発メモリ５にプログラムを記憶しておけば、第２分
周段６ｂと第３分周段６ｃとの間より得られる出力Ｂか
らは１．５４４ＭＨｚが得られ、また第３分周段６ｃ出
力端からは８ｋＨｚの信号を得ることができる。このよ
うに周波数分周段にて生成する周波数の種類を増加し、
不揮発性メモリ５に記憶されたプログラムにしたがっ
て、選択回路８の接続をコントロールすることにより出
力として任意の周波数組合せ得ることができ、また、周
波数分周段より抽出する信号周波数の種類を限定し、選
択回路８を用いることなく各周波数分周段の出力を直接
用いてもよい。尚、位相同期発振回路の入力信号周波数
と出力信号周波数との分周比が２のｎ乗の関係にない場
合には出力信号のデューティー比が５０％とはならず完
全な矩形波を出力することができないが、図３に示すよ
うに位相同期発振回路を構成すればデューティー比が５
０％の出力信号を得ることができる。即ち、選択回路部
７の出力端にＤフリップフロップ１０ａ乃至１０ｚを設
け、且つ前記選択回路部７より出力したクロック信号に
同期して前記分周器１０ａ乃至１０ｚの出力をサンプリ
ングする。したがって、Ｄフリップフロップ１０ａ及び
１０ｚの出力Ａ、Ｂ、Ｃの立ち上がり及び立ち下がりは
クロック信号に完全に同期させることができるのでデュ
ーティー比が５０％の矩形波を得ることが可能である。
また、Ｄフリップフロップ１０ａ及び１０ｂにはマイク
ロコントローラからリセット信号が供給されているが、
これは何らかの原因で入出力間の同期外れが生じ、該同
期外れをマイクロコントローラが検出した場合に強制的
にＰＬＯ回路出力を停止する場合に用いるものであり、
例えば、装置の電源投入時等において入出力信号の同期
がとれない場合にはＰＬＯ回路出力を停止させ、無用の
動作を防ぐことが可能である。
【発明の効果】本発明は上述したように構成し、且つ機
能するものであるから、使用部品点数を削減し、小型
化、低価格化を計ると共に、様々なシステムに適応可能
なＰＬＯ回路を提供する上で著しい効果を発揮する。
能するものであるから、使用部品点数を削減し、小型
化、低価格化を計ると共に、様々なシステムに適応可能
なＰＬＯ回路を提供する上で著しい効果を発揮する。
【図１】本発明に係る位相同期発振回路の一実施例を示
すブロック図。
すブロック図。
【図２】本発明に係る可変分周器の周波数分周段の構成
を示した概略図。
を示した概略図。
【図３】本発明の他の実施例を示す図。
１‥‥電圧制御発振器、 ２‥‥位相比較器、３‥‥
可変分周機能部、４‥‥マイクロコントローラ、 ５
‥‥不揮発メモリ、６‥‥可変分周段、 ７‥‥選択
回路、８‥‥プログラマブルインターフェース、１０
ａ、１０ｂ、１０ｚ‥‥Ｄフリップフロップ
可変分周機能部、４‥‥マイクロコントローラ、 ５
‥‥不揮発メモリ、６‥‥可変分周段、 ７‥‥選択
回路、８‥‥プログラマブルインターフェース、１０
ａ、１０ｂ、１０ｚ‥‥Ｄフリップフロップ
Claims (4)
- 【請求項１】基準信号を入力し、該基準信号に同期した
信号を出力する位相同期発振回路であって、 電圧制御発振器と、 該電圧制御発振器出力を入力し、複数の可変分周段を有
する分周機能部と、 前記分周機能部を制御するマイクロコントローラと、 前記マイクロコントローラを作動させるためのプログラ
ム及びデータを蓄積する不揮発メモリと、 前記分周機能部よりの信号及び基準信号を入力する位相
比較器とを備え、 前記不揮発メモリに記憶するプログラムに応じて任意の
組合せの周波数アプリケーションを前記分周機能部より
出力したことを特徴とする位相同期発振回路。 - 【請求項２】請求項１記載の位相同期発振回路であっ
て、 前記分周機能部内に前記可変分周段より出力される複数
の周波数信号を入力する選択回路部を設け、且つ前記分
周機能部及び前記選択回路部を制御するマイクロコント
ローラとを備えることにより、前記不揮発メモリに記憶
するプログラムに応じて任意の組合せの周波数アプリケ
ーションを前記選択回路部より出力したことを特徴とす
る位相同期発振回路。 - 【請求項３】請求項１記載の位相同期発振回路であっ
て、 前記分周機能部、マイクロコントローラ、不揮発メモリ
及び位相比較器を集積回路で構成したことを特徴とする
位相同期発振回路。 - 【請求項４】請求項２記載の位相同期発振回路であっ
て、 前記分周機能部、選択回路部、マイクロコントローラ、
不揮発メモリ及び位相比較器を集積回路で構成したこと
を特徴とする位相同期発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5125084A JPH06314972A (ja) | 1993-04-28 | 1993-04-28 | 位相同期発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5125084A JPH06314972A (ja) | 1993-04-28 | 1993-04-28 | 位相同期発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06314972A true JPH06314972A (ja) | 1994-11-08 |
Family
ID=14901440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5125084A Pending JPH06314972A (ja) | 1993-04-28 | 1993-04-28 | 位相同期発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06314972A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004356801A (ja) * | 2003-05-28 | 2004-12-16 | Mitsubishi Electric Corp | マルチバンド発振器 |
-
1993
- 1993-04-28 JP JP5125084A patent/JPH06314972A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004356801A (ja) * | 2003-05-28 | 2004-12-16 | Mitsubishi Electric Corp | マルチバンド発振器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8305119B2 (en) | Clock generation circuit | |
| JP3098027B2 (ja) | 位相ロック回路及び該位相ロック回路より成る周波数逓倍器 | |
| JP2000339055A (ja) | 半導体集積回路装置 | |
| KR0138220B1 (ko) | 위상동기루프회로의 클럭지연보상 및 듀티제어 장치 | |
| US6538516B2 (en) | System and method for synchronizing multiple phase-lock loops or other synchronizable oscillators without using a master clock signal | |
| US7242229B1 (en) | Phase locked loop (PLL) and delay locked loop (DLL) counter and delay element programming in user mode | |
| JP2908397B1 (ja) | ルビジウム原子発振器 | |
| KR100431805B1 (ko) | 단일 칩 시스템의 클럭신호 발생회로 및 방법 | |
| KR100492691B1 (ko) | 펄스 스왈로 방식의 위상 제어 루프 회로 | |
| JPH07170584A (ja) | クロック切替回路 | |
| US6084442A (en) | Digital oscillator for generating two fixed pulse signals from one clock | |
| KR20000061197A (ko) | 복수의 위상동기루프를 이용한 클록 주파수 제어장치 및 방법 | |
| JPH06334491A (ja) | クロック発生回路 | |
| JPH0434589Y2 (ja) | ||
| JP2910643B2 (ja) | 位相同期回路 | |
| JP2003347931A (ja) | Ｐｌｌを搭載した半導体集積回路 | |
| KR100670462B1 (ko) | 분산 시간 발진기 | |
| JPH0361371B2 (ja) | ||
| JPH0661848A (ja) | 位相同期発振器 | |
| JPH0983350A (ja) | クロック発生装置 | |
| JPH07336211A (ja) | クロック信号生成回路 | |
| JP2927801B2 (ja) | Ｐｌｌ回路 | |
| JPH08265148A (ja) | 周波数シンセサイザ | |
| JPH08204554A (ja) | ダイレクト・デジタル・シンセサイザ位相同期発振回路 | |
| JP3160904B2 (ja) | 位相同期発振回路装置 |