JPH06318593A - 半導体集積回路の配線構造体 - Google Patents
半導体集積回路の配線構造体Info
- Publication number
- JPH06318593A JPH06318593A JP10822193A JP10822193A JPH06318593A JP H06318593 A JPH06318593 A JP H06318593A JP 10822193 A JP10822193 A JP 10822193A JP 10822193 A JP10822193 A JP 10822193A JP H06318593 A JPH06318593 A JP H06318593A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- film
- thickness
- barrier film
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】Ｃｕ配線を使用した場合に、絶縁膜や基板への
Ｃｕの拡散を防止でき、しかも、微細なＬＳＩ配線に対
応できる半導体集積回路の配線構造体を提供する。 【構成】Ｓｉ基板１０の表面に絶縁膜１２を形成し、絶
縁膜１２の全表面に、膜厚１０００ÅのＷ膜１４を形成
する。このＷ膜１４の表面にＣｕ膜１６を成長させる。
その後、図４（ｂ）に示されるように、Ｗ膜１４とＣｕ
膜１６をパターニングして下地膜１４ａとＣｕ配線１６
ａを形成する。さらにその後、図４（ｃ）に示されるよ
うに、ＣＶＤ法により下地膜１４ａとＣｕ配線１６ａの
外面のみにＷ膜を選択的に１００Å〜５００Å成長させ
てＷ被覆膜１８を形成する。このとき下地膜１４ａの厚
さが、Ｗ被覆膜１８の厚さの２倍以上１０倍以下である
ようにする。
Ｃｕの拡散を防止でき、しかも、微細なＬＳＩ配線に対
応できる半導体集積回路の配線構造体を提供する。 【構成】Ｓｉ基板１０の表面に絶縁膜１２を形成し、絶
縁膜１２の全表面に、膜厚１０００ÅのＷ膜１４を形成
する。このＷ膜１４の表面にＣｕ膜１６を成長させる。
その後、図４（ｂ）に示されるように、Ｗ膜１４とＣｕ
膜１６をパターニングして下地膜１４ａとＣｕ配線１６
ａを形成する。さらにその後、図４（ｃ）に示されるよ
うに、ＣＶＤ法により下地膜１４ａとＣｕ配線１６ａの
外面のみにＷ膜を選択的に１００Å〜５００Å成長させ
てＷ被覆膜１８を形成する。このとき下地膜１４ａの厚
さが、Ｗ被覆膜１８の厚さの２倍以上１０倍以下である
ようにする。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路（ＬＳ
Ｉ）の配線構造体に関する。
Ｉ）の配線構造体に関する。
【０００２】
【従来の技術】現在、半導体集積回路の配線の材料とし
てはＡｌ、またはＡｌにＳｉやＣｕなどを添加したＡｌ
合金が使用されている。このような配線は、Ａｌが主な
材料として使用されているため、配線の許容電流密度は
（２〜３）×１０5 Ａ／ｃｍ2以下に制限されている。
この理由は、この配線に上記許容電流密度を越える電流
を流すと、エレクトロマイグレーションによりこの配線
が断線してしまうためである。高い電流密度で電流を流
すために、配線材料としてＡｌ中に０．１〜５％のＣｕ
を添加したＡｌ−Ｃｕ合金が使用されることがあるが、
エレクトロマイグレーションに対する耐性は満足できる
ものではない。しかも、許容しうる電流密度は改善され
るものの配線の比抵抗は増加し、発熱に伴う信頼性低下
の問題が生じる。
てはＡｌ、またはＡｌにＳｉやＣｕなどを添加したＡｌ
合金が使用されている。このような配線は、Ａｌが主な
材料として使用されているため、配線の許容電流密度は
（２〜３）×１０5 Ａ／ｃｍ2以下に制限されている。
この理由は、この配線に上記許容電流密度を越える電流
を流すと、エレクトロマイグレーションによりこの配線
が断線してしまうためである。高い電流密度で電流を流
すために、配線材料としてＡｌ中に０．１〜５％のＣｕ
を添加したＡｌ−Ｃｕ合金が使用されることがあるが、
エレクトロマイグレーションに対する耐性は満足できる
ものではない。しかも、許容しうる電流密度は改善され
るものの配線の比抵抗は増加し、発熱に伴う信頼性低下
の問題が生じる。
【０００３】一方、配線の耐エレクトロマイグレーショ
ン性を向上させるために、Ａｌ配線やＡｌ合金配線に代
えて、耐エレクトロマイグレーション性が高く、抵抗が
低い実質的にＣｕからなるＣｕ配線を用いることが提案
されている。
ン性を向上させるために、Ａｌ配線やＡｌ合金配線に代
えて、耐エレクトロマイグレーション性が高く、抵抗が
低い実質的にＣｕからなるＣｕ配線を用いることが提案
されている。
【０００４】
【発明が解決しようとする課題】しかしＣｕは、Ａｌに
比べるとＳｉ（基板）又はＳｉＯ2 （絶縁膜）中へ拡散
しやすく、このためトランジスタの正常な動作を妨げる
という問題が生じる。この問題を解決するために、各種
のバリア膜によりＣｕの拡散を防止する技術が提案され
てきた（例えば、１９９２年春応用物理学会３０ｐ−Ｚ
Ｈ−６、特開昭６３−１５６３４１号公報参照）。とこ
ろが、これらバリア膜の抵抗はＣｕより高く、しかもＣ
ｕは配線幅が０．２５μｍ程度以下の微細なＬＳＩにお
いて用いられるため、Ｃｕ配線の周囲の全てにバリア膜
を均一に形成すると、配線の実効抵抗が上昇し、Ｃｕ配
線を利用するメリットが減少するという問題がある。
比べるとＳｉ（基板）又はＳｉＯ2 （絶縁膜）中へ拡散
しやすく、このためトランジスタの正常な動作を妨げる
という問題が生じる。この問題を解決するために、各種
のバリア膜によりＣｕの拡散を防止する技術が提案され
てきた（例えば、１９９２年春応用物理学会３０ｐ−Ｚ
Ｈ−６、特開昭６３−１５６３４１号公報参照）。とこ
ろが、これらバリア膜の抵抗はＣｕより高く、しかもＣ
ｕは配線幅が０．２５μｍ程度以下の微細なＬＳＩにお
いて用いられるため、Ｃｕ配線の周囲の全てにバリア膜
を均一に形成すると、配線の実効抵抗が上昇し、Ｃｕ配
線を利用するメリットが減少するという問題がある。
【０００５】本発明は、上記事情に鑑み、Ｃｕ配線を使
用した場合に、絶縁膜や基板へのＣｕの拡散を防止しで
き、しかも、微細なＬＳＩ配線に対応できる半導体集積
回路の配線構造体を提供することを目的とする。
用した場合に、絶縁膜や基板へのＣｕの拡散を防止しで
き、しかも、微細なＬＳＩ配線に対応できる半導体集積
回路の配線構造体を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明者は、Ｓｉ基板に
Ｃｕが到達するまでの距離が、Ｃｕの拡散によるトラン
ジスタの誤動作に大きく影響することに着目し、種々の
実験・研究を行った結果、Ｃｕ配線の下地バリア膜の厚
さが有効にＣｕの拡散を防止できる厚さであると、Ｃｕ
配線の上部や側面部のバリア膜の厚さが、配線の下地バ
リア膜厚より薄くても十分なバリア効果が得られること
を見い出した。また、多層配線構造体において、上層配
線のバリア膜の厚さは、下層配線のバリア膜の厚さより
薄くても十分なバリア効果が得られることを見い出し
た。
Ｃｕが到達するまでの距離が、Ｃｕの拡散によるトラン
ジスタの誤動作に大きく影響することに着目し、種々の
実験・研究を行った結果、Ｃｕ配線の下地バリア膜の厚
さが有効にＣｕの拡散を防止できる厚さであると、Ｃｕ
配線の上部や側面部のバリア膜の厚さが、配線の下地バ
リア膜厚より薄くても十分なバリア効果が得られること
を見い出した。また、多層配線構造体において、上層配
線のバリア膜の厚さは、下層配線のバリア膜の厚さより
薄くても十分なバリア効果が得られることを見い出し
た。
【０００７】具体的には、上記目的を達成するための本
発明の第１の半導体集積回路の配線構造体は、Ｃｕ配線
が形成された半導体集積回路の配線構造体において、Ｃ
ｕ配線の下地バリア膜の厚さが、該Ｃｕ配線の上部バリ
ア膜の厚さもしくは側面バリア膜の厚さの２倍以上１０
倍以下であることを特徴とするものである。上記目的を
達成するための本発明の第２の半導体集積回路の配線構
造体は、多層のＣｕ配線が形成された半導体集積回路の
配線構造体において、上層のＣｕ配線のバリア膜の厚さ
が、下層のＣｕ配線のバリア膜の厚さの１／１０倍以下
であることを特徴とするものである。
発明の第１の半導体集積回路の配線構造体は、Ｃｕ配線
が形成された半導体集積回路の配線構造体において、Ｃ
ｕ配線の下地バリア膜の厚さが、該Ｃｕ配線の上部バリ
ア膜の厚さもしくは側面バリア膜の厚さの２倍以上１０
倍以下であることを特徴とするものである。上記目的を
達成するための本発明の第２の半導体集積回路の配線構
造体は、多層のＣｕ配線が形成された半導体集積回路の
配線構造体において、上層のＣｕ配線のバリア膜の厚さ
が、下層のＣｕ配線のバリア膜の厚さの１／１０倍以下
であることを特徴とするものである。
【０００８】ここで、前記バリア膜は、Ｗ含有合金、Ｔ
ａ含有合金、これら合金の窒化物、硼化物、及び炭化物
から選ばれた材料から形成された膜であることが好まし
い。
ａ含有合金、これら合金の窒化物、硼化物、及び炭化物
から選ばれた材料から形成された膜であることが好まし
い。
【０００９】
【作用】次に、本発明の基礎となった実験について、図
面を参照して説明する。試料として、配線幅０．２μ
ｍ、配線間隔０．２μｍのＣｕ配線と、種々の材料で形
成された、このＣｕ配線のバリア膜とを備えた配線構造
体を使用した。Ｃｕ配線の下地バリア膜の厚さに対する
上部バリア膜の厚さもしくは側面バリア膜の厚さの比を
ｎとし、また、上層のＣｕ配線のバリア膜の厚さに対す
る下層のＣｕ配線のバリア膜の厚さの比をｍとし、膜厚
比ｎ、ｍの値を変化させて、膜厚比ｎ、ｍに対するＣｕ
汚染によるトランジスタ不良率とバリア膜による配線間
の短絡不良率を調べた。この結果を、図１〜３に示す。
図１はバリア膜厚ｎとＣｕ汚染によるトランジスタ不良
率の関係を示すグラフ、図２はバリア膜厚比ｎとＣｕ配
線どうしの短絡不良率の関係を示すグラフ、図３は多層
配線における上下のバリア膜厚比とＣｕ汚染によるトラ
ンジスタ不良率の関係を示すグラフである。
面を参照して説明する。試料として、配線幅０．２μ
ｍ、配線間隔０．２μｍのＣｕ配線と、種々の材料で形
成された、このＣｕ配線のバリア膜とを備えた配線構造
体を使用した。Ｃｕ配線の下地バリア膜の厚さに対する
上部バリア膜の厚さもしくは側面バリア膜の厚さの比を
ｎとし、また、上層のＣｕ配線のバリア膜の厚さに対す
る下層のＣｕ配線のバリア膜の厚さの比をｍとし、膜厚
比ｎ、ｍの値を変化させて、膜厚比ｎ、ｍに対するＣｕ
汚染によるトランジスタ不良率とバリア膜による配線間
の短絡不良率を調べた。この結果を、図１〜３に示す。
図１はバリア膜厚ｎとＣｕ汚染によるトランジスタ不良
率の関係を示すグラフ、図２はバリア膜厚比ｎとＣｕ配
線どうしの短絡不良率の関係を示すグラフ、図３は多層
配線における上下のバリア膜厚比とＣｕ汚染によるトラ
ンジスタ不良率の関係を示すグラフである。
【００１０】図１，２に示されるように、Ｃｕ配線の側
面のバリア膜の厚さを減少させた場合、Ｃｕの拡散によ
るトランジスタ不良率はｎ＞１０で増加し、配線の側面
のバリア膜厚の増加に伴いｎ＜２で配線間の短絡不良が
増加する。従って、Ｃｕの拡散を効果的に抑制し、配線
間の短絡不良の少ないバリア膜厚比ｎの範囲は２以上１
０以下に限定される。
面のバリア膜の厚さを減少させた場合、Ｃｕの拡散によ
るトランジスタ不良率はｎ＞１０で増加し、配線の側面
のバリア膜厚の増加に伴いｎ＜２で配線間の短絡不良が
増加する。従って、Ｃｕの拡散を効果的に抑制し、配線
間の短絡不良の少ないバリア膜厚比ｎの範囲は２以上１
０以下に限定される。
【００１１】図３に示されるように、多層配線における
上層Ｃｕ配線と下層Ｃｕ配線のバリア膜厚を比較した場
合において、Ｃｕの拡散を十分に抑制しトランジスタ動
作が正常である下層のＣｕ配線構造体を有するときは、
上層Ｃｕ配線のバリア膜厚は下層Ｃｕ配線のバリア膜の
１／１０以上でＣｕの拡散を抑制することが実験的に明
らかになった。
上層Ｃｕ配線と下層Ｃｕ配線のバリア膜厚を比較した場
合において、Ｃｕの拡散を十分に抑制しトランジスタ動
作が正常である下層のＣｕ配線構造体を有するときは、
上層Ｃｕ配線のバリア膜厚は下層Ｃｕ配線のバリア膜の
１／１０以上でＣｕの拡散を抑制することが実験的に明
らかになった。
【００１２】以上説明したように、本発明の第１の半導
体集積回路の配線構造体では、Ｃｕ配線の下地バリア膜
の厚さが、Ｃｕ配線の上部バリア膜の厚さもしくは側面
バリア膜の厚さの２倍以上１０倍以下であり、また、本
発明の第２の半導体集積回路の配線構造体では、上層の
Ｃｕ配線のバリア膜の厚さが、下層のＣｕ配線のバリア
膜の厚さの１／１０倍以上である。このように、バリア
膜の厚さを、Ｃｕ配線の場所に応じて変化させることに
より、不必要なバリア材料の材料費の削減になるばかり
でなく、特に、配線側面部のバリア膜厚の減少により、
０．２５μｍ以下の微細な配線構造体のＬＳＩに対して
も絶縁不良の低減が可能になると共にＣｕの拡散を防止
できる配線を実現できることが可能となる。
体集積回路の配線構造体では、Ｃｕ配線の下地バリア膜
の厚さが、Ｃｕ配線の上部バリア膜の厚さもしくは側面
バリア膜の厚さの２倍以上１０倍以下であり、また、本
発明の第２の半導体集積回路の配線構造体では、上層の
Ｃｕ配線のバリア膜の厚さが、下層のＣｕ配線のバリア
膜の厚さの１／１０倍以上である。このように、バリア
膜の厚さを、Ｃｕ配線の場所に応じて変化させることに
より、不必要なバリア材料の材料費の削減になるばかり
でなく、特に、配線側面部のバリア膜厚の減少により、
０．２５μｍ以下の微細な配線構造体のＬＳＩに対して
も絶縁不良の低減が可能になると共にＣｕの拡散を防止
できる配線を実現できることが可能となる。
【００１３】
【実施例】以下、図面を参照して本発明の実施例を説明
する。図４は、本発明によるＣｕ配線構造体の製造方法
の一例を示す断面図である。図４（ａ）に示されるよう
に、Ｓｉ基板１０の表面に３０００ÅのＢＰＳＧ（Ｂｏ
ｒｏｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ ｇｌａｓｓ）の
絶縁膜１２を形成する。この絶縁膜１２の全表面に、全
圧２ｍＴｏｒｒのＡｒ雰囲気中でＲＦマグネトロンスパ
ッタリングにより、成膜速度１０Å／ｓで膜厚１０００
ÅのＷ膜１４を形成する。このＷ膜１４の表面に、全圧
２ｍＴｏｒｒのＡｒ雰囲気中でＲＦマグネトロンスパッ
タリングにより、Ｃｕ膜１６を成膜速度６０Å／ｓで８
０００Å成長させる。その後、図４（ｂ）に示されるよ
うに、Ｗ膜１４とＣｕ膜１６をパターニングして下地膜
１４ａとＣｕ配線１６ａを形成する。さらにその後、図
４（ｃ）に示されるように、ＣＶＤ法により下地膜１４
ａとＣｕ配線１６ａの外面のみにＷ膜を選択的に１００
Å〜５００Å成長させてＷ被覆膜１８を形成する。この
Ｗ被覆膜１８は、試料温度を２００〜４００℃にし、Ｗ
Ｆ6 とＨ2 の混合ガスを成膜室へ供給し、この混合ガス
の圧力を１Ｔｏｒｒ以下にして形成する。この成膜方法
によると界面反応が律速になり、下地膜１４ａとＣｕ配
線１６ａの外面のみにＷを選択成長させることができ
る。ここで、この配線構造体を多層化するためには、Ｗ
被覆膜１８上にＳｉＯ2 膜などの絶縁膜を形成し、この
絶縁膜の上に上記した配線構造体を同様の方法で作製す
ればよい。
する。図４は、本発明によるＣｕ配線構造体の製造方法
の一例を示す断面図である。図４（ａ）に示されるよう
に、Ｓｉ基板１０の表面に３０００ÅのＢＰＳＧ（Ｂｏ
ｒｏｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ ｇｌａｓｓ）の
絶縁膜１２を形成する。この絶縁膜１２の全表面に、全
圧２ｍＴｏｒｒのＡｒ雰囲気中でＲＦマグネトロンスパ
ッタリングにより、成膜速度１０Å／ｓで膜厚１０００
ÅのＷ膜１４を形成する。このＷ膜１４の表面に、全圧
２ｍＴｏｒｒのＡｒ雰囲気中でＲＦマグネトロンスパッ
タリングにより、Ｃｕ膜１６を成膜速度６０Å／ｓで８
０００Å成長させる。その後、図４（ｂ）に示されるよ
うに、Ｗ膜１４とＣｕ膜１６をパターニングして下地膜
１４ａとＣｕ配線１６ａを形成する。さらにその後、図
４（ｃ）に示されるように、ＣＶＤ法により下地膜１４
ａとＣｕ配線１６ａの外面のみにＷ膜を選択的に１００
Å〜５００Å成長させてＷ被覆膜１８を形成する。この
Ｗ被覆膜１８は、試料温度を２００〜４００℃にし、Ｗ
Ｆ6 とＨ2 の混合ガスを成膜室へ供給し、この混合ガス
の圧力を１Ｔｏｒｒ以下にして形成する。この成膜方法
によると界面反応が律速になり、下地膜１４ａとＣｕ配
線１６ａの外面のみにＷを選択成長させることができ
る。ここで、この配線構造体を多層化するためには、Ｗ
被覆膜１８上にＳｉＯ2 膜などの絶縁膜を形成し、この
絶縁膜の上に上記した配線構造体を同様の方法で作製す
ればよい。
【００１４】
【発明の効果】以上説明したように本発明の半導体集積
回路の配線構造体によれば、Ｃｕの拡散を防止できるＷ
膜を拡散バリア膜として用い、さらに、Ｃｕの拡散の度
合いに応じてバリア膜の厚さを変化させるようにしたた
め、拡散の影響を受けずにバリア材料コストを低減でき
ることが可能となった。さらに、０．２５μｍ以下の微
細なＬＳＩ配線の側面のバリア膜厚を、配線下部のバリ
ア膜厚より薄くすることが可能となったので、Ｃｕ配線
同士の導通による歩留り向上を実現できた。したがっ
て、本発明により、比抵抗がＡｌ合金より小さく耐エレ
クトロマイグレーションに優れた、工業的意義が非常に
大きいＣｕ配線を実現できる。
回路の配線構造体によれば、Ｃｕの拡散を防止できるＷ
膜を拡散バリア膜として用い、さらに、Ｃｕの拡散の度
合いに応じてバリア膜の厚さを変化させるようにしたた
め、拡散の影響を受けずにバリア材料コストを低減でき
ることが可能となった。さらに、０．２５μｍ以下の微
細なＬＳＩ配線の側面のバリア膜厚を、配線下部のバリ
ア膜厚より薄くすることが可能となったので、Ｃｕ配線
同士の導通による歩留り向上を実現できた。したがっ
て、本発明により、比抵抗がＡｌ合金より小さく耐エレ
クトロマイグレーションに優れた、工業的意義が非常に
大きいＣｕ配線を実現できる。
【図１】バリア膜厚比ｎとＣｕ汚染によるトランジスタ
不良率の関係を示すグラフである。
不良率の関係を示すグラフである。
【図２】バリア膜厚比ｎとＣｕ配線どうしの短絡不良率
の関係を示すグラフである。
の関係を示すグラフである。
【図３】多層配線における上下のバリア膜厚比とＣｕ汚
染によるトランジスタ不良率の関係を示すグラフであ
る。
染によるトランジスタ不良率の関係を示すグラフであ
る。
【図４】本発明によるＣｕ配線構造体の製造方法の一例
を示す断面図である。
を示す断面図である。
１０ Ｓｉ基板 １２ 絶縁膜 １４ Ｗ膜 １４ａ 下地膜 １６ Ｃｕ膜 １６ａ Ｃｕ配線 １８ Ｗ被覆膜
Claims (3)
- 【請求項１】 Ｃｕ配線が形成された半導体集積回路の
配線構造体において、 Ｃｕ配線の下地バリア膜の厚さが、該Ｃｕ配線の上部バ
リア膜の厚さもしくは側面バリア膜の厚さの２倍以上１
０倍以下であることを特徴とする半導体集積回路の配線
構造体。 - 【請求項２】 多層のＣｕ配線が形成された半導体集積
回路の配線構造体において、 上層のＣｕ配線のバリア膜の厚さが、下層のＣｕ配線の
バリア膜の厚さの１／１０倍以上であることを特徴とす
る半導体集積回路の配線構造体。 - 【請求項３】 前記バリア膜が、Ｗ含有合金、Ｔａ含有
合金、これら合金の窒化物、硼化物、及び炭化物から選
ばれた材料から形成された膜であることを特徴とする請
求項１又は２記載の半導体集積回路の配線構造体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10822193A JPH06318593A (ja) | 1993-05-10 | 1993-05-10 | 半導体集積回路の配線構造体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10822193A JPH06318593A (ja) | 1993-05-10 | 1993-05-10 | 半導体集積回路の配線構造体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06318593A true JPH06318593A (ja) | 1994-11-15 |
Family
ID=14479117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10822193A Pending JPH06318593A (ja) | 1993-05-10 | 1993-05-10 | 半導体集積回路の配線構造体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06318593A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006351671A (ja) * | 2005-06-14 | 2006-12-28 | Alps Electric Co Ltd | 配線基板 |
-
1993
- 1993-05-10 JP JP10822193A patent/JPH06318593A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006351671A (ja) * | 2005-06-14 | 2006-12-28 | Alps Electric Co Ltd | 配線基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5963827A (en) | Method for producing via contacts in a semiconductor device | |
| US5763953A (en) | Semiconductor device and method of manufacturing the same | |
| EP0843895B1 (en) | Method of manufacturing a metal interconnect structure for an integrated circuit with improved electromigration reliability | |
| US5506449A (en) | Interconnection structure for semiconductor integrated circuit and manufacture of the same | |
| CN1076547A (zh) | 难熔金属覆盖的低阻值金属导线和通道 | |
| US6306761B1 (en) | Method of manufacturing semiconductor device | |
| US5278448A (en) | Semiconductor device and method of fabricating the same | |
| CA1249073A (en) | Integrated semiconductor circuit including a tantalum silicide diffusion barrier | |
| US6569756B1 (en) | Method for manufacturing a semiconductor device | |
| US5344797A (en) | Method of forming interlevel dielectric for integrated circuits | |
| JP3325720B2 (ja) | 半導体装置とその製造方法 | |
| JPH05144811A (ja) | 薄膜半導体装置及びその製造方法 | |
| KR100562630B1 (ko) | 집적 회로에서의 구리 상호 접속부 형성 방법 | |
| JPH06310509A (ja) | 半導体集積回路の配線構造 | |
| JPH06318593A (ja) | 半導体集積回路の配線構造体 | |
| JPH07254642A (ja) | 多層配線構造およびその製造方法 | |
| JPH06140398A (ja) | 集積回路装置 | |
| US6509649B1 (en) | Semiconductor device and fabricating method thereof | |
| US6083830A (en) | Process for manufacturing a semiconductor device | |
| JP3109269B2 (ja) | 半導体装置の製造方法 | |
| JPH03110842A (ja) | 堆積膜形成法 | |
| JPH06318594A (ja) | 半導体集積回路の配線構造体及びその製造方法 | |
| JPH06140401A (ja) | 集積回路装置 | |
| JPH06275621A (ja) | 半導体集積回路の配線構造体 | |
| JPH06318595A (ja) | 半導体集積回路の配線構造体の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000912 |