JPH06318847A - チューナの受信局プリセット装置 - Google Patents

Abstract

(57)【要約】 【目的】 選局に自由度を与えることにより、操作者に
よる選局を容易にしたチューナの受信局プリセット装置
を提供する。 【構成】 予め記憶されている受信局プリセット情報に
基づいて選局をなすようにした自動選局可能なチューナ
における受信局プリセット装置であって、受信周波数バ
ンド内の受信をなすべく受信周波数の掃引をなす周波数
掃引手段と、この掃引期間において所定レベル以上の受
信信号が得られた時にこの受信信号レベル及びその受信
周波数を表すレベル信号及び周波数信号対を発生する信
号発生手段と、前記レベル信号及び周波数信号の対を記
憶するメモリと、前記レベル信号及び周波数信号の対
を、指令に応じて前記レベル信号の大小の順または周波
数の高低の順に前記メモリに記憶せしめるメモリ制御手
段と、を備える。

Description

【発明の詳細な説明】

【０００１】

【０００１】

【０００２】

【産業上の利用分野】本発明は、チューナの受信局プリ
セット装置に関する。

【０００３】

【０００２】

【０００４】

【従来の技術】プリセット選局自在なチューナにあって
は、予めスキャン又はシーク等の周波数掃引による受信
局探索機能を用いて受信信号を検知し、当該掃引を一時
中止してその時の受信周波数に対応した周波数信号をメ
モリに記憶し、再び掃引を開始して受信信号を検知して
行くという方法がある。

【０００５】

【０００３】従来このようにプリセット可能なチューナ
として、例えば特開昭５７−１８６８２１号公報に示さ
れたチューナが知られている。このチューナは、記憶装
置１１にレベル信号と周波数信号とがレベル信号の大小
の順に記憶される構成になっている。

【０００６】

【０００４】また、特開昭５７−２１２８１９号公報に
示されたチューナにおいては、記憶回路９に、レベル信
号と周波数信号とが周波数の高低の順に記憶される構成
になっている。

【０００７】

【０００５】

【０００８】

【発明が解決しようとする課題】しかしながら、上記従
来のチューナにおいては、レベル信号と周波数信号とを
記憶手段にメモリするに際し、レベル信号の大小の順ま
たは周波数の高低の順のいずれか一方でしか記憶するこ
とができないため、操作者にとって選局の自由度がな
く、使い勝手が悪いという問題点があった。

【０００９】

【０００６】本発明は、かかる問題点を解決するために
なされたものであり、その目的は、選局に自由度を与え
ることにより、操作者による選局を容易にしたチューナ
の受信局プリセット装置を提供することにある。

【００１０】

【０００７】

【００１１】

【課題を解決するための手段】本発明のチューナの受信
局プリセット装置は、予め記憶されている受信局プリセ
ット情報に基づいて選局をなすようにした自動選局可能
なチューナにおける受信局プリセット装置であって、受
信周波数バンド内の受信をなすべく受信周波数の掃引を
なす周波数掃引手段と、この掃引期間において所定レベ
ル以上の受信信号が得られた時にこの受信信号レベル及
びその受信周波数を表すレベル信号及び周波数信号対を
発生する信号発生手段と、前記レベル信号及び周波数信
号の対を記憶するメモリと、前記レベル信号及び周波数
信号の対を、指令に応じて前記レベル信号の大小の順ま
たは周波数の高低の順に前記メモリに記憶せしめるメモ
リ制御手段と、を備えたことを特徴とする。

【００１２】

【０００８】

【００１３】

【作用】本発明によれば、レベル信号及び周波数信号の
対をメモリに記憶するに際し、指令に応じて前記レベル
信号の大小の順または周波数の高低の順に記憶される。

【００１４】

【０００９】

【００１５】

【実施例】以下に本発明の実施例を図面に用いて説明す
る。

【００１６】第１図は本発明の実施例を示す概略ブロッ
ク図であり、アンテナ受信信号はフロントエンド１にお
いてＩＦ（中間周波数）信号に変換されて１Ｆアンプ２
に入力される。ＩＦアンプ２の出力は検波器３にて検波
されオーディオ信号に復調される。フロントエンド１に
おける図示せぬＲＦ同調回路の同調周波数や局部発振器
の発振周波数がＰＬＬ（フェイズロックドループ）回路
４の出力により制御されるようになっており、いわゆる
ＰＬＬシンセサイザ方式のチューナ構成とされている。

【００１７】

【００１０】本例では、プリセットメモリ動作指令のた
めの指令器５が設けられており、この指令出力により掃
引制御器６が活性化されて受信バンドの最小周波数から
最大周波数までの受信が可能なように、ＰＬＬ回路４へ
の制御信号（ＰＬＬ内のプログラマブルデイバイダの分
周比制御のための信号を指称する）が自動的に可変され
て受信周波数の掃引が行われるようになっている。

【００１８】

【００１１】１Ｆアンプ２における１Ｆキャリヤレベル
がレベル検出器７において検出されるが、予め設定され
た可聴限界点レベル以上のキャリヤが存在している時だ
けキャリヤレベル検出信号が導出されるようになってい
る。この検出信号はＡ／Ｄ（アナログ−ディジタル信
号）変換器８においてディジタル化されメモリＲ／Ｗ制
御器９を介してＬｓ信号（１Ｆキャリヤレベルに対応し
たレベル信号）を記憶するメモリ１０へ書き込まれる。
この時の受信周波数を示す周波数信号（ｆｓ信号とす
る）が掃引制御器６から制御器９を介してｆｓメモリ１
１へ書き込まれる。

【００１９】

【００１２】メモリ回数計数器１２が設けられており、
メモリ１０、１１への書込回数が順次計数されてメモリ
容量に書込回数が達した時に、所定信号を発生して演算
処理器１３へこの信号を送出する。この演算処理器１３
においては、メモリ書込回数がメモリ容量を越えた場
合、Ａ／Ｄ変換器８からの現Ｌｓ信号が以前に入力され
て記憶されている現メモリ内容のＬｓ信号と比較され、
その最小値より現Ｌｓ信号が更に小であれば何等メモリ
内容を変更せず、逆に最小値より大であれば最小値のＬ
ｓ信号をメモリから除外してその代りにこの現Ｌｓ信号
をメモリへ書込む機能を有する。メモリ１１において
も、その時の現ｆｓ信号が最小レベル信号Ｌｓに対応し
て記憶されているｆｓ信号と置換されるのである。

【００２０】

【００１３】第２図は第１図のブロック９〜１３の動作
を示すフローチャートである。指令器５からの指令信号
に応答して計数器１２が「０」にリセットされると共
に、受信バンドの最小周波数から掃引が開始される（図
Ａ、Ｂに相当）。Ｃのステップにおいて、最大周波数ま
で達したか否かが判断され、達していなければ受信状態
となる。この受信状態Ｄでは、局間ノイズを排除するた
めにオーディオ出力がミューティングされるようになっ
ているが特に図示しない。

【００２１】

【００１４】Ｅにおいては、メモリへの書込回数がメモ
リ容量（本例では５とする）に達したか否かが判別され
る。これは計数器１２の出力により行われるようになっ
ている。メモリ容量５に達していない場合はＦへ進み、
Ｌｓ及びｆｓの両信号が各メモリ１０、１１へ夫々書込
まれる。この場合、Ｇに示すように各メモリ１０、１１
においてはＬｓ、ｆｓのメモリ内容がＩＦキャリヤレベ
ルの大きい順に並べ直される。この動作をＬｓレベルに
よるソート動作と称し演算処理器１３にて行われる。ス
テップＨにおいて、計数器１２の内容を１だけ増大せし
めて再びＣのステップへ進み以上の動作を繰返す。

【００２２】

【００１５】書込回数がメモリ容量を越えるとステップ
Ｉへ移行し、その後のＬｓ信号が現メモリ内容のＬｓ信
号と比較され小であればステップＣへ戻る。一方、現Ｌ
ｓ信号が現メモリ内容のＬｓ信号の少なくとも１つより
も大であれば、Ｊへ移行して現Ｌｓ信号はメモリ内容の
Ｌｓ信号のうちどれよりも大であるかの判定が行われ
る。ここで、現Ｌｓ信号ＬｓＮとし、メモリ内容のＬｓ
信号を大なるものから順次Ｌｓ１、Ｌｓ２、Ｌｓ３、Ｌ
ｓ４、Ｌｓ５とすると、ステップＪにおいて、 Ｌｓ２＞ＬｓＮ＞Ｌｓ３ と判定されれば、Ｌｓ３→Ｌｓ４、Ｌｓ４→Ｌｓ５、Ｌ
ｓ５→メモリから外す、という操作が行われる。そし
て、メモリ内の空いたＬｓ３の箇所にＬｓＮを書込み新
たなＬｓ３と定義するが、ｆｓ用のメモリ１１において
も同様なシフト及び置換がなされる。これがＫ及びＬの
ステップであり、Ｉ〜Ｌが演算処理器１３にて行われる
ようになっている。しかる後に再びステップＣへ戻る。

【００２３】

【００１６】受信周波数の掃引が最大周波数に達すると
Ｍへ進み、受信レベル順にメモリ内で並べられていたＬ
ｓ及びｆｓデータを周波数順（周波数の低い順）に並べ
るか（ｆｓによるソート動作）否かを判断し（外部指令
による）、そうであればＮでそのソート動作をなす。そ
うでなければそのままプログラムは終了することになる
のである。

【００２４】

【００１７】ｆｓによるソートを行なえば、メモリ内容
が周波数の高低順に配列されることになり、プリセット
番号の順が常に周波数の高低順となるようすることが容
易である。

【００２５】

【００１８】尚、第１図のブロック９〜１３はいわゆる
マイクロコンピュータ等により容易に実現可能であるこ
とは明白である。

【００２６】

【００１９】第３図はある地域における所定受信バンド
内のＩＦキャリヤレベルの一例を示す図であり、この例
を用いて本発明のプリセット装置の具体的動作を説明す
る。最低周波数ｆｍｉｎから掃引を開始すると、先ず可
聴減退点ＶＴ以上の受信局ａが受信されそのＬｓ及びｆ
ｓ信号を夫々Ｌｓ１、ｆｓ１としてメモリする。次に受
信局ｂが受信され、同様にＬｓ２、ｆｓ２がメモリされ
るが、Ｌｓ１とＬｓ２とのレベル比較を行ってＬｓ２が
より大であるからｂ局をＬｓ１、ｆｓ１と定義し、ａ局
をＬｓ２、ｆｓ２と定義して順次メモリする。ｃ局はＶ
Ｔレベル以下であるので無視されて、次の局ｄ〜ｆを順
次レベル順にメモリすることになる。

【００２７】

【００２０】ｇ局を受信するとメモリ容量限界に達して
いるので、現メモリ内容の最小値の局ａのデータをメモ
リから除外し新たにｇをメモリする。局ｈに対しても同
様である。以上の動作がＬｓソートであれば、メモリの
各チャンネルＣＨ_１〜ＣＨ_５には、順次ｄ、ｇ、ｈ、ｅ
及びｂとなる如く記憶される。ｆｓソートであれば、各
チャンネルＣＨ_１〜ＣＨ_５には順次、ｂ、ｄ、ｅ、ｇ、
ｈとなるごとく記憶される。

【００２８】

【００２１】

【００２９】

【発明の効果】本発明によれば、レベル信号及び周波数
信号の対をメモリに記憶するに際し、指令に応じて前記
レベル信号の大小の順または周波数の高低の順に記憶す
ることができる。

【００３０】

【００２２】これによって、レベル信号の大小の順に記
憶した場合には、受信に適した受信局の順に記憶されて
いるため、例えば車載用チューナで車両が山間部にある
ときは、受信レベルを優先した選局が容易になる。ま
た、周波数の高低順に記憶した場合には、放送局名を基
準にした選局が容易になる。

【００３１】従って、操作者にとって選局の自由度が大
きく、使い勝手が良いため、選局が容易であるという効
果を奏することができる。

【図面の簡単な説明】

【図１】本発明の実施例を示すブロック図である。

【図２】本発明の実施例の動作を示すフローチャートで
ある。

【図３】本発明の具体的動作を説明するための放送局の
電界分布状態の例を示す図である。

【主要部分の符号の説明】

１． フロントエンド ２． ＩＦアンプ ３． 検波器 ４． ＰＬＬ回路 ５． 指令器 ６． 掃引制御器 ７． レベル検出器 ８． Ａ／Ｄ変換器 ９． メモリＲ／Ｗ制御器 １０． メモリ １１． メモリ １２． メモリ回数計数器 １３． 演算処理器

Claims (1)

【特許請求の範囲】
1. 【請求項１】 予め記憶されている受信局プリセット情
   報に基づいて選局をなすようにした自動選局可能なチュ
   ーナにおける受信局プリセット装置であって、 受信周波数バンド内の受信をなすべく受信周波数の掃引
   をなす周波数掃引手段と、 この掃引期間において所定レベル以上の受信信号が得ら
   れた時にこの受信信号レベル及びその受信周波数を表す
   レベル信号及び周波数信号の対を発生する信号発生手段
   と、 前記レベル信号及び周波数信号の対を記憶するメモリ
   と、 前記レベル信号及び周波数信号の対を、指令に応じて前
   記レベル信号の大小の順または周波数の高低の順に前記
   メモリに記憶せしめるメモリ制御手段と、 を備えたことを特徴とするチューナの受信局プリセット
   装置。