JPH06318964A - データ処理システム及びその自己検査制御方法 - Google Patents

データ処理システム及びその自己検査制御方法

Info

Publication number
JPH06318964A
JPH06318964A JP3166255A JP16625591A JPH06318964A JP H06318964 A JPH06318964 A JP H06318964A JP 3166255 A JP3166255 A JP 3166255A JP 16625591 A JP16625591 A JP 16625591A JP H06318964 A JPH06318964 A JP H06318964A
Authority
JP
Japan
Prior art keywords
subsystem
data processing
processing system
self
connection line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3166255A
Other languages
English (en)
Other versions
JP3209758B2 (ja
Inventor
Robertus W C Dekker
ウィルヘルムス コルネリス デッケル ロベルタス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPH06318964A publication Critical patent/JPH06318964A/ja
Application granted granted Critical
Publication of JP3209758B2 publication Critical patent/JP3209758B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318544—Scanning methods, algorithms and patterns
    • G01R31/318547—Data generators or compressors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318572—Input/Output interfaces

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】 【目的】 検査を制御するのに要する接続ライン数を減
少させる。 【構成】 データ処理システムのサブシステムにおける
自己検査を制御するに当り、制御パターンをデータ処理
システムによってシフトレジスタ(10)を介して伝送し、
次に非検査状態での常規制御に用いられる接続ラインを
介してサブシステム(150) に供給し、次に検査結果の特
徴を常規使用の為のものでもある接続ラインを介してシ
フトレジスタ(10)内に再びローディングし、次にデータ
処理システムにより送る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、並列出力手段を有する
直列シフトレジスタ手段を具えているデータ処理システ
ムに含まれるサブシステムであって、常規動作状態で標
準制御パターンの集合を規定する入力接続手段を介して
データ処理システムに接続されるサブシステムの自己検
査を制御する自己検査制御方法に関するものである。
【０００２】本発明は更に、入力接続ラインと少なくと
も１つの出力接続ラインとを有するサブシステムであっ
て、動作状態で入力接続ラインにおける入力パターンの
第１集合から選択され、対の第２集合に互いに直接連続
する入力パターンの許容対として含まれる要素に応答す
るサブシステムと、前記の入力パターンを入力接続ライ
ンに供給する並列出力手段を備える直列シフトレジスタ
手段と、直列シフトレジスタ手段から情報が供給され、
予め定めた情報に応答してサブシステムを自己検査状態
に制御し、次に検査の特徴を前記の少なくとも１つの出
力接続ラインに他の評価の為に供給する検出器とを具え
るデータ処理システムに関するものである。
【０００３】
【従来の技術】上述した方法及びこの方法に適したデー
タ処理システムは米国のI.E.E.E.(Institute of Electr
ical and Electronics Engineers) 社によって発行され
たI.E.E.E.Test Standard P1149: "Standard Test Acce
ss Port and Boundary-Scan Architecture" 、特にその
第６・９章から既知である。ここには、この場合“走査
レジスタ”として示されているシフトレジスタの使用が
標準検査方法“（境界）走査検査”として提案されてい
る。最も頻繁に生じる状態では、走査レジスタの並列出
力を経て、検査すべき回路に検査パターンを供給するこ
とにより検査を行っている。これに続いて、この検査パ
ターンに対する応答がレジスタ内にローディングされ
る。検査パターンと応答とは直列にシフトしている間環
境と連通している。この方法の利点は ａ）システムを検査可能にするのに少数の外部接続ライ
ン（標準Ｐ1149では４本）しか必要としない、 ｂ）検査方法を種々のシステムに一律に適用しうる、 ｃ）種々のサブシステムを有するシステムの場合、サブ
システムのレジスタを直列配置することにより検査手段
を設けることができる、 ｄ）検査に必要とする手段は極めて簡単であり、これら
をわずかなエラーのおそれで、場合によってはＣＡＤプ
ログラムを以て自動的にシステム設計に当てはめること
ができる、ということである。
【０００４】これらの理由で、境界走査検査が極めて適
した検査方法である。しかし、ある場合には、検査パタ
ーンによる検査方法は、例えば良好な検査にとって多数
の異なる検査パターンを必要とする場合又は回路が例え
ばメモリのように多くの異なる状態を有するおそれがあ
る場合には満足なものではなく、従って特別に設計した
検査プログラムを必要とする。この場合、サブシステム
に組み込み自己検査手段を設けることの可能性が記載さ
れている（Ｐ1149：ＢＩＳＴ＝Built-In Self-Test) 。
このようなサブシステムは、開始指令として解釈したパ
ターンをレジスタから受けた後に、サブシステムに対し
特に設計された自己検査プログラムを実行する。この場
合、結果の特徴が走査レジスタを経て得られるようにな
る。従って、広範な検査をしばしば多数の並列接続サブ
システムにおいても急速に行うことができる。
【０００５】しかし、ある場合には、特に検査の為の接
続ラインの数がサブシステムにとって不充分（又は完全
に零）となる。例えば、ＩＣ型の場合、インターフェー
スをこのＩＣ型の為に規定した接続ラインを有するよう
に標準化しうるが、この場合特別な検査用の接続が不可
能である。従ってこのようなサブシステムを通常のよう
に走査回路に設けるのが不可能となる。
【０００６】
【発明が解決しようとする課題】本発明の目的は、走査
回路による均一な可制御性を保ち特に検査を制御するの
に必要とする接続ラインの本数を低減させることにあ
る。
【０００７】
【課題を解決するための手段】本発明は、並列出力手段
を有する直列シフトレジスタ手段を具えているデータ処
理システムに含まれるサブシステムであって、常規動作
状態で標準制御パターンの集合を規定する入力接続手段
を介してデータ処理システムに接続されるサブシステム
の自己検査を制御する自己検査制御方法において、規定
された標準制御パターンの集合外にある入力接続手段に
おける他の制御パターンを用いて、前記の並列出力手段
と前記の入力接続手段の少なくとも一部とを経て前記の
シフトレジスタ手段から自己検査を制御することを特徴
とする。
【０００８】本発明の特定例では、予め定めた順序の入
力パターンと同期させて前記の出力接続手段の少なくと
も一部を介して前記の特徴を読み出す。
【０００９】同期制御を行うことにより特徴を場合によ
って１つの接続ラインのみを経て読み取ることができる
ようになる。従って、特に検査出力の為の接続ラインを
節約でき或いは完全に不必要とすることができる。
【００１０】本発明の特定例では、前記の他の制御パタ
ーンを標準制御パターンの集合から選択した時間的に連
続する予め定めた標準制御パターンの対とする。
【００１１】このようにすると、“常規”の入力パター
ンの集合の外部に瞬間的なパターンがない場合でも、検
査制御を行うことができる。順次の信号によって検査状
態にもたらされる装置は欧州特許第０３１７０１４号明
細書から既知である。本発明はこれらの信号をシフトレ
ジスタから駆動することにも関するものである。
【００１２】
【実施例】図１は、検査標準Ｐ1149から既知の検査目的
の為に設けたシフトレジスタ10と、検査すべきサブシス
テム50、例えばメモリチップ又はメモリボードとを有す
るシステムを示す。制御ライン16を介する制御の下でサ
ブシステム50は常規動作状態又はある検査状態のいずれ
かにされる。
【００１３】常規動作状態では、多数のラインの幅を有
しうる常規入力信号52がサブシステム50の入力端子56に
供給されるようにスイッチ54が位置する。検査状態で
は、制御ライン16を介する制御によりスイッチ54を切り
換え、これにより１つ又はそれ以上のラインの幅を有す
る入力信号がレジスタ10から接続ライン14を経て供給さ
れるようにすることができる。
【００１４】次に、検査の結果の特徴を表す出力端子58
に生じるサブシステム50の応答を入力ライン18を経てシ
フトレジスタ10内にローディングしうる。この応答を導
く検査の種類は制御入力ライン16における信号により選
択される。この検査は組合せ論理の一部の入出力関係の
検査とすることができるが、サブシステムが内部でプロ
グラムを実行する“組込み自己検査” (BIST:built-in
self-test)とすることもできる。従って、例えば多数の
メモリ位置で書き込みと読み出しとが順次に行われてい
るかどうかの検査を行うことができ、その後応答が、読
み出し及び書き込み結果が互いに対応しない位置を報告
する。
【００１５】制御パターン(16)及び入力パターン(14)は
検査入力12を介してシフトレジスタ内で直列にシフトせ
しめることができる。応答も出力20を介して直列に読み
出すことができる。検査標準Ｐ1149では、サブシステム
50に接続されたシフトレジスタ10の部分が、サブシステ
ムに含まれている為、検査の為には４つの接続ライン、
すなわちシフトレジスタをローディングする為の接続ラ
インＴＤＩ(12)と、読み出しの為の接続ラインＴＤＯ(2
0)と、シフトレジスタをクロック動作させる為の接続ラ
インＴＣＫ(22)と、動作を制御する為の接続ラインＴＭ
Ｓ(24)とを必要とする。
【００１６】図２はサブシステム150 を含むデータ処理
システムを示し、このサブシステムは特に検査の目的の
接続ライン無くしてシステムの他の部分に接続されてい
る。サブシステム150 の入力はシステムの第１部分180
に接続されており、この第１部分180 は実際には検査標
準Ｐ1149による検査接続ラインを有する。サブシステム
150 の出力は第２部分190 に接続されており、この第２
部分190 もＰ1149による検査接続ラインを有する。従っ
て、第１部分180 の出力182 をシフトレジスタ10により
制御でき、その結果、サブシステム150 の入力156 がシ
フトレジスタ10から駆動される。同様に、サブシステム
150 の出力158 における信号を第２部分190 の入力192
を介してこのシフトレジスタ10にローディングすること
ができる。制御入力116 は入力信号(156) から開始指令
を取り出す検出器160 により制御される。この検出器16
0 は、入力パターンのうち、通常の動作状態では使用し
てはならない互いに連続する予定の対に応答する。
【００１７】サブシステムの検査がプログラムの実行を
意味する場合には、クロックを必要とする。例えばスタ
ティックメモリにおけるようにサブシステムが通常の状
態でクロックを必要としない場合には、クロック170 を
システムの内部に設けることができ、このクロックを検
出器により動作せしめる。或いはクロック入力を常規の
入力156 を経て走査レジスタ10から駆動せしめることが
できるも、この場合直列入力12を介して順次のパルスを
ローディングする必要がある為、達成しうる最大のクロ
ック周波数は低くなる。
【００１８】検査の終了後、サブシステムがその結果の
特徴を供給する必要がある。この特徴はしばしば、通常
出力158 を介して得られる一動作で読み取るべきあまり
にも多くのビットを有する。所定のメモリＩＣの場合、
例えば出力は１ビットのみの幅を有する。この場合、特
徴は出力158 で部分の列で直列に生ぜしめられ、この場
合入力156 は回路180 を介して制御される同期として用
いられる。
【００１９】図２につき説明した手段によれば、特に検
査目的の為としたいかなる接続ラインをも必要としない
サブシステム150 が得られる。同時に走査検査環境で実
際に検査することができる為、走査検査の利点が得られ
る。走査検査から見て、あたかもサブシステムが検査す
べき入出力関係を有する接続回路の一片にすぎないよう
に見えるが、実際には検査プログラムによって計算され
た結果を表す。
【図面の簡単な説明】
【図１】検査標準Ｐ1149に記載されている検査手段を有
するデータ処理システムを示す線図である。
【図２】特に検査の目的の為とした接続ラインを有さず
に接続されるサブシステムを有するデータ処理システム
を示す線図である。
【符号の説明】
10 シフトレジスタ 50, 150 サブシステム 160 検出器 170 クロック

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 並列出力手段を有する直列シフトレジス
    タ手段を具えているデータ処理システムに含まれるサブ
    システムであって、常規動作状態で標準制御パターンの
    集合を規定する入力接続手段を介してデータ処理システ
    ムに接続されるサブシステムの自己検査を制御する自己
    検査制御方法において、 規定された標準制御パターンの集合外にある入力接続手
    段における他の制御パターンを用いて、前記の並列出力
    手段と前記の入力接続手段の少なくとも一部とを経て前
    記のシフトレジスタ手段から自己検査を制御することを
    特徴とする自己検査制御方法。
  2. 【請求項２】 請求項１に記載の自己検査制御方法にお
    いて、サズシステムが出力接続手段を経てデータ処理シ
    ステムの他の部分に接続されており、サブシステムの自
    己検査の結果の特徴を読み出し、予め定めた順序の入力
    パターンと同期させて前記の出力接続手段の少なくとも
    一部を介して前記の特徴を読み出すことを特徴とする自
    己検査制御方法。
  3. 【請求項３】 請求項１又は２に記載の自己検査制御方
    法において、前記の他の制御パターンを標準制御パター
    ンの集合から選択した時間的に連続する予め定めた標準
    制御パターンの対とすることを特徴とする自己検査制御
    方法。
  4. 【請求項４】 請求項１又は２に記載の自己検査制御方
    法において、前記のサブシステムを書き込みイネーブル
    入力接続ラインとアドレス入力接続ラインを有するメモ
    リシステムとし、アドレス入力接続ラインの駆動を変え
    ることにより制御を開始させ、これと同時に書き込みイ
    ネーブル入力接続ラインを連続的に動作させることを特
    徴とする自己検査制御方法。
  5. 【請求項５】 入力接続ラインと少なくとも１つの出力
    接続ラインとを有するサブシステムであって、動作状態
    で入力接続ラインにおける入力パターンの第１集合から
    選択され、対の第２集合に互いに直接連続する入力パタ
    ーンの許容対として含まれる要素に応答するサブシステ
    ムと、 前記の入力パターンを入力接続ラインに供給する並列出
    力手段を備える直列シフトレジスタ手段と、 直列シフトレジスタ手段から情報が供給され、予め定め
    た情報に応答してサブシステムを自己検査状態に制御
    し、次に検査の特徴を前記の少なくとも１つの出力接続
    ラインに他の評価の為に供給する検出器とを具えるデー
    タ処理システムにおいて、 前記の検出器がサブシステム内に設けられ且つ入力接続
    ラインに接続され、従って前記の第２集合外の入力パタ
    ーンの予め定めた対に応答するようになっていることを
    特徴とするデータ処理システム。
  6. 【請求項６】 請求項５に記載のデータ処理システムに
    おいて、サブシステムがクロックを有し、このクロック
    は自己検査状態に達した際に始動して検査プログラムの
    実効を同期化させるようになっていることを特徴とする
    データ処理システム。
  7. 【請求項７】 請求項５又は６に記載のデータ処理シス
    テムにおいて、サブシステムが自己検査状態において、
    検査の結果の特徴を直列の順次の部分の列で入力接続ラ
    インにおける予め定めた互いに異なる入力パターンの対
    と同期して生ぜしめるようになっていることを特徴とす
    るデータ処理システム。
  8. 【請求項８】 請求項５〜７のいずれか一項に記載のデ
    ータ処理システムにおいて、直列シフトレジスタ手段が
    検査結果の特徴を受ける入力手段を有していることを特
    徴とするデータ処理システム。
  9. 【請求項９】 請求項５〜８のいずれか一項に記載のデ
    ータ処理システムにおいて、サブシステムは書き込みイ
    ネーブル入力接続ラインとアドレス入力接続ラインとを
    有するメモリシステムであり、検出器が応答する入力パ
    ターンの前記の対がアドレスの変更をともなって書き込
    みイネーブル入力接続ラインを永久的に動作せしめるも
    のであることを特徴とするデータ処理システム。
  10. 【請求項１０】 請求項９に記載のデータ処理システム
    において、サブシステムはメモリＩＣを載せたサポート
    であり、シフトレジスタ手段はサポートの外部に配置さ
    れていることを特徴とするデータ処理システム。
  11. 【請求項１１】 請求項５〜１０のいずれか一項に記載
    のデータ処理システムにおいて、データ処理システムは
    集積回路を有するサポート上に設けられており、サブシ
    ステムはＩＣハウジング内に入れられていることを特徴
    とするデータ処理システム。
  12. 【請求項１２】 請求項５〜１０のいずれか一項に記載
    のサブシステムにおいてサブシステムは検査目的の為だ
    けの接続ラインを有さないハウジング内に収容されてい
    ることを特徴とするサブシステム。
JP16625591A 1990-06-13 1991-06-12 データ処理システム及びその自己検査制御方法 Expired - Lifetime JP3209758B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL9001333A NL9001333A (nl) 1990-06-13 1990-06-13 Werkwijze voor het besturen van een zelftest in een dataverwerkend systeem en dataverwerkend systeem geschikt voor deze werkwijze.
NL9001333 1990-06-13

Publications (2)

Publication Number Publication Date
JPH06318964A true JPH06318964A (ja) 1994-11-15
JP3209758B2 JP3209758B2 (ja) 2001-09-17

Family

ID=19857233

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16625591A Expired - Lifetime JP3209758B2 (ja) 1990-06-13 1991-06-12 データ処理システム及びその自己検査制御方法

Country Status (6)

Country Link
US (1) US5428625A (ja)
EP (1) EP0461714B1 (ja)
JP (1) JP3209758B2 (ja)
KR (1) KR100225184B1 (ja)
DE (1) DE69114915T2 (ja)
NL (1) NL9001333A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5471481A (en) * 1992-05-18 1995-11-28 Sony Corporation Testing method for electronic apparatus
DE4425254A1 (de) * 1994-07-16 1996-01-18 Telefunken Microelectron Datenübertragungsverfahren in einem Echtzeitdatenverarbeitungssystem
US5737340A (en) * 1996-07-01 1998-04-07 Mentor Graphics Corporation Multi-phase test point insertion for built-in self test of integrated circuits
DE19843470B4 (de) * 1998-09-22 2005-03-10 Infineon Technologies Ag Integrierter Speicher mit Selbstreparaturfunktion
GB2344184A (en) * 1998-11-26 2000-05-31 Ericsson Telefon Ab L M Testing integrated circuits
JP4671512B2 (ja) * 2001-02-01 2011-04-20 ルネサスエレクトロニクス株式会社 不揮発性半導体メモリ
US6678626B2 (en) * 2001-07-31 2004-01-13 Koninklijke Philips Electronics N.V. Power on self test (POST) and extended self test (EST) for ultrasonic imaging system

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3517171A (en) * 1967-10-30 1970-06-23 Nasa Self-testing and repairing computer
JPS62250593A (ja) * 1986-04-23 1987-10-31 Hitachi Ltd ダイナミツク型ｒａｍ
FR2623652A1 (fr) * 1987-11-20 1989-05-26 Philips Nv Unite de memoire statique a plusieurs modes de test et ordinateur muni de telles unites
KR910005615B1 (ko) * 1988-07-18 1991-07-31 삼성전자 주식회사 프로그래머블 순차코오드 인식회로
US5103450A (en) * 1989-02-08 1992-04-07 Texas Instruments Incorporated Event qualified testing protocols for integrated circuits
US4947395A (en) * 1989-02-10 1990-08-07 Ncr Corporation Bus executed scan testing method and apparatus
US5115435A (en) * 1989-10-19 1992-05-19 Ncr Corporation Method and apparatus for bus executed boundary scanning

Also Published As

Publication number Publication date
KR100225184B1 (ko) 1999-10-15
NL9001333A (nl) 1992-01-02
DE69114915T2 (de) 1996-06-20
EP0461714B1 (en) 1995-11-29
JP3209758B2 (ja) 2001-09-17
US5428625A (en) 1995-06-27
DE69114915D1 (de) 1996-01-11
EP0461714A1 (en) 1991-12-18
KR920001339A (ko) 1992-01-30

Similar Documents

Publication Publication Date Title
US5568437A (en) Built-in self test for integrated circuits having read/write memory
US6122762A (en) Memory interface device and method for supporting debugging
US6085344A (en) Data communication interface with memory access controller
US5173904A (en) Logic circuits systems, and methods having individually testable logic modules
US4860290A (en) Logic circuit having individually testable logic modules
US5079725A (en) Chip identification method for use with scan design systems and scan testing techniques
US5428624A (en) Fault injection using boundary scan
US8621304B2 (en) Built-in self-test system and method for an integrated circuit
JP4203146B2 (ja) 集積回路装置および試験方法
US5781560A (en) System testing device and method using JTAG circuit for testing high-package density printed circuit boards
EP1036338B1 (en) Boundary scan system with address dependent instructions
EP0792486B1 (en) Test apparatus/method for level sensitive scan designs
US4912395A (en) Testable LSI device incorporating latch/shift registers and method of testing the same
US5513186A (en) Method and apparatus for interconnect testing without speed degradation
EP0310152A2 (en) Test overlay circuit
US5673273A (en) Clock controller for embedded test
US6675333B1 (en) Integrated circuit with serial I/O controller
JP3209758B2 (ja) データ処理システム及びその自己検査制御方法
KR100195811B1 (ko) 메모리 디바이스용 시리얼스캔 진단 장치 및 그 진단방법
EP0768538B2 (en) Method and tester for applying a pulse trigger to a unit to be triggered
JPH0843494A (ja) 電子回路
JP3588052B2 (ja) バウンダリスキャンテスト回路
RU2198411C2 (ru) Устройство и способ тестирования стандартного функционального блока в интегральной схеме с использованием jtag
JP2877505B2 (ja) Ｌｓｉ実装ボード及びデータ処理装置
EP0523438A2 (en) Microcomputer with boundary-scan facility

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070713

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080713

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080713

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080713

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080713

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080713

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090713

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090713

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100713

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100713

Year of fee payment: 9

S303 Written request for registration of pledge or change of pledge

Free format text: JAPANESE INTERMEDIATE CODE: R316304

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100713

Year of fee payment: 9

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110713

Year of fee payment: 10

S303 Written request for registration of pledge or change of pledge

Free format text: JAPANESE INTERMEDIATE CODE: R316304

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110713

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110713

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110713

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110713

Year of fee payment: 10

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110713

Year of fee payment: 10