JPH06319112A - Quantization control circuit - Google Patents
Quantization control circuitInfo
- Publication number
- JPH06319112A JPH06319112A JP12783393A JP12783393A JPH06319112A JP H06319112 A JPH06319112 A JP H06319112A JP 12783393 A JP12783393 A JP 12783393A JP 12783393 A JP12783393 A JP 12783393A JP H06319112 A JPH06319112 A JP H06319112A
- Authority
- JP
- Japan
- Prior art keywords
- quantization
- value
- quantization index
- quantization information
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Image Processing (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】
【目的】 前回の量子化情報を受け取ることができない
ようなダビング時でも、ＤＣＴ係数データから前回の量
子化情報を決定することができ、画質の劣化を防止でき
る。
【構成】 バイナリーサーチで決定された量子化インデ
ックスが絶対値化回路４１を介してｎ個の乗算器４２に
供給される。各乗算器にシフト回路４３が接続される。
乗算器４２およびシフト回路４３は、量子化器を構成
し、量子化インデックスとそれに＋１、＋２、・・・、
＋ｎした量子化インデックスとによって、入力係数デー
タをそれぞれ除算する。除算結果の小数部が絶対値化回
路４４を介して累算器４５にそれぞれ供給される。最大
値検出・最小値検出セレクタ４６は、累算器４５からの
値の中の最大値を出力し、また、その中の最小値と対応
する量子化インデックスを選択的に出力する。この出力
される量子化インデックスを前回の量子化インデックス
と決定する。
(57) [Abstract] [Purpose] Even when dubbing in which the previous quantized information cannot be received, the previous quantized information can be determined from the DCT coefficient data, and deterioration of image quality can be prevented. A quantization index determined by a binary search is supplied to n multipliers 42 via an absolute value conversion circuit 41. The shift circuit 43 is connected to each multiplier.
The multiplier 42 and the shift circuit 43 constitute a quantizer, and the quantization index and the +1, +2, ...
The input coefficient data is divided by the + n quantization index. The fractional part of the division result is supplied to the accumulator 45 via the absolute value conversion circuit 44. The maximum value detection / minimum value detection selector 46 outputs the maximum value of the values from the accumulator 45, and selectively outputs the quantization index corresponding to the minimum value thereof. This output quantization index is determined as the previous quantization index.
Description
【０００１】[0001]
【産業上の利用分野】この発明は、ディジタルビデオ信
号記録装置において、ディジタルビデオ信号のビットレ
ートを低減するビットリダクションと関連する量子化コ
ントロール回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a quantization control circuit associated with bit reduction for reducing the bit rate of a digital video signal in a digital video signal recording device.
【０００２】[0002]
【従来の技術】ディジタルビデオ信号を例えば回転ヘッ
ドにより磁気テープに記録するディジタルＶＴＲが知ら
れている。ディジタルビデオ信号の情報量が多いので、
その伝送データ量を圧縮するための高能率符号化が採用
されることが多い。種々の高能率符号化の中でも、ＤＣ
Ｔ(Discrete Cosine Transform) の実用化が進んでい
る。2. Description of the Related Art A digital VTR for recording a digital video signal on a magnetic tape by a rotary head is known. Since the amount of information in digital video signals is large,
High-efficiency coding for compressing the amount of transmitted data is often adopted. Among various high efficiency coding, DC
Practical application of T (Discrete Cosine Transform) is progressing.
【０００３】ＤＣＴは、１フレームの画像を例えば（４
×４）のブロック構造に変換し、このブロックを直交変
換の一種であるコサイン変換処理するものである。その
結果、（４×４）の係数データが発生する。このような
係数データは、ランレングス符号、ハフマン符号等の可
変長符号化の処理を受けてから記録される。記録時に
は、再生側でのデータ処理を容易とするために、符号化
出力であるコード信号を一定長のシンクブロックのデー
タエリア内に挿入し、コード信号に対して同期信号、Ｉ
Ｄ信号が付加されたシンクブロックを構成するフレーム
化がなされる。In the DCT, one frame image is converted into, for example, (4
X4) block structure is converted, and this block is subjected to cosine transform processing which is a kind of orthogonal transform. As a result, (4 × 4) coefficient data is generated. Such coefficient data is recorded after undergoing variable-length coding processing such as run-length coding and Huffman coding. At the time of recording, in order to facilitate data processing on the reproducing side, a code signal, which is an encoded output, is inserted into the data area of a sync block of a fixed length, and a sync signal, I
The sync block to which the D signal is added is framed.
【０００４】磁気テープを使用するディジタルＶＴＲ、
ディスク状記録媒体を使用するディスク記録装置等で
は、１フィールドあるいは１フレームのビデオデータが
複数個のトラックに記録されるのが普通である。しかし
ながら、上述のＤＣＴのように、可変長出力が形成され
る時には、これらの所定期間のデータ量が変動する。こ
のため、所定期間のデータ量を目標値以下とするための
等長化処理（バッファリングとも称される）が必要とさ
れる。A digital VTR using a magnetic tape,
In a disc recording device or the like using a disc-shaped recording medium, it is usual that one field or one frame of video data is recorded on a plurality of tracks. However, when a variable length output is formed as in the DCT described above, the amount of data in these predetermined periods fluctuates. Therefore, equalization processing (also referred to as buffering) is required to reduce the amount of data in the predetermined period to the target value or less.
【０００５】等長化処理の一例として、１フィールドあ
るいは１フレームより短い所定期間（等長化単位と称す
る）例えば一つのシンクブロックのデータ量を制御し、
１フィールドあるいは１フレーム期間の全体でも、デー
タ量を目標値以下とする等長化処理が提案されている。
等長化処理は、伝送データ量を目標値以下に抑える処理
である。As an example of equalization processing, a data amount of one sync block is controlled for a predetermined period (referred to as equalization unit) shorter than one field or one frame, for example.
An equalization process has been proposed in which the amount of data is equal to or less than the target value in one field or the entire one frame period.
The equalization process is a process of suppressing the amount of transmission data to be equal to or less than a target value.
【０００６】上述の等長化処理を行うディジタルＶＴＲ
の一例について、図１および図２を参照して説明する。
図１は、ＤＣＴを用いたビットリダクションによるディ
ジタルＶＴＲの記録系の構成を全体的に示す。図１は、
ディジタルビデオ信号の処理とＰＣＭオーディオ信号の
処理とを含む。A digital VTR for performing the above-mentioned equal length processing
An example will be described with reference to FIGS. 1 and 2.
FIG. 1 generally shows the configuration of a recording system of a digital VTR by bit reduction using DCT. Figure 1
It includes the processing of digital video signals and the processing of PCM audio signals.
【０００７】ビデオ信号系の構成を説明すると、入力ビ
デオ信号がブロック化、シャフリング回路１によって、
ブロック化とシャフリングの処理がなされる。ブロック
化によって、ラスター走査の順序のビデオデータが例え
ば（４×４）のＤＣＴブロックの構造のデータに変換さ
れる。シャフリングは、テープの傷、ヘッドのクロッグ
等のために、エラーが集中し、修整が不可能となり、そ
の結果、画質の劣化が目立つことを防止するように、例
えば１フレーム内でＤＣＴブロックを単位として、配列
を変更するものである。Explaining the structure of the video signal system, the input video signal is divided into blocks, and the shuffling circuit 1
Blocking and shuffling are performed. By the block formation, the video data in the raster scan order is converted into the data having the structure of the DCT block of (4 × 4), for example. For shuffling, errors are concentrated due to tape scratches, head clogs, etc., and correction is impossible, and as a result, deterioration of image quality is not noticeable. The unit is to change the array.
【０００８】ブロック化、シャフリング回路１の出力が
ＤＣＴ（離散コサイン変換）回路２に供給され、ＤＣＴ
により直交変換される。ＤＣＴ回路２からは、各ＤＣＴ
ブロックに関して一つの直流分データ、１５個の交流分
データを含むＤＣＴ係数データが発生する。このＤＣＴ
係数データを等長化単位に分割し、その各等長化単位の
最適な量子化インデックス１２を量子化コントロール回
路３で決定する。量子化器４では、コントロール回路３
で決定された量子化インデックス１２に基づいてＤＣＴ
係数データを量子化する。すなわち、適切な量子化レベ
ルによって交流分の係数データが割算され、その商が整
数化される。一例として、量子化コントロール回路３
は、輝度信号Ｙの１０個のブロックの符号化出力と、色
差信号Ｂ−Ｙ、Ｒ−Ｙのそれぞれの５個のブロックの符
号化出力とをテープ上に記録するブロック（この単位を
シンクブロックと呼ぶ）に入るように、量子化インデッ
クス１２を決定する。The output of the blocking and shuffling circuit 1 is supplied to a DCT (discrete cosine transform) circuit 2, and the DCT
Is orthogonally transformed by. From the DCT circuit 2, each DCT
DCT coefficient data including one DC component data and 15 AC component data is generated for each block. This DCT
The coefficient data is divided into equal-length units, and the optimum quantization index 12 for each equal-length unit is determined by the quantization control circuit 3. In the quantizer 4, the control circuit 3
DCT based on the quantization index 12 determined in
Quantize coefficient data. That is, the coefficient data of the alternating current is divided by an appropriate quantization level, and the quotient thereof is converted into an integer. As an example, the quantization control circuit 3
Is a block for recording the encoded output of 10 blocks of the luminance signal Y and the encoded output of 5 blocks of each of the color difference signals BY and RY on the tape (this unit is a sync block). ), The quantization index 12 is determined.
【０００９】量子化コントロール回路３の出力が量子化
回路４に供給され、量子化インデックス１２で決定され
る量子化レベルによってＤＣＴ係数を割ることにより量
子化を行なう。量子化回路４の出力が可変長符号化器５
に供給され、量子化されたＤＣＴ係数をエントロピー符
号を利用した可変長符号化で圧縮する。圧縮されたＤＣ
Ｔ係数はシンクブロックごとにバッファリング回路６で
まとめられて、外符号符号化回路７において誤り訂正の
ための外符号パリティが付加される。The output of the quantizing control circuit 3 is supplied to the quantizing circuit 4, and quantization is performed by dividing the DCT coefficient by the quantizing level determined by the quantizing index 12. The output of the quantization circuit 4 is the variable length encoder 5
And compresses the quantized DCT coefficient by variable length coding using an entropy code. Compressed DC
The T coefficients are collected by the buffering circuit 6 for each sync block, and the outer code encoding circuit 7 adds an outer code parity for error correction.
【００１０】入力として与えられたオーディオ信号は再
生時の修正を容易にするためシャフリング回路８でシャ
フリングされ、外符号符号化回路９で誤り訂正のための
外符号が付加される。加算器で、外符号のパリティが付
加されたビデオ、オーディオ信号が混合され、内符号符
号化回路１０で誤り訂正のための内符号のパリティが付
加される。そして、チャネル符号化回路１１で、チャネ
ルコーディングされた後にテープＴ上に記録される。An audio signal given as an input is shuffled by a shuffling circuit 8 to facilitate correction during reproduction, and an outer code encoding circuit 9 adds an outer code for error correction. The adder mixes the video and audio signals to which the outer code parity has been added, and the inner code encoding circuit 10 adds the inner code parity for error correction. Then, it is channel-coded by the channel coding circuit 11 and then recorded on the tape T.
【００１１】ここで、量子化レベルと量子化インデック
スの関係について説明しておくと、量子化レベルは実際
に量子化器や逆量子化器で割ったり、掛けたりするのに
使われるものである。量子化レベルは、所定の関係で変
化する複数の値が設定されている。この複数の量子化レ
ベルを識別するための番号が量子化インデックスであ
る。量子化レベル自体を記録／再生しても良いが、量子
化インデックスの方がよりビット数を少なくできるの
で、量子化インデックスがテープ上に記録される。但
し、量子化レベルのビット数が比較的少ない時には、以
下の説明における量子化インデックスの代わりに、量子
化レベル自体を扱うこともできる。Here, the relationship between the quantization level and the quantization index will be described. The quantization level is actually used for division and multiplication by a quantizer or an inverse quantizer. . The quantization level is set to a plurality of values that change according to a predetermined relationship. The number for identifying the plurality of quantization levels is the quantization index. Although the quantization level itself may be recorded / reproduced, since the quantization index can reduce the number of bits, the quantization index is recorded on the tape. However, when the number of bits of the quantization level is relatively small, the quantization level itself can be used instead of the quantization index in the following description.
【００１２】次に、再生系の構成を図２を参照して説明
すると、テープＴから再生した信号をチャネル復号回路
２１でチャネル符号化を復号し、内符号復号回路２２で
内符号を使用した誤り訂正を行う。次に、ビデオデータ
とオーディオデータに分割し、オーディオデータは外符
号復号回路２３で外符号を使用した誤り訂正をし、デシ
ャフリング回路２４でデシャフルを行う。デシャフリン
グ回路２４から再生オーディオ出力が得られる。Next, the structure of the reproducing system will be described with reference to FIG. 2. The signal reproduced from the tape T is channel-encoded by the channel decoding circuit 21 and the inner code is used by the inner code decoding circuit 22. Perform error correction. Next, the data is divided into video data and audio data, the audio data is subjected to error correction using an outer code in an outer code decoding circuit 23, and deshuffled in a deshuffling circuit 24. A reproduction audio output is obtained from the deshuffling circuit 24.
【００１３】内符号復号回路２２からのビデオデータ
は、外符号復号回路２５で外符号を使用した誤り訂正を
行う。その後、可変長符号復号回路２６で可変長符号を
復号する。復号回路２６の出力が逆量子化回路２７に供
給される。逆量子化回路２７では、記録されていた量子
化インデックスで決定される量子化レベルをそのデータ
に掛ける。次に、逆ＤＣＴ回路２８で、このデータに逆
ＤＣＴを施し、ブロック化、デシャフリング回路２９で
デシャフリングをして、入力画像データと同じフォーマ
ットにする。誤り訂正符号によっては訂正できなかった
データは、修正回路３０で修正される。The outer code decoding circuit 25 performs error correction on the video data from the inner code decoding circuit 22 using the outer code. After that, the variable length code decoding circuit 26 decodes the variable length code. The output of the decoding circuit 26 is supplied to the inverse quantization circuit 27. The inverse quantization circuit 27 multiplies the data by the quantization level determined by the recorded quantization index. Next, the inverse DCT circuit 28 performs inverse DCT on this data, blocks it, and deshuffles it by the deshuffling circuit 29 to obtain the same format as the input image data. Data that cannot be corrected by the error correction code is corrected by the correction circuit 30.
【００１４】図１の量子化回路４でなされる量子化にお
いては、各等長化単位に最適な量子化レベルを使用する
ことが必要である。量子化レベルは、値が大きいほどよ
り強力なデータ圧縮ができるが、その反面、画質が劣化
する。従って、ビットレートが許す範囲で量子化レベル
の値を最小にする必要がある。そして、ディジタルＶＴ
Ｒが例えばビデオカメラからの原画像信号をＤＣＴによ
り符号化してテープ上に記録し、この第１世代テープか
らの再生データを復号して第１世代画像を得るプロセス
では、記録／再生データ中の量子化レベルを示す量子化
インデックスを参照することで、符号化と復号との間で
同一の量子化レベルを使用することができる。In the quantization performed by the quantization circuit 4 in FIG. 1, it is necessary to use the optimum quantization level for each equal length unit. The larger the quantization level, the stronger the data compression becomes, but the image quality is deteriorated. Therefore, it is necessary to minimize the quantization level value within the range allowed by the bit rate. And digital VT
In the process in which R encodes the original image signal from the video camera by DCT and records it on the tape and decodes the reproduction data from this first generation tape to obtain the first generation image, By referring to the quantization index indicating the quantization level, the same quantization level can be used during encoding and decoding.
【００１５】しかしながら、再生ＶＴＲからの第１世代
画像をインターフェイスを介して記録ＶＴＲに伝送し、
記録ＶＴＲによって第２世代テープを作成するダビング
時においては、原画像から第１世代画像を作る時に使用
した量子化レベルと同一のものを用いる必要がある。第
１世代画像をスイッチャ、特殊効果発生装置を介して処
理し、処理された画像を記録する場合も同様である。そ
の理由は、量子化レベルがこの値より大きくても小さく
ても画質が第１世代画像と比較して劣化してしまうため
である。However, the first generation image from the reproducing VTR is transmitted to the recording VTR via the interface,
When dubbing to create a second generation tape by the recording VTR, it is necessary to use the same quantization level as that used when creating a first generation image from an original image. The same applies to the case where the first generation image is processed via the switcher and the special effect generating device and the processed image is recorded. The reason is that the image quality deteriorates as compared with the first generation image regardless of the quantization level being larger or smaller than this value.
【００１６】家庭用ＶＴＲや通信系においてはこの量子
化レベルを別途に伝送することもできるが、ＣＣＩＲ６
０１等のディジタルインターフェースが一般化されてい
る業務用・放送用ＶＴＲでは、そのフォーマットの点か
らこの量子化レベルあるいは量子化インデックスを伝送
することは困難であるため、最適な量子化レベルを記録
ＶＴＲ側で決定する必要がある。In a home VTR or communication system, this quantization level can be transmitted separately, but CCIR6
In a commercial / broadcasting VTR in which a digital interface such as 01 is generalized, it is difficult to transmit the quantization level or the quantization index from the viewpoint of the format. Therefore, the optimum quantization level is recorded in the VTR. It has to be decided by the side.
【００１７】量子化コントロール回路３は、最適な量子
化レベルを決定し、ダビング時には、もとの量子化レベ
ルをサーチするために設けられている。すなわち、量子
化コントロール回路３は、下記の点を満足する量子化レ
ベル（量子化インデックス）を決定する必要がある。第
１に、通常記録時には、データが等長化単位例えばシン
クブロック内に入るような最小の量子化レベルであるこ
と第２に、ダビング時には、量子化インデックスは前回
採用したものと同じであることThe quantization control circuit 3 is provided to determine the optimum quantization level and search the original quantization level during dubbing. That is, the quantization control circuit 3 needs to determine a quantization level (quantization index) that satisfies the following points. First, at the time of normal recording, the minimum quantization level that allows the data to fit in an equal length unit, for example, a sync block. Secondly, at the time of dubbing, the quantization index is the same as that used previously.
【００１８】第１の要請に関しては、バイナリーサーチ
という手法を本願出願人が提案している。バイナリーサ
ーチとは、量子化レベルと可変長符号化した後の総符号
長が単調減少の関係、すなわち、量子化レベルが増加す
るにつれて総符号長が減少するという関係を利用して、
最適な量子化レベルの値を決定する。より具体的には、
バイナリーサーチは、量子化レベルのとる幅を１／２づ
つに追い込んでいくことにより、log2（量子化レベルの
幅）で決定するものである。Regarding the first request, the applicant of the present invention has proposed a method called binary search. The binary search is a relationship in which the quantization level and the total code length after variable length coding are monotonically decreasing, that is, the total code length decreases as the quantization level increases,
Determine the optimal quantization level value. More specifically,
The binary search is determined by log 2 (width of quantization level) by driving the width of the quantization level into 1/2.
【００１９】一例として、量子化インデックスと総符号
長の関係が図３に示すようなものであったとする。等長
化単位例えば１シンクブロックの総符号長を５であると
すると、この場合の最適な量子化レベルは、総符号長が
５以下になるような最小値を求めることになる。As an example, it is assumed that the relationship between the quantization index and the total code length is as shown in FIG. If the total code length of an equal length unit, for example, one sync block is 5, the optimum quantization level in this case is to obtain a minimum value such that the total code length is 5 or less.
【００２０】バイナリーサーチは、次のステップで行わ
れる。 ステップ１：量子化インデックスを７とする。この時の
総符号長は４．９であるので、最適な量子化インデック
スは０以上７以下の範囲にある。 ステップ２：量子化インデックスを３とする。この時の
総符号長は１１．０であるので、最適な量子化インデッ
クスは４以上７以下の範囲にある。 ステップ３：量子化インデックスを５とする。この時の
総符号長は７．４であるので、最適な量子化インデック
スは６以上７以下の範囲にある。 ステップ４：量子化インデックスを６とする。この時の
総符号長は６．０であるので、最適な量子化インデック
スは７と決定される。 上述のようにlog2（１６）＝４回のステップで最適な量
子化インデックスが求められる。The binary search is performed in the following steps. Step 1: Set the quantization index to 7. Since the total code length at this time is 4.9, the optimum quantization index is in the range of 0 or more and 7 or less. Step 2: Set the quantization index to 3. Since the total code length at this time is 11.0, the optimum quantization index is in the range of 4 or more and 7 or less. Step 3: Set the quantization index to 5. Since the total code length at this time is 7.4, the optimum quantization index is in the range of 6 or more and 7 or less. Step 4: The quantization index is set to 6. Since the total code length at this time is 6.0, the optimum quantization index is determined to be 7. As described above, the optimum quantization index is obtained in steps of log 2 (16) = 4 times.
【００２１】ダビング時において、上述のバイナリーサ
ーチによって、量子化インデックスを決定すると前回の
ものより小さくなってしまう。実際の例を図４に示す。
図４は量子化インデックスと総符号長の関係をオリジナ
ル（一度もダビングしていないもの）とダビング（量子
化インデックス６２で記録・再生した後のデータ）につ
いてプロットしたものである。実線１４がオリジナルの
関係を示し、破線１５がダビングの関係を示す。目標の
総符号長は、水平の破線ＴＱによって表されている。At the time of dubbing, if the quantization index is determined by the above-mentioned binary search, it will be smaller than the previous one. An actual example is shown in FIG.
FIG. 4 is a plot of the relationship between the quantization index and the total code length for the original (the one that has never been dubbed) and the dubbing (the data that has been recorded / reproduced at the quantization index 62). The solid line 14 shows the original relationship, and the broken line 15 shows the dubbing relationship. The total target code length is represented by the horizontal dashed line TQ.
【００２２】図４から分かるように、オリジナルは、量
子化インデックス６２が目標の符号長に入る最小値であ
ったのに対し、ダビングは、量子化インデックス５９が
最小値となっている。すなわち、バイナリーサーチの結
果をそのまま利用すると、量子化が以前の量子化インデ
ックスと不一致の５９になってしまい、画質が劣化して
しまう。ダビングを繰り返すと画質の劣化が増大する。
これに対処する方法として、本願出願人は、先にバック
サーチという手法を提案している。As can be seen from FIG. 4, in the original, the quantization index 62 was the minimum value within the target code length, whereas in the dubbing, the quantization index 59 was the minimum value. That is, if the result of the binary search is used as it is, the quantization becomes 59 which does not match the previous quantization index, and the image quality deteriorates. Repeated dubbing increases the deterioration of image quality.
As a method of coping with this, the applicant of the present application has previously proposed a method called back search.
【００２３】バックサーチとは、ダビングの場合、一度
記録・再生された画像に対して発生するＤＣＴ後のデー
タは、以前の量子化レベルの倍数の形になっていること
を利用したものである。量子化・逆量子化という操作
は、「割って、丸めて、掛ける」という操作であり、こ
の「掛ける」という操作のため、ダビング時のＤＣＴ処
理後のデータは、以前の記録・再生時の量子化レベルの
倍数の形となる。The back search is based on the fact that in the case of dubbing, the data after DCT generated for an image once recorded and reproduced is in the form of a multiple of the previous quantization level. . The operation of quantization / inverse quantization is an operation of “divide, round, and multiply”. Because of the operation of “multiply”, the data after DCT processing during dubbing is the same as that of the previous recording / playback. It is a multiple of the quantization level.
【００２４】この点に着目して、先の出願では、バイナ
リーサーチで決定された量子化インデックスとそれより
大きなファクタ数個について量子化インデックスの剰余
の総和を求める。その中で極端に値が小さいものは、Ｄ
ＣＴ処理後のデータが前回の量子化レベルの倍数関係に
あるので、その最小剰余をあたえる量子化インデックス
が前回の量子化レベルである。極端に小さいものがなけ
れば以前に記録・再生された画像ではない、すなわちオ
リジナルの画像なので、バイナリーサーチで決まった量
子化インデックスをそのまま採用する。Focusing on this point, in the previous application, the sum of the remainders of the quantization indexes for the quantization indexes determined by the binary search and several factors larger than that is obtained. Among them, the one with extremely small value is D
Since the data after the CT processing is in a multiple relationship with the previous quantization level, the quantization index giving the minimum remainder is the previous quantization level. Unless there is an extremely small image, it is not the image recorded / reproduced before, that is, the original image, so the quantization index determined by the binary search is used as it is.
【００２５】具体例を示すと、図４と同じデータに対し
て、量子化インデックスと量子化レベルでの剰余の総和
との関係をオリジナルとダビングのそれぞれについてプ
ロットしたものを図５に示す。実線１６がダビングであ
り、破線１７がオリジナルである。この図５から分かる
ように、ダビングでは、量子化インデックスが６２のと
ころで総剰余が小さくなっている。また、オリジナルの
方はバイナリーサーチの値をそのまま量子化レベルとし
て採用するのに対し、ダビングの方はバックサーチのと
き明らかな極小点が見つかるので、バックサーチの値を
量子化インデックスとして採用することになる。As a concrete example, FIG. 5 shows a plot of the relationship between the quantization index and the sum of the remainders at the quantization level for the same data as in FIG. 4 for each of the original and dubbing. The solid line 16 is the dubbing, and the broken line 17 is the original. As can be seen from FIG. 5, in dubbing, the total remainder is small at the quantization index of 62. Also, while the original one adopts the binary search value as it is as the quantization level, the dubbing one finds a clear minimum point during the back search, so the back search value should be adopted as the quantization index. become.
【００２６】このようにバックサーチは、ダビング時に
は非常に有効な手法であり、その回路構成は図６に示す
ようなものとなる。図６では、ＤＣＴ係数データが入力
されるｎ個のセクションが並列的に設けられている。各
セクションには、量子化器３１、逆量子化器３２、減算
器３３、絶対値化回路３４および累算器３５が設けられ
ている。As described above, the back search is a very effective method during dubbing, and its circuit configuration is as shown in FIG. In FIG. 6, n sections to which the DCT coefficient data is input are provided in parallel. Each section is provided with a quantizer 31, an inverse quantizer 32, a subtractor 33, an absolute value circuit 34, and an accumulator 35.
【００２７】まず、量子化器３１で変換符号化後の入力
データは、ある量子化インデックスによって決まる量子
化レベルで量子化される。次に逆量子化器３２で、その
量子化レベルで逆量子化される。減算器３で、量子化・
逆量子化されたデータと入力データとの差を求める。こ
の差が量子化レベルで割った時の剰余となる。次に絶対
値化回路３４で、この差を絶対値にし、それを累算器３
５で、シンクブロック単位で積算する。First, the input data after transform coding by the quantizer 31 is quantized at a quantization level determined by a certain quantization index. Next, the inverse quantizer 32 performs inverse quantization at the quantization level. Quantization by subtractor 3
Find the difference between the dequantized data and the input data. This difference is the remainder when divided by the quantization level. Next, in the absolute value conversion circuit 34, this difference is made into an absolute value, and the difference is accumulated.
In step 5, integration is performed in sync block units.
【００２８】このような処理をバイナリーサーチで決定
した量子化インデックスとそれより大きな数点（すなわ
ち、入力量子化インデックスに対して、＋１、＋２、・
・・、＋ｎした量子化インデックス）について、各セク
ションが並列に行なう。最小値検出セレクタ３６は、並
列に求められた各量子化インデックスに対する剰余のう
ち明らかに他より小さいものがあった場合、この入力デ
ータはその量子化レベルの倍数関係にあると考えられる
ので、その量子化インデックスを出力する。もし明らか
に小さいものが存在しなければバイナリーサーチで決定
した量子化インデックスをそのまま出力する。The quantization index determined by the binary search for such processing and several points larger than that (that is, +1, +2, ... For the input quantization index)
.., + n quantizing index), each section performs in parallel. The minimum value detection selector 36 considers that, when there is a residue smaller than the others among the respective quantization indexes obtained in parallel, this input data is in a multiple relation of the quantization level. Output the quantization index. If there is no obvious small one, the quantization index determined by the binary search is output as it is.
【００２９】[0029]
【発明が解決しようとする課題】しかしながら、この先
に提案されている回路構成は、量子化器、逆量子化器を
多数必要とする。量子化器あるいは逆量子化器は通常、
乗算器とシフト回路で構成されるために、回路規模が大
きくなってしまい、ＩＣ等で実現するのは非常に困難で
ある。However, the circuit configuration proposed above requires a large number of quantizers and dequantizers. Quantizers or inverse quantizers usually
Since it is composed of a multiplier and a shift circuit, the circuit scale becomes large and it is very difficult to realize it by an IC or the like.
【００３０】従って、この発明の目的は、剰余それ自身
を求めるのではなく、それに代わるものとして、小数部
を求めることにより、小さなハードウエアの規模で同等
の性能を実現することができる量子化コントロール回路
を提供することにある。Therefore, the object of the present invention is not to obtain the remainder itself, but instead to obtain the fractional part, so that the quantization control capable of realizing equivalent performance with a small hardware scale. To provide a circuit.
【００３１】[0031]
【課題を解決するための手段】この発明は、ディジタル
ビデオ信号を直交変換および可変長付号化するととに
も、等長化単位の符号化出力のデータ量を目標値以下に
制御し、この制御されたディジタル信号を記録媒体上に
複数のトラックとして記録するようにしたディジタルビ
デオ信号記録装置における量子化コントロール回路であ
って、直交変換で発生した係数データが供給され、等長
化単位の符号化出力のデータ量を目標値以下とするため
の量子化情報を決定する手段と、係数データおよび量子
化情報が供給され、量子化情報と、それより大きい数個
の量子化情報によって係数データのそれぞれを除算し、
各除算結果の小数部を求め、小数部の値から以前の量子
化情報を決定する手段とからなることを特徴とする量子
化コントロール回路である。According to the present invention, a digital video signal is subjected to orthogonal transformation and variable length coding, and the data amount of the coded output in equal length units is controlled to be equal to or less than a target value. A quantization control circuit in a digital video signal recording apparatus for recording a controlled digital signal as a plurality of tracks on a recording medium, wherein coefficient data generated by orthogonal transformation is supplied, and a code of an equal length unit is supplied. Means for determining the quantization information for making the data amount of the quantized output less than or equal to the target value, coefficient data and quantization information are supplied, and the quantization information and several larger quantization information Divide each,
A quantization control circuit comprising means for obtaining a decimal part of each division result and determining previous quantization information from the value of the decimal part.
【００３２】[0032]
【作用】データ量を目標値以下とするための最適な量子
化インデックスを受け取り、この量子化インデックスと
それより大きい数個の量子化インデックスによって、量
子化をそれぞれ行う。量子化の結果の小数部から前回の
量子化インデックスを決定することができる。従って、
逆量子化器が不要となり、構成をより簡単なものとでき
る。The optimum quantization index for keeping the amount of data below the target value is received, and the quantization is performed by this quantization index and several quantization indexes larger than that. The previous quantization index can be determined from the fractional part of the quantization result. Therefore,
The inverse quantizer becomes unnecessary, and the configuration can be simplified.
【００３３】[0033]
【実施例】以下、この発明の一実施例について説明す
る。この発明は、主としてバックサーチに関するもので
あり、バイナリーサーチによって量子化インデックスを
求める処理は、上述の先の出願と同様の構成によってな
しうる。図７は、この発明において、量子化器として使
用される、乗算器とシフト回路とからなる構成を示す。
量子化器は演算として除算であるため、本来ならば除算
器を用いるところだが、除算器はハード的に大規模にな
るため、除算器とシフト回路で実現することが多い。DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below. The present invention mainly relates to back search, and the process of obtaining the quantization index by the binary search can be performed by the same configuration as the above-mentioned previous application. FIG. 7 shows a configuration including a multiplier and a shift circuit used as a quantizer in the present invention.
Since the quantizer is a division as an operation, a divider is originally used, but since the divider becomes large in hardware, it is often realized by a divider and a shift circuit.
【００３４】図７において、３７は、ＤＣＴで発生した
係数データが供給される乗算器であり、乗算器３７の出
力が次段のシフト回路３８に供給される。乗算器３７と
関連して量子化レベル乗数テーブル３９が設けられ、シ
フト回路３８と関連して量子化レベルシフト量テーブル
４０が設けられている。これらのテーブルは、ＲＯＭに
より実現される。例えば、被乗数、乗数ともに１６ビッ
トの乗算器３７とシフト回路３８を用いて量子化器を構
成するもの想定する。この時、量子化レベル＝３だとす
ると、入力データを３で割ることを実現すればいいので
あるから、乗算器３７で４３６９１（０ＡＡＡＢｈ）を
掛けて、１８ビットシフトすることで実現できる。In FIG. 7, 37 is a multiplier to which the coefficient data generated by the DCT is supplied, and the output of the multiplier 37 is supplied to the shift circuit 38 of the next stage. A quantization level multiplier table 39 is provided in association with the multiplier 37, and a quantization level shift amount table 40 is provided in association with the shift circuit 38. These tables are realized by the ROM. For example, it is assumed that a quantizer is configured by using a multiplier 37 and a shift circuit 38 each having a multiplicand and a multiplier of 16 bits. At this time, if the quantization level = 3, it suffices to realize that the input data is divided by 3. Therefore, it can be realized by multiplying 43691 (0AAABh) by the multiplier 37 and shifting by 18 bits.
【００３５】ここで通常は、このシフトした結果の小数
点以下の部分はせいぜい丸めに用いられる程度である
が、もし、入力データが量子化レベルの倍数である場合
はこの小数点以下の部分は０であり、そうでないときは
何らかの数となっている。従って、この小数点以下の部
分の総和を求めることによって、入力データの倍数関係
を判別できる。Usually, the part after the decimal point of this shifted result is used at most for rounding, but if the input data is a multiple of the quantization level, the part after the decimal point is 0. Yes, otherwise it is some number. Therefore, the multiple relationship of the input data can be determined by obtaining the total sum of the parts below the decimal point.
【００３６】このことに基づいたこの発明の一実施例の
回路構成を図８に示す。まず、変換符号化後の入力デー
タは絶対値化回路４１で、すべて絶対値に変換される。
これは、倍数関係の判定には正負の情報が不要であるこ
と、絶対値にしておくと、後の計算が簡単になることを
考慮したものである。次に、乗算器４２で、ある量子化
インデックスで量子化されるときと同様に乗算が施され
る。上述の３で割るという量子化の例でいえば４３９６
１を掛けることに相当する。この結果を小数点を揃える
ようにシフト回路４３でシフトして小数点以下だけを取
り出す。図８では、省略されているが、図７における量
子化レベル乗数テーブルおよび量子化レベルシフト量テ
ーブルが乗算器４２とシフト回路４３とにそれぞれ関連
して設けられている。A circuit configuration of an embodiment of the present invention based on this is shown in FIG. First, all the input data after the conversion coding are converted into absolute values by the absolute value conversion circuit 41.
This is because it is considered that positive and negative information is not necessary for the determination of the multiple relationship, and that if the absolute value is set, the subsequent calculation becomes easy. Next, in the multiplier 42, multiplication is performed in the same manner as when quantization is performed with a certain quantization index. In the quantization example of dividing by 3 above, 4396
It is equivalent to multiplying by 1. This result is shifted by the shift circuit 43 so that the decimal points are aligned, and only the fractional part is extracted. Although omitted in FIG. 8, the quantization level multiplier table and the quantization level shift amount table in FIG. 7 are provided in association with the multiplier 42 and the shift circuit 43, respectively.
【００３７】次の絶対値化回路４４で、この小数部に対
し一種の絶対値を求めるのに相当する次のような演算を
行なう。 ｆ(x) ＝ｘ （ｘ＜０．５） ｆ(x) ＝１−ｘ （ｘ≧０．５）In the next absolute value conversion circuit 44, the following calculation corresponding to obtaining a kind of absolute value is performed on this decimal part. f (x) = x (x <0.5) f (x) = 1-x (x ≧ 0.5)
【００３８】これは、例えば小数部が０．９であると
き、むしろ−０．１であったとみなして０．１とするた
めである。このようにして絶対値化された小数部を累算
器４５によりシンクブロック単位で積算する。このよう
な処理をバイナリーサーチで決定した量子化インデック
スとそれより大きな数点（量子化インデックスに＋１、
＋２、・・・、＋ｎした量子化インデックス）について
並列に行なう。This is because, for example, when the decimal part is 0.9, it is considered to be −0.1 and is set to 0.1. In this way, the accumulator 45 accumulates the fractional parts that have been converted into absolute values in sync block units. The quantization index determined by the binary search for such processing and several points larger than that (+1 to the quantization index,
+2, ..., + n quantized indexes) are performed in parallel.
【００３９】最大値検出・最小値検出セレクタ４６で
は、並列に求められた各量子化インデックスに対する小
数積算値の最大を求める。シフト回路４７により、この
値を半分にし、これと先ほどの各量子化インデックスに
対する小数積算値を最大値検出・最小値検出セレクタ４
６に入力し、最大値検出・最小値検出セレクタ４６は、
これらの値の中で最小になるものの量子化インデックス
を出力する。The maximum value detection / minimum value detection selector 46 finds the maximum of the decimal integrated value for each of the quantization indexes obtained in parallel. This value is halved by the shift circuit 47, and this and the decimal integrated value for each quantization index are detected by the maximum value / minimum value selector 4
6 and the maximum value detection / minimum value detection selector 46
It outputs the quantization index of the smallest of these values.
【００４０】これは、次のように、以前のデータが量子
化・再量子化したかどうかの判断をしていることに基づ
く。小数積算値の最小値が最大値の１／２以下であれ
ば、明らかに小さいとみなして、倍数関係があると判断
し、そうでなれば特定の倍数関係がないと判断する。This is based on the determination of whether or not the previous data has been quantized / requantized as follows. If the minimum value of the fractional integrated values is 1/2 or less of the maximum value, it is considered to be obviously small, and it is determined that there is a multiple relationship, and if not, it is determined that there is no specific multiple relationship.
【００４１】この判断を簡単に行なうために、最大値の
１／２をバイナリーサーチで決定した量子化インデック
スともに、最小値検出セレクタに入れているのである。
もし、最小値が最大値の１／２以下であればその量子化
インデックスが選ばれ、そうでない時は、最大値の１／
２が最小値となるのでその量子化インデックスが選ばれ
るのである。結局、最大値検出・最小値検出セレクタ４
６の部分はすべての小数積算値のうちで最大値を求める
回路と、すべての小数積算値のうちで最小値をとるのは
何番目かを求める回路と、その番号に基づき量子化イン
デックスを出力するセレクタとの３つから構成されてい
る。In order to make this judgment easily, 1/2 of the maximum value is put in the minimum value detection selector together with the quantization index determined by the binary search.
If the minimum value is less than 1/2 of the maximum value, the quantization index is selected, otherwise, 1 / of the maximum value.
Since 2 is the minimum value, its quantization index is selected. After all, maximum value detection / minimum value detection selector 4
The part 6 is a circuit that finds the maximum value among all the decimal integrated values, a circuit that finds out which is the smallest of all the decimal integrated values, and outputs a quantization index based on that number. It consists of three selectors.
【００４２】図９は、最大値検出・最小値検出セレクタ
４６の一例である。最小値検出回路４８は、入力される
小数積算値の中の最小値を検出し、この最小値が何番目
の量子化インデックスと対応するかを示すセレクト信号
を発生する。このセレクト信号に従って、セレクタ４９
は、入力される量子化インデックスの中の所定のものを
選択的に出力する。また、小数積算値が最大値選択回路
５０に供給される。最大値選択回路５０は、小数積算値
の中の最大値を選択的に出力する。FIG. 9 shows an example of the maximum value detection / minimum value detection selector 46. The minimum value detection circuit 48 detects the minimum value of the input decimal integrated values and generates a select signal indicating which number of quantization index this minimum value corresponds to. According to this select signal, the selector 49
Selectively outputs a predetermined one of the input quantization indexes. Further, the decimal integrated value is supplied to the maximum value selection circuit 50. The maximum value selection circuit 50 selectively outputs the maximum value of the decimal integrated values.
【００４３】この発明の一実施例の理解を容易とするた
めに、以下に具体的な値を用いてその動作を説明する。
１シンクブロックが３個のデータ（−１２３４５，５７
５８，−１０２０７）からなるものと仮定する。また、
量子化インデックスと乗算器の乗数およびシフト量は表
１のようであったとする。この表１の内容は、テーブル
としてＲＯＭに格納されている。In order to facilitate understanding of the embodiment of the present invention, its operation will be described below by using specific values.
One sync block has three data (-12345, 57
58, -10207). Also,
It is assumed that the quantization index, the multiplier of the multiplier, and the shift amount are as shown in Table 1. The contents of Table 1 are stored in the ROM as a table.
【００４４】[0044]
【表１】 [Table 1]
【００４５】量子化・逆量子化を経ていない、すなわ
ち、オリジナルの場合を図１０に示す。まず、絶対値化
回路４１で絶対値化することにより、（１２３４５，５
７５８，１０２０７）となる。これ以降、並列に処理は
行なわれるので、最上段についてのみ説明する。他につ
いては量子化インデックスの値が異なるだけで全く同様
である。乗算器４２では絶対値化されたデータに乗算を
施す。量子化インデックスが５０だから表１より、乗数
１４０をデータに掛ける。その結果のデータは（１７２
８３００，８０６１２０，１４２８９８０）となる。FIG. 10 shows the case where no quantization / dequantization has been performed, that is, the original case. First, (12345, 5
758, 10207). Since the processes are performed in parallel thereafter, only the uppermost stage will be described. Others are exactly the same except that the value of the quantization index is different. The multiplier 42 multiplies the absolute valued data. Since the quantization index is 50, the multiplier 140 is applied to the data from Table 1. The resulting data is (172
8300, 806120, 1428980).
【００４６】この乗算器４２の乗算出力がシフト回路４
３でシフトされる。量子化インデックスが５０であるか
らシフト量は１４であるが、小数以下を８ビット取り出
すため１４−８＝６だけシフトして８ビットだけとると
（１２４，５１，５５）となる。次に、絶対値化回路４
４にて、上述の式で与えられる演算を施す。小数が８ビ
ットで表されるから０．５は１２８となる。従って、１
２８以上のものは２５６から引くという演算を行なう。
この場合は１２８以上が無いので、絶対値化回路４４の
出力データは（１２４，５１，５５）である。次にこの
データ系列を累算器５でシンクブロック単位で総和が求
められる。１２４＋５１＋５５＝２３０となる。この２
３０が量子化インデックス５０に対する小数積算値であ
る。The multiplication output of the multiplier 42 is the shift circuit 4
Shifted by 3. Since the quantization index is 50, the shift amount is 14. However, in order to extract 8 bits from a fractional part or less, if it is shifted by 14-8 = 6 to obtain only 8 bits, it becomes (124, 51, 55). Next, the absolute value conversion circuit 4
At 4, the operation given by the above equation is performed. Since the decimal is represented by 8 bits, 0.5 becomes 128. Therefore, 1
For those with 28 or more, subtraction from 256 is performed.
In this case, since there is no 128 or more, the output data of the absolute value conversion circuit 44 is (124, 51, 55). Next, the accumulator 5 calculates the sum of the data series in sync block units. It becomes 124 + 51 + 55 = 230. This 2
30 is a decimal integrated value for the quantization index 50.
【００４７】同様にして、量子化インデックス５１に関
する小数積算値１５４、量子化インデックス５２に関す
る１８４、量子化インデックス５３に関する小数積算値
１７０、量子化インデックス５４に関する小数積算値２
４６、並びに量子化インデックス５５に関する小数積算
値２００が並列の各セクションによってそれぞれ求めら
れる。Similarly, the decimal integrated value 154 regarding the quantization index 51, the 184 related to the quantization index 52, the decimal integrated value 170 regarding the quantization index 53, and the decimal integrated value 2 regarding the quantization index 54.
46, as well as the fractional integrated value 200 for the quantization index 55, is obtained by each section in parallel.
【００４８】最大値検出・最小値検出セレクタ４６は、
この小数積算値の中の最大値が２４６であることがわか
る。これは最小値が倍数関係にあるか否かの判断基準に
用いられる。最大値はシフト回路４７によって、２で割
られ１２３とされる。この最大値の１／２が量子化イン
デックス５０に対する小数積算値１２３として、他の小
数積算値とともに最大値検出・最小値検出セレクタ４６
に入力される。最大値検出・最小値検出セレクタ４６
は、この中で最小値をとる量子化インデックスが出力す
る。今の場合は最小値が１２３であるため、対応する５
０が量子化インデックスとして出力される。これは最大
値の１／２（＝１２３）が最小値（＝１５４）より小さ
い、すなわち、明らかに小さいものが存在しないという
ことで、バイナリーサーチの量子化インデックス５０が
選ばれたことに相当する。The maximum value detection / minimum value detection selector 46 is
It can be seen that the maximum value of the decimal integrated values is 246. This is used as a criterion for determining whether or not the minimum value has a multiple relationship. The maximum value is divided by 2 by the shift circuit 47 to be 123. Half of this maximum value is used as the decimal integrated value 123 for the quantization index 50, together with other decimal integrated values, the maximum value detection / minimum value detection selector 46.
Entered in. Maximum value detection / minimum value detection selector 46
Outputs the quantization index that takes the minimum value. In this case, the minimum value is 123, so the corresponding 5
0 is output as the quantization index. This means that 1/2 of the maximum value (= 123) is smaller than the minimum value (= 154), that is, there is no apparently small value, and thus the quantization index 50 of the binary search is selected. .
【００４９】次に、入力データが量子化インデックス５
１で量子化・再量子化した場合、すなわち、ダビング時
について考える。入力データ系列は、図１１に示すよう
に、量子化・再量子化により（−１２３４９，５７４
７，−１０１４７８）となる。以下、上述と同様に、乗
算器４１、シフト回路４３、絶対値化回路４４および累
算器４５が動作する。Next, the input data is the quantization index 5
Consider the case of quantization / requantization by 1, that is, the time of dubbing. The input data series is (-12349,574) by quantization / requantization as shown in FIG.
7, -101478). Thereafter, similarly to the above, the multiplier 41, the shift circuit 43, the absolute value conversion circuit 44, and the accumulator 45 operate.
【００５０】その結果、最大値検出・最小値検出セレク
タ４６に対しては、量子化インデックス５０に関する小
数積算値２２３、量子化インデックス５１に関する小数
積算値２、量子化インデックス５２に関する小数積算値
２２０、量子化インデックス５３に関する小数積算値１
２５、量子化インデックス５４に関する小数積算値２２
５、量子化インデックス５５に関する小数積算値２５３
が入力される。最大値検出・最小値検出セレクタ４６
は、この中の最大値２５３を検出し、出力する。この最
大値は、シフト回路４７で１／２されて、量子化インデ
ックス５０に関する小数積算値１２６として、再び最大
値検出・最小値検出セレクタ４６に入力される。今の場
合は最小値が２であるため、対応する５１が量子化イン
デックスとして出力される。As a result, for the maximum value / minimum value detection selector 46, the decimal cumulative value 223 for the quantization index 50, the decimal cumulative value 2 for the quantization index 51, the decimal cumulative value 220 for the quantization index 52, Fractional integrated value 1 for quantization index 53
25, the decimal integrated value 22 regarding the quantization index 54
5, the decimal integrated value 253 regarding the quantization index 55
Is entered. Maximum value detection / minimum value detection selector 46
Detects and outputs the maximum value 253 among them. This maximum value is halved by the shift circuit 47 and is input again to the maximum value detection / minimum value detection selector 46 as the decimal integrated value 126 regarding the quantization index 50. In this case, since the minimum value is 2, the corresponding 51 is output as the quantization index.
【００５１】以上のようにしてオリジナルではバイナリ
ーサーチの決定した量子化インデックスがそのまま決定
量子化インデックスとして出力され、ダビング時には倍
数関係になるような量子化インデックスが出力される。As described above, in the original, the quantization index determined by the binary search is output as it is as the determined quantization index, and when dubbing, the quantization index having a multiple relationship is output.
【００５２】[0052]
【発明の効果】この発明は、第１世代はもとより、量子
化インデックスの情報を受け取ることができないような
マルチジェネレーションにおいても、ＤＣＴ係数データ
から最適な量子化インデックスを決定することができ、
画質の劣化を防ぐことができる。According to the present invention, the optimum quantization index can be determined from the DCT coefficient data in the first generation as well as in the multi-generation where the information of the quantization index cannot be received.
It is possible to prevent deterioration of image quality.
【００５３】また、この発明は、バックサーチのための
回路規模を先に提案されているものと比べて非常に小さ
いものとできる。その理由としては、下記のことを挙げ
ることができる。第１に、先に提案されている構成と比
べて、逆量子化器が不要とでき、従って、乗算器および
シフト回路の数が１／２で済む。特に、乗算器は多くの
ゲートを必要とし、乗算器を減少できることは、回路規
模を小さくするうえで効果的である。第２に、記録系と
再生系を分離してＩＣ化した場合、先に提案されている
構成は、記録系にも逆量子化用のＲＯＭを必要とした
が、この発明は、量子化のＲＯＭだけを記録系に設けれ
ば良い。第３に、先に提案されている構成は、剰余を求
めるための減算器を必要としたが、この発明は不要であ
る。第４に、先に提案されている構成では、剰余が明ら
かに小さいことを判別する回路の実現が困難であったの
に対して、この発明は、きわめて簡単である。Further, according to the present invention, the circuit scale for back search can be made extremely small as compared with the previously proposed one. The reasons are as follows. First, as compared with the previously proposed configuration, the inverse quantizer can be eliminated, and the number of multipliers and shift circuits can be reduced to 1/2. In particular, the multiplier requires a large number of gates, and the fact that the number of multipliers can be reduced is effective in reducing the circuit scale. Secondly, when the recording system and the reproducing system are separated and integrated into an IC, the configuration proposed above requires a ROM for dequantization also in the recording system. Only the ROM need be provided in the recording system. Third, the previously proposed configuration required a subtractor to find the remainder, but the invention is unnecessary. Fourthly, with the previously proposed configuration, it was difficult to realize a circuit that determines that the remainder is obviously small, whereas the present invention is extremely simple.
【００５４】一例として、バックサーチを行なう点数と
してｎ＝１０としたものをデジタルＶＴＲ用ＩＣとして
実現した。ゲート規模はおよそ３万ゲートで実現でき
た。これは、先に提案されているものに比べて１／２以
下（見積もり）のゲート規模である。As an example, a digital VTR IC having n = 10 as the number of points to be back-searched was realized. The gate size could be realized with about 30,000 gates. This is a gate scale of 1/2 or less (estimated) as compared with the previously proposed one.
【図１】この発明を適用できるディジタルＶＴＲの記録
系のブロック図である。FIG. 1 is a block diagram of a recording system of a digital VTR to which the present invention can be applied.
【図２】この発明を適用できるディジタルＶＴＲの再生
系のブロック図である。FIG. 2 is a block diagram of a playback system of a digital VTR to which the present invention can be applied.
【図３】量子化インデックスと総符号長の関係の一例を
示す略線図である。FIG. 3 is a schematic diagram showing an example of a relationship between a quantization index and a total code length.
【図４】量子化インデックスと総符号長の関係をオリジ
ナルおよびダビングについてそれぞれ示す略線図であ
る。FIG. 4 is a schematic diagram showing a relationship between a quantization index and a total code length for an original and a dubbing, respectively.
【図５】量子化インデックスと総剰余の関係をオリジナ
ルおよびダビングについてそれぞれ示す略線図である。FIG. 5 is a schematic diagram showing a relationship between a quantization index and a total remainder for original and dubbing, respectively.
【図６】先に提案されているバックサーチのための構成
を示すブロック図である。FIG. 6 is a block diagram showing a configuration for back search previously proposed.
【図７】量子化器の一例のブロック図である。FIG. 7 is a block diagram of an example of a quantizer.
【図８】この発明が適用された量子化コントロール回路
の一例のブロック図である。FIG. 8 is a block diagram of an example of a quantization control circuit to which the present invention is applied.
【図９】この発明の一実施例の一部のブロック図であ
る。FIG. 9 is a partial block diagram of an embodiment of the present invention.
【図１０】この発明の一実施例の動作説明のためのブロ
ック図である。FIG. 10 is a block diagram for explaining the operation of the embodiment of the present invention.
【図１１】この発明の一実施例の動作説明のためのブロ
ック図である。FIG. 11 is a block diagram for explaining the operation of the embodiment of the present invention.
２ ＤＣＴ回路 ３ 量子化コントロール回路 ４ 量子化器 ５ 可変長符号化器 ４１ 絶対値化回路 ４２ 乗算器 ４５ 累算器 ４６ 最大値検出・最小値検出セレクタ 2 DCT circuit 3 Quantization control circuit 4 Quantizer 5 Variable length encoder 41 Absolute value conversion circuit 42 Multiplier 45 Accumulator 46 Maximum value detection / minimum value detection selector
Claims (2)
可変長付号化するととにも、等長化単位の符号化出力の
データ量を目標値以下に制御し、この制御されたディジ
タル信号を記録媒体上に複数のトラックとして記録する
ようにしたディジタルビデオ信号記録装置における量子
化コントロール回路であって、 上記直交変換で発生した係数データが供給され、等長化
単位の符号化出力のデータ量を目標値以下とするための
量子化情報を決定する手段と、 上記係数データおよび上記量子化情報が供給され、上記
量子化情報と、それより大きい数個の量子化情報によっ
て上記係数データのそれぞれを除算し、各除算結果の小
数部を求め、上記小数部の値から以前の量子化情報を決
定する手段とからなることを特徴とする量子化コントロ
ール回路。1. A digital video signal is subjected to orthogonal transformation and variable length coding, and the data amount of the encoded output of the equal length unit is controlled to a target value or less, and the controlled digital signal is recorded on a recording medium. A quantizing control circuit in a digital video signal recording device for recording as a plurality of tracks on the coefficient data generated by the orthogonal transform is supplied, and the data amount of the encoded output of the equal length unit is targeted. A means for determining quantization information for making the value less than or equal to a value, the coefficient data and the quantization information are supplied, and each of the coefficient data is divided by the quantization information and several pieces of quantization information larger than that. And a means for determining a fractional part of each division result and determining previous quantization information from the value of the fractional part.
路であって、 以前の量子化情報を決定する手段は、係数データを絶対
値化する手段と、上記絶対値化手段と結合されたｎ個の
乗算手段と、上記乗算手段とそれぞれ結合されたシフト
手段と、入力された量子化情報とそれより大きい数個の
量子化情報に基づいて、上記乗算手段に対する乗数およ
び上記シフト手段に対するシフト量指示信号を発生する
手段と、上記シフト手段とそれぞれ結合された絶対値化
手段と、上記絶対値化手段とそれぞれ結合され、等長化
単位内の小数部の積算値を生成するための累算手段と、
上記累算手段の出力中の最大値を選択的に出力するとと
もに、最小値を検出し、検出された最小値と対応する量
子化情報を選択的に出力する最大値検出・最小値検出セ
レクタ手段と、上記最大値を１／２した値と上記入力量
子化情報を上記セレクタ手段に与えるための手段とから
なることを特徴とする量子化コントロール回路。2. The quantization control circuit according to claim 1, wherein the means for determining the previous quantization information is a means for converting coefficient data into an absolute value, and n connected to the absolute value converting means. Number of multiplying means, shift means coupled to each of the multiplying means, input quantization information and a plurality of quantization information larger than that, and a multiplier for the multiplying means and a shift amount for the shift means. A means for generating an instruction signal, an absolute value conversion means respectively connected to the shift means, and an absolute value conversion means respectively connected to the absolute value conversion means for accumulating to generate an integrated value of a decimal part in an equal length unit. Means and
Maximum value detection / minimum value detection selector means for selectively outputting the maximum value among the outputs of the accumulating means, detecting the minimum value, and selectively outputting the quantization information corresponding to the detected minimum value And a value for halving the maximum value and means for giving the input quantization information to the selector means.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12783393A JP3264043B2 (en) | 1993-04-30 | 1993-04-30 | Quantization control device and method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12783393A JP3264043B2 (en) | 1993-04-30 | 1993-04-30 | Quantization control device and method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06319112A true JPH06319112A (en) | 1994-11-15 |
| JP3264043B2 JP3264043B2 (en) | 2002-03-11 |
Family
ID=14969795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12783393A Expired - Fee Related JP3264043B2 (en) | 1993-04-30 | 1993-04-30 | Quantization control device and method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3264043B2 (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998026602A1 (en) * | 1996-12-12 | 1998-06-18 | Sony Corporation | Equipment and method for compressing picture data |
| JP2002077916A (en) * | 2000-07-13 | 2002-03-15 | Lucent Technol Inc | Method and apparatus used in block transform based decoder |
| JP2007215225A (en) * | 2007-04-04 | 2007-08-23 | Sony Corp | Quantization control apparatus, quantization control method, encoding control apparatus, and encoding control method |
| JP2010154568A (en) * | 2002-12-06 | 2010-07-08 | Apple Inc | Variable accuracy inter-picture timing specification for digital video encoding |
| US8090026B2 (en) | 2002-07-15 | 2012-01-03 | Apple Inc. | Using order difference for calculating motion vector |
| US8254461B2 (en) | 2002-07-24 | 2012-08-28 | Apple Inc. | Method and apparatus for variable accuracy inter-picture timing specification for digital video encoding with reduced requirements for division operations |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8238423B2 (en) | 2007-09-12 | 2012-08-07 | Sony Corporation | Image processing apparatus and method |
| JP4569840B2 (en) | 2007-09-12 | 2010-10-27 | ソニー株式会社 | Image coding apparatus and image coding method |
| EP2187648A4 (en) | 2007-09-12 | 2012-07-11 | Sony Corp | IMAGE PROCESSING DEVICE AND METHOD |
| CN101632307B (en) | 2007-09-12 | 2012-12-05 | 索尼株式会社 | Image processing device and image processing method |
| RU2502213C2 (en) | 2008-06-27 | 2013-12-20 | Сони Корпорейшн | Image processing device and image processing method |
| CN101779468B (en) | 2008-06-27 | 2012-07-04 | 索尼公司 | Image processing device and image processing method |
| CN101785318B (en) | 2008-06-27 | 2012-12-12 | 索尼公司 | Image processing device and image processing method |
| BRPI0904324A2 (en) | 2008-06-27 | 2015-06-30 | Sony Corp | Image processing device and image processing method |
-
1993
- 1993-04-30 JP JP12783393A patent/JP3264043B2/en not_active Expired - Fee Related
Cited By (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7313184B2 (en) | 1996-12-12 | 2007-12-25 | Sony Corporation | Video data compression apparatus and method of same |
| US6163573A (en) * | 1996-12-12 | 2000-12-19 | Sony Corporation | Equipment and method for compressing picture data |
| KR100599017B1 (en) * | 1996-12-12 | 2006-12-13 | 소니 가부시끼 가이샤 | Image data compression device and method |
| WO1998026602A1 (en) * | 1996-12-12 | 1998-06-18 | Sony Corporation | Equipment and method for compressing picture data |
| JP2002077916A (en) * | 2000-07-13 | 2002-03-15 | Lucent Technol Inc | Method and apparatus used in block transform based decoder |
| US8837580B2 (en) | 2002-07-15 | 2014-09-16 | Apple Inc. | Method and apparatus for variable accuracy inter-picture timing specification for digital video encoding |
| US8837597B2 (en) | 2002-07-15 | 2014-09-16 | Apple Inc. | Method and apparatus for variable accuracy inter-picture timing specification for digital video encoding |
| US9516337B2 (en) | 2002-07-15 | 2016-12-06 | Apple Inc. | Method and apparatus for variable accuracy inter-picture timing specification for digital video encoding |
| US9204161B2 (en) | 2002-07-15 | 2015-12-01 | Apple Inc. | Method and apparatus for variable accuracy inter-picture timing specification for digital video encoding |
| US10154277B2 (en) | 2002-07-15 | 2018-12-11 | Apple Inc. | Method and apparatus for variable accuracy inter-picture timing specification for digital video encoding |
| US8817883B2 (en) | 2002-07-15 | 2014-08-26 | Apple Inc. | Method and apparatus for variable accuracy inter-picture timing specification for digital video encoding |
| US8090026B2 (en) | 2002-07-15 | 2012-01-03 | Apple Inc. | Using order difference for calculating motion vector |
| US9838707B2 (en) | 2002-07-15 | 2017-12-05 | Apple Inc. | Method and apparatus for variable accuracy inter-picture timing specification for digital video encoding |
| US8094724B2 (en) | 2002-07-15 | 2012-01-10 | Apple Inc. | Order value for specifying relationship between video pictures |
| US8824559B2 (en) | 2002-07-15 | 2014-09-02 | Apple Inc. | Method and apparatus for variable accuracy inter-picture timing specification for digital video encoding |
| US8630339B2 (en) | 2002-07-15 | 2014-01-14 | Apple Inc. | Method and apparatus for variable accuracy inter-picture timing specification for digital video encoding |
| US8711924B2 (en) | 2002-07-15 | 2014-04-29 | Apple Inc. | Method and apparatus for variable accuracy inter-picture timing specification for digital video encoding |
| US8737483B2 (en) | 2002-07-15 | 2014-05-27 | Apple Inc. | Method and apparatus for variable accuracy inter-picture timing specification for digital video encoding |
| US8737462B2 (en) | 2002-07-15 | 2014-05-27 | Apple Inc. | Method and apparatus for variable accuracy inter-picture timing specification for digital video encoding |
| US8743951B2 (en) | 2002-07-15 | 2014-06-03 | Apple Inc. | Method and apparatus for variable accuracy inter-picture timing specification for digital video encoding |
| US8009737B2 (en) | 2002-07-24 | 2011-08-30 | Apple Inc. | Method and apparatus for variable accuracy inter-picture timing specification for digital video encoding with reduced requirements for division operations |
| US8934546B2 (en) | 2002-07-24 | 2015-01-13 | Apple Inc. | Method and apparatus for variable accuracy inter-picture timing specification for digital video encoding with reduced requirements for division operations |
| US8254461B2 (en) | 2002-07-24 | 2012-08-28 | Apple Inc. | Method and apparatus for variable accuracy inter-picture timing specification for digital video encoding with reduced requirements for division operations |
| US8094729B2 (en) | 2002-07-24 | 2012-01-10 | Apple Inc. | Method and apparatus for variable accuracy inter-picture timing specification for digital video encoding with reduced requirements for division operations |
| US8090023B2 (en) | 2002-07-24 | 2012-01-03 | Apple Inc. | Method and apparatus for variable accuracy inter-picture timing specification for digital video encoding with reduced requirements for division operations |
| US8837603B2 (en) | 2002-07-24 | 2014-09-16 | Apple Inc. | Method and apparatus for variable accuracy inter-picture timing specification for digital video encoding with reduced requirements for division operations |
| US8885732B2 (en) | 2002-07-24 | 2014-11-11 | Apple Inc. | Method and apparatus for variable accuracy inter-picture timing specification for digital video encoding with reduced requirements for division operations |
| US8934547B2 (en) | 2002-07-24 | 2015-01-13 | Apple Inc. | Method and apparatus for variable accuracy inter-picture timing specification for digital video encoding with reduced requirements for division operations |
| US8934551B2 (en) | 2002-07-24 | 2015-01-13 | Apple Inc. | Method and apparatus for variable accuracy inter-picture timing specification for digital video encoding with reduced requirements for division operations |
| US8817880B2 (en) | 2002-07-24 | 2014-08-26 | Apple Inc. | Method and apparatus for variable accuracy inter-picture timing specification for digital video encoding with reduced requirements for division operations |
| US8938008B2 (en) | 2002-07-24 | 2015-01-20 | Apple Inc. | Method and apparatus for variable accuracy inter-picture timing specification for digital video encoding with reduced requirements for division operations |
| US8942287B2 (en) | 2002-07-24 | 2015-01-27 | Apple Inc. | Method and apparatus for variable accuracy inter-picture timing specification for digital video encoding with reduced requirements for division operations |
| US8953693B2 (en) | 2002-07-24 | 2015-02-10 | Apple Inc. | Method and apparatus for variable accuracy inter-picture timing specification for digital video encoding with reduced requirements for division operations |
| US8009736B2 (en) | 2002-07-24 | 2011-08-30 | Apple Inc. | Method and apparatus for variable accuracy inter-picture timing specification for digital video encoding with reduced requirements for division operations |
| US10123037B2 (en) | 2002-07-24 | 2018-11-06 | Apple Inc. | Method and apparatus for variable accuracy inter-picture timing specification for digital video encoding with reduced requirements for division operations |
| US9554151B2 (en) | 2002-07-24 | 2017-01-24 | Apple Inc. | Method and apparatus for variable accuracy inter-picture timing specification for digital video encoding with reduced requirements for division operations |
| JP2010154568A (en) * | 2002-12-06 | 2010-07-08 | Apple Inc | Variable accuracy inter-picture timing specification for digital video encoding |
| JP2011155678A (en) * | 2002-12-06 | 2011-08-11 | Apple Inc | Method and apparatus for variable accuracy inter-picture timing specification for digital video encoding with reduced requirements for division operations |
| JP2007215225A (en) * | 2007-04-04 | 2007-08-23 | Sony Corp | Quantization control apparatus, quantization control method, encoding control apparatus, and encoding control method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3264043B2 (en) | 2002-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0558016B1 (en) | Method and apparatus for encoding an image signal using a multi-stage quantizing number determiner | |
| JP3298915B2 (en) | Encoding device | |
| KR960002730B1 (en) | High efficiency encoded signal processing device | |
| JPH0583696A (en) | Image coding device | |
| JP3264043B2 (en) | Quantization control device and method | |
| US20030016878A1 (en) | Dynamic image compression coding apparatus | |
| JP3166291B2 (en) | Quantization control circuit | |
| US7075983B2 (en) | Image processing apparatus | |
| JPWO2002080573A1 (en) | Quantizer, quantization method, quantization program, and recording medium | |
| JP2002359853A (en) | Image processing apparatus, image processing method, image processing program, and recording medium | |
| JPH0522715A (en) | Picture encoder | |
| JPH04373286A (en) | Picture encoder | |
| JP3561962B2 (en) | Quantization control device and method | |
| JP4135427B2 (en) | Image processing apparatus and method, and image processing program | |
| JPH07153195A (en) | Digital recording device | |
| JP2669278B2 (en) | Video signal processing device | |
| JP2897585B2 (en) | Image coding recording and playback device | |
| JP3161098B2 (en) | High efficiency coding device | |
| JP3143970B2 (en) | Image coding device | |
| JPH10136362A (en) | Data compression device and digital video signal processing device | |
| JP3381391B2 (en) | Image compression encoding device and image compression decoding device | |
| JP3248652B2 (en) | Color image coding device | |
| JP2697290B2 (en) | Video signal recording device and playback device, recording method and processing device | |
| JPH06189283A (en) | Transmitting device for digital picture signal | |
| JPH05183889A (en) | Image coding device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071228 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081228 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091228 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091228 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101228 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111228 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121228 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |