JPH06319131A - ビデオデコーダ - Google Patents

Abstract

(57)【要約】 【目的】 ブロックごとに復号を行う際に一般に生じ
る、モニタで復号されたビデオ画像におけるに人工的な
障害構造を、僅かな回路技術的コストで抑圧する。 【構成】 制御ユニットＣＣにより、デコーティングイ
ンターバル中、復号された１つのビデオ画像の所定の画
素データが画像メモリＰから読み出され、フィルタ処理
のためにループフィルタＦへ供給される。この場合、上
記の所定の画素データは、復号時に得られるブロックの
ブロック周縁部がフィルタ処理されるように選定され
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、制御ユニットと、画像
メモリと、符号化されたビデオ画像をブロックごとに復
号するループフィルタとを備えたビデオデコーダに関す
る。

【０００２】

【従来の技術】ここで述べるビデオデコーダの基礎とな
る機能的および構造的特徴構成は、たとえばＨ．２６１
勧告（たとえば Draft Revision of Recommendation H.
261: Videocodec for Audiovisual Services at p x kb
it/s. Signal Processing: Image Communication 2(199
9), 第２２１頁〜２３９頁、Elsevier Science Publish
ers B.V. 参照 ）に示されている。以下ではこの勧告を
文献〔１〕として引用する。

【０００３】この文献〔１〕の第３図には所属のコーダ
の基本回路図が示されており、このコーダの動作ならび
に構造はデコーダの機能および構造に類似している。次
にこれについて概略的に説明する。

【０００４】文献〔１〕によるコーダは予測符号化器で
あって、この場合、復号されたビデオ画像のデータは、
次に続くビデオ画像のデータに対する予測値として用い
られる。通常、入力画像値と予測値との差（予測誤差）
が符号化され伝送される。例外的な事例ではこのような
差の形成は省略され、変化していない入力画像が符号化
され伝送される。予測誤差が符号化されるならばコーダ
はいわゆるフレーム間モード（interframe mode ）で動
作し、そうでなければフレーム内モード（intraframe m
ode ）で動作する。動画像の場合には、このような形式
の画像のためにいっそう良好な予測値を得る目的で動き
の推定を行うこともできる。

【０００５】予測符号化ゆえにコーダは画像メモリを備
えたフィードバックループを有しており、この画像メモ
リ内に予測値−つまり入力画像に先行して符号化され再
び復号されたビデオ画像−が一時記憶される。したがっ
てフィードバックループ内には、符号化分岐で行われた
動作を可能なかぎり解消する別の機能ユニットが設けら
れている。さらにこのフィードバックループは、低域通
過フィルタいわゆるループフィルタを有する。

【０００６】符号化分岐自体は変換ユニットを有してお
り、この変換ユニットにより、たとえばフレーム内モー
ドにおいて入力画像のデータに対しブロックごとに２次
元の離散コサイン変換（ＤＣＴ）が行われる。これらの
データブロックは、８×８個の画素から成る１つの正方
形の画像部分の輝度値であるかまたは、１６×１６個の
画素から成る１つの正方形の画像部分のサブサンプリン
グにより得られた８×８個の色値（Ｃ_B またはＣ_R ）で
ある。１６×１６個の画素から成る１つの正方形の画像
部分の全データをマクロブロックと称する。

【０００７】１つのビデオ画像の画素全体は隙間なく正
方形の画像部分（簡単にするためにブロックまたはマク
ロブロックとも呼ぶ）に分割され、これらの画像部分に
所属のデータブロックは順次連続して変換される。量子
化器により、１２個のビットで２進表示されるＤＣＴ変
換係数がいわゆる量子化指数に変換され、次にこれらは
−ＶＣＬ符号化されて−伝送のためにバッファメモリに
書き込まれる。

【０００８】既述の記載に応じてフィードバックループ
分岐は、量子化指数を−量子化誤差が不可避の状態にな
るまで−再び元の係数に変換する機能ユニットと、離散
コサイン変換を解消する逆変換ユニットとを有する。画
像差分を符号化する場合にのみ、後続の加算器により予
測値が再び加算され、このようにして再び得られた完全
なビデオ画像がフィードバックループ分岐の画像メモリ
内に記憶される。さらにこの画像メモリにループフィル
タが後置接続されている。そしてこのループフィルタの
出力側は減算器の入力側とも接続されているし、可制御
のスイッチを介して加算器の入力側とも接続されてい
る。これにより動画像に対する予測が改善される。

【０００９】既述の符号化および復号プロセスは制御ユ
ニットにより制御される。この制御ユニットは、相応の
信号を介して殊に量子化器とループフィルタを制御す
る。量子化器は、文献〔１〕によればマクロブロックご
とにのみ変化させればよい３１個の設定状態を有する。
所属の制御信号（指示信号）は制御ユニットにより量子
化器にも受信機にも伝送される。量子化器の設定状態に
応じて３１個の値をとり得る。この値が大きくなるにつ
れて量子化は粗くなる。

【００１０】ループフィルタにより、画像メモリに記憶
されたブロックは２次元で直線的にろ波される。つまり
詳細にはたとえば、１つのブロックの水平方向の画素列
内にある３つの画素のデータが、１／２、１／４および
１／２の重み付けで直線的に平均化される。これらのデ
ータは、制御ユニットから画像メモリのアドレス入力側
へアドレスを伝送することによりこの画像メモリから読
み出され、ループフィルタのバッファメモリに記憶され
る。１つのブロックの右周縁部または左周縁部に位置す
る画素は、水平方向のろ波の際にはろ波されない。した
がって制御ユニットにより周縁部のこれらの画素のアド
レスが伝送されるとただちに、ループフィルタは非作動
状態に切り換えられる。１つのブロックの上縁部または
下縁部における周縁部の画素に対し垂直方向にろ波する
場合にも同じことがあてはまる。コーダがフレーム間モ
ードで動作する場合にも、同様にループフィルタは非作
動状態に切り換えられる。

【００１１】伝送されたビデオ画像は受信側においてデ
コーダにより復号される。このデコーダは、コーダのフ
ィードバックループ分岐中の機能ユニットと整合された
複数個の機能ユニットから成る回路により構成されてい
る。コーダにおける予測値は、デコーダにおける復号さ
れたデータと一致する。

【００１２】ビデオ画像の既述のブロックごとの処理に
より、モニタにおいてビデオ画像を再生する際に不所望
な結果がもたらされる。復号された画像には−低い伝送
ビットレートの際にとりわけ−ブロック周縁部が目立っ
てしまう。このようなブロック周縁部によりモニタ上に
おいてことごとく、多かれ少なかれ一定の走査パターン
が形成されてしまい、これにより再生画像品質が著しく
劣化する。復号されたビデオ画像の後処理によりこのよ
うなブロック走査パターンをできるだけ完全にろ波して
除去することを目的とする一連の提案が公知である（た
とえば以下の文献を参照：ドイツ連邦共和国特許出願第
３９１７０８５号、ドイツ連邦共和国特許出願第４０１
７３７５号、ドイツ連邦共和国特許出願第４１２８９７
７号）。これら公知の提案の場合、相応のフィルタのた
めに必要とされるコンポーネント数は著しく多い。それ
というのは、この種のフィルタを別個のコンポーネント
で構成して文献〔１〕によるデコーダの出力側に接続し
なければならないからである。

【００１３】

【発明が解決しようとする課題】したがって本発明の課
題は、文献〔１〕にしたがって復号されるビデオ信号の
後処理を、できるかぎり僅かな個数の回路技術的手段で
行うようにすることにある。

【００１４】

【課題を解決するための手段】本発明によればこの課題
は、制御ユニットを次のように動作させる構成により解
決される。すなわち、前記制御ユニットにより、デコー
ティングインターバル中、復号された１つのビデオ画像
の所定の画素データが画像メモリから読み出され、フィ
ルタ処理のためにループフィルタへ供給され、前記の所
定の画素データは、復号時に得られるブロックのブロッ
ク周縁部がフィルタ処理されるように選定されるのであ
る。

【００１５】本発明の有利な実施形態として次の構成を
挙げることができる。すなわち、 −上記の制御ユニットにより、所定の画素データのフィ
ルタ処理が２つのビデオ画像の復号処理の間に行われ
る。

【００１６】−上記の所定の画素データは、その幾何学
的寸法は復号時に得られるブロックと一致しているがそ
の幾何学的位置は当該ブロックの位置に対し垂直方向と
水平方向にシフトされている画像部分のデータである。

【００１７】−上記のシフトは１つのブロック周縁長の
半分の大きさである。

【００１８】−前記の制御ユニットにより、ループフィ
ルタは復号時に得られるブロック周縁部の画素に対して
のみ作動状態に切り換えられる。

【００１９】

【発明の利点】本発明によれば、次のように構成するこ
とによりコンポーネント数を少なくすることができる。
すなわち、制御ユニット内において僅かな補充を行うだ
けで１つの後処理ユニットが形成されるように、いずれ
にせよ文献〔１〕に記載のデコーダ内に設けられている
ループフィルタをやはりそこに設けられている画像メモ
リと合成ないし相互接続することにより、コンポーネン
ト数を少なくすることができる。このようにこれら両方
の構成素子の２重の機能により、所期の利点がもたらさ
れる。

【００２０】本発明の適用されていないデコーダを作動
させる場合、画像メモリ内に記憶された画像のデータは
ブロックごとにろ波され、このために制御ユニット内に
必要な制御プログラムが設けられているので、本発明に
おいてもこの制御プログラムが利用され、しかもこれ
は、後処理プロセスの際に１つのビデオ画像のブロック
ごとのフィルタ処理が、画素に関するアドレスを変化さ
せるだけで繰り返されるようにして行われる。復号プロ
セスのために設けられている画素のアドレスに固定的な
アドレスが加算され、この新たなアドレスを用いて同様
にブロックごとのフィルタ処理が行われる。相違点は、
後処理におけるブロック構造が文献〔１〕によるブロッ
ク構造よりも、たとえばブロック対角線の半分だけ画像
中央の方向へずらされている点にすぎない。ブロック構
造とはここでは、ビデオ画像を８×８個のブロックに分
割することを意味する。この場合、文献〔１〕によるブ
ロック構造をＣ構造（符号化ブロック構造、 Codierblo
ckstruktur）と称し、後処理のためのブロック構造をＮ
構造（Blockstruktur zur Nachverarbeitung）と称す
る。Ｎ構造はＣ構造と重なり合っており、この場合、Ｃ
構造のブロック周縁部がＮ構造のブロック内部に含まれ
るように重なり合っている。したがって、Ｎ構造による
フィルタ処理の際にＣ構造のブロック周縁部がろ波さ
れ、つまり上述の画像障害の原因であるビデオ画像の部
分がろ波される。

【００２１】ループフィルタは本発明の適用されていな
い動作であっても作動状態と非作動状態とで切り換える
必要があるので、このプログラム部分は後処理プロセス
実行時に有利であり、簡単に拡張できる。このフィルタ
は、Ｃ構造の周縁画素をろ波するときにだけ作動状態に
切り換えられる。他のすべての画素においては、このフ
ィルタは非作動状態に切り換えられる。

【００２２】次に、実施例と図面を用いて本発明を詳細
に説明する。

【００２３】

【実施例の説明】図１の場合、図示された（ソース）コ
ーダへこの図の左上方の線路を介して入力データＶＩＤ
ＥＯ ＩＮ が供給される。これらはブロック構造化され
たビデオ画像の画素データである。これらの入力データ
は、画像メモリＰ（これには動き推定装置も含まれる）
と、予測誤差を形成する減算器と、可制御の切換スイッ
チの入力側へ導かれる。この切換スイッチは制御部ＣＣ
により制御され、さらにこの制御部は量子化器Ｑの設定
調整も行う。上記の可制御の切換スイッチを介して、予
測誤差かまたは不変の画像信号が変換ユニットＴの入力
側へ到達する。そして変換ユニットは各ブロックのデー
タを用いて離散コサイン変換を行う。

【００２４】変換係数は量子化器Ｑへ供給され、この量
子化器Ｑにより量子化指数に変換され、これはたとえば
信号ｑとして、図示されていないバッファメモリへＶＬ
Ｃ符号化されて書き込まれる。予測値を得る目的で、図
１によるコーダはフィードバックループを有しており、
このループにも信号Ｑが供給される。フィードバックル
ープのユニットＱ−１において、量子化指数に変換され
た変換係数は１２ｂｉｔの符号語に置き換えられる。後
置接続されたユニットＴ−１によりコサイン変換が解消
される。予測誤差が符号化されている場合にはユニット
Ｔ−１に後置接続された加算器によって、再び得られた
信号に予測値が加算される。予測誤差が符号化されてい
ない場合には、再び得られた信号がそのまま画像メモリ
Ｐに書き込まれる。動画像の場合、ループフィルタＦに
より後続の画像の符号化のための予測値からその短波成
分が除去される。

【００２５】これまで説明しなかったが図１に記されて
いる信号ｐ，ｔ，ｑｚ，ｖおよびｔはサブ情報であっ
て、これらは本発明にとってあまり重要なものではな
い。これらの情報は、受信側での復号プロセスを制御す
るために必要とされる。

【００２６】図１は基本的な説明に用いるだけのもので
あるので、ここにはたとえば多数の制御線路やクロック
線路は書き込まれていない。その理由は、これらの線路
を書き込んだならば図面が見にくくなってしまうからで
ある。しかしながら、いずれの制御線路やどのクロック
線路を介して個々の構成素子を相互接続すべきであるか
は、当業者であればわかるからである。したがってたと
えば、ユニットＱ−１もユニットＱと同様に信号ｑｚに
より制御する必要がある。

【００２７】文献〔１〕によるデコーダでは（入力側に
おける減算器も含めた）符号化分岐の構成素子は不要で
ある。このようなデコーダは伝送された信号ｑを、図１
によるフィードバックループ分岐中のコーダのユニット
と機能的に等しくこのため同じ参照番号の付されている
ユニットによって処理する。送信側における予測信号
は、受信側における復号されたビデオ信号に相応する。
したがって、ここで挙げたような制限を加え僅かに変更
するだけで、図１は文献〔１〕によるデコーダの基本回
路図も表わすことになる。

【００２８】完全性を期すために図２においてもう１
度、文献〔１〕によるデコーダをブロック図として示
す。送信側と同様に受信側でも中央制御ユニットＣＣ
は、たとえば図示されていないアドレス線路を介して画
像メモリＰをアドレス指定することにより復号プロセス
を制御する。この制御ユニットＣＣにより、ビデオ画像
の各画素に対し二次元のアドレスが割り当てられる。こ
のことにより、たとえば文献〔１〕により得られる位置
よりも一定のベクトルだけずらされている画素に対し、
制御ユニットＣＣにより実行されるプログラム部分全体
を、僅かに拡張するだけで用いることができるようにな
る。同様に、制御ユニットＣＣ内に記憶されているプロ
グラムを僅かに拡張するだけで、文献〔１〕ではＣ構造
のブロック周縁部の画素に対してのみであったのに対
し、この場合にはループフィルタを各画素ごとに非作動
状態に切り換えることができる。そして本発明は、文献
〔１〕とは異なる付加的な画素処理が可能であることを
利用するものである。画像メモリＰ内に記憶されている
画像はたとえば、順次連続する２つの画像の間の休止期
間中にもう１度読み出され、Ｃ構造のブロック周縁部が
滑らかになるようにループフィルタＦにより処理され
る。このようにしてフィルタ処理された画像はメモリＰ
には書き込まれない。その理由は、もし書き込まれてし
まえば予測データが失われてしまうことになるからであ
る。この場合にはむしろ、フィルタ処理後に−そして場
合によっては必要なフォーマット変更後に−ただちにモ
ニタＭのスクリーン上で再生される。

【００２９】以降の説明のために図３を用いる。この図
には、１つのビデオ画像の一部分が略示されており、し
かもこれは画像の左上方の一部分である。実線は文献
〔１〕によるブロック周縁部であって、つまりＣ構造の
ブロック周縁部である。この構造の各ブロックは６４個
の画素を有する。最も左側の最上部に位置する画素のア
ドレスはたとえば［１，１］の形式で表わすことがで
き、その際、最初の１はアドレスの水平成分であり２番
目の１はその垂直成分である。したがって、この左上方
のブロック内の右下のアドレスは［８，８］である。

【００３０】図３の破線はＮ構造のブロック周縁部を表
わす。たとえば使用するＮ構造は、すべてのアドレスに
対しアドレス［４，４］を加えることによりＣ構造から
得られる。図３に示されているように、Ｃ構造の周縁部
はＮ構造の内部に含まれる。したがって、文献〔１〕中
でＣ構造のために行われているようにしてＮ構造をブロ
ックごとにフィルタ処理すれば、元のブロック周縁部に
おける障害は十分にろ波されて取り除かれる。単にアド
レス［ａ＋４，ｂ＋４］を用いることによって、文献
〔１〕により行われるフィルタ処理プロセスが実施さ
れ、この場合、ａとｂは、フィルタ処理の対象となる１
つの任意の画素の任意の水平ないし垂直アドレス成分で
ある。

【００３１】図３には、Ｎ構造によるフィルタ処理の有
利な変形実施例も示されている。この場合には、陰影の
付された領域つまりＣ構造のブロック周縁領域に位置す
るＮ構造の画素だけがろ波される。他のすべての画素に
おいては、フィルタは非作動状態に切り換えられる。

【００３２】図４には、図２によるループフィルタと、
信号の流れ方向で見てこのループフィルタＦに続く構成
素子から成る装置が示されている。この装置は大まかに
３つの機能ユニットに区分でき、つまり垂直方向用のフ
ィルタＡと、水平方向用のフィルタＢと、加算器Ｄを備
えた切換スイッチとに分けることができる。

【００３３】線路ＥＳを介して、画像メモリＰから読み
出されたデータが供給され、線路ＡＳを介して、データ
が画像メモリＰに再び書き込まれるかまたは図２のモニ
タＭにおいて表示される。線路ＩＴはユニットＴ−１の
出力側と接続されている。制御線路を介して、ユニット
Ａ，ＢおよびＤは制御ユニットＣＣにより制御される。
線路ＥＳを介して、１つのブロックの画素データはライ
ンごとに入力フリップフロップａｌへ供給される。後置
接続された遅延素子ａ２およびａ３において、読み込ま
れた画素データはそれぞれ１つのブロックライン分だけ
遅延される。たとえば、遅延素子ａ３の出力側に最初の
ブロックラインの１番目の画素のデータが現われると
き、遅延素子ａ２の出力側には第２のブロックラインの
１番目の画素のデータが現われ、フリップフロップａ１
の出力側には第３のブロックラインの１番目の画素のデ
ータが現われる。これらの構成素子ａ１，ａ２およびａ
３の出力側に生じたデータは、ビデオ画像中の１つの垂
直方向の直線上で直接的に順次連続する画素のデータで
ある。次にこの３つ１組のデータ対から、このデータ対
のデータをまずはじめに１、２および１で重み付けて加
算することにより、中央の画素に関してろ波されたデー
タが得られる。３つ１組のデータ対の両側の画素の加算
は加算器ａ６により行われる。中央の画素のデータの倍
加は、加算器ａ７の入力側における桁シフトにより行わ
れる。このことは図４には示されていない。

【００３４】制御線路１を介した制御信号により切換ス
イッチａ４とａ５が第２の位置におかれることによっ
て、垂直方向用のフィルタＡは非作動状態に切り換えら
れる。この位置では、加算器ａ６の各入力側に３つ１組
の画素対の中央に位置する値が供給され、その結果、加
算器ａ７の出力側に中央の画素のデータが２倍に重み付
けされて現われる。次に、ろ波された垂直方向のデータ
はブロックごとに水平方向用のフィルタＢへ供給され
る。このフィルタにおいてこれらのデータは、Ｄフリッ
プフロップｂ１，ｂ２およびｂ３から成る装置によりそ
れぞれ１つの画素クロック分だけ遅延される。したがっ
てこれらのフリップフロップｂ１，ｂ２およびｂ３の出
力側に、ビデオ画像中の水平方向の直線上で直接的に順
次連続する（垂直方向でろ波された）画素データが現わ
れる。切換スイッチｂ４およびｂ５ならびに加算器ｂ６
およびｂ７の機能は、加算器および切換スイッチａ４，
ａ５，ａ６およびａ７の機能と完全に一致しているの
で、これらについての説明は省略する。

【００３５】加算器ｂ７の出力側には、垂直方向および
水平方向でろ波された画素データが生じる。水平方向に
関しても垂直方向に関しても文献〔１〕で要求されてい
る１／４、１／２および１／４の重み付けが得られるよ
うにするために、この加算器の出力側に生じたデータを
さらに１６で除算する必要がある。この除算も、加算器
ｂ７の出力側の（２進法で表わされた）データを−当業
者によく知られているように−桁シフトすることにより
行われる。次に、フリップフロップｃ１を介して、規定
通りに重み付けられたデータが別の切換スイッチｄ１の
第１の入力側に供給される。この切換スイッチｄ１の各
位置に応じて、ろ波されたデータかまたは２進数で表わ
されたゼロが、後置接続された加算器ｄ３の第１の入力
側に供給される。切換スイッチｄ１は図２に示された切
換スイッチに相応するものであって、これはデコーダの
動作モードがフレーム間モードからフレーム内モード
へ、またはその逆に変ったときにだけ、制御ユニットＣ
Ｃにより切り換えられる。

【００３６】フリップフロップｃ２に続く別の切換スイ
ッチｄ２を介して、ユニットＴ−１からのデータかまた
は２進数で表わされたゼロが、加算器ｄ３の第２の入力
側へ供給される。この切換スイッチｄ２は、フィルタＡ
とＢが復号のためにだけ−つまり本発明が適用されずに
−用いられる場合にのみ、図示された位置におかれる
（ユニットＴ−１のデータを転送する）。２進数で表わ
されたゼロは、デコーダが動作モード”後処理”に移行
されたときに転送される。

【００３７】リミッタｄ４によりデータが制限されてか
ら、これらのデータは線路ＡＳを介して再び画像メモリ
Ｐに書き込まれるか、またはモニタＭにおいて表示され
る。切換スイッチｄ２の位置の切り換えは、制御線路４
を介して行われる。

【００３８】動作モード”後処理”は、文献〔１〕に記
載の他のすべての動作モードと両立性がある。

【００３９】

【発明の効果】本発明によれば、Ｈ．２６１勧告にした
がって復号されるビデオ信号の後処理を、できるかぎり
僅かな個数の回路技術的手段で行うことができる。

【図面の簡単な説明】

【図１】Ｈ．２６１勧告によるコーダの基本回路図であ
る。

【図２】デコーダの基本回路図である。

【図３】それぞれ異なるブロック構造を有する１つのビ
デオ画像の２次元の部分を示す図である。

【図４】ループフィルタのブロック回路図である。

【符号の説明】

ＣＣ 制御ユニット Ｔ 変換ユニット Ｑ 量子化器 Ｑ−１，Ｔ−１ ユニット Ｐ 画像メモリ Ｆ ループフィルタ Ｍ モニタ Ａ 垂直方向用フィルタ Ｂ 水平方向用フィルタ Ｄ 加算器を備えた切換スイッチ ａ１，ｂ１，ｃ１，ｃ２ ループフィルタ ａ２，ａ３，ｂ２，ｂ３ 遅延素子 ａ４，ａ５，ｂ４，ｂ５，ｄ１，ｄ２ 切換スイッチ ａ６，ａ７，ｂ６，ｂ７ 加算器 ｄ４ リミッタ

Claims (5)

【特許請求の範囲】
1. 【請求項１】 制御ユニット（ＣＣ）と、画像メモリ
   （Ｐ）と、符号化されたビデオ画像（ｑ）をブロックご
   とに復号するループフィルタ（Ｆ）とを備えたビデオデ
   コーダにおいて、 前記制御ユニット（ＣＣ）により、デコーティングイン
   ターバル中、復号された１つのビデオ画像の所定の画素
   データが画像メモリ（Ｐ）から読み出され、フィルタ処
   理のためにループフィルタ（Ｆ）へ供給され、前記の所
   定の画素データは、復号時に得られるブロックのブロッ
   ク周縁部がフィルタ処理されるように選定されることを
   特徴とするビデオデコーダ。
2. 【請求項２】 前記制御ユニット（ＣＣ）により、所定
   の画素データのフィルタ処理が２つのビデオ画像（ｑ）
   の復号処理の間に行われる、請求項１記載のビデオデコ
   ーダ。
3. 【請求項３】 前記の所定の画素データは、その幾何学
   的寸法は復号時に得られるブロックと一致しているがそ
   の幾何学的位置は当該ブロックの位置に対し垂直方向と
   水平方向にシフトされている画像部分のデータである、
   請求項１または２記載のビデオデコーダ。
4. 【請求項４】 前記のシフトは１つのブロック周縁長の
   半分の大きさである、請求項３記載のビデオデコーダ。
5. 【請求項５】 前記制御ユニット（ＣＣ）により、ルー
   プフィルタ（Ｆ）は復号時に得られるブロック周縁部の
   画素に対してのみ作動状態に切り換えられる、請求項１
   〜４のいずれか１項記載のビデオデコーダ。