JPH0631957B2

JPH0631957B2 - 電子楽器

Info

Publication number: JPH0631957B2
Application number: JP62025681A
Authority: JP
Inventors: 竹夫渋川
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 1987-02-06
Filing date: 1987-02-06
Publication date: 1994-04-27
Anticipated expiration: 2009-04-27
Also published as: US4922794A; JPS63193197A

Description

【発明の詳細な説明】［産業上の利用分野］この発明は、複数の外部記憶（又は記録）装置を使用可
能な電子楽器に関し、特に楽音情報（楽音パラメータ制
御情報、自動演奏用の音高、音長情報等）の転送を制御
するための技術に関するものである。

［発明の概要］この発明は、複数の外部記憶（又は記録）装置と楽器本
体のメモリとの間で楽音情報を転送するにあたり、複数
の外部記憶（又は記録）装置のうち最も優先順位の高い
ものから順に転送制御を行なうことによりパネル構成並
びにパネル操作の簡略化を図ったものである。

［従来の技術］従来、ＲＡＭ（ランダム・アクセス・メモリ）パック、
磁気テープ記録装置等の複数の外部記憶（又は記録）装
置を使用可能な電子楽器としては、楽器のパネル面の各
外部記憶（又は記録）装置毎にセーブスイッチ及びセー
ブ表示器と、ロードスイッチ及びロード表示器とを設け
たものが知られている。

このような電子楽器にあっては、例えばＲＡＭパックに
楽器本体のメモリの楽音情報をセーブしたいときは、Ｒ
ＡＭパックに対応するセーブスイッチをオンし、磁気テ
ープ記録装置に楽器本体のメモリの楽音情報をセーブし
たいときは、磁気テープ記録装置に対応するセーブスイ
ッチをオンする。そして、この反対に外部記憶（又は記
録）装置から楽器本体のメモリに楽音情報をロードした
いときも各記憶（又は記録）装置毎に対応するロードス
イッチをオンする。

［発明が解決しようとする問題点］上記した従来技術によると、パネル面に配置すべきスイ
ッチ及び表示器の数が多いため、相当の設置スペースを
確保する必要があると共にスイッチ及び表示器に関連し
た回路構成も複雑化し、しかもスイッチ操作が煩雑であ
るという問題点があった。

［問題点を解決するための手段］この発明の目的は、上記のような問題点を解決し、パネ
ル構成並びにパネル操作を簡略化した電子楽器を提供す
ることにある。

この発明は、複数の情報保存装置がそれぞれ接続される
べき複数の接続部を有すると共に情報記憶装置を有し、
前記複数の情報保存装置のうちの１つと前記情報記憶装
置との間で楽音情報を転送するようにした電子楽器にお
いて、転送指令を発生するためのスイッチ手段と、この
スイッチ手段により発生された転送指令に応じて前記複
数の情報保存装置のうちの第１順位のものが転送可能状
態にあるか判定する判定手段と、この判定手段による判
定結果が肯定的であれば前記第１順位の情報保存装置と
前記情報記憶装置との間の楽音情報転送を制御し、該判
定結果が否定的であれば前記複数の情報保存装置のうち
の第２順位以下のものと前記情報記憶装置との間の楽音
情報転送を制御する転送制御手段とを設けたことを特徴
とするものである。

ここで、情報保存装置は、情報を記憶又は記録する装置
であり、後述の実施例に示すように、パック形式のＲＡ
Ｍ（ＲＡＭパック）、ブックと一体のＲＡＭ（ＲＡＭブ
ック）、磁気テープ記録装置等でありうる。

楽音情報の転送は、情報記憶装置から情報保存装置へ転
送するセーブの場合と、情報保存装置から情報記憶装置
へ転送するロードの場合とがある。

転送可能情報であるかの判定は、情報保存装置が接続部
に接続完了しているか調べてもよいし、セーブ時等にあ
っては情報保存装置の容量が記憶装置に記憶された楽音
情報を保存するに十分であるか調べてもよい。

［作用］この発明の構成によれば、複数の情報保存装置のうち最
も優先順位の高いものから順に転送制御が行なわれるの
で、スイッチ手段としては、情報保存装置がいくつであ
ってもセーブ指令及び／又はロード指令が可能なもので
あればよく、楽器パネル面に設置すべきスイッチ及び表
示器が少なくて済むものである。

［実施例］第１図は、この発明の一実施例による電子楽器の回路構
成を示すもので、この例の電子楽器は、各種楽音の発
生、外部記憶（又は記録）装置との間の楽音情報転送等
がマイクロコンピュータによって制御されるようになっ
ている。

回路構成（第１図）バス10には、鍵盤12Ａと、セーブスイッチ14Ａ及びロー
ドスイッチ14Ｂと、セーブ表示器16Ａ及びロード表示器
16Ｂとがそれぞれキースイッチインターフェイス12と、
セーブ／ロードインターフェイス14と、セーブ／ロード
表示器インターフェイス16とを介して接続されている。

また、バス10には、中央処理装置（ＣＰＵ）18、ＲＯＭ
（リード・オンリイ・メモリ）からなるプログラムメモ
リ20、ＲＡＭ（ランダム・アクセス・メモリ）からなる
ワーキングメモリ21、楽器本体に内蔵された本体ＲＡＭ
22、楽音発生回路30等が接続されており、外部記憶（又
は記録）装置としてＲＡＭ24、ＲＡＭブック26及び磁気
テープ記録装置28を楽器本体の対応する接続部に接続す
ると、これらの外部記憶（又は記録）装置もバス10に接
続されるようになっている。

鍵盤12Ａは、各々キースイッチを駆動する多数のキーを
有するもので、各キー毎にキー操作情報がキースイッチ
インターフェイス12を介して検出されるようになってい
る。

セーブスイッチ14Ａ及びロードスイッチ14Ｂは、それぞ
れセーブ指令及びロード指令を発生するためのものであ
る。

セーブ表示器16Ａは、セーブ中であることを表示するた
めのもので、場合によってはＲＡＭパック24又はＲＡＭ
ブック26のＲＡＭ容量不足を表示したり、セーブエラー
があったことを表示したりするためにも使用される。ま
た、ロード表示器16Ｂは、ロード中であることを表示す
るためのものである。

ＣＰＵ18は、プログラムメモリ20にストアされたプログ
ラムに従って各種楽音の発生、楽音情報転送等のための
処理を実行するもので、これらの処理の詳細については
第３図乃至第11図を参照して後述する。

ワーキングメモリ21は、ＣＰＵ18による各種処理に際し
てレジスタ、フラグ等として利用される多数の記憶領域
を含むもので、この発明の実施に関係するレジスタ類に
ついては後述する。

本体ＲＡＭ22は、音色、音量、効果等の楽音パラメータ
制御情報及び／又は自動演奏用の音高、高長情報等の楽
音情報を記憶するためのものである。

セーブスイッチ14Ａをオンしてセーブモードにしたとき
は、本体ＲＡＭから外部記憶（又は記録）装置24〜26の
１つに楽音情報を転送し、記憶させることができる。ま
た、ロードスイッチ14Ｂをオンしてロードモードにした
ときは、外部記憶（又は記録）装置24〜26の１つから本
体ＲＡＭ22に楽音情報を転送し、記憶させることができ
る。

楽音発生回路30は、鍵盤12Ａの操作に基づく楽音信号
（マニュアル演奏音信号）を発生したり、本体ＲＡＭ22
内の自動演奏情報に基づく楽音信号（自動演奏音信号）
を発生したりするためのもので、これらの楽音信号の発
生に際しては本体ＲＡＭ22内の楽音パラメータ制御情報
を利用することも可能である。

楽音発生回路30からの楽音信号は、出力アンプ32を介し
てスピーカ34に供給され、音響に変換される。

パネル構成（第２図）第２図は、上記電子楽器のパネル構成を示すもので、鍵
盤12Ａの前方には、ＲＡＭパック24を差込むためのＲＡ
Ｍパック差込部24Ａが設けられると共に、鍵盤12Ａの右
側には、電源スイッチ36が設けられている。また、ＲＡ
Ｍパック差込部24Ａの右側には、スピーカ34が設けられ
ている。

鍵盤12ＡとＲＡＭパック差込部24Ａとの間には、セーブ
スイッチ14Ａ及びロードスイッチ14Ｂが設けられてお
り、セーブスイッチ14Ａの近傍にはセーブ表示器16Ａ
が、ロードスイッチ14Ｂの近傍にはロード表示器16Ｂが
それぞれ設けられている。

セーブスイッチ14Ａをオンしてセーブモードにすると、
セーブ表示器16Ａが点灯する。セーブ表示器16Ａは、Ｒ
ＡＭ容量不足が検出されたとき又はセーブエラーが検出
されたときに点滅するが、ＲＡＭ容量不足のときとセー
ブエラーのときとで点滅の速さが異なる。また、ロード
スイッチ14Ｂをオンしてロードモードにしたときは、ロ
ード表示器16Ｂが点灯する。

メインルーチン（第３図）第３図は、メインルーチンの処理の流れを示すもので、
このルーチンは、電源スイッチ36の投入に応じて開始さ
れる。

まず、ステップ40では、セーブスイッチ14Ａがオンか判
定する。この判定結果が肯定的（Ｙ）であれば、ステッ
プ42に移り、第４図について後述するようにパックセー
ブ処理のサブルーチンを実行する。そして、ステップ44
に移る。

ステップ44では、第５図について後述するようにブック
セーブ処理のサブルーチンを実行する。そして、ステッ
プ46に移る。

ステップ46では、第６図について後述するようにテープ
セーブ処理のサブルーチンを実行する。この後は、ステ
ップ40に戻る。

ステップ40の判定結果が否定的（Ｎ）であったときは、
ステップ48に移り、ロードスイッチ14Ｂがオンか判定す
る。この判定結果が肯定的（Ｙ）であれば、ステップ50
に移り、第９図について後述するようにパックロード処
理のサブルーチンを実行する。そして、ステップ52に移
る。

ステップ52では、第10図について後述するようにブック
ロード処理のサブルーチンを実行する。そして、ステッ
プ54に移る。

ステップ54では、第11図について後述するようにテープ
ロード処理のサブルーチンを実行する。この後は、ステ
ップ40に戻る。

ステップ48の判定結果が否定的（Ｎ）であったときは、
ステップ56に移り、その他の処理を実行する。その他の
処理としては、音色、音量、効果等に関するパネル情報
取込処理、マニュアル演奏音発生処理、自動演奏音発生
処理等がある。ステップ58の後は、ステップ40に戻る。

パックセーブ処理のサブルーチン（第４図）第４図のパックセーブ処理のサブルーチンにおいて、ス
テップ60では、セーブ表示器16Ａを点灯させることによ
りセーブ中であることを表示する。そして、ステップ62
に移る。

ステップ62では、各種レジスタの初期設定処理を行な
う。例えば、本体ＲＡＭ用のアドレスポインタＡ、対象
ＲＡＭ用のアドレスポインタＰ及びセーブフラグＳＶＦ
ＬＧにはいずれも０をセットする。これらのポインタ、
フラグ等は、ワーキングメモリ21に含まれているのであ
る。

次に、ステップ64では、パックＲＡＭ（ＲＡＭパック24
のＲＡＭ）が楽器本体に接続済みか判定する。このため
には、例えば、接続端子のオープン又はクローズに応じ
て出力０又は１を送出する接続検出手段を設け、該出力
に基づいて判定を行なうようにすればよい。ステップ64
の判定結果が否定的（Ｎ）であったときは、第３図のル
ーチンにリターンし、該判定結果が肯定的（Ｙ）であっ
たときは、ステップ66に移る。

ステップ66では、パックＲＡＭの記憶容量Ｖ_Ｐが本体Ｒ
ＡＭ22の使用量（情報量）Ｖより大きいか（パックＲＡ
Ｍに収容可能か）判定する。この判定結果が否定的
（Ｎ）であれば、ステップ68に移る。

ステップ68では、セーブ表示器16Ａを点滅させて容量不
足であることを表示する。セーブ表示器16Ａを点滅させ
るには、一例として、スロック信号を計数するカウンタ
を設け、このカウンタのカウント値が所定値に達すると
表示器16Ａを点灯させると同時に該カウンタをリセット
させ、このリセットの後再びカウンタによるクロック計
数を行なわせ、そのカウント値が前記所定値に達すると
表示器16Ａを滅灯させると同時にリセットさせ、以下、
このような動作をくりかえすようにすればよい。ステッ
プ68の後、ステップ70に移る。

ステップ70では、表示器16Ａの点滅開始から所定時間経
過したか判定する。ここで、所定時間は、ＲＡＭパック
の交換に要する時間等を考慮して予め適当に定められた
ものである。ステップ70の判定結果が否定的（Ｎ）であ
る限りステップ68に戻り、容量不足表示を続行する。

ステップ70の判定結果が肯定的（Ｙ）になると、第３図
のルーチンにリターンする。これは、所定時間内にＲＡ
Ｍパックを交換しなかった場合である。通常は、容量不
足が表示された時点で、容量の大きいＲＡＭパックに交
換して再びセーブスイッチ14Ａをオンする。すると、再
びステップ60等を経てステップ66にくることになる。

変形例として、ステップ70の代りに破線で示すようにス
テップ70Ａでセーブスイッチ14Ａが再びオンか判定し、
この判定結果が否定的（Ｎ）である限り容量不足表示を
続行し、該判定結果が肯定的（Ｙ）になるとステップ60
に戻るようにしてもよい。

ところで、ステップ66の判定結果が肯定的（Ｙ）であれ
ば、ステップ72に移り、本体ＲＡＭ22を読出しモード
（Ｒモード）にすると共にパックＲＡＭを書込みモード
（Ｗモード）にする。そして、ステップ74に移る。

ステップ74では、本体ＲＡＭ22のアドレスＡのデータが
エンドデータか判定する。この判定結果が否定的（Ｎ）
であれば、ステップ76に移る。

ステップ76では、本体ＲＡＭ22のアドレスＡのデータを
パックＲＡＭのアドレスＰに送り、記憶させる。そし
て、ポインタＡ及びＰの値をそれぞれ１アップする。こ
の後、ステップ74に戻り、ポインタＡがエンドデータを
指すまでステップ74及び76をくりかえす。

ポインタＡがエンドデータを指すと、ステップ74の判定
結果が肯定的（Ｙ）となり、ステップ78に移る。ステッ
プ78では、パックＲＡＭのアドレスＰにエンドデータを
送り、記憶させる。そして、ステップ80に移る。

ステップ80では、第７図について後述するようにベリフ
ァイチェックのサブルーチンを実行する。このルーチン
は、パックＲＡＭに書込んだデータと本体ＲＡＭのデー
タとを個々に比較して一致するか調べるためのものであ
る。

ステップ80の後、ステップ82では、フラグＳＶＦＬＧに
１をセットする。そして、ステップ84に移り、ＳＶＦＬ
Ｇ＝１に応じて表示器16Ａを滅灯させることによりセー
ブ完了であることを表示する。この後、第３図のルーチ
ンにリターンする。

ブックセーブ処理のサブルーチン（第５図）第５図のブックセーブ処理のサブルーチンにおいて、ス
テップ90では、フラグＳＶＦＬＧが１か（パックＲＡＭ
にセーブ完了か）判定する。この判定結果が肯定的
（Ｙ）であれば、第３図のルーチンにリターンする。従
って、この場合は、本体ＲＡＭ22からＲＡＭブック26へ
のデータ転送は行なわれない。

ステップ90の判定結果が否定的（Ｎ）であったとき（パ
ックＲＡＭにセーブしなかったとき）は、ステップ92に
移り、ブックセーブ処理のための初期設定を行なう。例
えば、ポインタＡ及びＰにはいずれも０をセットする。
そして、ステップ94に移る。

ステップ94では、ブックＲＡＭ（ＲＡＭブック26のＲＡ
Ｍ）が楽器本体に接続済みか判定する。この判定結果が
否定的（Ｎ）であれば、第３図のルーチンにリターン
し、該判定結果が肯定的（Ｙ）であれば、ステップ96に
移る。

ステップ96では、ブックＲＡＭの記憶容量Ｖ_Ｂが本体Ｒ
ＡＭ22の使用量（情報量）Ｖより大きいか（ブックＲＡ
Ｍに収容可能か）判定する。この判定結果が否定的
（Ｎ）であれば、ステップ98に移る。

ステップ98では、前述のステップ68と同様にして表示器
16Ａに容量不足であることを表示させる。そして、ステ
ップ100 に移り、表示器16Ａの点滅開始から所定時間が
経過したか判定する。この判定結果が否定的（Ｎ）であ
る限りステップ98に戻って容量不足表示を続行する。

ステップ100 の判定結果が肯定的（Ｙ）になると、第３
図のルーチンにリアーンする。なお、ステップ100 の代
りに第４図で破線で示したのと同様の処理を行なうよう
にしてもよい。

ステップ96の判定結果が肯定的（Ｙ）であったときは、
ステップ102 に移り、本体ＲＡＭ22を読出しモード（Ｒ
モード）にすると共にブックＲＡＭを書込みモード（Ｗ
モード）にする。そして、ステップ104 に移る。

ステップ104 では、本体ＲＡＭ22のアドレスＡのデータ
がエンドデータか判定する。この判定結果が否定的
（Ｎ）であれば、ステップ106 に移る。

ステップ106 では、本体ＲＡＭ22のアドレスＡのデータ
をブックＲＡＭのアドレスＰに送り、記憶される。そし
て、ポインタＡ及びＰの値をそれぞれ１アップする。こ
の後、ステップ104 に戻り、ポインタＡがエンドデータ
を指すまでステップ104 及び106 をくりかえす。

ポインタＡがエンドデータを指すと、ステップ104 の判
定結果が肯定的（Ｙ）となり、ステップ108 に移る。ス
テップ108 では、ブックＲＡＭのアドレスＰにエンドデ
ータを送り、記憶させる。そして、ステップ110 に移
る。

ステップ110 では、第７図について後述するようにベリ
ファイチェックのサブルーチンを実行する。この後、ス
テップ112 に移る。

ステップ112 では、フラグＳＶＦＬＧに１をセットす
る。そして、ステップ114 に移り、ＳＶＦＬＧ＝１に応
じて表示器16Ａを滅灯させることによりセーブ完了であ
ることを表示する。この後、第３図のルーチンにリター
ンする。

テープセーブ処理のサブルーチン（第６図）第６図のテープセーブ処理のサブルーチンにおいて、ス
テップ120 では、フラグＳＶＦＬＧが１か（パックＲＡ
Ｍ又はブックＲＡＭにセーブ完了か）判定する。この判
定結果が肯定的（Ｙ）であれば、第３図のルーチンにリ
ターンする。従って、この場合は、本体ＲＡＭ22から磁
気テープ記録装置28へのデータ転送は行なわれない。

ステップ120 の判定結果が否定的（Ｎ）であったとき
（パックＲＡＭ又はブックＲＡＭにセーブしなかったと
き）は、ステップ122 に移り、テープセーブ処理のため
の初期設定を行なう。例えば、ポインタＡには０をセッ
トする。そして、ステップ124 に移る。

ステップ124 では、本体ＲＡＭ22のアドレスＡのデータ
がエンドデータか判定する。この判定結果が否定的
（Ｎ）であれば、ステップ126 に移る。

ステップ126 では、本体ＲＡＭ22のアドレスＡのデータ
を磁気デープ記録装置28に送り、磁気テープに記録させ
る。そして、ポインタＡの値を１アップする。この後、
ステップ124 に戻り、ポインタＡがエンドデータを指す
までステップ124 及び126 をくりかえす。

ポインタＡがエンドデータを指すと、ステップ124 の判
定結果が肯定的（Ｙ）となり、ステップ128 に移る。ス
テップ128 では、磁気テープ記録装置28にエンドデータ
を送り、磁気テープに記録させる。そして、ステップ13
0 に移る。

ステップ130 では、フラグＳＶＦＬＧに１をセットす
る。そして、ステップ132 に移り、ＳＶＦＬＧ＝１に応
じて表示器16Ａを滅灯させることによりセーブ完了であ
ることを表示する。この後は、第３図のルーチンにリタ
ーンする。

ベリファイチェックのサブルーチン（第７図）第７図のベリファイチェックのサブルーチンにおいて、
ステップ140 では、ベリファイチェックのための初期設
定を行なう。例えば、ポインタＡ及びＰにはいずれも０
をセットする。そして、ステップ142 に移る。

ステップ142 では、本体ＲＡＭ22を読出しモード（Ｒモ
ード）にすると共に対象ＲＡＭもＲモードにする。対象
ＲＡＭは、第４図のルーチンではパックＲＡＭであり、
第５図のルーチンではブックＲＡＭである。

次に、ステップ144 では、対象ＲＡＭのアドレスＰのデ
ータを比較用レジスタＣＲにセットする。このレジスタ
ＣＲはワーキングメモリ21に含まれているものである。
ステップ144 の後は、ステップ146 に移る。

ステップ146 では、レジスタＣＲのデータと本体ＲＡＭ
22のアドレスＡのデータとが等しいか判定する。この判
定結果が肯定的（Ｙ）であれば、ステップ148 に移り、
レジスタＣＲのデータがエンドデータか判定する。この
判定結果が否定的（Ｎ）であれば、ステップ150 でポイ
ンタＡ及びＰの値をそれぞれ１アップしてからステップ
144 に戻り、それ以下の処理を上記したと同様にくりか
えす。この結果、対象ＲＡＭには本体ＲＡＭ22のデータ
に一致したデータが正しく記憶されているか順次に調べ
ることができる。

ステップ146 の判定結果が否定的（Ｎ）であったとき
は、ステップ152 に移り、表示器16Ａを点滅させること
によりセーブエラーがあったことを表示する。この場
合、表示器16Ａの点滅は、前述した容量不足表示の場合
と同様に行なうことができるが、容量不足表示の場合と
は点滅の速さを異ならせることによりエラー表示である
ことを判別できるようにする。

ステップ152 の後、ステップ154 では、表示器16Ａの点
滅開始から所定時間が経過したか判定する。ここで、所
定時間は、セーブをやり直すのに要する時間等を考慮し
て予め定められているものである。

ステップ154 の判定結果が否定的（Ｎ）である限り、ス
テップ152 に戻り、エラー表示を続行する。従って、こ
のエラー表示期間中に再びセーブスイッチ14Ａをオンし
てセーブをやり直すことができる。

ステップ154 又は148 の判定結果が肯定的（Ｙ）であっ
たときは、元のルーチン（第４図又は第５図のルーチ
ン）にリターンする。

第４図のルーチンの変形例（第８図）第８図は、第４図のルーチンの変形例を示すもので、ス
テップ64までの処理及びステップ74の判定結果が肯定的
（Ｙ）であった場合の処理はそれぞれ第４図に関して前
述したものと同様であるので、図示及び説明を省略す
る。

ステップ64の判定結果が否定的（Ｎ）であったとき（パ
ックＲＡＭ非接続のとき）は、第３図のルーチンにリタ
ーンする。また、ステップ64の判定結果が肯定的（Ｙ）
であったときは、ステップ72に移り、本体ＲＡＭ22をＲ
モードにすると共にパックＲＡＭをＷモードにする。そ
して、ステップ74に移る。

ステップ74では、本体ＲＡＭ22のアドレスＡのデータが
エンドデータか判定し、その判定結果が否定的（Ｎ）で
あれば、ステップ76に移る。

ステップ76では、本体ＲＡＭ22のアドレスＡのデータを
パックＲＡＭのアドレスＰに送り、記憶させる。そし
て、ポインタＡ及びＰの値をそれぞれ１アップする。こ
の後、ステップ77に移る。

ステップ77では、パックＲＡＭが満杯か判定する。この
判定結果が否定的（Ｎ）であれば、ステップ74に戻り、
それ以下の処理を上記したと同様にくりかえす。

ステップ77の判定結果が肯定的（Ｙ）になる前にステッ
プ74の判定結果が肯定的（Ｙ）になったときは、第４図
のステップ78〜84を経由して第３図のルーチンにリター
ンする。これは、本体ＲＡＭ22のデータをパックＲＡＭ
に収容しきれた場合である。

また、ステップ74の判定結果が肯定的（Ｙ）になる前に
ステップ77の判定結果が肯定的（Ｙ）になったときは、
第３図のルーチンにリターンする。これは、本体ＲＡＭ
22のデータをパックＲＡＭに収容しきれなかった場合で
ある。

第４図のルーチンを第８図のように変更するのに伴っ
て、第５図のルーチンにも第８図のルーチンを準用する
ことができる。

パックロード処理のサブルーチン（第９図）第９図のパックロード処理のサブルーチンにおいて、ス
テップ160 では、ロード表示器16Ｂを点灯させることに
よりロード中であることを表示する。そして、ステップ
162 に移る。

ステップ162 では、各種レジスタの初期設定処理を行な
う。例えば、ポインタＡ及びＰにはいずれも０をセット
し、ロードフラグＬＤＦＬＧにも０をセットする。この
フラグＬＤＦＬＧもワーキングメモリ21に含まれている
ものである。

次に、ステップ164 では、パックＲＡＭが楽器本体に接
続済みか判定する。この判定結果が否定的（Ｎ）であれ
ば第３図のルーチンにリターンするが、該判定結果が肯
定的（Ｙ）であればステップ166 に移る。

ステップ166 では、パックＲＡＭをＲモードにすると共
に本体ＲＡＭ22をＷモードにする。そして、ステップ16
8 に移る。

ステップ168 では、パックＲＡＭのアドレスＰのデータ
がエンドデータか判定する。この判定結果が否定的
（Ｎ）であれば、ステップ170 に移る。

ステップ170 では、パックＲＡＭのアドレスＰのデータ
を本体ＲＡＭ22のアドレスＡに送り、記憶させる。そし
て、ポインタＡ及びＰの値をそれぞれ１アップする。こ
の後、ステップ168 に戻り、ポインタＰがエンドデータ
を指すまでステップ168 及び170 をくりかえす。

ポインタＰがエンドデータを指すと、ステップ168 の判
定結果が肯定的（Ｙ）となり、ステップ172 に移る。ス
テップ172 では、本体ＲＡＭ22のアドレスＡにエンドデ
ータを送り、記憶させる。

この後、ステップ174 でフラグＬＤＦＬＧに１をセット
してからステップ176 に移り、ＬＤＦＬＧ＝１に応じて
表示器16Ｂを滅灯させることによりロード完了であるこ
とを表示する。そして、第３図のルーチンにリターンす
る。

ブックロード処理のサブルーチン（第10図）第10図のブックロード処理のサブルーチンにおいて、ス
テップ180 では、フラグＬＤＦＬＧが１か（パックＲＡ
Ｍからロード完了か）判定する。この判定結果が肯定的
（Ｙ）であれば、第３図のルーチンにリターンする。従
って、この場合は、ＲＡＭブック26から本体ＲＡＭ22へ
のデータ転送は行なわれない。

ステップ180 の判定結果が否定的（Ｎ）であったとき
（パックＲＡＭからロードしなかったとき）は、ステッ
プ182 に移り、ブックロード処理のための初期設定を行
なう。例えば、ポインタＡ及びＰにはいずれも０をセッ
トする。そして、ステップ184 に移る。

次に、ステップ184 では、ブックＲＡＭが楽器本体に接
続済みか判定する。この判定結果が否定的（Ｎ）であれ
ば第３図のルーチンにリターンするが、該判定結果が肯
定的（Ｙ）であればステップ186 に移る。

ステップ186 では、ブックＲＡＭをＲモードにすると共
に本体ＲＡＭ22をＷモードにする。そして、ステップ18
8 に移る。

ステップ188 では、ブックＲＡＭのアドレスＰのデータ
がエンドデータか判定する。この判定結果が否定的
（Ｎ）であれば、ステップ190 に移る。

ステップ190 では、ブックＲＡＭのアドレスＰのデータ
を本体ＲＡＭ22のアドレスＡに送り、記憶させる。そし
て、ポインタＡ及びＰの値をそれぞれ１アップする。こ
の後、ステップ188 に戻り、ポインタＰがエンドデータ
を指すまでステップ188 及び190 をくりかえす。

ポインタＰがエンドデータを指すと、ステップ188 の判
定結果が肯定的（Ｙ）となり、ステップ192 に移る。ス
テップ192 では、本体ＲＡＭ22のアドレスＡにエンドデ
ータを送り、記憶させる。

この後、ステップ194 でフラグＬＤＦＬＧに１をセット
してからステップ196 に移り、ＬＤＦＬＧ＝１に応じて
表示器16Ｂを滅灯させることによりロード完了であるこ
とを表示する。そして、第３図のルーチンにリターンす
る。

テープロード処理のサブルーチン（第11図）第11図のテープロード処理のサブルーチンにおいて、ス
テップ200 では、フラグＬＤＦＬＧが１か（パックＲＡ
Ｍ又はブックＲＡＭからロード完了か）判定する。この
判定結果が肯定的（Ｙ）であれば、第３図のルーチンに
リターンする。従って、この場合は、磁気テープ記録装
置28から本体ＲＡＭ22へのデータ転送は行なわれない。

ステップ200 の判定結果が否定的（Ｎ）であったとき
（パックＲＡＭ又はブックＲＡＭからロードしなかった
とき）は、ステップ202 に移り、テープロード処理のた
めの初期設定を行なう。例えば、ポインタＡには０をセ
ットする。そして、ステップ203 に移る。

ステップ203 では、テープ駆動信号Ｍを１とする。この
結果、磁気テープ記録装置28は、再生動作を開始する。

次に、ステップ204 では、テープデータを本体ＲＡＭ22
に取込む。そして、ポインタＡの値を１アップしてから
ステップ206 に移り、本体ＲＡＭ22のアドレスＡにエン
ドデータが入ったか判定する。この判定結果が否定的
（Ｎ）であれば、ステップ204 に戻り、エンドデータの
書込終了までステップ204 及び206 をくりかえす。

本体ＲＡＭ22にエンドデータが書込まれると、ステップ
206 の判定結果が肯定的（Ｙ）となり、ステップ208 に
移る。ステップ208 では、テープ駆動信号Ｍを０とす
る。この結果、磁気テープ記録装置28の再生動作は停止
する。

この後、ステップ210 でフラグＬＤＦＬＧに１をセット
してからステップ212 に移り、ＬＤＦＬＧ＝１に応じて
表示器16Ｂを滅灯させることによりロード完了であるこ
とを表示する。この後は、第３図のルーチンにリターン
する。

なお、磁気テープ記録装置28を楽器本体に接続しておか
なかった場合は、ステップ206 の判定結果が肯定的
（Ｙ）とならず、ロード完了表示は行なわれない。

他の実施例（第12図）第12図は、この発明の他の実施例による電子楽器の回路
構成を示すもので、第１図におけると同様の部分には同
様の符号を付して詳細な説明を省略する。

第12図の実施例の特徴は、ＲＡＭパック24、ＲＡＭブッ
ク26及び磁気テープ記録装置28にそれぞれ対応して接続
検出器Ｔ１、Ｔ２及びＴ３を設けると共に、これらの接
続検出器の出力Ｓ１〜Ｓ３を選択信号ＳＳに変換する変
換器220 を設け、この変換器220 からの選択信号ＳＳに
応じてセレクタ222 及び書込／読出制御回路224 の動作
を制御するようにしたことである。

楽器本体に対し、ＲＡＭパック24を接続すると検出器Ｔ
１の出力Ｓ１が１となり、ＲＡＭブック26を接続すると
検出器Ｔ２の出力Ｓ２が１となり、磁気テープ記録装置
28を接続すると検出器Ｔ３の出力Ｓ３が１となる。ま
た、各検出器の出力は、対応する外部記憶（又は記録）
装置が非接続ならば０であ。

セレクタ222 は、端子部ＡにＲＡＭパック24が、端子部
ＢにＲＡＭブック26が、端子部Ｃに磁気テープ記録装置
28がそれぞれ接続されるようになっており、端子部Ｓに
は本体ＲＡＭ22が接続されている。

変換器220 は、検出器出力Ｓ１が１であれば、他の検出
器出力Ｓ２又はＳ３の状態如何にかかわらず、セレクタ
222 において端子部Ａを端子部Ｓに結合させるような選
択信号ＳＳを送出する。このとき、選択信号ＳＳは書込
／読出制御回路224 にも供給され、同回路224 は、セー
ブスイッチ14Ａ又はロードスイッチ14Ｂの操作に応じて
本体ＲＡＭ22からＲＡＭパック24への又はＲＡＭパック
24から本体ＲＡＭ22への楽音情報転送を制御すると共に
セーブ表示器16Ａ又はロード表示器16Ｂの表示を制御す
る。

また、変換器220 は、検出器出力Ｓ１が０で且つ検出器
出力Ｓ２が１であれば、検出器出力Ｓ３の状態如何にか
かわらず、セレクタ222 において端子部Ｂを端子部Ｓに
結合させるような選択信号ＳＳを送出する。このとき、
書込／読出制御回路224 は、選択信号ＳＳと、スイッチ
14Ａ又は14Ｂからの指令とに応じてＲＡＭブック26及び
本体ＲＡＭ22の間の楽音情報転送を制御すると共に表示
器16Ａ又は16Ｂの表示を制御する。

さらに、変換器220 は、検出器出力Ｓ１及びＳ２が０で
あれば、検出器出力Ｓ３の状態如何にかかわらず、セレ
クタ222 において端子部Ｃを端子部Ｓに結合させるよう
な選択信号ＳＳを送出する。このとき、書込／読出制御
回路224 は、選択信号ＳＳと、スイッチ14Ａ又は14Ｂか
らの指令とに応じて磁気テープ記録装置28及び本体ＲＡ
Ｍ22の間の楽音情報転送を制御すると共に表示器16Ａ又
は16Ｂの表示を制御する。

書込／読出制御回路224 は、上記のような情報転送制御
の他に、本体ＲＡＭ22から楽音発生回路30への楽音パラ
メータ制御情報及び／又は自動演奏情報の転送を制御し
たり、楽器パネルから本体ＲＡＭ22への楽音パラメータ
制御情報の転送を制御したり、鍵盤12Ａから本体ＲＡＭ
22への演奏情報の転送を制御したりする機能も有する。

なお、上記実施例では、外部記憶（又は記録）装置とし
て、ＲＡＭパック、ＲＡＭブック及び磁気テープ記録装
置を例示したが、このように異種の外部記憶（又は記
録）装置を複数用いる場合だけでなく、同種の外部記憶
（又は記録）装置を複数用いる場合（例えばＲＡＭパッ
クを複数用いる場合）にもこの発明を適用しうること勿
論である。

［発明の効果］以上のように、この発明によれば、楽器パネル面に設置
すべきスイッチ及び表示器の数が少なくて済むので、設
置スペースの削減及び関連回路の簡略化が可能であり、
しかもスイッチ操作が簡単となる効果が得られるもので
ある。

【図面の簡単な説明】

第１図は、この発明の一実施例による電子楽器の回路構
成を示すブロック図、第２図は、上記電子楽器のパネル構成を示す上面図、第３図は、メインルーチンを示すフローチャート、第４図は、パックセーブ処理のサブルーチンを示すフロ
ーチャート、第５図は、ブックセーブ処理のサブルーチンを示すフロ
ーチャート、第６図は、テープセーブ処理のサブルーチンを示すフロ
ーチャート、第７図は、ベリファイチェックのサブルーチンを示すフ
ローチャート、第８図は、第４図のルーチンの変形例を示すフローチャ
ート、第９図は、パックロード処理のサブルーチンを示すフロ
ーチャート、第10図は、ブックロード処理のサブルーチンを示すフロ
ーチャート、第11図は、テープロード処理のサブルーチンを示すフロ
ーチャート、第12図は、この発明の他の実施例による電子楽器の回路
構成を示すブロック図である。 10……バス、12Ａ……鍵盤、14Ａ……セーブスイッチ、
14Ｂ……ロードスイッチ、16Ａ……セーブ表示器、16Ｂ
……ロード表示器、18……中央処理装置、20……プログ
ラムメモリ、21……ワーキングメモリ、22……本体ＲＡ
Ｍ、24……ＲＡＭパック、26……ＲＡＭブック、28……
磁気テープ記録装置、30……楽音発生回路。

Claims

【特許請求の範囲】

【請求項１】複数の情報保存装置がそれぞれ接続される
べき複数の接続部を有すると共に情報記憶装置を有し、
前記複数の情報保存装置のうちの１つと前記情報記憶装
置との間で楽音情報を転送するようにした電子楽器にお
いて、転送指令を発生するためのスイッチ手段と、このスイッチ手段により発生された転送指令に応じて前
記複数の情報保存装置のうちの第１順位のものが転送可
能状態にあるか判定する判定手段と、この判定手段による判定結果が肯定的であれば前記第１
順位の情報保存装置と前記情報記憶装置との間の楽音情
報転送を制御し、該判定結果が否定的であれば前記複数
の情報保存装置のうちの第２順位以下のものと前記情報
記憶装置との間の楽音情報転送を制御する転送制御手段
とを設けたことを特徴とする電子楽器。