JPH0632056B2

JPH0632056B2 - デ−タ処理装置

Info

Publication number: JPH0632056B2
Application number: JP60119034A
Authority: JP
Inventors: 浩詔寺田; 勝彦浅田; 博昭西川; 一浅野; 雅久清水; 宏喜三浦; 憲司嶋; 伸史小守; 宗一宮田; 敏松本
Original assignee: Consejo Superior de Investigaciones Cientificas CSIC; Mitsubishi Electric Corp; Sanyo Denki Co Ltd; Matsushita Electric Industrial Co Ltd
Current assignee: Consejo Superior de Investigaciones Cientificas CSIC; Mitsubishi Electric Corp; Sanyo Denki Co Ltd; Panasonic Holdings Corp
Priority date: 1985-05-31
Filing date: 1985-05-31
Publication date: 1994-04-27
Anticipated expiration: 2009-04-27
Also published as: US4841436A; JPS61276031A

Description

【発明の詳細な説明】産業上の利用分野この発明は、タグ付トークン制御方式を用いたデータフ
ロー計算機に用いられるデータ処理装置に関するもので
ある。

従来の技術第６図は、Ｃ＝（Ａ＋Ｂ）＊（Ａ−Ｂ）のプログラムを
コンパイラによつて変換した結果のデータフローグラフ
であり、各ノードがデータフロー計算機の命令に対応
し、ノード間を接続するアーク上をデータ（これをトー
クンと呼ぶ）が移動する。

ここで、第６図のプログラムが同時に異なる２個のプロ
グラム（Ｐ，Ｑ）から呼び出されて並列実行されている
状況を考えると、第６図のデータフローグラフの同一ア
ーク上に２個のプログラムＰ，Ｑに対応した２種類のト
ークンが存在する。このような環境下で混乱なく各演算
を実行する方法として、各々のトークンにＰ，Ｑのいず
れから呼び出されたかを示す環境識別情報（タグ）を付
加し、同じタグを持つトークン同志をオペランドとして
演算を行う「タグ付トークン制御方式」が提案されてい
る。

タグ付トークン制御方式をデータフロー計算機で効率良
く実現するには、タグの付与処理と使用済みタグの回収
処理と使用可能なタグの保持を行う専用のデータ処理装
置を備えることが有効である。

以下に従来のデータ処理装置について説明する。

第７図は従来のデータ処理装置の一例を示すブロツク図
であり、タグ管理テーブル方式による構成例を示してい
る（例えば、特開昭59-27352号公報）。

第７図の構成において、使用可能なタグの保持はタグテ
ーブルメモリ５で行う。タグテーブルメモリ５は、タグ
フィールドと空／塞表示フィールドとから構成され、ア
ドレスレジスタ４の内容をアドレスとして読み出しまた
は書き込みがなされる。

次に、タグ付与処理について説明する。タグ付与処理命
令が発行されると受信データレジスタ１で受信し、シー
ケンス制御部２は、受信データレジスタ１の内容をデコ
ードしてタグ付与要求であることを知ると、受信データ
レジスタ１の内容中のタグフィールドの値をキーとし
て、演算・テスト回路３及びテンポラリデータレジスタ
群８を用いてハッシングを行う。即ち、何らかのハッシ
ュ関数演算を行う。そしてその演算結果をアドレスレジ
スタ４に書き込む。そして、タグメモリテーブル５を読
み出し、演算・テスト回路３にて空／塞表示フィールド
をテストすることにより、該当アドレスのタグは現在使
用中（塞）か使用可能（空）かを知る。塞の場合、例え
ば開番地法や連鎖法などにより、別のアドレスを探索し
て空のタグを見つける。この際に、再び演算・テスト回
路３，テンポラリデータレジスタ群８，アドレスレジス
タ４，タグテーブルメモリ５を使用することになる。空
のタグが見つかれば、そのタグの格納されているアドレ
スを新たに付与するタグとして割り当てるためにアドレ
スレジスタ４の内容を送信データレジスタ６のタグフィ
ールドに書き込み、タグフィールド以外の内容は受信デ
ータレジスタ１の内容をそのまま送信データレジスタ６
に書き込む。その後、後処理として以下の操作を行う。
即ち、シーケンス制御部２は、演算・テスト回路３で、
受信データレジスタ１のタグフィールドと、空／塞表示
フィールドに対応するビットを塞状態にしたものを合成
編集し、タグテーブルメモリ５に書き込み、タグ付与処
理命令の実行を終える。

次に使用済みのタグの回収処理を説明する。タグ回収処
理命令が発行されると受信データレジスタ１で受信し、
シーケンス制御部２は受信データレジスタ１の内容をデ
コードして、タグ回収処理要求であることを知ると、受
信データレジスタ１のタグフィールドの内容をそのまま
アドレスレジスタ４に書き込む。そして、このアドレス
を用いてタグテーブルメモリ５を読み出し、そのタグフ
ィールドの値を送信データレジスタ６のタグフィールド
に書き込み、タグフィールド以外の内容は受信データレ
ジスタ１の内容をそのまま書き込む。その後、後処理と
して以下の操作を行う。即ち、シーケンス制御部２は、
オールゼロデータを演算・テスト回路３より出力させ、
これをアドレスレジスタ４で示されるタグテーブルメモ
リ位置に書き込み、タグ回収処理命令の実行を終える。

発明が解決しようとする問題点このような従来のデータ処理装置の構成では、演算・テ
スト回路３やシーケンス制御部２を必要とする等構成が
複雑なうえ、タグテーブルメモリ５のアドレス操作が繁
雑なうえに、基本的に内部処理がシーケンス制御部２を
用いた逐次式であるために、タグの付与処理およびタグ
の回収処理に多くの処理時間を必要とし、このようなデ
ータ処理装置を用いたデータフロー計算機では高速の計
算処理を行うことが困難であった。

この発明は上記従来の問題点を解消するものであり、簡
易な構成でかつ高速にタグの付与および回収処理を行う
ことが可能なデータ処理装置を提供することを目的とし
ている。

問題点を解決するための手段この発明のデータ処理装置は、タグ付トークンを移送す
るパイプラインレジスタ群と、前記タグ付トークン中の
タグを保持するキユーメモリと、前記パイプラインレジ
スタ群を進行するタグ回収処理命令を有したタグ付トー
クンに対しパイプライン処理方式で前記タグ回収処理命
令を有したタグ付トークン中のタグを前記キユーメモリ
に格納し、前記パイプラインレジスタ群を進行するタグ
付与処理命令を有したタグ付トークンに対しパイプライ
ン処理方式で前記キユーメモリからタグを読み出して前
記タグ付与処理命令を有したタグ付トークンに埋め込む
とともにこの埋め込んだタグを前記キユーメモリから掃
き出す制御回路とを備え、前記キユーメモリは複数のタ
グを保持することができ、複数のタグを同時に保持する
場合には、各タグが相異なる値を持つことを特徴とする
ものである。

作用上記した構成によって、タグ回収命令を有するタグ付ト
ークン中のタグをキユーメモリに格納し、タグ付与命令
を有するタグ付トークンに対してはキユーメモリからタ
グを読み出してそのタグ付与命令を有するタグ付トーク
ンに埋め込むことともにその付与したタグをキユーメモ
リから掃き出すようにしたため、タグの回収およびタグ
の付与を従来例に見られるようなタグテーブルメモリの
アクセスのためのアドレス操作が不要となり、タグ回収
およびタグ付与処理の高速化が図れ、かつ構成も簡略化
できる。

実施例第１図はこの発明を用いたデータ処理装置の第１の実施
例のブロック図である。１０はキユーメモリであり、使
用可能なタグの保持を行う。キユーメモリ１０には市販
のＦＩＦＯメモリ（例えばＭＭＩ社Ｃ６７４０１）を使
用しても良い。１１_１〜１１_８がパイプラインレジスタ
群であり、キユーメモリ１０とパイプラインレジスタ群
１１_１〜１１_８の制御を行うところの制御回路１２と共
に、タグの付与処理、タグの回収処理をパイプライン処
理方式で行う。

制御回路１２の主要構成要素の詳細図を第２図(a)〜(d)
に示す。制御回路１２の中の３０_１，３０_２，３１_１，
３１_２はＤラッチである。

第３図(a)〜(e)は、第１図のデータ処理装置へ入力す
る、または第１図のデータ処理装置から出力するトーク
ンのフィールド構成を示す図である。第３図(a)は各フ
ィールドの配置を示す図であり、入出力するトークンは
全て２ワード構成である。第３図(a)の命令コードフィ
ールドには「タグ付与処理命令」か「タグ回収処理命
令」のいずれかの命令コードが書き込まれている。第３
図(b)はタグ付与処理命令の入力トークンを示す図であ
り、タグ付与処理を施された結果の出力トークンを示す
図が第３図(c)である。新たに付与されたタグ値が入力
トークンのデータ２フィールドに代入された以外は、入
力トークンの各フィールドの内容がそのまま出力トーク
ンに現れている。第３図(d)はタグ回収処理命令の入力
トークンを示す図であり、入力トークン中のタグフィー
ルドの値を回収し、キユーメモリ１０に戻し入れたの
ち、第３図(e)のように入力トークン全てを消去し、出
力トークンを出力しない。なお、従来例と同様にトーク
ンを消去せずにそのまま出力するようにしてもよい。

以下、第１図を用いて、より詳細にタグの付与処理とタ
グの回収処理の方法を説明する。

まず、第１図のデータ処理装置の初期化の方法と、タグ
回収処理の方法を説明する。

初期化は、まずリセット信号１４を「０」にし、キユー
メモリ１０を空にするとともに、ラッチ信号１５_１〜１
５_８を全て「０」にする。この時、同時に応答信号１６
_１〜１６₁₁，１７は全て「１」になる。この状態で、キ
ユーメモリ１０に使用可能なタグを装てんしてやる必要
があるが、タグの装てん処理はタグ回収処理と全く同じ
であるので、タグの装てん処理の方法は以下のタグの回
収処理の方法の説明で代行する。

タグの回収処理は、タグ回収処理命令の入力トークンの
入力で始まる。即ち、応答信号１６_１が「１」の時に、
他の装置よりパイプラインレジスタ１１_１の入力側に、
タグ回収処理命令の入力トークンの第１ワードを入力
し、入力要求信号２０を「１」にする。この時、制御要
求２１_１（通例MullerのＣ素子と呼ばれる公知の技術）
は、次段からの応答信号１６_２が「１」であるかを調
べ、「１」であればラッチ信号１５_１を「１」にし、
「０」であれば「１」になるまで待ったのちラッチ信号
１５_１を「１」にする。即ち、入力要求信号２０と次段
からの応答信号１６_２がどちらも「１」の時に限り、ラ
ッチ信号１５_１を「０」から「１」に変化させる。同様
に、入力要求信号２０と応答信号１６_２どちらも「０」
の時に限り、ラッチ信号１５_１を「１」から「０」に変
化させる。また応答信号１６_１はラッチ信号１５_１を論
理反転させた信号である。以上の動作は制御要素２１_１
〜２１_８について共通である。ラッチ信号１５_１が
「０」から「１」に変化したことにより、入力トークン
の第１ワードがパイプラインレジスタ１１_１にラッチさ
れる。このラッチされた第１ワードは、制御要素２１_２
の同様の動作によって次にパイプラインレジスタ１１_２
にラッチされる。この後、入力トークンの第２ワードの
入力が可能となり（この時、応答信号１６_１は
「１」）、第１ワードと同様の方法で第２ワードが入力
される。そして、入力トークンは順次パイプラインレジ
スタ群の中を進行して行く。

デコーダ２４_１，２４_２は同じ構成のものであり、入力
トークンの第１ワードの命令コードフィールドを解読し
て、「タグ回収処理命令」であればその出力信号２
５_１，２５_２を「１」に、「タグ付与処理命令」であれ
ば「０」にするものである。

また、制御要素２２は、入力トークンがタグ回収処理命
令の場合のみ、即ちフラグ信号２６_１が「１」の場合の
み、データ線２７とプッシュ信号２８を用いて、パイプ
ラインレジスタ群を進行中の入力トークンの第１ワード
のタグフィールドの内容をキユーメモリ１０に入力する
機能を果たす。この時、入力トークンの第１ワードであ
るか第２ワードであるかの識別は、ヘッダ信号３２の論
理値により行う。即ち、ヘッダ信号３２が「１」の時は
パイプラインレジスタ１１_２に格納されているデータは
第１ワードであり、ヘッダ信号３２が「０」の時はパイ
プラインレジスタ１１_２に格納されているデータは第２
ワードである。このことは第３図において示されている
通りである。またキユーメモリ１０にタグフィールドの
内容を入力する際には、制御要素２２はラッチ信号１５
_３と応答信号１７及び１６_５が全て「１」になるまで待
ってプッシュ信号２８を「１」にし、その後ラッチ信号
１５_３と応答信号１７及び１６_５が全て「０」になるま
で待ってプッシュ信号２８を「０」に戻す。一方、入力
トークンがタグ付与処理命令のトークンの場合は、即ち
フラグ信号２６_１が「０」の場合は、その入力トークン
に対しては制御要素２２は、制御要素２１_１〜２１_８と
同様の動作で、入力トークンを次段のパイプラインレジ
スタ１１_４に伝えるのみの動作を行う。

制御要素２３は、入力トークンがタグ回収処理命令の場
合のみ、即ちフラグ信号２６_２が「１」の場合のみ、そ
の入力トークンに対してラッチ信号１５_５を「１」に変
化させずに、応答信号１６_６を次のデータの入力を要求
するように変化させる機能を果たす。即ち、パイプライ
ンレジスタ１１_４の出力データはパイプラインレジスタ
１１_５にラッチされない。つまり入力トークンの消去が
行われる。一方、入力トークンがタグ付与処理命令の場
合は、即ちフラグ信号２６_２が「０」の場合は、その入
力トークンに対しては、制御要素２３は制御要素２１_１
〜２１_８と同様の動作で、入力トークンを次段のパイプ
ラインレジスタに伝えるのみの動作を行う。

以上を要約すると、入力トークンがタグ回収処理命令の
場合には、制御素子２２によって入力トークンの第１ワ
ードのタグフィールドの内容をキユーメモリ１０に入力
し、その後その入力トークンは制御要素２３によって消
去される。以上でタグ回収処理がなされたことになる。
一方、入力トークンがタグ付与処理命令の場合は、入力
トークンがそのまま何らの操作も受けずに、順次パイプ
ラインレジスタ群を進行し、パイプラインレジスタ１１
_７に到達する。

次に、タグ付与処理の方法を説明する。

上で述べたように、入力トークンがタグ付与処理命令の
場合には、入力トークンは何らの操作も受けずにパイプ
ラインレジスタ１１_７まで進行する。この時、キユーメ
モリ１０に使用可能なタグが格納されており出力可能で
あれば、即ち出力可能信号１８が「１」であれば、制御
要素２４はラッチ信号１５_８を「０」から「１」にして
パイプラインレジスタ１１_８にラッチする。この際、入
力トークンの第１ワードをラッチする場合、即ちテイル
信号３４が「０」であり、かつパイプラインレジスタ１
１_７の出力の第２フィールド（ビット）が「０」の場合
には、データマルチプレクサ１３は第１図に図示したデ
ータ経路を設定するので、パイプラインレジスタ１１_７
の出力がそのままパイプラインレジスタ１１_８の入力に
伝わり、ラッチされる。一方、入力トークンの第２ワー
ドをラッチする場合、即ちテイル信号３４が「１」であ
り、かつパイプラインレジスタ１１_７の出力の第２フィ
ールド（ビット）が「１」の場合には、データマルチプ
レクサ１３は、データ経路を切り換えてキユーメモリ１
０の出力データ線２９からパイプラインレジスタ１１_８
の入力に伝えるデータ経路を設定するので、パイプライ
ンレジスタ１１_８にラツチされるデータの第４フィール
ド（データ２フィールド）のみキユーメモリ１０から出
力されるタグ値が書き込まれる。このようにして、タグ
付与処理済のトークンは、第３図(c)に示すものとなっ
て、制御要素２１_８の作用によって外部へ出力される。
外部への出力の際、制御要素２１_８は応答信号１９が
「１」になるのを待って出力が可能になったことを出力
要求信号３５を「１」にして通知し、そ後応答信号１９
が「０」になったのを検知して出力先が受信したことを
知り、出力要求信号３５を「０」に戻す。この手順でデ
ータ１ワードが出力されるので、２ワード構成のタグ付
与処理済みのトークンの出力は上記手順を２度行うこと
によりなされる。また、第２ワードのラッチを行い、ラ
ッチを終える際、即ちラッチ信号１５_８が「０」→
「１」→「０」と変化するのと同時に、ポップ信３１も
「０」→「１」→「０」と変化し、この負のエッジ部分
で、付与の終飾わったタグ値をキユーメモリ１０から掃
き出す。即ち、タグ付与処理とこの後処理は同時並行し
て実行することができる。

以上のタグ回収処理もタグ付与処理もいずれの処理もパ
イプライン処理方式で行われるので、両方の処理が第１
図のデータ処理装置中に混在しても構わない。即ち、本
データ処理装置内でパイプライン式の並列処理が可であ
り、従来例のものに比べて高速・高処理能力の動作が可
能である。さらに、データ処理装置自体がパイプライン
レジスタ群の存在により、キユーバッファメモリとして
機能する。

また、演算回路、シーケンス制御器等の特殊な構成要素
を必要とせずに、パイプラインレジスタ１１_１〜１
１_８，キユーメモリ１０，データマルチプレクサ１３等
の汎用の素子，及び簡略な構成の制御回路で構成できる
利点がある。

以上、入力トークンを第３図のうな２ワード構成に限定
して第１の実施例を説明したが、３ワード以上の構成時
にもほぼそのまま応用可能であり、また１ワード構成時
にも応用可能である。１ワード構成の場合には、さらに
制御回路１２の構成が簡単になり、マルチプレクサ１３
が不要になるという利点が生ずる。

第４図は、この発明を用いたデータ処理装置の第２の実
施例のブロック図である。キユーメモリ１０，パイプラ
インレジスタ群１１_９〜１１₁₃は第１の実施例のものと
同等のものを用いる。キユーメモリ１０が使用可能なタ
グの保持を行い、パイプラインレジスタ群１１_９〜１１
₁₁がキユーメモリ１０とパイプラインレジスタ群１１_９
〜１１₁₁の制御を行う制御回路４０と共に、タグの付与
処理をパイプライン方式で行う。また、パイプラインレ
ジスタ群１１₁₂，１１₁₃がキユーメモリ１０とパイプラ
インレジスタ群１１₁₂，１１₁₃の制御を行う制御回路４
１と共に、タグの回収処理をパイプライ方式で行う。

なお、この実施例では、タグ回収処理命令の有するトー
クンとタグ付与処理命令を有するトークンとが第４図の
回路に入力される前段で選別され、タグ回収命令を有す
るトークンはパイプラインレジスタ１１₁₂に入力され、
タグ付与命令を有するトークンはパイプラインレジスタ
１１_９に入力されることになる。

第５図(a)〜(c)は、制御回路４０及び制御回路４１の構
成要素の詳細図である。制御要素２１_９〜２０₁₃は第１
の実施例の制御要素２１_１〜２１_８と同一の構成、制御
要素２４も第１の実施例のものと同一の構成である。

第２の実施例においても、入力トークン，出力トークン
の形式は、第３図に示すものと同一として、以後の説明
を行う。

以下、第４図を用いて、より詳細にタグ付与処理とタグ
回収処理の方法を説明する。

まず、第２の実施例データ処理装置の初期化の方法とタ
グ回収処理の方法を説明する。

初期化はまず、リセット信号４３を「０」にし、キユー
メモリ１０を空にするとともに、ラッチ信号１５_９〜１
５₁₃，プッシュ信号４５を全て「０」にする。このと
き、同時に応答信号１６₁₂〜１６₁₈，１７は全て「１」
になる。この状態で、キユーメモリ１０に使用可能なタ
グを装てんしてやる必要があるが、第１の実施例と同
様、タグの装てん処理はタグ回収処理と全く同じである
のでタグの装てん処理の方法の説明は省く。

タグ回収処理は、タグ回収処理命令の入力トークンの入
力で始まる。即ち、応答信号１６₁₆が「１」の時に、別
の装置よりパイプラインレジスタ１１₁₂の入力側にタグ
回収処理命令の入力トークンの第１ワードを入力し、入
力要求信号４４を「１」にする。この時、制御要素２１
₁₂は次段からの応答信号１６₁₇が「１」であるかどうか
を調べ、「１」であればラッチ信号１５₁₂を「１」に
し、応答信号１６₁₇が「０」であれば「１」になるまで
待って、ラッチ信号１５₁₂を「１」にする。ラッチ信号
１５₁₂が「０」から「１」に変化したことにより、入力
トークンの第１ワードがパイプラインレジスタ１１₁₂に
ラッチされる。このラッチされた第１ワードのタグフィ
ールドの内容は、制御要素２１₁₃の同様の動作によって
次にパイプラインレジスタ１１₁₃にラッチされる。この
後、入力トークンの第２のワードの入力が可能となり
（この時、応答信号１６₁₆は「１」）、第１ワードと同
様の方法で第２ワードが入力される。

制御要素４２は、パイプラインレジスタ１１₁₃の内容が
第１ワードのタグフィールドの時のみ、即ちヘッド信号
５１が「１」のときのみプッシュ信号４５を「１」にし
て、データ線４７を介して、第１ワードのタグフィール
ドの内容をキユーメモリ１０に入力する。この際には、
制御要素４２はラッチ信号１５₁₃と応答信号１７が共に
「１」になるまで待ってプッシュ信号４５を「１」に
し、その後ラッチ信号１５₁₃と応答信号１７が共に
「０」になるまで待ってプッシュ信号４５を「０」に戻
す。一方パイプラインレジスタ１１₁₃の内容が第２ワー
ドのデータ２フィールド時には、即ちヘッド信号５１が
「０」の時にはプッシユ信号４５を「０」のままにして
応答信号１６₁₈を次のデータの入力を要求するように変
化させる。即ち、入力トークンの第１ワードのタグフィ
ールドのみをパイプライン処理でキユーメモリ１０に入
力し、第１ワードのその他のフィールド及び第２ワード
の全てを消去することになる。これで、タグの回収処理
が終了する。

次に、タグ付与処理の方法を説明する。

タグ付与処理は、タグ付与処理命令の入力トークンの入
力で始まる。即ち、応答信号１６₁₂が「１」の時に、別
の装置よりパイプラインレジスタ１１_９の入力側にタグ
付与処理命令の入力トークンの第１ワードを入力し、入
力要求信号４６を「１」にする。以下、入力トークンの
入力手順は、タグ回収処理命令の入力トークンの入力の
場合と同様であり、第１ワードがパイプラインレジスタ
１１₁₀にラッチされるまで、何らの操作も受けずに進
む。この段階で、キユーメモリ１０に使用可能なタグが
格納されており、かつ出力可能であれば、即ち出力可能
信号１８が「１」であれば、制御要素２４はラッチ信号
１５₁₁を「１」にして、パイプラインレジスタ１１₁₁に
ラッチをかける。この際、入力トークンの第１ワードを
ラッチする場合、即ちテイル信号５０が「０」であり、
かつパイプラインレジスタ１１₁₀の出力の第２フィール
ド（ビット）が「０」の場合には、データマルチプレク
サ１３は第４図に示したデータ経路を設定するので、パ
イプラインレジスタ１１₁₀の出力がそのままパイプライ
ンレジスタ１１₁₁の入力に伝わり、ラッチされる。一
方、入力トークンの第２ワードをラッチする場合、即ち
テイル信号５０が「１」であり、かつパイプラインレジ
スタ１１₁₀の出力の第２フィールド（ビット）が「１」
の場合には、データマルチプレクサ１３は、データ経路
を切り換えてキユーメモリ１０の出力データ線２９から
パイプラインレジスタ１１₁₁の入力に伝えるデータ経路
を設定するので、パイプラインレジスタ１１₁₁にラッチ
される内容の第４のフィールド（データ２フィールド）
のみキユーメモリ１０から出力されるタグ値が埋め込ま
れる。このようにして、タグ付与処理済みのトークン
は、第３図(c)に示すものとなって、制御要素２１₁₁を
経て外部へ出力される。外部への出力の際、制御要素２
１₁₁は応答信号４９が「１」になるのを待って出力が可
能になったことを出力要求信号４８を「１」にして通知
し、その後応答信号４９が「０」となったのを検知して
出力先が受信したことを知り、出力要求信号４８を
「０」に戻す。この手順でデータ１ワードが出力される
ので、２ワード構成のタグ付与処理済みのトークンの出
力は上記手順を２度行うことによりなされる。また、第
２ワードのラッチを行い、ラッイを終える際、即ちラッ
チ信号１５₁₁が「０」→「１」→「０」と変化するのと
同時に、ポップ信号３１も「０」→「１」→「０」と変
化し、この負のエッジ部分で、付与の終わったタグ値を
キユーメモリ１０から掃き出す。即ち、タグ付与処理と
この後処理は同時並行して実行することができる。

第１の実施例と同様に、第２の実施例においても、タグ
回収処理、タグ付与処理とともにパイプライン処理方式
で行われ、かつ両方の処理を並行して処理できる。従来
例のものに比べて、高速・高処理能力の動作が可能であ
る。さらにパイプラインレジスタ群１１_９〜１１₁₃の存
在により、データ処理装置自体がキユーバッファメモリ
としても機能する。また、第１の実施例に比べて、タグ
付与処理に対するパイプライン処理段数が大幅に減少す
るので、処理力（スループット）をそのままに処理遅延
を減少できる利点がある。また、第１の実施例に比べ
て、制御回路部分の構成が簡略になる利点がある。

以上、入力トークンを第３図のような２ワード構成に限
定て第２の実施例を説明たが、３ワード以上の構成の場
合にもほぼそのまま応用可能である。１ワード構成の場
合には、さらに制御回路４０，４１の構成が簡単にな
り、マルチプレクサ１３が不要になるという利点が生ず
る。

発明の効果以上述べてきたように、この発明のデータ処理装置は、
タグ回収命令を有するタグ付トークン中のタグをキユー
メモリに格納するとともにそのタグ回収命令を有するタ
グ付トークンを消去し、タグ付与命令を有するタグ付ト
ークンに対してはキユーメモリからタグを読み出してそ
のタグ付与命令を有するタグ付トークンに埋め込むとと
もにその付与したタグをキユーメモリから掃き出すよう
にしたため、非常に簡単な構成で、タグ付トークン制御
方式のデータフロー計算機に必要なタグ付与処理および
タグ回収処理が高速にパイプライン処理できるうえに、
データ処理装置自体が入力トークンまたは出力トークン
を一時格納するキューバッファメモリとしても機能し、
実用的に極めて有用である。

【図面の簡単な説明】

第１図はこの発明を用いたデータ処理装置の第１の実施
例を示すブロック図、第２図(a)〜(d)はこの発明を用い
たデータ処理装置の第１の実施例の制御回路の主要構成
要素の詳細図、第３図(a)〜(e)はこの発明を用いたデー
タ処理装置の第１の実施例，第２の実施例に共通のトー
クンのフィールド構成図、第４図はこの発明を用いたデ
ータ処理装置の第２の実施例を示すブロック図、第５図
(a)〜(c)はこの発明を用いたデータ処理装置の第２の実
施例の制御回路の構成要素の詳細図、第６図はデータフ
ローグラフの例、第７図は従来のデータ処理装置のブロ
ック図である。１……受信データレジスタ、２……シーケンス制御部、
３……演算・テスト回路、４……アドレスレジスタ、５
……タグテーブルメモリ、６……送信データレジスタ、
７……データバス、８……テンポラリデータレジスタ
群、９……制御信号群、１０……キユーメモリ、１１_１
〜１１_８……パイプラインレジスタ、１２……制御回
路、１３……データマルチプレクサ、２１_１〜２１_８…
…制御要素、２２……制御要素、２３……制御要素、２
４……制御要素、１１_９〜１１₁₃……パイプラインレジ
スタ、４０……制御回路、４１……制御回路、２１_９〜
２１₁₃……制御要素、２４……制御要素、４２……制御
要素

───────────────────────────────────────────────────── フロントページの続き (72)発明者寺田浩詔大阪府吹田市山田西３丁目52番地千里一条池Ｂ―803 (72)発明者浅田勝彦兵庫県尼崎市東難波町４丁目11番４号 (72)発明者西川博昭大阪府吹田市江坂町１丁目12番55―1002号 (72)発明者浅野一大阪府豊中市庄内幸町２丁目２番27号 (72)発明者清水雅久大阪府門真市下馬伏271番地 (72)発明者三浦宏喜大阪府枚方市朝日丘町10番49号 (72)発明者嶋憲司兵庫県西宮市甲子園町３丁目16番411号 (72)発明者小守伸史兵庫県伊丹市昆陽字木ノ本14―７番地 (72)発明者宮田宗一奈良県磯城郡三宅町大字屏風17番地88 (72)発明者松本敏奈良県宇陀郡榛原町天満台西３丁目30番の５ (56)参考文献特開昭58−165154（ＪＰ，Ａ)

Claims

【特許請求の範囲】

【請求項１】タグ付トークンを移送するパイプラインレ
ジスタ群と、前記タグ付トークン中のタグを保持するキ
ユーメモリと、前記パイプラインレジスタ群を進行する
タグ回収処理命令を有したタグ付トークンに対しパイプ
ライン処理方式で前記タグ回収処理命令を有したタグ付
トークン中のタグを前記キユーメモリに格納し、前記パ
イプラインレジスタ群を進行するタグ付与処理命令を有
したタグ付トークンに対しパイプライン処理方式で前記
キユーメモリからタグを読み出して前記タグ付与処理命
令を有したタグ付トークンに埋め込むとともにこの埋め
込んだタグを前記キユーメモリから掃き出す制御回路と
を備え、前記キユーメモリは複数のタグを保持すること
ができ、複数のタグを同時に保持する場合には、各タグ
が相異なる値を持つことを特徴とするデータ処理装置。