JPH06326018A - パターン形式用レジスト構造とパターン形成方法 - Google Patents

パターン形式用レジスト構造とパターン形成方法

Info

Publication number
JPH06326018A
JPH06326018A JP11082893A JP11082893A JPH06326018A JP H06326018 A JPH06326018 A JP H06326018A JP 11082893 A JP11082893 A JP 11082893A JP 11082893 A JP11082893 A JP 11082893A JP H06326018 A JPH06326018 A JP H06326018A
Authority
JP
Japan
Prior art keywords
resist
pattern
film
water
resist film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11082893A
Other languages
English (en)
Inventor
Norihiko Samoto
典彦 佐本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP11082893A priority Critical patent/JPH06326018A/ja
Publication of JPH06326018A publication Critical patent/JPH06326018A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

(57)【要約】 【目的】 二種類以上のレジスト膜を層状に重ねた多層
レジストを用いたパターン形成方法における、レジスト
パターンの変形、レジスト界面での混合層の発生を防止
する。 【構成】 基板11上に第一のレジスト膜12が塗布形
成され、その上に水溶性高分子膜13が塗布形成れ、そ
の上に第二のレジスト膜14が塗布形成されたパターン
形成用レジスト構造である。このレジスト構造を用いた
パターン形成方法では、第一のパターンの製造工程中の
変形や、2つのレジスト膜の界面にできる現像液で除去
できない混合膜の形成がない。従って多層レジストを用
いた良好な微細パターン形成が実現できる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体デバイス作製に
おいて利用される多層レジスト構造によるパターン形成
方法に関するものである。
【0002】
【従来の技術】トランジスタのゲート長を小にし、か
つ、ゲート抵抗をさげる目的で、断面T型のゲートが二
層のレジストを用いたリフトオフにより形成されるよう
になってきた。二層のレジストを用いたパターン形成法
は、特開平2−191347号公報「半導体装置用電極
の形成方法」に記載されるようなパターン形成法が知ら
れている。前記公報記載のパターン形成方法を図3
(a)〜(b)に示す。半導体基板301の1主面に第
一のレジスト膜31を塗布形成した後、電子線露光によ
り露光し、現像を行い、ついで、この第一のレジスト膜
31上に薄膜32としてSiO2 膜をスパッタ法で形成
する。(図3(a))。
【0003】次いで、(第2の)レジスト膜33を塗布
形成する。次に、第2のレジスト膜33に露光現像を行
い、第一のレジスト膜31の開口34を含む広い開口3
5を形成した後、この開口35を通して前記薄膜32の
弗化アンモニウム水溶液でエッチングし、半導体基板3
01上の第一のレジスト膜と薄膜32にT字型の断面形
状を持つ開口(断面T字型パターン36)を形成してい
る(図3(b))。
【0004】
【発明が解決しようとする課題】以上述べた方法は、多
層レジスト構成によってパターンを形成する方法である
が、薄膜を第一のレジスト上に形成するためには、スパ
ッタ蒸着あるいは電子溶融蒸着または通電加熱蒸着の方
法をとる必要があるが、いずれも第一のレジストパター
ンの形成を発生させることのないように、耐熱性の高い
レジストを使用する必要があり、第一のレジストとして
使用できるレジストが限定される。
【0005】また、薄膜を使用せずに、第一のレジスト
膜上に第二のレジストを直接塗布する方法が考えられる
が、一般に、レジストの重ね塗りは、レジスト界面に混
合層を形成することが知られており、この混合層は、現
像液によって簡単に除去できないことも知られている。
従って、混合層を形成しないレジストの組合せ、ないし
は、現像液に依って除去可能な混合層が形成されるレジ
ストの組合せを考える必要があった。
【0006】本発明では、このような従来の欠点を除去
せしめて、多層レジスト構造において、パターン形成可
能な方法を提供する事にある。
【0007】
【課題を解決するための手段】本発明のパターン形成方
法は、基板上に第一のレジスト膜を塗布形成する工程
と、その第一のレジスト膜に第一のエネルギー線を照射
した後現像処理により、第一のレジストパターンを形成
する工程と、その第一のパターンを有する第一のレジス
ト膜上に水溶性高分子膜を塗布形成する工程と、その水
溶性高分子膜上に第二のレジスト膜を塗布形成する工程
と、その第二のレジスト膜に第二のエネルギー線を照射
した後現像処理により、第二のレジストパターンを前記
第一のレジストパターン上に形成する工程と、前記第二
のレジストパターンをマスクトとして前記水溶性高分子
膜を選択的に除去し、前記第二のレジストパターンの一
部あるいは全部を露呈させて所望のパターンを形成する
工程から成ることを特徴としている。
【0008】またこのパターン形成方法に用いるレジス
ト構造は第1,2のレジスト膜とその間に形成された水
溶性高分子膜からなることを特徴とする。
【0009】
【作用】本発明では、第一のレジスト膜と第二のレジス
ト膜の間に水溶性高分子膜を存在させることにより、第
一のレジスト膜と第二のレジスト膜の混合による混合層
の発生を抑制する効果がある。第一のレジスト膜と水溶
性高分子膜の間に混合層が形成される可能性があるが、
一般に第一のレジスト膜の性質が疎水性であれば、混合
層の発生は無い。また、第二のレジスト膜と水溶性高分
子膜の間にも混合層の形成が考えられるが、混合層が形
成されても、水溶性高分子成分は、水により除去が可能
であり、第二のレジスト材料成分は、第二のレジスト膜
用の現像液で除去可能である。従って、レジストの重ね
塗りによって発生する現像除去不可能な混合層の発生を
回避して、レジストパターンを形成する事が可能であ
る。
【0010】
【実施例】次に図面を参照して、本発明の実施例につい
て説明する。図1は、本発明のレジスト構造を示す図、
図2(a)〜(b)は、本発明の方法を説明するための
工程別断面図である。
【0011】図1は、本発明にかかる基板上に塗布形成
されたレジスト構成を示したものである。基板11上に
第一のレジスト膜12、例えば、電子感光レジストポリ
メチルメタアクリレート(polymethyl me
thacrylate;PMMA)を厚さ0.25μm
で塗布形成した後、第一のレジスト膜12上に、水溶性
高分子膜13、例えば、メチルセルロース(methy
l Cellulose)、を厚さ0.20μmで塗布
形成した後、水溶性高分子膜13上に第二のレジスト膜
14、例えば、AZ1350J(商品名、ヘキスト社
製)、を厚さ1.5μm塗布形成したものである。
【0012】図2は、本発明にかかるパターン形成方法
を工程順に示すものであり、図2(a)〜(c)を参照
して説明する。ここでは断面T字型のパターンを形成す
る方法を一例として示す。
【0013】図2(a)に示すように、基板21上に第
一のレジスト膜22、例えば、電子感光レジストポリメ
チルメタアクリレート(polymethyl met
hacrylate;PMMA)を厚さ0.25μmで
塗布形成した後、所定パターンに電子221を照射す
る。ここでは開口部を形成するパターンとした。
【0014】次に、図2(b)に示すように、第一のレ
ジスト膜22をメチルイソブチルケトン(MIBK)と
イソプロピールアルコール(IPA)を容積比1:9に
混合してなる現像液を用いて現像して、この第一のレジ
スト膜22に0.1μmの開口25を形成する。次に、
全面に水溶性高分子膜23、例えば、メチルセルロース
(methyl Cellulose)水溶液、を塗布
乾燥形成し、厚さ0.25μmとした後、水溶性高分子
膜23上に第二のレジスト膜24、例えば、AZ135
0J(商品名、ヘキスト社製)、を厚さ1.5μm塗布
形成する。次に、所定パターンに紫外光224を照射す
る。
【0015】次いで、図2(c)に示すよに、前記第二
のレジスト膜24を、例えば、AZデベロッパー(商品
名 ヘキスト社製)を用いて現像して、この第二のレジ
スト膜24に0.7μmの開口26を開口25を含む領
域に形成し、水溶性高分子膜23を露呈させる。
【0016】次いで、図2(d)に示すように、開口2
6をマスクとして露呈している水溶性高分子膜23を水
により除去し、開口25を露呈させ、開口26および開
口25により構成される断面T字型パターン27を形成
する。
【0017】本実施例により、第1のレジストの変形が
なく、良好な微細T字型パターンが形成できた。
【0018】なお、上記実施例では、第一のレジストを
PMMA、第二のレジストをAZ1350Jとしたが、
非水溶性レジストであれば、他のレジストであっても構
わない。また、露光法についてもこの限りではない。さ
らに、第一のレジスト膜の開口25の開口幅を0.1μ
m、第二のレジスト材料層の開口幅を0.7μmとした
が、開口25の開口幅が開口26の開口幅より大きくて
もなんら問題はなく、各開口幅の寸法は所望の寸法とす
ることが可能である。
【0019】水溶性高分子膜23として、この例では、
メチルセルロース水溶性を用いたが、ポリビニルアルコ
ール、ポリビニルピロリドン、アミロース等も用いるこ
とができるのは当然のことである。
【0020】
【発明の効果】本発明によれば、第一のレジスト膜と第
二のレジスト膜の間に水溶性高分子膜を存在させること
により、第一のレジスト膜と第二のレジスト膜の混合に
よる混合層の発生を抑制する効果がある。第一のレジス
ト膜と水溶性高分子膜の間に混合層が形成される可能性
があるが、一般に第一のレジスト膜の性質が疎水性であ
れば、混合層の発生は無い。また、第二のレジスト膜と
水溶性高分子膜の間にも混合層の形成が考えられるが、
混合層が形成されても、水溶性高分子成分は、水により
除去が可能であり、第二のレジスト材料成分は、第二の
レジスト膜用の現像液で除去可能である。従って、レジ
ストの重ね塗りによって発生する現像除去不可能な混合
層の発生を回避して、レジストパターンを形成する事が
可能である。
【0021】本発明により、多層レジストパターンを用
いた場合でも、微細パターンを精度良く形成できる。特
にT型ゲート構造のパターン形成に有効でゲート長を小
さくすることができる。
【図面の簡単な説明】
【図1】本発明のレジスト構造を示す図。
【図2】本発明のパターン形成方法の工程を説明するた
めの断面図である。
【図3】従来の製造工程を示す断面図である。
【符号の説明】
11 基板 12 第一のレジスト膜 13 水溶性高分子膜 14 第二のレジスト膜 21 基板 22 第一のレジスト膜 221 電子線 25、26 開口 27 断面T字型パターン 23 水溶性高分子膜 24 第二のレジスト膜 224 紫外光 301 半導体基板 31 第一のレジスト膜 33 第二のレジスト膜 34、35 開口 36 断面T字型パターン

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 基板上に第一のレジスト膜が塗布形成さ
    れ、前記第一のレジスト膜上に水溶性高分子膜が塗布形
    成され、前記水溶性高分子膜上に第二のレジスト膜が塗
    布形成されていることを特徴とするパターン形成用レジ
    スト構造。
  2. 【請求項2】 基板上に第一のレジスト膜を塗布形成す
    る工程と、前記第一のレジスト膜に第一のエネルギー線
    を照射した後現像処理により、第一のレジストパターン
    を形成する工程と、前記第一のパターンを有する第一の
    レジスト膜上に水溶性高分子膜を塗布形成する工程と、
    前記水溶性高分子膜上に第二のレジスト膜を塗布形成す
    る工程と、前記第二のレジスト膜に第二のエネルギー線
    を照射した後現像処理により、第二のレジストパターン
    を前記第一のレジストパターン上に形成する工程と、前
    記第二のレジストパターンをマスクとして前記水溶性高
    分子膜を選択的に除去し、前記第二のレジストパターン
    の一部あるいは全部を露呈させて所望のパターンを形成
    する工程とを備えることを特徴とするパターン形成方
    法。
JP11082893A 1993-05-13 1993-05-13 パターン形式用レジスト構造とパターン形成方法 Pending JPH06326018A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11082893A JPH06326018A (ja) 1993-05-13 1993-05-13 パターン形式用レジスト構造とパターン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11082893A JPH06326018A (ja) 1993-05-13 1993-05-13 パターン形式用レジスト構造とパターン形成方法

Publications (1)

Publication Number Publication Date
JPH06326018A true JPH06326018A (ja) 1994-11-25

Family

ID=14545694

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11082893A Pending JPH06326018A (ja) 1993-05-13 1993-05-13 パターン形式用レジスト構造とパターン形成方法

Country Status (1)

Country Link
JP (1) JPH06326018A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008052179A (ja) * 2006-08-28 2008-03-06 Mitsubishi Electric Corp 半導体装置の製造方法
WO2008038526A1 (en) * 2006-09-28 2008-04-03 Tokyo Ohka Kogyo Co., Ltd. Method of forming pattern, and material for coating film formation
KR20170121240A (ko) 2015-02-26 2017-11-01 가부시키가이샤 아데카 패턴 형성 방법 및 이를 이용하여 제조한 전자 디바이스

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59175725A (ja) * 1983-03-26 1984-10-04 Toshiba Corp 多層レジスト膜
JPS62239530A (ja) * 1986-04-11 1987-10-20 Hitachi Ltd パタ−ン形成法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59175725A (ja) * 1983-03-26 1984-10-04 Toshiba Corp 多層レジスト膜
JPS62239530A (ja) * 1986-04-11 1987-10-20 Hitachi Ltd パタ−ン形成法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008052179A (ja) * 2006-08-28 2008-03-06 Mitsubishi Electric Corp 半導体装置の製造方法
WO2008038526A1 (en) * 2006-09-28 2008-04-03 Tokyo Ohka Kogyo Co., Ltd. Method of forming pattern, and material for coating film formation
JP2008083537A (ja) * 2006-09-28 2008-04-10 Tokyo Ohka Kogyo Co Ltd パターン形成方法及び被覆膜形成用材料
US8124312B2 (en) 2006-09-28 2012-02-28 Tokyo Ohka Kogyo Co., Ltd. Method for forming pattern, and material for forming coating film
KR20170121240A (ko) 2015-02-26 2017-11-01 가부시키가이샤 아데카 패턴 형성 방법 및 이를 이용하여 제조한 전자 디바이스
US10386721B2 (en) 2015-02-26 2019-08-20 Adeka Corporation Pattern formation method and electronic device manufactured using same

Similar Documents

Publication Publication Date Title
JP3057879B2 (ja) 半導体装置の製造方法
US6455227B1 (en) Multilayer resist structure, and method of manufacturing three-dimensional microstructure with use thereof
US20010016300A1 (en) Resist pattern and method for forming wiring pattern
JPH06326018A (ja) パターン形式用レジスト構造とパターン形成方法
JPS6239817B2 (ja)
JP2610402B2 (ja) 二重露光によるt形のゲートの製造方法
JP3563809B2 (ja) パターン形成方法
JPH01128522A (ja) レジストパターンの形成方法
JP2723260B2 (ja) 微細パターン形成方法
JPH01220829A (ja) パターン形成方法
JP2664736B2 (ja) 半導体装置用電極の形成方法
JPS59141228A (ja) 微細パタ−ン形成方法
JPH04276618A (ja) アスペクト比の高い吸収体パターンを含む解像力の高いx線マスク
JPS61181132A (ja) パタ−ン化層形成法
JP3071481B2 (ja) GaAsデバイス及びT字型ゲート電極の作成方法
JPH02156244A (ja) パターン形成方法
JPH0312452B2 (ja)
JPH0744148B2 (ja) 両面吸収体x線マスクの製造方法
JPH0685070B2 (ja) レジストパターンの現像方法
JPS58153932A (ja) 写真蝕刻方法
JPS61209450A (ja) ホトマスク
JPH05299337A (ja) 多層レジスト膜形成方法
JPH01302350A (ja) レジストパターン形成方法
JPS61184827A (ja) 微細パタ−ンの形成法
JPS59155927A (ja) パタ−ン形成方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19950905