JPH06326077A - シリコン基板内に孔構造を形成する方法 - Google Patents

シリコン基板内に孔構造を形成する方法

Info

Publication number
JPH06326077A
JPH06326077A JP6082549A JP8254994A JPH06326077A JP H06326077 A JPH06326077 A JP H06326077A JP 6082549 A JP6082549 A JP 6082549A JP 8254994 A JP8254994 A JP 8254994A JP H06326077 A JPH06326077 A JP H06326077A
Authority
JP
Japan
Prior art keywords
etching
mask
substrate
hole structure
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6082549A
Other languages
English (en)
Inventor
Wolfgang Hoenlein
ヘンライン ウオルフガング
Volker Lehmann
レーマン フオルカー
Josef Willer
ウイラー ヨーゼフ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Corp
Original Assignee
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Corp filed Critical Siemens Corp
Publication of JPH06326077A publication Critical patent/JPH06326077A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00—Electrolytic etching or polishing
    • C25F3/02—Etching
    • C25F3/12—Etching of semiconducting materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/60—Wet etching
    • H10P50/61—Electrolytic etching
    • H10P50/613—Electrolytic etching of Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/60—Wet etching
    • H10P50/64—Wet etching of semiconductor materials
    • H10P50/642—Chemical etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/012—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS]
    • H10W10/0121—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS] in regions recessed from the surface, e.g. in trenches or grooves
    • H10W10/0123—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS] in regions recessed from the surface, e.g. in trenches or grooves using auxiliary pillars in the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/13—Isolation regions comprising dielectric materials formed using local oxidation of silicon [LOCOS], e.g. sealed interface localised oxidation [SILO] or side-wall mask isolation [SWAMI]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Weting (AREA)
  • ing And Chemical Polishing (AREA)
  • Formation Of Insulating Films (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】 【目的】 シリコンからなる基板に孔の直径に左右され
ず、アスペクト比の大きい深さ２０μｍ以上の孔構造を
形成する。 【構成】 ｎドープされた単結晶シリコンからなる基板
内に孔構造６を形成するため基板１に電気化学的エッチ
ングにより第１主面２から始まる孔構造６の深さに相応
する深さを有する微細孔４を設ける。基板１の第１主面
２上に孔構造６の断面を第１主平面２に対して平行に画
成するマスク５を形成する。マスク５の選択的エッチン
グを使用して、孔構造６をマスク５により覆われていな
い微細孔４の側壁を形成するシリコンを除去することに
より形成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はシリコンからなる基板内
に孔構造を形成する方法に関する。
【０００２】
【従来の技術】微細構造技術においては、単結晶シリコ
ンからなる基板内にキャビテーション（空洞）ともいわ
れるほぼ垂直な壁面を有する孔構造を形成することがし
ばしば問題になっている。その際この孔構造はその深さ
に対して垂直な任意の断面を有している。特に例えば打
抜き型の場合のようにこの孔構造から隆起した構造を含
んでいることもある。更にしばしばこれらの孔構造は大
きなアスペクト比を有している場合がある。多くの用途
において孔構造は１０μｍ以上の深さを必要とする。
【０００３】単結晶シリコンを例えば水酸化カリウム
（ＫＯＨ）での湿式化学エッチング法を使用して構造化
することは公知である。それにより５００μｍまでの深
さを有する孔構造を形成することができる。このエッチ
ングは当然シリコンの結晶方位に関係して斜めの壁面又
は底面を形成する。従ってこの方法はほぼ垂直な壁面を
有する孔構造の形成には適していない。
【０００４】乾式エッチング法により単結晶シリコンの
構造にほぼ垂直な壁面及び深さに対して平行に長方形の
断面を有する孔構造を形成することができる。しかし乾
式エッチング法では約２０μｍまでの深さしか形成でき
ない。その際達成可能の深さはそのアスペクト比に関係
する。
【０００５】
【発明が解決しようとする課題】本発明は、シリコンか
らなる基板内に深さ２０μｍ以上の孔構造を孔の直径に
左右されずに形成することのできる方法を提供すること
を課題とする。特に大きなアスペクト比を有する孔構造
の形成を課題とするものである。
【０００６】
【課題を解決するための手段】この課題は本発明により
請求項１に記載の方法により解決される。本発明の他の
実施態様については請求項２以下に記載する。
【０００７】本発明方法では単結晶のｎドープされたシ
リコン基板内に電気化学的エッチングにより微細孔を形
成する。これらの微細孔は孔構造の深さに相当する深さ
に形成される。
【０００８】電気化学的エッチングを微細孔が形成され
る基板のその面と接触する電解液中で行う。基板は電気
化学的エッチングの際に陽極として作用する。従ってｎ
ドープされたシリコン中の少数キャリアは電解液と接触
している基板の第１の主面に移動する。この面に空間電
荷帯域が生じる。電界強度はこの表面のくぼみの範囲内
でその外側よりも大きいため、少数キャリアは主にこれ
らの部位に移動する。そのため表面の構造化が起こる。
最初の小さな凹凸がエッチングにより深まるにつれ、少
数キャリアは増大された電界強度によって凹凸の方へ移
動し、ますますこの箇所へのエッチング腐食は強まる。
そのため基板内に結晶学上の〈１００〉方向に成長する
微細孔が生じる。従って〈１００〉方位の基板を使用す
ると有利である。
【０００９】微細孔を明けられた基板の第１主面上に孔
構造用の断面を第１主面に対して平行に画定するマスク
を形成する。この断面はその幾何学的形状を自由に選択
することができる。この断面は特に隆起する構造により
中断される場合もある。引続き孔構造をマスクに対する
選択的エッチングより形成する。エッチングの際にマス
クで覆われていない微細孔の側壁を形成しているシリコ
ンを除去する。本発明方法ではエッチングがその都度全
ての微細孔の表面を腐食することを利用する。こうして
隣り合う微細孔間の側壁はマスク下への著しいエッチン
グ腐食作用よりも迅速に除去される。エッチングにはア
ルカリ性異方性エッチング法も酸性等方性エッチング法
も適している。
【００１０】電気化学的エッチングの際に直径０．５〜
５μｍの微細孔が生じる。微細孔の精確な直径は電解液
の電流密度の調整に厳密に関係する。微細孔は０．５〜
５μｍの間隔で生じる。微細孔の深さはエッチング時間
に関係する。特に５００μｍまでの深さのものが得られ
る。これは１０００までのアスペクト比の場合に可能で
ある。
【００１１】第１主面上の微細孔の配列は第１主面が電
気化学的にエッチングされる前に備えていた表面トポロ
ジに影響される。その際例えば相応したフォトレジスト
マスクの形成及び引続いてのアルカリ性エッチングによ
り規則的に配列されたくぼみが形成される。電気化学的
エッチングの際に微細孔はこれらのくぼみから成長して
いく。
【００１２】如何なる表面も完全に平坦ではなく常に若
干の凹凸を有しているため、微細孔は表面トポロジを前
もって施さなくても生じる。この場合その面上の微細孔
の分布状態は偶発性のものである。
【００１３】孔構造を形成するためエッチング中に除去
しなければならないマスクで覆われていないシリコン
を、マスクの形成後及びエッチング前に（例えばドーピ
ングでの気相拡散により）ドーパントを挿入することに
より形成することは本発明の枠内にある。更に等方性エ
ッチングでドープされたシリコンをそれを囲むシリコン
に対して選択的に除去する。
【００１４】この気相拡散は例えばＰＨ3又はＰＯＣｌ3
で行われる。更に高度にｎドープされたシリコンを、
基板を形成する弱くｎドープされたシリコンに対して選
択的にＨＦ＋ＨＮＯ3 ＋ＣＨ3ＣＯＯＨで除去する。
【００１５】本発明の他の実施態様に基づきマスクを形
成した後エッチングする前に露出範囲をＳｉＯ2 に酸化
する。この酸化は例えば９００〜１０００℃で熱的に行
われる。引続きエッチングの際にこのＳｉＯ2 をそれを
囲んでいるシリコンに対して選択的に除去する。それに
は特にＨＦでの処理が適している。この実施例では酸化
の際の容量の変化を補償するため微細孔の直径を微細孔
を画定する側壁の壁厚よりも大きく選択すると有利であ
る。
【００１６】孔構造の形成後マスクを除去する。孔構造
の側方に残る微細孔を閉鎖するため全面的に一様なポリ
シリコン層を析出することは本発明の枠内にある。
【００１７】本発明方法では垂直壁面を有する５００ま
でのアスペクト比（即ち深さと直径の割合）の孔構造を
形成することができ、その際深さは５００μｍまでにす
ることができる。
【００１８】このような寸法の孔構造を有する構造物は
例えばベッカー（Ｅ．Ｗ．Ｂｅｃｋｅｒ）その他著「マ
イクロエレクトロニク・エンジニアリング（Ｍｉｃｒｏ
ｅｌｅｃｔｒｏｎｉｃ Ｅｎｇｉｎｅｅｒｉｎｇ）」第
４巻、１９８６年、第３５頁以降から公知のＬＩＧＡ法
で必要なものである。その際ＬＩＧＡ法では厚いフォト
レジスト層をＸ線リソグラフィー及びシンクロトロン放
射により構造化する。しかしこのフォトレジスト構造物
の製造は経費を要する。公知のＬＩＧＡ法によるこのフ
ォトレジスト構造物を本発明方法により形成されるシリ
コン構造物に代えることができる。その際電気めっき成
形又はレプリカ法によりシリコン基板内に形成される孔
構造の形を他の材料に転写することができる。
【００１９】
【実施例】本発明を実施例及び図面に基づき以下に記載
する。
【００２０】約１０15ｃｍ-3のドーパント濃度のｎドー
プされた単結晶シリコンからなる基板１を第１主面２で
電解液と接触させる。電解液はフッ素を含有し酸性であ
り、１〜５０％、有利には３％のフッ化水素酸濃度を示
す。水素の気泡が第１主面２上に発生するのを抑制する
ためにこの電解液に例えば過酸化水素のような酸化剤を
添加する。
【００２１】基板１は陽極として作用する。基板１と電
解液との間に０〜２０Ｖ、有利には３Ｖの電圧が印加さ
れる。基板１を第１主面２に対向する第２主面３から照
射して例えば１０ｍＡ／ｃｍ2の電流密度に調整する。
例えばフォトレジストマスクを使用することによりまた
引続きアルカリ性エッチングをすることから生じる第１
主面２の凹凸から発生して、電気化学的エッチングの際
に第１主面２に対して垂直に延びる微細孔４が形成され
る（図１参照）。微細孔は例えば１μｍの直径に形成さ
れる。隣り合う微細孔４を分離する側壁も同様に１μｍ
の厚さの壁厚を有する。
【００２２】電気化学的エッチングを微細孔４が例えば
５００μｍの深さに達するまで続ける。これは約７２０
分を要する。
【００２３】第１主面２上に例えばＳｉ3Ｎ4からなるマ
スク５を形成する（図２参照）。マスク５は第１主面２
に平行な面内に形成すべき孔構造用断面を画成する。マ
スク５を例えばＳｉ3Ｎ4層の析出及び引続きフォトレジ
ストマスクの使用下にＳｉ3Ｎ4層の構造化により形成す
る。
【００２４】ＨＦ＋ＨＮＯ3の使用下にエッチングを行
うが、その際孔構造６が形成される（図３参照）。その
際エッチング剤はマスク５により覆われていない微細孔
４内に侵入する。エッチング腐食はエッチング剤と接触
している微細孔４の全表面上に行われる。その際隣接す
る微細孔４を分離する微細孔の直径にほぼ相当する壁厚
を有する側壁はマスク５により覆われている範囲内の著
しいエッチング腐食が生じるよりもより迅速に除去され
る。このようにして垂直な壁面を有する孔構造６が形成
されるが、その際孔構造６の断面はマスク５の幾何学的
形状によりまた孔構造６の深さは微細孔４の深さにより
決定される。マスク５を除去した後第１主面２上に全面
的にポリシリコン層７を施す（図３参照）。ポリシリコ
ン層７で孔構造６の外側の微細孔４は閉鎖される。
【００２５】本発明の第２の実施例ではマスク５の形成
後（図２参照）ドーピングを行う。ドーピングは例えば
ＰＨ3又はＰＯＣｌ3での気相拡散により行われる。この
場合マスク５はＰＨ3又はＰＯＣｌ3の拡散に対して耐性
でなければならない。マスク５に対してＳｉ3Ｎ4を使用
した場合がそれである。気相拡散の際にｎ+ドープされ
た領域８が形成される。この気相拡散は例えば９００〜
１０００℃の間の温度で数時間行われる。マスク５で覆
われていない微細孔４に沿う気相拡散により、この範囲
に均一なドーピングが行われる（図４参照）。その際例
えば１０20ｃｍ-3のドーパント濃度が達成される。
【００２６】ＨＦ＋ＨＮＯ3＋ＣＨ3ＣＯＯＨの使用下に
エッチングをマスク５で覆われている範囲内のｎドープ
されたシリコンに対して選択的に行う。その際孔構造６
が生じる。引続き図３に基づき説明したようにマスク５
を除去し、残っている微細孔を閉鎖するためポリシリコ
ン層７を施す。
【００２７】本発明の第３の実施例ではマスク５の形成
後（図２参照）マスク５で覆われていない範囲は酸化に
よりＳｉＯ2に変換される。それには例えば９００〜１
０００℃の酸素雰囲気中で熱的酸化を行う。その際Ｓｉ
Ｏ2領域９が生じる（図５参照）。この場合もまた露出
する微細孔４の全表面にわたる酸化を利用する。応力変
形を回避するためこの実施例では微細孔の直径が微細孔
を分離する側壁の厚さよりも大きいと有利である。ＨＦ
の使用下にＳｉＯ2 領域９を湿式化学法により除去す
る。その際孔構造６が生じる（図３参照）。最後にこの
実施例でもマスク５を除去し、微細孔４を閉鎖するため
ポリシリコン層７を施す（図３参照）。
【図面の簡単な説明】
【図１】シリコン基板内に孔構造を形成するに際して微
細孔が第１主面に形成されている基板の断面図。
【図２】マスク形成後の基板の断面図。
【図３】孔構造形成後の基板の断面図。
【図４】孔構造の形成前及び除去すべきシリコン材料の
ドーピング後の基板の断面図。
【図５】孔構造を形成する前及び除去すべきシリコン材
料の酸化後の基板の断面図。
【符号の説明】
１ シリコン基板 ２ 第１主面 ３ 第２主面 ４ 微細孔 ５ マスク ６ 孔構造 ７ ポリシリコン層 ８ ｎ+ ドープされた領域 ９ ＳｉＯ2 領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 フオルカー レーマン ドイツ連邦共和国 80689 ミユンヘン ガイエルシユペルガーシユトラーセ 53 (72)発明者 ヨーゼフ ウイラー ドイツ連邦共和国 85521 リーマーリン グ フリードリツヒ−フレーベル−シユト ラーセ 62

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 単結晶のｎドープされたシリコンからな
    る基板（１）内に、基板（１）の第１主面（２）と接触
    し基板（１）を陽極として作用させまたエッチング損傷
    を来す電流密度を調整する電解液中で、電気化学的エッ
    チングにより孔構造（６）の深さに相当する深さの微細
    孔（４）を形成し、基板（１）の第１主面（２）上に孔
    構造（６）の断面を第１主面（２）に対して平行に画定
    するマスク（５）を形成し、このマスク（５）を選択的
    にエッチングし、その際このマスク（５）により覆われ
    ていない微細孔（４）の側壁を形成するシリコンを除去
    することにより孔構造を形成することを特徴とするシリ
    コン基板内に孔構造を形成する方法。
  2. 【請求項２】 直径０．５〜５μｍ、深さ５〜５００μ
    ｍの微細孔（４）を直径より小さいか又は同程度の間隔
    をあけて形成することを特徴とする請求項１記載の方
    法。
  3. 【請求項３】 析出法によりＳｉ3Ｎ4 からなる粗い縁
    被覆状態のマスク（５）を形成することを特徴とする請
    求項１又は２記載の方法。
  4. 【請求項４】 孔構造（６）の完成後マスク（５）を湿
    式化学的に除去し、微細孔（４）を閉鎖する層（７）を
    全面的に析出することを特徴とする請求項１ないし３の
    １つに記載の方法。
  5. 【請求項５】 孔構造（６）を形成するエッチングをＨ
    Ｆ＋ＨＮＯ3 で行うことを特徴とする請求項１ないし４
    の１つに記載の方法。
  6. 【請求項６】 マスク（５）の形成後ドーパントを投入
    し、その際ドープされた領域（８）が形成され、孔構造
    （６）を形成するエッチングをドープされた領域（８）
    を囲むシリコンに対して選択的に行うことを特徴とする
    請求項１ないし４の１つに記載の方法。
  7. 【請求項７】 ドーパントの拡散をＰＨ3又はＰＯＣｌ3
    でまたエッチングをＨＦ＋ＨＮＯ3を含有するエッチン
    グ剤で行うことを特徴とする請求項６記載の方法。
  8. 【請求項８】 マスク（５）の形成後露出範囲をＳｉＯ
    2に酸化し、このＳｉＯ2範囲をシリコンに対して等方性
    にエッチングすることを特徴とする請求項１ないし４の
    １つに記載の方法。
  9. 【請求項９】 酸化を９００〜１０００℃の温度で熱的
    に行い、エッチングをフッ化水素酸（ＨＦ）で行うこと
    を特徴とする請求項８記載の方法。
  10. 【請求項１０】 電気化学的エッチングをフッ化物含有
    酸性電解液中で行うことを特徴とする請求項１ないし９
    の１つに記載の方法。
  11. 【請求項１１】 基板（１）が〈１００〉ウェハである
    ことを特徴とする請求項１ないし４の１つに記載の方
    法。
  12. 【請求項１２】 電流密度を基板（１）の第１主面
    （２）に対向している第２主面（３）を照射することに
    より調整することを特徴とする請求項１ないし１１の１
    つに記載の方法。
  13. 【請求項１３】 電解液が１〜５０％のフッ化水素酸
    （ＨＦ）を含有していることを特徴とする請求項１ない
    し１２の１つに記載の方法。
  14. 【請求項１４】 電解液が酸化剤を補助的に含有してい
    ることを特徴とする請求項１３記載の方法。
JP6082549A 1993-03-29 1994-03-28 シリコン基板内に孔構造を形成する方法 Withdrawn JPH06326077A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4310205A DE4310205C1 (de) 1993-03-29 1993-03-29 Verfahren zur Herstellung einer Lochstruktur in einem Substrat aus Silizium
DE4310205.0 1993-03-29

Publications (1)

Publication Number Publication Date
JPH06326077A true JPH06326077A (ja) 1994-11-25

Family

ID=6484156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6082549A Withdrawn JPH06326077A (ja) 1993-03-29 1994-03-28 シリコン基板内に孔構造を形成する方法

Country Status (3)

Country Link
EP (1) EP0621355A3 (ja)
JP (1) JPH06326077A (ja)
DE (1) DE4310205C1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7718254B2 (en) 2004-11-09 2010-05-18 Sharp Kabushiki Kaisha Method of forming pores in crystal substrate, and crystal substrate containing pores formed by the same

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997040527A1 (de) * 1996-04-22 1997-10-30 Siemens Aktiengesellschaft Verfahren zur herstellung eines dotierten gebietes in einem halbleitersubstrat
DE19710375C2 (de) * 1997-03-13 2002-11-07 Micronas Semiconductor Holding Verfahren zum Herstellen von räumlich strukturierten Bauteilen
DE19757560A1 (de) * 1997-12-23 1999-07-01 Forschungszentrum Juelich Gmbh Verfahren zur Herstellung einer porösen Schicht mit Hilfe eines elektrochemischen Ätzprozesses
DE19926769A1 (de) * 1999-06-13 2000-12-14 Max Planck Gesellschaft Verfahren zur Herstellung von dünnwandigen Strukturen in leitenden Materialien und nach dem Verfahren hergestellte Strukturen
WO2001091170A1 (fr) * 2000-05-24 2001-11-29 Mitsubishi Denki Kabushiki Kaisha Procede et appareil d'attaque electrochimique par rayonnement et produit grave
DE10036724A1 (de) * 2000-07-27 2002-02-14 Infineon Technologies Ag Verfahren zur Bildung eines Grabens in einem Halbleitersubstrat
DE10055872B4 (de) * 2000-11-10 2004-02-05 Robert Bosch Gmbh Verfahren zur Herstellung einer porösen Struktur für ein Sieb oder einen Filter und poröse Struktur für ein Sieb oder einen Filter
DE10161202C1 (de) * 2001-12-13 2003-05-08 Bosch Gmbh Robert Verfahren zur Reduktion der Dicke eines Silizium-Substrates
DE10245049B4 (de) * 2002-09-26 2007-07-05 Infineon Technologies Ag Kompensationshalbleiterbauelement
DE102009042321A1 (de) 2009-09-21 2011-03-31 Martin-Luther-Universität Halle-Wittenberg Poren aufweisender n-dotierter Siliziumkörper sowie Verfahren zu seiner Herstellung

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3962052A (en) * 1975-04-14 1976-06-08 International Business Machines Corporation Process for forming apertures in silicon bodies
US4532700A (en) * 1984-04-27 1985-08-06 International Business Machines Corporation Method of manufacturing semiconductor structures having an oxidized porous silicon isolation layer
EP0296348B1 (de) * 1987-05-27 1993-03-31 Siemens Aktiengesellschaft Ätzverfahren zum Erzeugen von Lochöffnungen oder Gräben in n-dotiertem Silizium
US5139624A (en) * 1990-12-06 1992-08-18 Sri International Method for making porous semiconductor membranes

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7718254B2 (en) 2004-11-09 2010-05-18 Sharp Kabushiki Kaisha Method of forming pores in crystal substrate, and crystal substrate containing pores formed by the same

Also Published As

Publication number Publication date
EP0621355A2 (de) 1994-10-26
EP0621355A3 (de) 1994-12-14
DE4310205C1 (de) 1994-06-16

Similar Documents

Publication Publication Date Title
JP2694731B2 (ja) ｎ型ドープ・シリコンの層又は基板に孔又は溝を形成する方法
Yang et al. Investigation of anodic oxidation mechanism of 4H-SiC (0001) for electrochemical mechanical polishing
US5759903A (en) Circuit structure having at least one capacitor and a method for the manufacture thereof
US6391793B2 (en) Compositions for etching silicon with high selectivity to oxides and methods of using same
EP0226091A2 (en) Semiconductor isolation using trenches and oxidation of anodized silicon sublayer
JP5327676B2 (ja) ポーラスシリコンの製造方法
Kleimann et al. Formation of three-dimensional microstructures by electrochemical etching of silicon
JPH06326077A (ja) シリコン基板内に孔構造を形成する方法
JP2002514689A (ja) 電気化学的なエッチング方法によって製造された穿孔されたシリコンダイヤグラム
JP2001523050A (ja) 少なくとも１つのコンデンサを有する回路構造およびその製造方法
KR20220008007A (ko) 실리콘 기판의 금속촉매습식식각 방법
US6358861B1 (en) Manufacturing method of silicon device
JP2738256B2 (ja) 半導体装置およびその製造方法
JP4931212B2 (ja) 改質シリコンへの低ドーズ酸素注入による薄い埋め込み酸化物
EP1132952B1 (en) Method for the formation and lift-off of porous silicon layers
Müller et al. High aspect ratio microstructures based on anisotropic porous materials
US6750153B2 (en) Process for producing macroscopic cavities beneath the surface of a silicon wafer
KR0175009B1 (ko) 식각용액 및 이를 이용한 반도체 장치의 식각방법
US20240322190A1 (en) Anisotropic porous germanium nanostructures achieved with fast bipolar electrochemical etching and chemical etching
US6165835A (en) Method for producing a silicon capacitor
JP4625216B2 (ja) 低温犠牲酸化物形成法
WO1999045583A1 (en) Method for electrochemically etching a p-type semiconducting material, and a substrate of at least partly porous semiconducting material
US7205665B1 (en) Porous silicon undercut etching deterrent masks and related methods
JP5528430B2 (ja) 酸化層の形成方法
EP0869556A1 (en) Microstructure and methods for fabricating such structure

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20010605