JPH06332000A - Signal wiring structure of liquid crystal display module - Google Patents

Signal wiring structure of liquid crystal display module

Info

Publication number
JPH06332000A
JPH06332000A JP12432593A JP12432593A JPH06332000A JP H06332000 A JPH06332000 A JP H06332000A JP 12432593 A JP12432593 A JP 12432593A JP 12432593 A JP12432593 A JP 12432593A JP H06332000 A JPH06332000 A JP H06332000A
Authority
JP
Japan
Prior art keywords
signal
driver
signal wiring
liquid crystal
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP12432593A
Other languages
Japanese (ja)
Other versions
JP3148461B2 (en
Inventor
Ryoichi Yokoyama
良一 横山
Naoaki Furumiya
直明 古宮
Yoshihiro Furuta
喜裕 古田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP12432593A priority Critical patent/JP3148461B2/en
Publication of JPH06332000A publication Critical patent/JPH06332000A/en
Application granted granted Critical
Publication of JP3148461B2 publication Critical patent/JP3148461B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

PURPOSE:To uniformly supply signals to the liquid crystal display module by making signal wirings corresponding to output terminals of a driver IC and the area by which respective sample holding capacitors corresponding to them overlap uniform in the respective sample holding capacitors. CONSTITUTION:The driver IC 3 is equipped with the sample holding capacitors 1, whose periphery is covered with an insulating film 10 made of polyimide, etc. Further, two sample holding capacitors 1 correspond to one signal line 4 and are positioned almost in the center of the signal line 4 to overlap with the signal wirings across a dielectric material. The respective signal lines 4 uniformly overlap with the respective sample holding capacitors 1 of the driver IC 3. Consequently, the signals which are supplied can be made uniform in voltage level and a line shaped luminance irregularity due to unevenness of supplied signal voltages can be prevented.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、液晶表示モジュールの
信号配線構造に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a signal wiring structure of a liquid crystal display module.

【0002】[0002]

【従来の技術】近年、液晶表示装置の高精細化が進めら
れているが、高精細化が進むにつれ、信号配線、ドライ
バIC等の各実装構成部材間での影響も無視できなくな
ってきている。
2. Description of the Related Art In recent years, liquid crystal display devices have been made finer and finer. However, as the fineness of liquid crystal display has been made higher, influences among the respective mounting components such as signal wirings and driver ICs cannot be ignored. .

【0003】図6に従来の液晶表示モジュールの信号配
線構造の平面図を示し、また図7に図6の一点鎖線で囲
まれた領域の拡大平面図を示し、図8に図7の実線A’
に沿ったドライバICの端付近のサンプルホールドコン
デンサのある位置の断面図を示し、図9に図7の実線
B’に沿ったドライバICの端付近のドライバICの出
力端子のある位置の断面図を示す。
FIG. 6 shows a plan view of a signal wiring structure of a conventional liquid crystal display module, FIG. 7 shows an enlarged plan view of a region surrounded by a chain line of FIG. 6, and FIG. 8 shows a solid line A of FIG. '
7 is a cross-sectional view of the position of the sample-hold capacitor near the end of the driver IC along the line, and FIG. 9 is a cross-sectional view of the position of the output terminal of the driver IC near the end of the driver IC along the solid line B ′ of FIG. Indicates.

【0004】図6に示す如く、複数のサンプルホールド
コンデンサ1から成る複数のサンプルホールドコンデン
サ列2が備えられた液晶表示モジュールに信号を供給す
る駆動用のドライバIC3が、透明絶縁性基板、例えば
ガラス基板上の信号配線4と誘電性物質を介して電気的
に接続されている。ドライバIC3への各信号の入力
は、ドライバIC3の一側面の入力配線5から入力され
る。
As shown in FIG. 6, a driver IC 3 for driving, which supplies a signal to a liquid crystal display module provided with a plurality of sample and hold capacitor rows 2 composed of a plurality of sample and hold capacitors 1, is a transparent insulating substrate such as glass. It is electrically connected to the signal wiring 4 on the substrate through a dielectric substance. The input of each signal to the driver IC 3 is input from the input wiring 5 on one side surface of the driver IC 3.

【0005】ここで誘電性物質は、後述の信号配線上の
SiNX等の第1の絶縁膜、ドライバICを構成する1つ
の回路であるサンプルホールドコンデンサを覆っている
ポリイミド等から成る第2の絶縁膜、及びドライバIC
と信号配線基板とを接着する接着剤である。
[0005] Here, dielectric material, the first SiN X or the like on signal lines below the insulating film, covering the sample hold capacitor second consisting of a polyimide or the like is one of the circuits constituting the driver IC Insulating film and driver IC
It is an adhesive that bonds the signal wiring board and the signal wiring board.

【0006】図7に示す如く、信号配線4は、ドライバ
IC3の信号出力端子7からドライバICのサンプルホ
ールドコンデンサ列2と重畳して液晶表示モジュールに
つながっている。
As shown in FIG. 7, the signal wiring 4 is connected from the signal output terminal 7 of the driver IC 3 to the liquid crystal display module so as to overlap the sample hold capacitor array 2 of the driver IC.

【0007】このとき、前記信号配線4と重畳していな
いサンプルホールドコンデンサ1がある。
At this time, there is a sample hold capacitor 1 that does not overlap the signal wiring 4.

【0008】このことを図8及び図9に従って説明す
る。
This will be described with reference to FIGS. 8 and 9.

【0009】まず、ドライバICと信号配線基板6との
物理的及び電気的接続について図8に従って説明する。
First, the physical and electrical connection between the driver IC and the signal wiring board 6 will be described with reference to FIG.

【0010】透明絶縁性の信号配線基板6、例えばガラ
ス基板上に、Au/Cr等から成る信号配線4が形成さ
れており、その上の後述のドライバIC3の信号出力端
子7とコンタクトするコンタクトホール8以外の領域全
面には、SiNX等の第1の絶縁膜9が積層されて覆われ
ている。
A signal wiring 4 made of Au / Cr or the like is formed on a transparent insulating signal wiring substrate 6, for example, a glass substrate, and a contact hole for contacting a signal output terminal 7 of a driver IC 3 described later is formed on the signal wiring 4. A first insulating film 9 made of SiN x or the like is laminated and covered on the entire surface of the region other than 8.

【0011】この信号配線基板6とドライバIC3と
は、粒経が数ミクロン程度の導電性粒子11を混入させ
た接着剤12によって物理的に接続されるとともに、ド
ライバIC3の信号出力端子7と信号配線4とは、前述
の第1の絶縁膜9が積層されていない領域、即ち第1の
絶縁膜9に設けられたコンタクトホール8を通して、導
電性粒子11によって電気的に接続されているのであ
る。
The signal wiring board 6 and the driver IC 3 are physically connected by an adhesive 12 mixed with conductive particles 11 having a particle size of about several microns, and a signal output terminal 7 of the driver IC 3 and a signal are connected. The wiring 4 is electrically connected by the conductive particles 11 through a region where the above-described first insulating film 9 is not stacked, that is, through the contact hole 8 provided in the first insulating film 9. .

【0012】次に、ドライバICのサンプルホールドコ
ンデンサ1付近の断面図を示す図9に従ってサンプルホ
ールドコンデンサ1と信号配線4との重畳の仕方を説明
する。
Next, a method of superimposing the sample-hold capacitor 1 and the signal wiring 4 will be described with reference to FIG. 9 showing a sectional view of the vicinity of the sample-hold capacitor 1 of the driver IC.

【0013】一方の前記ドライバIC3は、サンプルホ
ールドコンデンサ1を備えており、その回りはポリイミ
ド等から成る第2の絶縁膜10で覆われている。
On the other hand, the driver IC 3 is provided with a sample and hold capacitor 1, and the periphery thereof is covered with a second insulating film 10 made of polyimide or the like.

【0014】また、1本の信号配線に2つのサンプルホ
ールドコンデンサが対応している。
Two sample and hold capacitors correspond to one signal line.

【0015】他方の信号配線4は、第1の絶縁膜9に設
けられたコンタクトホール8と接続されたドライバIC
3の出力端子7部から、ドライバIC3のサンプルホー
ルドコンデンサ1の位置と重畳するような経路で配設さ
れており、液晶表示モジュールに接続されているが、配
線の抵抗を低減するために、出力端子から斜めの最短距
離を通って配設されているため、ドライバICの端の領
域においては、信号配線と重畳していないサプルホール
ドコンデンサがあることになる。
The other signal wiring 4 is a driver IC connected to a contact hole 8 formed in the first insulating film 9.
3 is connected to the liquid crystal display module through a path that overlaps the position of the sample and hold capacitor 1 of the driver IC 3 from the output terminal 7 part of the driver IC 3, but in order to reduce the resistance of the wiring, the output Since it is arranged through the shortest diagonal distance from the terminal, in the region at the end of the driver IC, there is a supplement hold capacitor that does not overlap the signal wiring.

【0016】従って、信号配線とサンプルホールドコン
デンサとの相互の影響が均一でなくなるため、液晶表示
モジュールの映像にライン状の輝度ムラが発生すること
になる。
Therefore, the mutual influence of the signal wiring and the sample and hold capacitor is not uniform, so that a line-shaped luminance unevenness occurs in the image of the liquid crystal display module.

【0017】ここで、従来の液晶表示モジュールの信号
配線構造の場合のドライバICのサンプルホールドコン
デンサからの映像への影響を示す。
Here, the influence of the sample hold capacitor of the driver IC on the image in the case of the conventional signal wiring structure of the liquid crystal display module will be described.

【0018】図10に従来の液晶表示モジュールの信号
配線構造の場合のドライバICのサンプルホールドコン
デンサからの映像への影響を示す。
FIG. 10 shows the influence on the image from the sample hold capacitor of the driver IC in the case of the signal wiring structure of the conventional liquid crystal display module.

【0019】ここでは、1列のサンプルホールドコンデ
ンサ列2に対応した信号配線4の数を15本とした場合
について示す。
Here, the case where the number of the signal wirings 4 corresponding to one row of the sample and hold capacitor row 2 is 15 is shown.

【0020】同図において、横軸は、液晶表示モジュー
ルの映像信号側の左端からの信号配線の番号を示してお
り、また縦軸は、その信号配線の出力電圧レベルを示し
ている。
In the figure, the horizontal axis shows the number of the signal wiring from the left end on the video signal side of the liquid crystal display module, and the vertical axis shows the output voltage level of the signal wiring.

【0021】同図に示す如く、従来、ドライバICの両
端付近のサンプルホールドコンデンサとほとんど重畳し
ていない信号配線(30n+1番及び30n+30)
番、n=0、1、2、3であり、図中の信号配線番号で
は、1番、30番、31番、60番及び61番)、及び
サンプルホールドコンデンサと1/4程度重畳していな
い信号配線(30n+2番及び30n+29番、n=
0、1、2、3であり、図中の信号配線番号では、2
番、29番、32番、59番及び62番)においては、
ドライバIC3に供給される信号の電圧が、図中の信号
配線番号10番、25番等のドライバICの中央寄りの
サンプルホールドコンデンサと重畳している信号配線の
電圧と比較して、ドライバIC3に供給される信号の電
圧が高くなっている。
As shown in the figure, conventionally, signal wirings (30n + 1 and 30n + 30) which are not substantially overlapped with the sample and hold capacitors near both ends of the driver IC.
No., n = 0, 1, 2, 3, and in the signal wiring numbers in the figure, about 1/4 overlaps with No. 1, No. 30, No. 31, No. 60, and No. 61) and a sample hold capacitor. No signal wiring (30n + 2 and 30n + 29, n =
0, 1, 2, 3 and 2 in the signal wiring number in the figure
No. 29, 32, 59 and 62),
The voltage of the signal supplied to the driver IC 3 is compared with the voltage of the signal wiring superimposed on the sample hold capacitor near the center of the driver IC such as signal wiring numbers 10 and 25 in the figure, The voltage of the supplied signal is high.

【0022】そのため、表示方式がノーマリーホワイト
方式においては、映像信号側の信号配線の場合には、等
間隔に縦方向に輝度の高い領域が発生し、走査信号側の
信号配線の場合には、等間隔に横方向に輝度の高い領域
が液晶表示モジュールの映像に発生するという欠点があ
る。
Therefore, when the display system is a normally white system, areas of high brightness in the vertical direction are generated at equal intervals in the case of the signal wiring on the video signal side, and in the case of the signal wiring on the scanning signal side. However, there is a drawback that regions of high brightness in the horizontal direction are generated at equal intervals in the image of the liquid crystal display module.

【0023】当然のことながら、ノーマリーブラック方
式においては、ノーマリーホワイト方式とは逆に、映像
信号側の信号配線の場合には、等間隔に縦方向に輝度の
低い領域が発生し、走査信号側の信号配線の場合には、
等間隔に横方向に輝度の低い領域が液晶表示モジュール
の映像に発生するという欠点がある。
As a matter of course, in the normally black method, contrary to the normally white method, in the case of the signal wiring on the video signal side, areas of low luminance are generated in the vertical direction at equal intervals, and scanning is performed. In the case of signal wiring on the signal side,
There is a drawback that regions of low brightness are generated in the horizontal direction at equal intervals in the image of the liquid crystal display module.

【0024】[0024]

【発明が解決しようとする課題】本発明は上述の従来の
欠点に鑑みてなされたものであり、液晶表示モジュール
を駆動するドライバICからの出力信号を液晶表示モジ
ュールに供給する信号配線と、ドライバICに備えられ
ている各サンプルホールドコンデンサとが重畳する面積
が均一になるように配設し、液晶表示モジュールに均一
に信号を供給することができる液晶表示モジュールの配
線構造を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned drawbacks of the related art. Signal wiring for supplying an output signal from a driver IC for driving a liquid crystal display module to the liquid crystal display module, and a driver An object of the present invention is to provide a wiring structure of a liquid crystal display module, which is arranged so that the area where each sample and hold capacitor included in the IC overlaps is uniform and which can uniformly supply a signal to the liquid crystal display module. And

【0025】[0025]

【課題を解決するための手段】本発明の液晶表示モジュ
ールの配線構造は、透明絶縁性基板上に、液晶表示モジ
ュールに信号を供給する信号配線と、該信号配線の上に
誘電性物質を介して、前記各信号配線に対応するサンプ
ルホールドコンデンサが複数配列されたドライバICと
を備え、前記信号配線とドライバICとが互いに接続さ
れて成る液晶表示モジュールの信号配線構造において、
前記ドライバICの出力端子に対応した前記信号配線
と、該各信号配線に対応する前記各サンプルホールドコ
ンデンサとが重畳する面積が、該各サンプルホールドコ
ンデンサにおいて均一であるものである。
A wiring structure of a liquid crystal display module of the present invention includes a signal wiring for supplying a signal to the liquid crystal display module on a transparent insulating substrate and a dielectric substance on the signal wiring. A signal wiring structure of a liquid crystal display module, comprising: a driver IC in which a plurality of sample and hold capacitors corresponding to the respective signal wirings are arranged; and the signal wirings and the driver ICs are connected to each other,
The area where the signal wiring corresponding to the output terminal of the driver IC and the sample hold capacitors corresponding to the signal wirings overlap is uniform in each sample hold capacitor.

【0026】[0026]

【作用】本発明によれば、液晶表示モジュールを駆動す
るドライバICからの出力信号を液晶表示モジュールに
供給する信号配線を、ドライバICに備えられている各
サンプルホールドコンデンサ列ごとに、全サンプルホー
ルドコンデンサが均一に重畳するように配設しているた
め、供給される信号が均一にすることが可能である。
According to the present invention, the signal wiring for supplying the output signal from the driver IC for driving the liquid crystal display module to the liquid crystal display module is provided with all the sample and hold capacitors for each sample and hold capacitor array provided in the driver IC. Since the capacitors are arranged so as to be evenly superimposed, it is possible to make the supplied signals uniform.

【0027】[0027]

【実施例】図1に本発明の液晶表示モジュールの信号配
線構造の平面図を示し、また図2に図1の一点鎖線で囲
まれた領域の拡大平面図を示し、図3に図2の実線Aに
沿ったドライバICの端付近のサンプルホールドコンデ
ンサのある位置の断面図を示し、図4に図2の実線Bに
沿ったドライバICの端付近のドライバICの出力端子
のある位置の断面図を示す。
1 is a plan view of a signal wiring structure of a liquid crystal display module of the present invention, FIG. 2 is an enlarged plan view of a region surrounded by a chain line in FIG. 1, and FIG. FIG. 4 shows a cross-sectional view of the position of the sample hold capacitor near the end of the driver IC along the solid line A, and FIG. 4 shows a cross section of the position of the output terminal of the driver IC near the end of the driver IC along the solid line B of FIG. The figure is shown.

【0028】図1に示す如く、複数のサンプルホールド
コンデンサ1が配列して成る複数のサンプルホールドコ
ンデンサ列2が備えられ、液晶表示モジュールに信号を
供給する駆動用のドライバIC3が、透明絶縁性基板、
例えばガラス基板上の信号配線4と誘電性物質を介して
電気的に接続されている。
As shown in FIG. 1, a plurality of sample and hold capacitor arrays 2 each having a plurality of sample and hold capacitors 1 arranged therein are provided, and a driver IC 3 for driving to supply a signal to a liquid crystal display module is a transparent insulating substrate. ,
For example, the signal wiring 4 on the glass substrate is electrically connected via a dielectric substance.

【0029】ドライバIC3への各信号は、ドライバI
C3の一側面からドライバIC3の信号入力端子5から
入力される。
Each signal to the driver IC 3 is supplied to the driver I.
The signal is input from the signal input terminal 5 of the driver IC 3 from one side surface of C3.

【0030】また図示していないが、ドライバICの数
は、例えば液晶表示モジュールの周辺に映像信号側に6
個、走査信号側に8個が備えられている。
Although not shown, the number of driver ICs is, for example, 6 on the video signal side around the liquid crystal display module.
And eight on the scanning signal side.

【0031】図2に示す如く、各信号配線4は、ドライ
バIC3の各サンプルホールドコンデンサ列2の各サン
プルホールドコンデンサ1の形成されている位置に均一
に重畳すべく配設されている。
As shown in FIG. 2, the signal wirings 4 are arranged so as to be uniformly overlapped with the positions where the sample and hold capacitors 1 of the sample and hold capacitor rows 2 of the driver IC 3 are formed.

【0032】また、図中の信号配線Cに供給される信号
をホールドするサンプルホールドコンデンサは図中のD
であるが、そのサンプルホールドコンデンサDは、信号
配線C以外の信号配線と重畳する面積が、その他の信号
配線と均一となるように配設されている。
The sample-hold capacitor for holding the signal supplied to the signal wiring C in the figure is D in the figure.
However, the sample-hold capacitor D is arranged such that the area overlapping the signal wirings other than the signal wiring C is uniform with the other signal wirings.

【0033】そうすることにより、後述の信号配線上の
SiNX等の第1の絶縁膜、ドライバICを構成する1つ
の回路であるサンプルホールドコンデンサを覆っている
ポリイミド等から成る第2の絶縁膜、及びドライバIC
と信号配線基板とを接着する接着剤の各誘電性物質によ
って、サンプルホールドコンデンサと信号配線との間に
発生する容量が全信号配線に対してバランス良く影響す
ることになることを本願出願人は実験によって発見し
た。
By doing so, the first insulating film such as SiN X on the signal wiring, which will be described later, and the second insulating film made of polyimide or the like, which covers the sample-hold capacitor which is one circuit constituting the driver IC. And driver IC
The applicant of the present application has found that the capacitance generated between the sample-hold capacitor and the signal wiring affects the entire signal wiring in a well-balanced manner by each dielectric substance of the adhesive that bonds the signal wiring board to the signal wiring board. Discovered by experiment.

【0034】図2の実線Aの断面図を示す図3、及び図
2の実線Bの断面図を示す図4に従ってドライバICと
信号配線基板との接続、及び信号配線のサンプルホール
ドコンデンサの重畳の仕方について説明する。
The connection between the driver IC and the signal wiring board and the superposition of the sample and hold capacitors for the signal wiring are performed according to FIG. 3 showing the sectional view of the solid line A of FIG. 2 and FIG. 4 showing the sectional view of the solid line B of FIG. Explain how.

【0035】まず、図3に示す如く、透明絶縁性の信号
配線基板6、例えばガラス基板上に、Au/Cr又はI
TO(Indium Tin Oxide)を材料とする厚み1000Å乃
至2000Å程度の信号配線4が形成されており、その
上のドライバIC3の信号出力端子7とコンタクトする
コンタクトホール8以外の領域全面には、SiNX等の第
1の絶縁膜9が積層されて覆われている。前述の透明絶
縁性の信号配線基板6は、ガラス基板に限らず石英基板
でもよい。
First, as shown in FIG. 3, Au / Cr or I is placed on a transparent insulating signal wiring substrate 6, for example, a glass substrate.
TO (Indium Tin Oxide) material and has the signal line 4 with a thickness of about 1000Å to 2000Å is formed to a, in the entire region other than the contact holes 8 making contact with the signal output terminal 7 of the driver IC3 thereon, SiN X The first insulating film 9 is laminated and covered. The transparent insulating signal wiring substrate 6 is not limited to the glass substrate, and may be a quartz substrate.

【0036】以上のドライバIC3と信号配線基板6と
は、従来の接続方法と同様に、粒経が数ミクロン程度の
導電性粒子11を混入させた接着剤12によって物理的
に接続されるとともに、ドライバIC3の信号出力端子
7と信号配線4とは、前述の第1の絶縁膜9が積層され
ていない領域、即ち第1の絶縁膜9に設けられたコンタ
クトホール8を通して、導電性粒子11によって電気的
に接続されているのである。
The driver IC 3 and the signal wiring board 6 are physically connected to each other by the adhesive 12 mixed with the conductive particles 11 having a particle diameter of about several microns, as in the conventional connection method. The signal output terminal 7 and the signal wiring 4 of the driver IC 3 are formed by the conductive particles 11 through a region where the above-described first insulating film 9 is not stacked, that is, through the contact hole 8 provided in the first insulating film 9. It is electrically connected.

【0037】次に、図4に示す如く、ドライバIC3
は、サンプルホールドコンデンサ1を備えており、その
回りはポリイミド等から成る第2の絶縁膜10で覆われ
ている。またサンプルホールドコンデンサ1は、1本の
信号配線4に対して2個が対応しており、信号配線4の
ほぼ中央に位置して信号配線と前述の誘電性物質を介し
て重畳している。
Next, as shown in FIG. 4, the driver IC 3
Is provided with a sample-hold capacitor 1 and the surrounding area is covered with a second insulating film 10 made of polyimide or the like. Further, two sample-hold capacitors 1 correspond to one signal wiring 4, and they are located substantially at the center of the signal wiring 4 and overlap with the signal wiring via the above-mentioned dielectric substance.

【0038】この各信号配線4が、ドライバIC3の各
サンプルホールドコンデンサ1と均一に重畳している点
が本発明の特徴とするところである。
It is a feature of the present invention that the signal wirings 4 are uniformly overlapped with the sample-hold capacitors 1 of the driver IC 3.

【0039】ここで、本発明の液晶表示モジュールの信
号配線構造の場合、即ち各信号配線がドライバICの各
サンプルホールドコンデンサと重畳している構造の場合
と、信号配線のうちサンプルホールドコンデンサが重畳
していないものがある従来の信号配線との、信号配線の
構造による映像への影響を比較する。
Here, in the case of the signal wiring structure of the liquid crystal display module of the present invention, that is, in the case where each signal wiring overlaps with each sample hold capacitor of the driver IC, the sample hold capacitor among the signal wires overlaps. The effect of the structure of the signal wiring on the image is compared with that of the conventional signal wiring which is not.

【0040】図5に本発明の液晶表示モジュールの信号
配線構造の場合のドライバICのサンプルホールドコン
デンサからの映像への影響を表す特性図を示す。
FIG. 5 is a characteristic diagram showing the influence on the image from the sample hold capacitor of the driver IC in the case of the signal wiring structure of the liquid crystal display module of the present invention.

【0041】ここでは、1列のサンプルホールドコンデ
ンサ列2に対応した信号配線4の数を15本とした場合
について示す。
Here, the case where the number of signal wirings 4 corresponding to one column of the sample and hold capacitor row 2 is 15 is shown.

【0042】同図において、横軸は、液晶表示モジュー
ルの映像信号側の左端からの信号配線の番号を示してお
り、また縦軸は、その信号配線の出力電圧レベルを示し
ている。信号配線番号は、前述の従来の技術の項で説明
したものと対応している。
In the figure, the horizontal axis shows the number of the signal wiring from the left end on the video signal side of the liquid crystal display module, and the vertical axis shows the output voltage level of the signal wiring. The signal wiring numbers correspond to those described in the section of the prior art described above.

【0043】同図に示す如く、従来、ドライバICの端
付近のサンプルホールドコンデンサとほとんど重畳して
いなかった信号配線(図中の信号配線番号1番、30
番、31番、60番及び61番)、及びサンプルホール
ドコンデンサと1/4程度重畳していなかった信号配線
(図中の信号配線番号2番、29番、32番、59番及
び62番)においても、液晶表示モジュールに供給され
る信号の電圧が高くなることなく、均一に液晶表示モジ
ュールに供給されている。
As shown in the figure, the signal wiring (signal wiring numbers 1 and 30 in the figure) which has hardly overlapped with the sample-hold capacitor near the end of the driver IC in the past has been used.
No. 31, No. 31, No. 60, and No. 61), and signal lines that did not overlap with the sample-and-hold capacitor by about 1/4 (No. No. 2, No. 29, No. 32, No. 59, and No. 62 in the figure) Also in the above, the voltage of the signal supplied to the liquid crystal display module is not uniformly increased and is uniformly supplied to the liquid crystal display module.

【0044】そのため、液晶表示モジュールの映像に
は、表示方式がノーマリーホワイト方式においては、映
像信号側の信号配線の場合には、従来のようなドライバ
ICの端付近のサンプルホールドコンデンサと重畳して
いない信号配線ごとの等間隔に縦方向に輝度の高い領域
が発生することなく、均一な映像が供給できるのであ
る。
Therefore, in the image of the liquid crystal display module, when the display system is a normally white system, in the case of the signal wiring on the video signal side, it is superimposed on the sample hold capacitor near the end of the driver IC as in the conventional case. It is possible to supply a uniform image without generating areas of high brightness in the vertical direction at equal intervals for each signal wiring.

【0045】当然のことながら、ノーマリーブラック方
式においては、ノーマリーホワイト方式とは逆に、映像
信号側の信号配線の場合には、等間隔に縦方向に輝度の
低い領域が発生し、走査信号側の信号配線の場合には、
等間隔に横方向に輝度の低い領域が液晶表示モジュール
の映像に発生することなく、均一な映像が供給できるの
である。
As a matter of course, in the normally black system, contrary to the normally white system, in the case of the signal wiring on the video signal side, regions of low luminance are generated at equal intervals in the vertical direction, and scanning is performed. In the case of signal wiring on the signal side,
It is possible to supply a uniform image without evenly spaced laterally low brightness regions in the image of the liquid crystal display module.

【0046】上述の実施例では、特に映像信号側の信号
配線について説明したが、本発明を走査信号側に用いて
も同様の効果が得られることは明白である。
In the above embodiment, the signal wiring on the video signal side has been described in particular, but it is clear that the same effect can be obtained by using the present invention on the scanning signal side.

【0047】また、前述の図2における信号配線Aに供
給される信号をホールドするサンプルホールドコンデン
サDは、信号配線を配設するスペースがあれば信号配線
C自身と重複していてもよい。
Further, the sample hold capacitor D for holding the signal supplied to the signal wiring A in FIG. 2 described above may be overlapped with the signal wiring C itself if there is a space for disposing the signal wiring.

【0048】更に、前述の信号配線番号を表す一般式3
0n+1、30n+30、30n+2及び30n+29
は、あくまでも1列のサンプルホールドコンデンサ列に
対応した信号配線の数が15本の場合のものであり、ま
たその式のnの値は信号配線の数に応じて変動し一般に
はnは0以上の整数である。
Further, the general formula 3 representing the above-mentioned signal wiring number
0n + 1, 30n + 30, 30n + 2 and 30n + 29
Is only for the case where the number of signal wirings corresponding to one row of sample and hold capacitor rows is 15, and the value of n in the formula varies depending on the number of signal wirings, and generally n is 0 or more. Is an integer.

【0049】[0049]

【発明の効果】本発明によれば、液晶表示モジュールを
駆動するドライバICからの出力信号を液晶表示モジュ
ールに供給する信号配線と、ドライバICに備えられて
いる各サンプルホールドコンデンサとが重畳する面積
が、各サンプルホールドコンデンサにおいて均一になる
ように配設しているため、供給される信号の電圧レベル
を均一にすることができ、それによって供給される信号
電圧の不均一に伴うライン状の輝度ムラの発生を防止す
ることができる。
According to the present invention, the area in which the signal wiring for supplying the output signal from the driver IC for driving the liquid crystal display module to the liquid crystal display module and each sample and hold capacitor provided in the driver IC overlap each other. However, since they are arranged so as to be uniform in each sample-and-hold capacitor, the voltage level of the supplied signal can be made uniform, and the line-shaped luminance caused by the nonuniformity of the supplied signal voltage. It is possible to prevent the occurrence of unevenness.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の液晶表示モジュールの配線構造を示す
平面図である。
FIG. 1 is a plan view showing a wiring structure of a liquid crystal display module of the present invention.

【図2】本発明の液晶表示モジュールの配線構造を示す
拡大平面図である。
FIG. 2 is an enlarged plan view showing a wiring structure of the liquid crystal display module of the present invention.

【図3】本発明のドライバIC周辺の配線構造を示す断
面図である。
FIG. 3 is a cross-sectional view showing a wiring structure around a driver IC of the present invention.

【図4】本発明のドライバIC周辺の配線構造を示す断
面図である。
FIG. 4 is a cross-sectional view showing a wiring structure around a driver IC of the present invention.

【図5】本発明の液晶表示モジュールの配線構造による
特性を示す特性図である。
FIG. 5 is a characteristic diagram showing characteristics according to the wiring structure of the liquid crystal display module of the present invention.

【図6】従来の液晶表示モジュールの配線構造を示す平
面図である。
FIG. 6 is a plan view showing a wiring structure of a conventional liquid crystal display module.

【図7】従来の液晶表示モジュールの配線構造を示す拡
大平面図である。
FIG. 7 is an enlarged plan view showing a wiring structure of a conventional liquid crystal display module.

【図8】従来のドライバIC周辺の配線構造を示す断面
図である。
FIG. 8 is a cross-sectional view showing a wiring structure around a conventional driver IC.

【図9】従来のドライバIC周辺の配線構造を示す断面
図である。
FIG. 9 is a cross-sectional view showing a wiring structure around a conventional driver IC.

【図10】従来の液晶表示モジュールの配線構造による
特性を示す特性図である。
FIG. 10 is a characteristic diagram showing characteristics according to a wiring structure of a conventional liquid crystal display module.

【符号の説明】[Explanation of symbols]

1 サンプルホールドコンデンサ 2 サンプルホールドコンデンサ列 3 ドライバIC 4 ドライバICの信号配線 5 ドライバICの信号入力配線 6 信号配線基板 7 ドライバICの信号出力端子 8 コンタクトホール 9 第1の絶縁膜 10 第2の絶縁膜 11 導電性粒子 12 接着剤 1 Sample and Hold Capacitor 2 Sample and Hold Capacitor Row 3 Driver IC 4 Driver IC Signal Wiring 5 Driver IC Signal Input Wiring 6 Signal Wiring Board 7 Driver IC Signal Output Terminal 8 Contact Hole 9 First Insulating Film 10 Second Insulation Membrane 11 Conductive Particle 12 Adhesive

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 透明絶縁性基板上に、液晶表示モジュー
ルに信号を供給する信号配線と、該信号配線の上に誘電
性物質を介して、前記各信号配線に対応するサンプルホ
ールドコンデンサが複数配列されたドライバICとを備
え、前記信号配線とドライバICとが互いに接続されて
成る液晶表示モジュールの信号配線構造において、前記
ドライバICの出力端子に対応した前記信号配線と、該
各信号配線に対応する前記各サンプルホールドコンデン
サとが重畳する面積が、該各サンプルホールドコンデン
サにおいて均一であることを特徴とする液晶表示モジュ
ールの信号配線構造。
1. A signal wire for supplying a signal to a liquid crystal display module is arranged on a transparent insulating substrate, and a plurality of sample-hold capacitors corresponding to the signal wires are arranged on the signal wire via a dielectric material. A signal wiring structure of a liquid crystal display module in which the signal wiring and the driver IC are connected to each other, the signal wiring corresponding to the output terminal of the driver IC, and the signal wiring. A signal wiring structure of a liquid crystal display module, wherein an area where the sample and hold capacitors overlap with each other is uniform in each of the sample and hold capacitors.
JP12432593A 1993-05-26 1993-05-26 Liquid crystal display module signal wiring structure Expired - Lifetime JP3148461B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12432593A JP3148461B2 (en) 1993-05-26 1993-05-26 Liquid crystal display module signal wiring structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12432593A JP3148461B2 (en) 1993-05-26 1993-05-26 Liquid crystal display module signal wiring structure

Publications (2)

Publication Number Publication Date
JPH06332000A true JPH06332000A (en) 1994-12-02
JP3148461B2 JP3148461B2 (en) 2001-03-19

Family

ID=14882549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12432593A Expired - Lifetime JP3148461B2 (en) 1993-05-26 1993-05-26 Liquid crystal display module signal wiring structure

Country Status (1)

Country Link
JP (1) JP3148461B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006258922A (en) * 2005-03-15 2006-09-28 Casio Comput Co Ltd Circuit board, method for mounting semiconductor device on circuit board, and liquid crystal display device
US7548225B2 (en) 2000-12-21 2009-06-16 Lg Display Co., Ltd. Liquid crystal display device and method for fabricating the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7548225B2 (en) 2000-12-21 2009-06-16 Lg Display Co., Ltd. Liquid crystal display device and method for fabricating the same
JP2006258922A (en) * 2005-03-15 2006-09-28 Casio Comput Co Ltd Circuit board, method for mounting semiconductor device on circuit board, and liquid crystal display device

Also Published As

Publication number Publication date
JP3148461B2 (en) 2001-03-19

Similar Documents

Publication Publication Date Title
US5737053A (en) Wire substrate having branch lines perpendicular to the main lines in which the branch lines connect to driving circuits on a display device
US6618111B1 (en) Liquid crystal display device
US7304710B2 (en) Liquid crystal display device
CN101221330B (en) Liquid crystal display device
US6583844B1 (en) Liquid crystal display device
US7218371B2 (en) Liquid crystal display
US8467028B2 (en) Electro-optical device and electronic apparatus
US7746417B2 (en) Thin film transistor array panel for a display
US9240149B2 (en) Liquid crystal display device and method of fabricating the same
CN107065334A (en) Display panel
KR20020056621A (en) Test pad for testing liquid crystal display device
JPH0766253B2 (en) Matrix type image display device
US4832455A (en) Liquid crystal apparatus having an anisotropic conductive layer between the lead electrodes of the liquid crystal device and the circuit board
US6437764B1 (en) Liquid crystal display device
KR100205131B1 (en) Array board for display device
JP3980462B2 (en) Image display device
KR20050068855A (en) Array substrate for liquid crystal display device
JPH10198285A (en) Flat panel display
KR20110074378A (en) LCD Display
JPH0372321A (en) Active matrix display device
KR100572607B1 (en) Electro-optical device and manufacturing method thereof, electronic device
KR100639455B1 (en) Electrooptic device and electronic apparatus
JPH06332000A (en) Signal wiring structure of liquid crystal display module
JP2006509231A (en) Active matrix display device
JP2877621B2 (en) Liquid crystal display

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090112

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20100112

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100112

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110112

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20110112

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120112

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130112

Year of fee payment: 12

EXPY Cancellation because of completion of term