JPH06334116A - レイアウトパターン作成装置 - Google Patents
レイアウトパターン作成装置Info
- Publication number
- JPH06334116A JPH06334116A JP5124092A JP12409293A JPH06334116A JP H06334116 A JPH06334116 A JP H06334116A JP 5124092 A JP5124092 A JP 5124092A JP 12409293 A JP12409293 A JP 12409293A JP H06334116 A JPH06334116 A JP H06334116A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- wiring
- placement
- connection information
- wiring length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 レイアウトパターンの設計時に、同一信号線
内におけるセル間の配線長の差を考慮したレイアウトパ
ターンを作成し得るレイアウトパターン作成装置の提供
を目的とする。 【構成】 論理図２上の各信号に均等配線プロパティを
付加するための均等配線プロパティ付加手段３と、セル
配置手段５により得られた各セルの配置結果に対して、
許容可能な配線長の差を設定する許容配線長差設定手段
６と、セル配置手段５により得られた各セルの配置結果
に基づいて、均等配線プロパティ付加手段３により均等
配線プロパティが付加された信号が接続する各セルへの
入力端子及び出力端子へのＸ座標，Ｙ座標をそれぞれ抽
出する端子座標抽出手段７と、抽出された各座標値に従
って各セル間を接続する配線長を求め、各配線長の差が
許容配線長差設定手段６により設定された許容配線長差
より小となるように、セル配置手段５に各セルを配置さ
せる均等配線調査手段８とを備えている。
内におけるセル間の配線長の差を考慮したレイアウトパ
ターンを作成し得るレイアウトパターン作成装置の提供
を目的とする。 【構成】 論理図２上の各信号に均等配線プロパティを
付加するための均等配線プロパティ付加手段３と、セル
配置手段５により得られた各セルの配置結果に対して、
許容可能な配線長の差を設定する許容配線長差設定手段
６と、セル配置手段５により得られた各セルの配置結果
に基づいて、均等配線プロパティ付加手段３により均等
配線プロパティが付加された信号が接続する各セルへの
入力端子及び出力端子へのＸ座標，Ｙ座標をそれぞれ抽
出する端子座標抽出手段７と、抽出された各座標値に従
って各セル間を接続する配線長を求め、各配線長の差が
許容配線長差設定手段６により設定された許容配線長差
より小となるように、セル配置手段５に各セルを配置さ
せる均等配線調査手段８とを備えている。
Description
【０００１】
【産業上の利用分野】本発明は、論理図に出力端子集積
回路のレイアウトパターンを作成するレイアウトパター
ン作成装置に関する。
回路のレイアウトパターンを作成するレイアウトパター
ン作成装置に関する。
【０００２】
【従来の技術】図４は、従来のレイアウトパターン作成
装置の構成例を示すブロック図である。図４において、
参照符号１は論理図入力手段を、２は論理図を、４は接
続情報抽出手段を、５はセル配置手段を、９はセル間配
線手段を、10はレイアウトパターンをそれぞれ示してい
る。
装置の構成例を示すブロック図である。図４において、
参照符号１は論理図入力手段を、２は論理図を、４は接
続情報抽出手段を、５はセル配置手段を、９はセル間配
線手段を、10はレイアウトパターンをそれぞれ示してい
る。
【０００３】このような従来のレイアウトパターン作成
装置の動作は以下の如くである。まず、製造すべき集積
回路の論理図２が人手により、あるいはシミュレータに
より作成され、論理図入力手段１によりレイアウトパタ
ーン作成装置に入力される。
装置の動作は以下の如くである。まず、製造すべき集積
回路の論理図２が人手により、あるいはシミュレータに
より作成され、論理図入力手段１によりレイアウトパタ
ーン作成装置に入力される。
【０００４】装置に入力された論理図２は接続情報抽出
手段４により解析されて各セル間の接続情報が抽出され
る。この接続情報抽出手段４により抽出された各セル間
の接続情報に従って、セル配置手段５は各セルの集積回
路上での配置を最適化して決定するする。また、セル間
配線手段９は、接続情報抽出手段４により抽出された各
セル間の接続情報に従って、セル配置手段５により配置
された各セルの間の配線を最適化して決定する。このよ
うにしてレイアウトパターン10が作成される。
手段４により解析されて各セル間の接続情報が抽出され
る。この接続情報抽出手段４により抽出された各セル間
の接続情報に従って、セル配置手段５は各セルの集積回
路上での配置を最適化して決定するする。また、セル間
配線手段９は、接続情報抽出手段４により抽出された各
セル間の接続情報に従って、セル配置手段５により配置
された各セルの間の配線を最適化して決定する。このよ
うにしてレイアウトパターン10が作成される。
【０００５】
【発明が解決しようとする課題】上述のような従来のレ
イアウトパターン作成装置においては、セル配置及びセ
ル間配線の最適化による集積度の向上は図られている
が、同一信号線内における各配線の配線長の差が考慮さ
れていない。このため、同一信号線内において信号到達
時間の差が発生し、論理設計した結果とは異なった結果
が得られる場合があり、そのような場合にはレイアウト
パターンを再設計する必要が生じる等の問題があった。
イアウトパターン作成装置においては、セル配置及びセ
ル間配線の最適化による集積度の向上は図られている
が、同一信号線内における各配線の配線長の差が考慮さ
れていない。このため、同一信号線内において信号到達
時間の差が発生し、論理設計した結果とは異なった結果
が得られる場合があり、そのような場合にはレイアウト
パターンを再設計する必要が生じる等の問題があった。
【０００６】本発明はこのような事情に鑑みてなされた
ものであり、レイアウトパターンの設計時に、同一信号
線内におけるセル間の配線長の差を考慮したレイアウト
パターンを作成し得るレイアウトパターン作成装置の提
供を目的とする。
ものであり、レイアウトパターンの設計時に、同一信号
線内におけるセル間の配線長の差を考慮したレイアウト
パターンを作成し得るレイアウトパターン作成装置の提
供を目的とする。
【０００７】
【課題を解決するための手段】本発明に係るレイアウト
パターン作成装置の第１の発明は、従来のレイアウトパ
ターン作成装置に加えて、論理図内の各信号に均等配線
プロパティを付加するための均等配線プロパティ付加手
段と、セル配置手段により得られた各セルの配置結果に
対して、許容可能な配線長の差を設定する許容配線長差
設定手段と、セル配置手段により得られた各セルの配置
結果に基づいて、均等配線プロパティ付加手段により均
等配線プロパティが付加された信号が接続する各セルへ
の入力端子及び出力端子へのＸ座標，Ｙ座標をそれぞれ
抽出する端子座標抽出手段と、この端子座標抽出手段に
より抽出された各座標値に従って各セル間を接続する配
線長を求め、各配線長の差が許容配線長差設定手段によ
り設定された許容配線長差より小となるように、セル配
置手段に各セルを配置させる均等配線調査手段とを備え
ている。
パターン作成装置の第１の発明は、従来のレイアウトパ
ターン作成装置に加えて、論理図内の各信号に均等配線
プロパティを付加するための均等配線プロパティ付加手
段と、セル配置手段により得られた各セルの配置結果に
対して、許容可能な配線長の差を設定する許容配線長差
設定手段と、セル配置手段により得られた各セルの配置
結果に基づいて、均等配線プロパティ付加手段により均
等配線プロパティが付加された信号が接続する各セルへ
の入力端子及び出力端子へのＸ座標，Ｙ座標をそれぞれ
抽出する端子座標抽出手段と、この端子座標抽出手段に
より抽出された各座標値に従って各セル間を接続する配
線長を求め、各配線長の差が許容配線長差設定手段によ
り設定された許容配線長差より小となるように、セル配
置手段に各セルを配置させる均等配線調査手段とを備え
ている。
【０００８】本発明に係るレイアウトパターン作成装置
の第２の発明は、従来のレイアウトパターン作成装置に
加えて更に、論理図内の各信号に均等配線プロパティを
付加するための均等配線プロパティ付加手段と、セル配
置手段により得られた各セルの配置結果に対して、許容
可能な配線長の差を設定する許容配線長差設定手段と、
セル配置手段により得られた各セルの配置結果に基づい
て、均等配線プロパティ付加手段により均等配線プロパ
ティが付加された信号が接続する各セルへの入力端子及
び出力端子へのＸ座標，Ｙ座標をそれぞれ抽出する端子
座標抽出手段と、遅延配線セルを挿入する配線セル挿入
手段と、端子座標抽出手段により抽出された各座標値に
従って各セル間を接続する配線長を求め、各配線長の差
が許容配線長差設定手段により設定された許容配線長差
より小となるように、配線セル挿入手段により遅延配線
セルを挿入させる均等配線調査手段とを備えている。
の第２の発明は、従来のレイアウトパターン作成装置に
加えて更に、論理図内の各信号に均等配線プロパティを
付加するための均等配線プロパティ付加手段と、セル配
置手段により得られた各セルの配置結果に対して、許容
可能な配線長の差を設定する許容配線長差設定手段と、
セル配置手段により得られた各セルの配置結果に基づい
て、均等配線プロパティ付加手段により均等配線プロパ
ティが付加された信号が接続する各セルへの入力端子及
び出力端子へのＸ座標，Ｙ座標をそれぞれ抽出する端子
座標抽出手段と、遅延配線セルを挿入する配線セル挿入
手段と、端子座標抽出手段により抽出された各座標値に
従って各セル間を接続する配線長を求め、各配線長の差
が許容配線長差設定手段により設定された許容配線長差
より小となるように、配線セル挿入手段により遅延配線
セルを挿入させる均等配線調査手段とを備えている。
【０００９】
【作用】本発明に係るレイアウトパターン作成装置の第
１の発明では、セル配置手段により得られた各セルの配
置結果に対して、許容配線長差設定手段により許容可能
な配線長の差が設定され、セル配置手段により得られた
各セルの配置結果に基づいて、均等配線プロパティ付加
手段により均等配線プロパティが付加された信号が接続
する各セルへの入力端子及び出力端子へのＸ座標，Ｙ座
標が端子座標抽出手段によりそれぞれ抽出され、抽出さ
れた各座標値に従って各セル間を接続する配線長が求め
られ、各配線長の差が許容配線長差設定手段により設定
された許容配線長差より小となるように均等配線調査手
段がセル配置手段５に各セルを配置させる。
１の発明では、セル配置手段により得られた各セルの配
置結果に対して、許容配線長差設定手段により許容可能
な配線長の差が設定され、セル配置手段により得られた
各セルの配置結果に基づいて、均等配線プロパティ付加
手段により均等配線プロパティが付加された信号が接続
する各セルへの入力端子及び出力端子へのＸ座標，Ｙ座
標が端子座標抽出手段によりそれぞれ抽出され、抽出さ
れた各座標値に従って各セル間を接続する配線長が求め
られ、各配線長の差が許容配線長差設定手段により設定
された許容配線長差より小となるように均等配線調査手
段がセル配置手段５に各セルを配置させる。
【００１０】本発明に係るレイアウトパターン作成装置
の第２の発明では、セル配置手段により得られた各セル
の配置結果に対して、許容配線長差設定手段により許容
可能な配線長の差が設定され、セル配置手段により得ら
れた各セルの配置結果に基づいて、均等配線プロパティ
付加手段により均等配線プロパティが付加された信号が
接続する各セルへの入力端子及び出力端子へのＸ座標，
Ｙ座標が端子座標抽出手段によりそれぞれ抽出され、抽
出された各座標値に従って各セル間を接続する配線長が
求められ、各配線長の差が許容配線長差設定手段により
設定された許容配線長差より小となるように均等配線調
査手段が配線セル挿入手段に遅延配線セルを挿入させ
る。
の第２の発明では、セル配置手段により得られた各セル
の配置結果に対して、許容配線長差設定手段により許容
可能な配線長の差が設定され、セル配置手段により得ら
れた各セルの配置結果に基づいて、均等配線プロパティ
付加手段により均等配線プロパティが付加された信号が
接続する各セルへの入力端子及び出力端子へのＸ座標，
Ｙ座標が端子座標抽出手段によりそれぞれ抽出され、抽
出された各座標値に従って各セル間を接続する配線長が
求められ、各配線長の差が許容配線長差設定手段により
設定された許容配線長差より小となるように均等配線調
査手段が配線セル挿入手段に遅延配線セルを挿入させ
る。
【００１１】
【実施例】以下、本発明をその実施例を示す図面に基づ
いて詳述する。図１は本発明に係るレイアウトパターン
作成装置の第１の発明の実施例の構成を示すブロック図
である。
いて詳述する。図１は本発明に係るレイアウトパターン
作成装置の第１の発明の実施例の構成を示すブロック図
である。
【００１２】図１において、参照符号１は論理図入力手
段を示しており、人手またはシミュレータにより作成さ
れた論理図２を本発明装置に入力する。参照符号３は均
等配線プロパティ付加手段を示しており、論理図入力手
段１により入力された論理図２中の任意の信号にオペレ
ータが均等配線プロパティを付加するために備えられて
いる。
段を示しており、人手またはシミュレータにより作成さ
れた論理図２を本発明装置に入力する。参照符号３は均
等配線プロパティ付加手段を示しており、論理図入力手
段１により入力された論理図２中の任意の信号にオペレ
ータが均等配線プロパティを付加するために備えられて
いる。
【００１３】参照符号４は接続情報抽出手段を示してお
り、論理図入力手段１により入力された論理図２を解析
して各セルの集積回路上での配置位置の決定及び各セル
間の配線の決定に必要な各セル間の接続情報を抽出す
る。参照符号５はセル配置手段を示しており、上述の接
続情報抽出手段４により抽出された接続情報に従って各
セルの集積回路での最適な配置位置を決定する。
り、論理図入力手段１により入力された論理図２を解析
して各セルの集積回路上での配置位置の決定及び各セル
間の配線の決定に必要な各セル間の接続情報を抽出す
る。参照符号５はセル配置手段を示しており、上述の接
続情報抽出手段４により抽出された接続情報に従って各
セルの集積回路での最適な配置位置を決定する。
【００１４】参照符号６は許容配線長差設定手段を示し
ており、上述の接続情報抽出手段４により抽出された接
続情報に従って同一信号が接続する各出力端子，入力端
子間の許容配線長差を設定する。参照符号７は端子座標
抽出手段を示しており、前述のセル配置手段５により決
定された各セルの配置位置に基づいて、各入力端子，出
力端子の座標値を抽出する。
ており、上述の接続情報抽出手段４により抽出された接
続情報に従って同一信号が接続する各出力端子，入力端
子間の許容配線長差を設定する。参照符号７は端子座標
抽出手段を示しており、前述のセル配置手段５により決
定された各セルの配置位置に基づいて、各入力端子，出
力端子の座標値を抽出する。
【００１５】参照符号８は均等配線調査手段を示してお
り、具体的には後述するが、配線長が均等化されるよう
に、また前述の許容配線長差設定手段６により設定され
た許容配線長差より小になるようにする。参照符号９は
セル間配線手段示しており、前述のセル配置手段５によ
り決定された各セルの配置位置に基づいて、また上述の
均等配線調査手段８による調査結果に従って各セル間の
配線を決定する。参照符号10は本発明装置により最終的
に作成されるレイアウトパターンを示している。
り、具体的には後述するが、配線長が均等化されるよう
に、また前述の許容配線長差設定手段６により設定され
た許容配線長差より小になるようにする。参照符号９は
セル間配線手段示しており、前述のセル配置手段５によ
り決定された各セルの配置位置に基づいて、また上述の
均等配線調査手段８による調査結果に従って各セル間の
配線を決定する。参照符号10は本発明装置により最終的
に作成されるレイアウトパターンを示している。
【００１６】次に、本発明のレイアウトパターン作成装
置の動作について、図２に示されているレイアウトパタ
ーンの模式図を参照して説明する。
置の動作について、図２に示されているレイアウトパタ
ーンの模式図を参照して説明する。
【００１７】まず、製造すべき集積回路の論理図２が人
手により、あるいはシミュレータにより作成され、論理
図入力手段１によりレイアウトパターン作成装置に入力
される。
手により、あるいはシミュレータにより作成され、論理
図入力手段１によりレイアウトパターン作成装置に入力
される。
【００１８】装置に入力された論理図２に対して、まず
オペレータが均等配線プロパティ付加手段３を用いて論
理図２内の任意の信号に均等配線プロパティを付加す
る。装置に入力された論理図２は接続情報抽出手段４に
より解析され、各セル間の接続情報と、上述の均等配線
プロパティ付加手段３により信号に付加された均等配線
プロパティとが抽出される。
オペレータが均等配線プロパティ付加手段３を用いて論
理図２内の任意の信号に均等配線プロパティを付加す
る。装置に入力された論理図２は接続情報抽出手段４に
より解析され、各セル間の接続情報と、上述の均等配線
プロパティ付加手段３により信号に付加された均等配線
プロパティとが抽出される。
【００１９】この接続情報抽出手段４により抽出された
各セル間の接続情報に従って、セル配置手段５は各セル
の配置を最適化して決定するする。続いて、許容配線長
差設定手段６が許容配線長差ｄ（μｍ）を設定する。ま
た、端子座標抽出手段７が、セル配置手段５による各セ
ルの配置結果に基づいて、均等配線プロパティが付加さ
れた信号が接続する各端子の座標を抽出する。
各セル間の接続情報に従って、セル配置手段５は各セル
の配置を最適化して決定するする。続いて、許容配線長
差設定手段６が許容配線長差ｄ（μｍ）を設定する。ま
た、端子座標抽出手段７が、セル配置手段５による各セ
ルの配置結果に基づいて、均等配線プロパティが付加さ
れた信号が接続する各端子の座標を抽出する。
【００２０】均等配線調査手段８は、端子座標抽出手段
７により抽出された座標の内の同一信号が接続する出力
端子の座標，入力端子の座標を用いて配線長差Ｄ（μ
ｍ）を調べる。
７により抽出された座標の内の同一信号が接続する出力
端子の座標，入力端子の座標を用いて配線長差Ｄ（μ
ｍ）を調べる。
【００２１】以下、図２の模式図を参照して具体的に説
明する。なお、図２において、参照符号12はセル配置手
段５により配置されたセルベンチを、ハッチングが付さ
れた参照符号13の領域はセルベンチ12上のセルを、●で
示されている参照符号14は入力端子を、○で示されてい
る参照符号15は出力端子をそれぞれ示している。
明する。なお、図２において、参照符号12はセル配置手
段５により配置されたセルベンチを、ハッチングが付さ
れた参照符号13の領域はセルベンチ12上のセルを、●で
示されている参照符号14は入力端子を、○で示されてい
る参照符号15は出力端子をそれぞれ示している。
【００２２】同一信号が接続する端子の内の各入力端子
14の座標をＡ（Ｘ1, Ｙ1 ），Ｂ（Ｘ2, Ｙ2 ），Ｃ
（Ｘ3, Ｙ3 ），Ｄ（Ｘ4, Ｙ4 ）とし、出力端子15の
座標をＥ（Ｘ0, Ｙ0 ）とした場合、Ａの入力端子14と
Ｅの出力端子15との間の配線長ｄA （μｍ）は下記(1)
式にて求められる。 ｄA ＝｜Ｘ0 −Ｘ1 ｜＋｜Ｙ0 −Ｙ1 ｜ ・・・
（１）
14の座標をＡ（Ｘ1, Ｙ1 ），Ｂ（Ｘ2, Ｙ2 ），Ｃ
（Ｘ3, Ｙ3 ），Ｄ（Ｘ4, Ｙ4 ）とし、出力端子15の
座標をＥ（Ｘ0, Ｙ0 ）とした場合、Ａの入力端子14と
Ｅの出力端子15との間の配線長ｄA （μｍ）は下記(1)
式にて求められる。 ｄA ＝｜Ｘ0 −Ｘ1 ｜＋｜Ｙ0 −Ｙ1 ｜ ・・・
（１）
【００２３】同様に、それぞれの入力端子Ｂ，Ｃ，Ｄと
出力端子Ｅとの間の配線長ｄＢ ， ｄC , ｄD は下記
(2), (3), (4) 式にて求められる。 ｄB ＝｜Ｘ0 −Ｘ2 ｜＋｜Ｙ0 −Ｙ2 ｜ ・・・(2) ｄC ＝｜Ｘ0 −Ｘ3 ｜＋｜Ｙ0 −Ｙ3 ｜ ・・・(3) ｄD ＝｜Ｘ0 −Ｘ4 ｜＋｜Ｙ0 −Ｙ4 ｜ ・・・(4)
出力端子Ｅとの間の配線長ｄＢ ， ｄC , ｄD は下記
(2), (3), (4) 式にて求められる。 ｄB ＝｜Ｘ0 −Ｘ2 ｜＋｜Ｙ0 −Ｙ2 ｜ ・・・(2) ｄC ＝｜Ｘ0 −Ｘ3 ｜＋｜Ｙ0 −Ｙ3 ｜ ・・・(3) ｄD ＝｜Ｘ0 −Ｘ4 ｜＋｜Ｙ0 −Ｙ4 ｜ ・・・(4)
【００２４】配線長差Ｄ（μｍ）は、各配線長から各配
線長の平均値を差し引いた値の最大値であるので、各端
子までの平均の長さをｄxy（μｍ）とすれば、ｄxyは下
記(5) 式にて、また各配線の平均値からの差ＤA （μ
ｍ），ＤB （μｍ），ＤC （μｍ），ＤD （μｍ）は下
記(6), (7), (8), (9)式にてそれぞれ求められる。
線長の平均値を差し引いた値の最大値であるので、各端
子までの平均の長さをｄxy（μｍ）とすれば、ｄxyは下
記(5) 式にて、また各配線の平均値からの差ＤA （μ
ｍ），ＤB （μｍ），ＤC （μｍ），ＤD （μｍ）は下
記(6), (7), (8), (9)式にてそれぞれ求められる。
【００２５】 ｄxy＝（ｄA ＋ｄB ＋ｄC ＋ｄ）／４ ・・・(5) ＤA ＝｜ｄA −ｄXY｜ ・・・(6) ＤB ＝｜ｄB −ｄXY｜ ・・・(7) ＤC ＝｜ｄC −ｄXY｜ ・・・(8) ＤD ＝｜ｄD −ｄXY｜ ・・・(9)
【００２６】従って、各配線の平均値からの差ＤA ，Ｄ
B ，ＤC ，ＤD の内で最大値が配線長差Ｄ（μｍ）にな
る。次に、均等配線調査手段８は、許容配線長差設定手
段６で設定された値ｄ（μｍ）と、求められた配線長差
Ｄ（μｍ）とを比較する。この均等配線調査手段８によ
る比較の結果が、 配線長差Ｄ（μｍ）≧許容配線長差ｄ（μｍ） である場合には、再度セル配置手段５によりセルの再配
置が行われ、 配線長差Ｄ（μｍ）＜許容配線長差ｄ（μｍ） である場合には、接続情報抽出手段４により抽出された
接続情報に従ってセル間配線手段９が各セル間の配線を
決定する。
B ，ＤC ，ＤD の内で最大値が配線長差Ｄ（μｍ）にな
る。次に、均等配線調査手段８は、許容配線長差設定手
段６で設定された値ｄ（μｍ）と、求められた配線長差
Ｄ（μｍ）とを比較する。この均等配線調査手段８によ
る比較の結果が、 配線長差Ｄ（μｍ）≧許容配線長差ｄ（μｍ） である場合には、再度セル配置手段５によりセルの再配
置が行われ、 配線長差Ｄ（μｍ）＜許容配線長差ｄ（μｍ） である場合には、接続情報抽出手段４により抽出された
接続情報に従ってセル間配線手段９が各セル間の配線を
決定する。
【００２７】次に再度、端子座標抽出手段７により前述
同様に各入力端子, 出力端子の座標値が抽出され、均等
配線調査手段８により同一信号が接続する出力端子の座
標，入力端子の座標を用いて配線長差Ｄ2 （μｍ）が調
べられ、 配線長差Ｄ2 （μｍ）≧許容配線長差ｄ（μｍ） である場合には、再度セル配置手段５による処理に戻
り、 配線長差Ｄ2 （μｍ）＜許容配線長差ｄ（μｍ） である場合には、セル間配線手段９で決定された配線結
果を用いてレイアウトパターン10が作成される。
同様に各入力端子, 出力端子の座標値が抽出され、均等
配線調査手段８により同一信号が接続する出力端子の座
標，入力端子の座標を用いて配線長差Ｄ2 （μｍ）が調
べられ、 配線長差Ｄ2 （μｍ）≧許容配線長差ｄ（μｍ） である場合には、再度セル配置手段５による処理に戻
り、 配線長差Ｄ2 （μｍ）＜許容配線長差ｄ（μｍ） である場合には、セル間配線手段９で決定された配線結
果を用いてレイアウトパターン10が作成される。
【００２８】図３は本発明のレイアウトパターン作成装
置の第２の発明の実施例の構成を示すブロック図であ
る。
置の第２の発明の実施例の構成を示すブロック図であ
る。
【００２９】この第２の発明では、前述の第１の発明に
加えて、配線セル挿入手段11を備えている。この配線セ
ル挿入手段11は、均等配線調査手段８による前述のよう
な調査結果に従って、同一信号線内の平均の配線長より
も短い配線に遅延配線セルを挿入するために備えられて
いる。なお、遅延配線セルとは、単位配線長に相当する
遅延を発生するレイアウトパターンを有するセルのこと
である。
加えて、配線セル挿入手段11を備えている。この配線セ
ル挿入手段11は、均等配線調査手段８による前述のよう
な調査結果に従って、同一信号線内の平均の配線長より
も短い配線に遅延配線セルを挿入するために備えられて
いる。なお、遅延配線セルとは、単位配線長に相当する
遅延を発生するレイアウトパターンを有するセルのこと
である。
【００３０】従って、配線セル挿入手段11によりレイア
ウトパターンに遅延配線セルが挿入された場合には、実
際の配線長に加えて遅延配線セルが発生する遅延に相当
する配線長が加算されるので、前述の 配線長差Ｄ（μｍ）＜許容配線長差ｄ（μｍ） が成立するようにレイアウトパターンを変更することが
可能になる。
ウトパターンに遅延配線セルが挿入された場合には、実
際の配線長に加えて遅延配線セルが発生する遅延に相当
する配線長が加算されるので、前述の 配線長差Ｄ（μｍ）＜許容配線長差ｄ（μｍ） が成立するようにレイアウトパターンを変更することが
可能になる。
【００３１】このため、前述の第１の発明に比して、セ
ル配置手段５によるセルの再配置の処理が不要になるの
で、より迅速にレイアウトパターンを作成することが可
能になる。
ル配置手段５によるセルの再配置の処理が不要になるの
で、より迅速にレイアウトパターンを作成することが可
能になる。
【００３２】
【発明の効果】以上に詳述したように本発明のレイアウ
トパターン作成装置によれば、同一信号線内における端
子間を接続する配線長の差が考慮されてレイアウトパタ
ーンが作成されるので、論理設計した結果とは異なった
結果が得られるというような不都合が解消されてレイア
ウトパターン設計時の論理機能精度が向上し、またレイ
アウトパターンの再設計を必要とするような事態も回避
されるので工期が短縮される。
トパターン作成装置によれば、同一信号線内における端
子間を接続する配線長の差が考慮されてレイアウトパタ
ーンが作成されるので、論理設計した結果とは異なった
結果が得られるというような不都合が解消されてレイア
ウトパターン設計時の論理機能精度が向上し、またレイ
アウトパターンの再設計を必要とするような事態も回避
されるので工期が短縮される。
【図１】本発明に係るレイアウトパターン作成装置の第
１の発明の実施例の構成を示すブロック図である。
１の発明の実施例の構成を示すブロック図である。
【図２】本発明に係るレイアウトパターン作成装置の第
１の発明の実施例の動作を説明するための模式図であ
る。
１の発明の実施例の動作を説明するための模式図であ
る。
【図３】本発明に係るレイアウトパターン作成装置の第
２の発明の実施例の構成を示すブロック図である。
２の発明の実施例の構成を示すブロック図である。
【図４】従来のレイアウトパターン作成装置の構成を示
すブロック図である。
すブロック図である。
１ 論理図入力手段 ２ 論理図 ３ 均等配線プロパティ付加手段 ４ 接続情報抽出手段 ５ セル配置手段 ６ 許容配線長差設定手段 ７ 端子座標抽出手段 ８ 均等配線調査手段 ９ セル間配線手段 10 レイアウトパターン 11 配線セル挿入手段 13 セル 14 入力端子 15 出力端子
Claims (2)
- 【請求項１】 集積回路の論理図を入力する論理図入力
手段と、 該論理図入力手段により入力された論理図上の各セルの
集積回路上での配置位置の決定及び各セル間の配線の決
定に必要な各セル間の接続情報を抽出する接続情報抽出
手段と、 該接続情報抽出手段により抽出された接続情報に従って
各セルの集積回路上での配置を最適化して決定するセル
配置手段と、 該セル配置手段による各セルの配置結果に対して、前記
接続情報抽出手段により抽出された接続情報に従って各
セル間の配線を最適化して決定するセル間配線手段とを
備えたレイアウトパターン作成装置において、 前記論理図内の各信号に均等配線プロパティを付加する
ための均等配線プロパティ付加手段と、 前記セル配置手段により得られた各セルの配置結果に対
して、許容可能な配線長の差を設定する許容配線長差設
定手段と、 前記セル配置手段により得られた各セルの配置結果に基
づいて、前記均等配線プロパティ付加手段により均等配
線プロパティが付加された信号が接続する各セルへの入
力端子及び出力端子へのＸ座標，Ｙ座標をそれぞれ抽出
する端子座標抽出手段と、 該端子座標抽出手段により抽出された各座標値に従って
各セル間を接続する配線長を求め、各配線長の差が前記
許容配線長差設定手段により設定された許容配線長差よ
り小となるように、前記セル配置手段に各セルを配置さ
せる均等配線調査手段とを備えたことを特徴とするレイ
アウトパターン作成装置。 - 【請求項２】 集積回路の論理図を入力する論理図入力
手段と、 該論理図入力手段により入力された論理図上の各セルの
集積回路上での配置位置の決定及び各セル間の配線の決
定に必要な各セル間の接続情報を抽出する接続情報抽出
手段と、 該接続情報抽出手段により抽出された接続情報に従って
各セルの集積回路上での配置を最適化して決定するセル
配置手段と、 該セル配置手段による各セルの配置結果に対して、前記
接続情報抽出手段により抽出された接続情報に従って各
セル間の配線を最適化して決定するセル間配線手段とを
備えたレイアウトパターン作成装置において、 前記論理図内の各信号に均等配線プロパティを付加する
ための均等配線プロパティ付加手段と、 前記セル配置手段により得られた各セルの配置結果に対
して、許容可能な配線長の差を設定する許容配線長差設
定手段と、 前記セル配置手段により得られた各セルの配置結果に基
づいて、前記均等配線プロパティ付加手段により均等配
線プロパティが付加された信号が接続する各セルへの入
力端子及び出力端子へのＸ座標，Ｙ座標をそれぞれ抽出
する端子座標抽出手段と、 遅延配線セルを挿入する配線セル挿入手段と、 前記端子座標抽出手段により抽出された各座標値に従っ
て各セル間を接続する配線長を求め、各配線長の差が前
記許容配線長差設定手段により設定された許容配線長差
より小となるように、前記配線セル挿入手段により遅延
配線セルを挿入させる均等配線調査手段とを備えたこと
を特徴とするレイアウトパターン作成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5124092A JPH06334116A (ja) | 1993-05-26 | 1993-05-26 | レイアウトパターン作成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5124092A JPH06334116A (ja) | 1993-05-26 | 1993-05-26 | レイアウトパターン作成装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06334116A true JPH06334116A (ja) | 1994-12-02 |
Family
ID=14876731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5124092A Pending JPH06334116A (ja) | 1993-05-26 | 1993-05-26 | レイアウトパターン作成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06334116A (ja) |
-
1993
- 1993-05-26 JP JP5124092A patent/JPH06334116A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100413861B1 (ko) | 집적회로의표준셀영역내에예비셀을분배하기위한방법및장치 | |
| KR970004536B1 (ko) | 완전 주사회로용 자동 위치설정 및 경로지정 배치설계를 최적화시키기 위한 방법 | |
| US6898775B2 (en) | System for ensuring correct pin assignments between system board connections using common mapping files | |
| CN113792517B (zh) | 一种数字版图布局设计方法及装置 | |
| JPH07200642A (ja) | 半導体集積回路の遅延時間計算装置 | |
| US6321173B1 (en) | System and method for efficient verification of functional equivalence between design models | |
| US6539525B1 (en) | Layout verifying method for integrated circuit device | |
| JP3008849B2 (ja) | 半導体集積回路の設計方法および装置 | |
| JP3019032B2 (ja) | 半導体集積回路のレイアウトデータにおけるデザインルールチェック方法および該方法を実施するための装置 | |
| JP2872216B1 (ja) | マクロの設計方法 | |
| JP2715931B2 (ja) | 半導体集積回路設計支援方法 | |
| EP0786731A2 (en) | Method and apparatus for verifying an electrical configuration using a pseudo-element pattern | |
| JPH06125007A (ja) | 半導体装置のレイアウトデータ検証方法 | |
| JP2542784B2 (ja) | 自動部品認識装置 | |
| JP2000082088A (ja) | 特性パラメータ抽出方法 | |
| CN121787361A (zh) | 半导体器件版图设计装置以及半导体器件版图设计方法 | |
| JP2946682B2 (ja) | 集積回路設計装置 | |
| JP2957708B2 (ja) | 半導体装置の出力ドット検査方法及び検査装置 | |
| JP3184123B2 (ja) | Ｌｓｉ配線装置 | |
| JP2002083007A (ja) | イベントドリブンシミュレータの論理検証装置及びその論理検証方法 | |
| CN120610706A (zh) | 代码生成方法、装置、设备及介质 | |
| JP3033288B2 (ja) | 回路解析方式 | |
| JPH1166134A (ja) | プリント配線基板設計開発支援システム | |
| JPH1050848A (ja) | 集積回路の配置配線設計方法 | |
| JP2001067389A (ja) | プリント基板設計装置 |