JPH0633452B2 - スパツタ装置 - Google Patents

Description

【発明の詳細な説明】 技術分野 本発明は、スパッタ装置に関し、とくにカソード電極付
近の構造の改良に関する。

従来の技術 高周波電源を用いてターゲットをスパッタする高周波
(ＲＦ)スパッタリングにおいては、全電力がスパッタリ
ングに寄与するものではなく、電力の損失がある。電力
の損失が少なく効率が高いほど、同じ電力で大きな付着
量、付着速度が得られるので、従来からも、損失の減少
には検討がなされてきた。

従来は、電力損失を改善すべく主として整合部（ＲＦマ
ッチング回路）の改善に目が向けられており、例えば、
特開昭56−108875号公報では、電気部品素子からなる回
路のスタティックＱをできるだけ高くすべく、インダク
タのコイルとしてできるだけ抵抗の小さい材料を用いる
こと、例えば直径８mm以上で銀メッキが施された銅のチ
ューブからなるコイルを用いることが記載されている。

発明の目的 本発明は、電力損失が少なく、効率的にスパッタリング
を実施できるスパッタ装置を提供することを目的とす
る。

発明の構成 本発明者らが上記目的を達成すべく鋭意検討した結果、
たしかにマッチング回路の改善は電力効率を高めるうえ
で有用であるが、カソード電極とアース電位部で形成さ
れたギャップ部の存在が無視しえないことを見い出し
た。特にアース電位部は真空容器によって構成される
が、真空容器は一般に強度や脱ガス特性が良好なステン
レスが用いられており、ステンレスが電気の良導体とは
言えないことから、大きな電力損失の原因となっている
ことが判った。

すなわち、本発明のスパッタ装置は、カソード電極とア
ース電位部とで形成されたギャップ部において、該ギャ
ップ部に面した前記カソード電極面およびアース電位部
面が電気良導性の金属からなる低抵抗材料で構成される
ように、少なくともアース電位部面を電気良導性の金属
からなる低抵抗材料で表面被覆処理したことを特徴とす
る。

以下、添付図面に沿って本発明をさらに詳細に説明す
る。

第１図は本発明のスパッタ装置の実施例を示す断面図で
あり、カソード電極11が、真空容器13に絶縁体15を介し
て電気的に浮かして取り付けられている。カソード電極
11は接続部21で整合回路23に電気的に接続されている。

真空容器13にはマッチングボックスのケーシング25が取
り付けられており、真空容器13は、ケーシング25、同軸
ケーブル29のコネクタ27を介してアースされている。

カソード電極11には、スパッタ用のターゲット12が取り
付けられており、このターゲット12を取り囲むようにし
てターゲットシールド17が設けられている。ターゲット
シールド17は、真空容器13に導通してアースされてい
る。

ギャップ部16におけるカソード電極11の表面と、これに
対向するアース部(ターゲットシールド17および真空容
器13の一部)の表面は、低抵抗材料膜19が被膜処理され
ている。

第３図は高周波スパッタ装置の回路図を示し、高周波電
源41からの電力は、同軸ケーブル29、整合回路23を介し
てカソード電極11に供給されており、これら各部で電力
の損失がある。ここでカソード部に着目すると、カソー
ド電極11は真空容器13に絶縁して取り付けられているの
で、放電しなくてもカソード電極11とアース部との間に
は、浮遊容量と呼ばれる分布容量が存在する。とくにカ
ソード電極11の放電面の近傍は、アース部に対して２〜
10mm程度、典型的には５mm前後のギャップ部16を形成し
て取付けられているので、全体の浮遊容量31はほとんど
この部分の容量で決まる。

第４図は第３図の等価回路を示し、浮遊容量はグロー放
電自体の電気的インピーダンスＺに対して並列にはいっ
ている。グロー放電自体の電気的インピーダンスとは圧
力や磁場の強さによって変る放電自身のインピーダンス
のことで、放電を停止すると消滅する。

第４図に示したものは理想的な場合であるが、純粋なリ
アクタンスはありえないので、実際には損失分33が存在
する。この損失分33は、１／ωＣＱで表されるので、浮
遊容量31のＱ値が問題となる。Ｑ値が小さいと損失分が
増加する。真空容器13、あるいはさらにカソード電極11
は、放出ガス量などを考慮してステンレスなどで作られ
ることが多い。ステンレスは抵抗率が大きく、そのため
Ｑ値が小さくなり損失分が増加してしまう。

第１図に示した実施例では、浮遊容量の大きさを支配す
るギャップ部16の表面に低抵抗材料からなる皮膜19が設
けられているので、表皮抵抗が小さくなり、その結果Ｑ
値が大きくなって損失分が小さくなる。なお、ギャップ
部におけるいずれか一方の表面、たとえばカソード電極
11の表面またはカソード電極自身が鋼などで作られてい
て低抵抗性の場合は、アース部表面を低抵抗化処理すれ
ばよい。

低抵抗材料としては、例えば、銀、アルミニウム、銅な
どの電気良導性の金属を使用する。また、低抵抗材料に
よる表面被覆処理は、化学的な湿式法、物理的な乾式メ
ッキ法などにより行なうことができる。

第２図は、本発明の他の実施例を示す。真空容器13に設
けられる低抵抗材料膜19は、マッチングボックスのケー
シング25との接合部まで延びるように形成されている。
このように真空容器13のアース路にわたって低抵抗材料
膜19を形成することにより、Ｑ値をさらに大きくするこ
とができる。また、カソード電極11においては、低抵抗
材料膜19が整合回路23との接続部21まで延びており、同
様にＱ値をいっそう大きくして、損失分を減少させるこ
とができる。

以上２極ＲＦスパッタリングを例に挙げて説明したが、
本発明はこれに限定されず他の様々のスパッタ装置、エ
ッチング装置、プラズマＣＶＤ装置、プラズマ重合装置
などに応用することもできる。

発明の効果 本発明によれば、カソート電極部のギャップ部を銀、ア
ルミニウム、銅などの電気良導体金属からなる低抵抗材
料で表面処理処理することにより、カソード電極部にお
ける電力の損失を減少させることができる。

実験例 ステンレス製の真空容器およびステンレス製のカソード
電極を有するＲＦスパッタ装置を用い、このカソード電
極部表面を処理しない場合と、銅メッキして第２図に示
したようにＣｕ膜を形成して表面被覆処理した場合との
両方について、次の条件でスパッタリングを行い、その
結果を第６図に示した。

ターゲット：ＳｉＯ₂(６インチ径) 圧 力：４Ｐａ 第６図から、同じ供給電力（見掛け上の電力密度として
表示）で２割程度大きな付着速度が得られ、損失分が少
なく電力が有効に利用されていることが判る。

【図面の簡単な説明】

第１図および第２図は本発明の実施例を示す断面図であ
る。 第３図は本発明の実施例の回路図である。 第４図および第５図は本発明の実施例の等価回路図であ
る。 第６図は表面被覆処理を施した場合の付着速度への影響
を示すグラフである。 11……カソード電極、13……真空容器 15……絶縁体、16……ギャップ部 17……ターゲットシールド 19……低抵抗材料膜、21……接続部 25……ケーシング

Claims (1)

【特許請求の範囲】
1. 【請求項１】カソード電極とアース電位部とで形成され
   たギャップ部において、該ギャップ部に面した前記カソ
   ード電極面およびアース電位部面が電気良導性の金属か
   らなる低抵抗材料で構成されるように、少なくともアー
   ス電位部面を電気良導性の金属からなる低抵抗材料で表
   面被覆処理したことを特徴とするスパッタ装置。