JPH0633716Y2 - 周波数可変装置 - Google Patents
周波数可変装置Info
- Publication number
- JPH0633716Y2 JPH0633716Y2 JP19035784U JP19035784U JPH0633716Y2 JP H0633716 Y2 JPH0633716 Y2 JP H0633716Y2 JP 19035784 U JP19035784 U JP 19035784U JP 19035784 U JP19035784 U JP 19035784U JP H0633716 Y2 JPH0633716 Y2 JP H0633716Y2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- divided
- frequency
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Manipulation Of Pulses (AREA)
- Pulse Circuits (AREA)
Description
【考案の詳細な説明】 産業上の利用分野 本考案は、発振回路から発振されるパルスの分周、演算
を行って周波数の変換を行うための周波数可変装置に関
する。
を行って周波数の変換を行うための周波数可変装置に関
する。
背景技術 典型的な先行技術は、第３図に示されている。基準周波
数を有するパルスは発振回路１からライン１を介して
逓倍回路２に与えられ、周波数が２逓倍されたパルスを
３分周するための第１分周回路３に与えられる。第１分
周回路３からのパルスは1.5分周されて、ラインl3を介
してセレクタ４に与えられる。第１分周回路３からの1.
5分周されたパルスはまた、ラインl4を介してこのパル
スを２分周するための第２分周回路５に与えられ、３分
周されたパルスとなってラインl5からセレクタ４に与え
られる。一方発振回路１からの基準周波数を有するパル
スは、ラインl6からセレクタ４に与えられるとともに、
分岐ラインl7からこのパルスを２分周するための第３分
周回路６に与えられ、２分周されたパルスとなって、ラ
インl8を介してセレクタ４に与えられる。このようにし
てセレクタ４の出力ラインl9からは、基準周波数、基準
周波数に対して1.5分周、２分周および３分周された各
パルスが得られる。
数を有するパルスは発振回路１からライン１を介して
逓倍回路２に与えられ、周波数が２逓倍されたパルスを
３分周するための第１分周回路３に与えられる。第１分
周回路３からのパルスは1.5分周されて、ラインl3を介
してセレクタ４に与えられる。第１分周回路３からの1.
5分周されたパルスはまた、ラインl4を介してこのパル
スを２分周するための第２分周回路５に与えられ、３分
周されたパルスとなってラインl5からセレクタ４に与え
られる。一方発振回路１からの基準周波数を有するパル
スは、ラインl6からセレクタ４に与えられるとともに、
分岐ラインl7からこのパルスを２分周するための第３分
周回路６に与えられ、２分周されたパルスとなって、ラ
インl8を介してセレクタ４に与えられる。このようにし
てセレクタ４の出力ラインl9からは、基準周波数、基準
周波数に対して1.5分周、２分周および３分周された各
パルスが得られる。
考案が解決しようとする問題点 このような先行技術では、装置の回路構成が複雑とな
り、生産コストの低減化および装置の信頼性の向上を図
ることができない。
り、生産コストの低減化および装置の信頼性の向上を図
ることができない。
本考案の目的は、上述の技術的課題を解決し、回路構成
が簡単で、しかも生産コストの低減化および信頼性の向
上を図ることができるようにした周波数可変装置を提供
することである。
が簡単で、しかも生産コストの低減化および信頼性の向
上を図ることができるようにした周波数可変装置を提供
することである。
問題点を解決するための手段 本考案は一定周波数の基準信号を発振する基準信号発振
回路と、 Ｊ−Ｋフリップフロップ回路を備え、前記基準信号を２
分周した２分周信号を得るための２分周回路と、 ２つのＪ−Ｋフリップフロップ回路を備え、前記基準信
号を３分周した３分周信号を得るための３分周回路と、 前記３分周信号と前記基準信号とから、基準信号を1.5
分周した1.5分周信号を得るための1.5分周回路と、 それぞれ２値の値をもつ第１の選択信号と第２の選択信
号とを受け、該２つの選択信号によって、前記基準信
号、２分周信号、３分周信号および1.5分周信号の内、
希望する１つの信号を選択する選択回路と、 を備えた周波数可変装置において 前記２分周回路は、 前記２分周回路を構成するＪ−Ｋフリップフロップ回路
のプリセット端子に、前記第１の選択信号が入力される
と共に、クリア端子に、前記基準信号と前記第１の選択
信号の反転信号とを２入力としたNAND回路の出力が入力
されるものであって、 前記第１の選択信号に応じて、基準信号又は２分周信号
とを選択的に出力可能とされており、前記1.5分周回路
は、 前記基準信号と、前記３分周回路からの３分周信号と、
前記第１の選択信号とを入力とした３入力NAND回路と、 前記３入力NAND回路の出力と、前記３分周回路からの３
分周信号であって前記３入力NAND回路への入力とは異な
る位相の３分周信号とを入力とする２入力NOR回路と、 によって構成されるものであって、 前記第１の選択信号に応じて、２入力NAND回路に対し３
分周信号又は1.5分周信号を選択的に出力可能とされて
おり、 前記選択回路は、さらに、 第２の選択信号とその反転信号をそれぞれ一方の端子の
入力とし、前記２分周回路からの出力と前記1.5分周回
路からの出力とを他方の端子の入力とした２つのAND回
路と、 それら２つのAND回路の出力を結合するNOR回路とを含む
もの、 であることを特徴とする周波数可変装置に係るものであ
る。
回路と、 Ｊ−Ｋフリップフロップ回路を備え、前記基準信号を２
分周した２分周信号を得るための２分周回路と、 ２つのＪ−Ｋフリップフロップ回路を備え、前記基準信
号を３分周した３分周信号を得るための３分周回路と、 前記３分周信号と前記基準信号とから、基準信号を1.5
分周した1.5分周信号を得るための1.5分周回路と、 それぞれ２値の値をもつ第１の選択信号と第２の選択信
号とを受け、該２つの選択信号によって、前記基準信
号、２分周信号、３分周信号および1.5分周信号の内、
希望する１つの信号を選択する選択回路と、 を備えた周波数可変装置において 前記２分周回路は、 前記２分周回路を構成するＪ−Ｋフリップフロップ回路
のプリセット端子に、前記第１の選択信号が入力される
と共に、クリア端子に、前記基準信号と前記第１の選択
信号の反転信号とを２入力としたNAND回路の出力が入力
されるものであって、 前記第１の選択信号に応じて、基準信号又は２分周信号
とを選択的に出力可能とされており、前記1.5分周回路
は、 前記基準信号と、前記３分周回路からの３分周信号と、
前記第１の選択信号とを入力とした３入力NAND回路と、 前記３入力NAND回路の出力と、前記３分周回路からの３
分周信号であって前記３入力NAND回路への入力とは異な
る位相の３分周信号とを入力とする２入力NOR回路と、 によって構成されるものであって、 前記第１の選択信号に応じて、２入力NAND回路に対し３
分周信号又は1.5分周信号を選択的に出力可能とされて
おり、 前記選択回路は、さらに、 第２の選択信号とその反転信号をそれぞれ一方の端子の
入力とし、前記２分周回路からの出力と前記1.5分周回
路からの出力とを他方の端子の入力とした２つのAND回
路と、 それら２つのAND回路の出力を結合するNOR回路とを含む
もの、 であることを特徴とする周波数可変装置に係るものであ
る。
作用 本考案に従えば、発振回路からの予め定められた周波数
の信号を、自然数の整数倍（３倍）となるように分周
し、その後、分周された信号（発振回路からの信号も含
め）を基に論理演算し自然数以外の倍数（1/2倍）とな
るようにすることによって、希望うる周波数を有する信
号を得ることができ、装置の回路構成の簡略化および生
産コストの低減化ならびに装置の信頼性の向上を図るこ
とができる。
の信号を、自然数の整数倍（３倍）となるように分周
し、その後、分周された信号（発振回路からの信号も含
め）を基に論理演算し自然数以外の倍数（1/2倍）とな
るようにすることによって、希望うる周波数を有する信
号を得ることができ、装置の回路構成の簡略化および生
産コストの低減化ならびに装置の信頼性の向上を図るこ
とができる。
実施例 第１図は本考案の一実施例のブロック図である。この周
波数可変装置10は、基本的には、基準周波数を有するパ
ルスを発生する発振回路11と、発振回路11からのパルス
の基準周波数を２分周するＪ−ＫフリップフロップF1
と、基準周波数を３分周するＪ−ＫフリップフロップF
2,F3と、発振回路11からの出力と３分周された信号とを
基に、基準周波数を1.5分周した出力を導出するNORゲー
ト12とNANDゲート14とを含む。入力端子P1からの選択入
力は、ライン1,l2を介して、Ｊ−Ｋフリップフロップ
F1のプリセット入力端子（以下.PR入力端子と略記す
る。）に与えられる。入力端子P1からの入力は、ライン
１からNOTゲート13において反転され、ラインl3を介
してNANDゲート14の一方の入力端子に与えられるととも
に、ラインl4を介してNANDゲート15の一方の入力端子に
与えられる。NANDゲート15の他方の入力端子には、発振
回路11からの基準周波数を有するパルスがラインl5、分
岐ラインl6,l7を介して与えられる。NANDゲート15の出
力ラインl8はＪ−ＫフリップフロップF1のクリア入力端
子（以下、CL入力端子と略記する。）に接続される。Ｊ
−ＫフリップフロップF1のCK入力端子には、ラインl6を
介して発振回路11からのパルスが与えられ、またＪおよ
びＫ入力端子には電源VccからＨ（ハイ）レベルの信号
が抵抗R1、ラインl9、分岐ライン10を介して与えられ
る。このＪ−ＫフリップフロップF1の出力端子からの
出力はライン11を介してセレクタ16内のANDゲート17
の一方の入力端子に与えられる。電源Vccからの出力
は、抵抗R1、ラインl9を介してＪ−Ｋフリップフロップ
F2,F3の各PR入力端子に与えられるとともに、分岐ライ
ン12,13,14、19をそれぞれ介してＪ−Ｋフリッ
プフロップF2のＫ入力端子、CL入力端子およびＪ−Ｋフ
リップフロップF3のCL入力端子、Ｋ入力端子に与えられ
る。Ｊ−ＫフリップフロップF2のCK入力端子には、発振
回路11からのパルスがラインl5、分岐ラインl6,15を
介して与えられ、またＪ−ＫフリップフロップF3のCK入
力端子には発振回路11からのパルスがラインl5、分岐ラ
イン16を介して与えられる。Ｊ−Ｋフリップフロップ
F2のＪ入力端子には、Ｊ−ＫフリップフロップF3の出
力端子からの出力がラインl7を介して与えられ、またＪ
−ＫフリップフロップF2のＱ出力端子からの出力はライ
ン18を介してＪ−ＫフリップフロップF3のＪ入力端子
に与えられる。Ｊ−ＫフリップフロップF3のＫ入力端子
は、分岐ライン19、ラインl9、抵抗R1を介して電源Vc
cに接続され、またＱ出力端子はラインl20を介してNAND
ゲート14の入力端子に接続される。NANDゲート14の残り
の入力端子にはラインl5を介して発振回路11からのパル
スが入力される。
波数可変装置10は、基本的には、基準周波数を有するパ
ルスを発生する発振回路11と、発振回路11からのパルス
の基準周波数を２分周するＪ−ＫフリップフロップF1
と、基準周波数を３分周するＪ−ＫフリップフロップF
2,F3と、発振回路11からの出力と３分周された信号とを
基に、基準周波数を1.5分周した出力を導出するNORゲー
ト12とNANDゲート14とを含む。入力端子P1からの選択入
力は、ライン1,l2を介して、Ｊ−Ｋフリップフロップ
F1のプリセット入力端子（以下.PR入力端子と略記す
る。）に与えられる。入力端子P1からの入力は、ライン
１からNOTゲート13において反転され、ラインl3を介
してNANDゲート14の一方の入力端子に与えられるととも
に、ラインl4を介してNANDゲート15の一方の入力端子に
与えられる。NANDゲート15の他方の入力端子には、発振
回路11からの基準周波数を有するパルスがラインl5、分
岐ラインl6,l7を介して与えられる。NANDゲート15の出
力ラインl8はＪ−ＫフリップフロップF1のクリア入力端
子（以下、CL入力端子と略記する。）に接続される。Ｊ
−ＫフリップフロップF1のCK入力端子には、ラインl6を
介して発振回路11からのパルスが与えられ、またＪおよ
びＫ入力端子には電源VccからＨ（ハイ）レベルの信号
が抵抗R1、ラインl9、分岐ライン10を介して与えられ
る。このＪ−ＫフリップフロップF1の出力端子からの
出力はライン11を介してセレクタ16内のANDゲート17
の一方の入力端子に与えられる。電源Vccからの出力
は、抵抗R1、ラインl9を介してＪ−Ｋフリップフロップ
F2,F3の各PR入力端子に与えられるとともに、分岐ライ
ン12,13,14、19をそれぞれ介してＪ−Ｋフリッ
プフロップF2のＫ入力端子、CL入力端子およびＪ−Ｋフ
リップフロップF3のCL入力端子、Ｋ入力端子に与えられ
る。Ｊ−ＫフリップフロップF2のCK入力端子には、発振
回路11からのパルスがラインl5、分岐ラインl6,15を
介して与えられ、またＪ−ＫフリップフロップF3のCK入
力端子には発振回路11からのパルスがラインl5、分岐ラ
イン16を介して与えられる。Ｊ−Ｋフリップフロップ
F2のＪ入力端子には、Ｊ−ＫフリップフロップF3の出
力端子からの出力がラインl7を介して与えられ、またＪ
−ＫフリップフロップF2のＱ出力端子からの出力はライ
ン18を介してＪ−ＫフリップフロップF3のＪ入力端子
に与えられる。Ｊ−ＫフリップフロップF3のＫ入力端子
は、分岐ライン19、ラインl9、抵抗R1を介して電源Vc
cに接続され、またＱ出力端子はラインl20を介してNAND
ゲート14の入力端子に接続される。NANDゲート14の残り
の入力端子にはラインl5を介して発振回路11からのパル
スが入力される。
このNANDゲート14からの出力は、ラインl21を介してNOR
ゲート12の一方の入力端子に与えられる。NANDゲート12
の他方の入力端子には、ラインl22を介してＪ−Ｋフリ
ップフロップF2の出力が与えられる。
ゲート12の一方の入力端子に与えられる。NANDゲート12
の他方の入力端子には、ラインl22を介してＪ−Ｋフリ
ップフロップF2の出力が与えられる。
NORゲート12からの出力は、ラインl27を介してセレクタ
16内のANDゲート18の一方の入力端子に与えられ、他方
の入力端子にはNOTゲート19によって反転された入力端
子P2の出力がラインl23を介して与えられる。ANDゲート
18の出力はラインl24を介してNORゲート20の一方の入力
端子に与えられる。一方、セレクタ16内のANDゲート17
の一方の入力端子には、前述のようにＪ−Ｋフリップフ
ロップF1の出力端子からの出力が与えられ、他方の入
力端子には入力端子P2からの出力がラインl25を介して
与えられる。ANDゲート17からの出力は、ラインl26を介
してNORゲート20の他方の入力端子に与えられる。NORゲ
ート20からの出力は、ラインl2を介して出力端子P3から
導出される。
16内のANDゲート18の一方の入力端子に与えられ、他方
の入力端子にはNOTゲート19によって反転された入力端
子P2の出力がラインl23を介して与えられる。ANDゲート
18の出力はラインl24を介してNORゲート20の一方の入力
端子に与えられる。一方、セレクタ16内のANDゲート17
の一方の入力端子には、前述のようにＪ−Ｋフリップフ
ロップF1の出力端子からの出力が与えられ、他方の入
力端子には入力端子P2からの出力がラインl25を介して
与えられる。ANDゲート17からの出力は、ラインl26を介
してNORゲート20の他方の入力端子に与えられる。NORゲ
ート20からの出力は、ラインl2を介して出力端子P3から
導出される。
Ｊ−ＫフリップフロップF1,F2,F3の真理値表は第１表の
とおりである。このようなフリップフロップは、たとえ
ばテキサスインスルツメンツ社商品名74LS78タイプとし
て商業的に入手可能である。
とおりである。このようなフリップフロップは、たとえ
ばテキサスインスルツメンツ社商品名74LS78タイプとし
て商業的に入手可能である。
第１表において、Ｈはハイレベルの信号を示し、Ｌはロ
ウレベルの信号を示し、↓は信号の立上り波形を示し、
×はハイレベルまたはロウレベルのいずれでもよいこと
を示し、Q0は入力信号が変化する前の出力Ｑの値を示
し、TOGGLEは、クロックが入るたびに出力の値がそれ以
前の出力値に対し反転してトグル動作とすることを示
す。
ウレベルの信号を示し、↓は信号の立上り波形を示し、
×はハイレベルまたはロウレベルのいずれでもよいこと
を示し、Q0は入力信号が変化する前の出力Ｑの値を示
し、TOGGLEは、クロックが入るたびに出力の値がそれ以
前の出力値に対し反転してトグル動作とすることを示
す。
第２図は、周波数可変装置10によって作成される各種パ
ルスを示すタイミングチャートである。第２図（１）
は、発振回路11から発振される基準周波数を有するパル
ス及びP1入力がロウレベル時のＪ−Ｋフリップフロップ
F1の出力であり、第２図（２）は、P1入力がハイレベ
ル時にＪ−ＫフリップフロップF1の出力端子から得る
ことができる２分周されたパルスであり、第２図（３）
は、Ｊ−ＫフリップフロップF2のＱ出力端子から得られ
る３分周されたパルスであり、第２図（４）は、Ｊ−Ｋ
フリップフロップF3のＱ出力端子から得られる３分周さ
れたパルスであり、第２図（５）は、P1入力がロウレベ
ル時にNANDゲート14から出力される３分周されたパルス
であり、第２図（６）はＪ−ＫフリップフロップF2の
出力端子から得られる３分周されたパルスであり、第２
図（７）はP1入力がロウレベル時にNORゲート12から得
られる1.5分周されたパルスである。
ルスを示すタイミングチャートである。第２図（１）
は、発振回路11から発振される基準周波数を有するパル
ス及びP1入力がロウレベル時のＪ−Ｋフリップフロップ
F1の出力であり、第２図（２）は、P1入力がハイレベ
ル時にＪ−ＫフリップフロップF1の出力端子から得る
ことができる２分周されたパルスであり、第２図（３）
は、Ｊ−ＫフリップフロップF2のＱ出力端子から得られ
る３分周されたパルスであり、第２図（４）は、Ｊ−Ｋ
フリップフロップF3のＱ出力端子から得られる３分周さ
れたパルスであり、第２図（５）は、P1入力がロウレベ
ル時にNANDゲート14から出力される３分周されたパルス
であり、第２図（６）はＪ−ＫフリップフロップF2の
出力端子から得られる３分周されたパルスであり、第２
図（７）はP1入力がロウレベル時にNORゲート12から得
られる1.5分周されたパルスである。
基準周波数のパルスを出力端子P3から得るにあたって
は、入力端子P1からの信号をロウレベルとし、入力端子
P2からの信号をハイレベルとする。このとき、Ｊ−Ｋフ
リップフロップF1のPR入力端子はロウレベルであり、J,
K各入力端子はともにハイレベルである。NANDゲート15
の一方の入力端子にはハイレベルの信号が与えられ、他
方の入力端子には第２図（１）で示される基準周波数を
有するパルスが与えられる。
は、入力端子P1からの信号をロウレベルとし、入力端子
P2からの信号をハイレベルとする。このとき、Ｊ−Ｋフ
リップフロップF1のPR入力端子はロウレベルであり、J,
K各入力端子はともにハイレベルである。NANDゲート15
の一方の入力端子にはハイレベルの信号が与えられ、他
方の入力端子には第２図（１）で示される基準周波数を
有するパルスが与えられる。
時刻t1において、Ｊ−ＫフリップフロップF1のCK入力端
子およびNANDゲート15の前記他方の入力端子にハイレベ
ルの信号が与えられると、NANDゲート15の出力はロウレ
ベルとなって、CL入力端子に与えられ、出力端子から
はハイレベルの信号がライン11に出力される。
子およびNANDゲート15の前記他方の入力端子にハイレベ
ルの信号が与えられると、NANDゲート15の出力はロウレ
ベルとなって、CL入力端子に与えられ、出力端子から
はハイレベルの信号がライン11に出力される。
時刻t2において、Ｊ−ＫフリップフロップF1のCK入力端
子およびNANDゲート15の前記他方の入力端子にロウレベ
ルの信号が与えられると、NANDゲート15の出力はハイレ
ベルとなって、CL入力端子に入力される。出力端子か
らはロウレベルの信号が導出される。このような一連の
動作の繰返しによってライン11からは第２図（１）で
示される基準周波数を有するパルスを得ることができ
る。
子およびNANDゲート15の前記他方の入力端子にロウレベ
ルの信号が与えられると、NANDゲート15の出力はハイレ
ベルとなって、CL入力端子に入力される。出力端子か
らはロウレベルの信号が導出される。このような一連の
動作の繰返しによってライン11からは第２図（１）で
示される基準周波数を有するパルスを得ることができ
る。
２分周のパルスを有するにあたっては、入力端子P1,P2
の選択入力をともにハイレベルとする。このときＪ−Ｋ
フリップフロップF1のJ,KおよびPR各入力端子はハイレ
ベルである。またNANDゲート15の一方の入力端子にはロ
ウレベルの信号が与えられるため、Ｊ−Ｋフリップフロ
ップF1のCL入力端子にはハイレベルの信号が入力され
る。したがってＪ−ＫフリップフロップF1のPR,CL,Jお
よびＫの各入力端子は全てハイレベルとなって、トグル
動作を行う。すなわち時刻t2においてCK入力端子にロウ
レベルの信号が入力されると、出力端子からの出力は
ロウレベルとなる。その後、時刻t3においてハイレベル
の信号がCK入力端子に入力されても、出力端子からの
出力はロウレベルのままである。その後、時刻t4におい
て再びロウレベルの信号がCK入力端子に入力されると、
出力端子からの出力はハイレベルとなり、時刻t5にお
いてハイレベルの信号がCK入力端子に入力されても、
出力端子からの出力はハイレベルのままである。このよ
うなＪ−ＫフリップフロップF1のトグル動作によって、
ラインl11からは第２図（２）で示される２分周された
パルスを得ることができる。
の選択入力をともにハイレベルとする。このときＪ−Ｋ
フリップフロップF1のJ,KおよびPR各入力端子はハイレ
ベルである。またNANDゲート15の一方の入力端子にはロ
ウレベルの信号が与えられるため、Ｊ−Ｋフリップフロ
ップF1のCL入力端子にはハイレベルの信号が入力され
る。したがってＪ−ＫフリップフロップF1のPR,CL,Jお
よびＫの各入力端子は全てハイレベルとなって、トグル
動作を行う。すなわち時刻t2においてCK入力端子にロウ
レベルの信号が入力されると、出力端子からの出力は
ロウレベルとなる。その後、時刻t3においてハイレベル
の信号がCK入力端子に入力されても、出力端子からの
出力はロウレベルのままである。その後、時刻t4におい
て再びロウレベルの信号がCK入力端子に入力されると、
出力端子からの出力はハイレベルとなり、時刻t5にお
いてハイレベルの信号がCK入力端子に入力されても、
出力端子からの出力はハイレベルのままである。このよ
うなＪ−ＫフリップフロップF1のトグル動作によって、
ラインl11からは第２図（２）で示される２分周された
パルスを得ることができる。
1.5分周のパルスを得るにあたっては、入力端子P1,P2か
らの出力とともにロウレベルとする。この時、Ｊ−Ｋフ
リップフロップF2のPR,CLおよびＫの各入力端子はハイ
レベルであり、またＪ−ＫフリップフロップF3のPR,CL
およびＫの各入力端子もまたハイレベルである。Ｊ−Ｋ
フリップフロップF2,F3の各CK入力端子に第１図の
（１）にみられるような時刻t1からt2の間、時刻t3から
t4の間、時刻t5からt6の間でハイレベルの信号が入力さ
れた場合、Ｊ−ＫフリップフロップF2のＱ出力端子から
は第２図（３）に示されるように、時刻t4〜t6間だけハ
イレベルである３分周さたパルスが出力される。出力
端子からは、時刻t1〜t4間およびt7間でハイレベルであ
る３分周されたパルスが出力される。
らの出力とともにロウレベルとする。この時、Ｊ−Ｋフ
リップフロップF2のPR,CLおよびＫの各入力端子はハイ
レベルであり、またＪ−ＫフリップフロップF3のPR,CL
およびＫの各入力端子もまたハイレベルである。Ｊ−Ｋ
フリップフロップF2,F3の各CK入力端子に第１図の
（１）にみられるような時刻t1からt2の間、時刻t3から
t4の間、時刻t5からt6の間でハイレベルの信号が入力さ
れた場合、Ｊ−ＫフリップフロップF2のＱ出力端子から
は第２図（３）に示されるように、時刻t4〜t6間だけハ
イレベルである３分周さたパルスが出力される。出力
端子からは、時刻t1〜t4間およびt7間でハイレベルであ
る３分周されたパルスが出力される。
またＪ−ＫフリップフロップF3のＱ出力端子からは、第
２図（４）で示されるように、時刻t1,t2間およびt6,t7
間でハイレベルである３分周されたパルスがそれぞれ出
力される。
２図（４）で示されるように、時刻t1,t2間およびt6,t7
間でハイレベルである３分周されたパルスがそれぞれ出
力される。
Ｊ−ＫフリップフロップF3のＱ出力端子からの３分周さ
れたパルスは、NANDゲート14の１つの入力端子に入力さ
れる。NANDゲート14の他方の入力端子には、前述のよう
に発振回路11からの基準周波数を有するパルスおよび反
転された入力端子P1からの出力が得られる。したがって
NANDゲート14の出力は、第２図（５）で示されるよう
に、時刻t2〜t7間でハイレベルである３分周されたパル
スが出力され、NOR回路ゲート12の一方の入力端子に与
えられる。NORゲート12の他方の入力端子には、前記Ｊ
−ＫフリップフロップF2の出力端子からの、時刻t1〜
t4間、時刻t6,t7間だけハイレベルであるようなパルス
が与えられる。したがってNANDゲート12からの出力は、
時刻t1,t2間および時刻t4,t6間だけハイレベルであるよ
うな第２図（７）に示される1.5分周されたパルスが出
力されることになる。
れたパルスは、NANDゲート14の１つの入力端子に入力さ
れる。NANDゲート14の他方の入力端子には、前述のよう
に発振回路11からの基準周波数を有するパルスおよび反
転された入力端子P1からの出力が得られる。したがって
NANDゲート14の出力は、第２図（５）で示されるよう
に、時刻t2〜t7間でハイレベルである３分周されたパル
スが出力され、NOR回路ゲート12の一方の入力端子に与
えられる。NORゲート12の他方の入力端子には、前記Ｊ
−ＫフリップフロップF2の出力端子からの、時刻t1〜
t4間、時刻t6,t7間だけハイレベルであるようなパルス
が与えられる。したがってNANDゲート12からの出力は、
時刻t1,t2間および時刻t4,t6間だけハイレベルであるよ
うな第２図（７）に示される1.5分周されたパルスが出
力されることになる。
このように入力端子P1,P2の出力レベルを選択的に設定
するだけで、セレクタ16の出力端子P3からは、基準周波
数のパルス、基準周波数の２分周、３分周および1.5分
周されたパルスを出力することができ、従来技術で示し
たような逓倍回路および複数の分周回路の数を減少する
ことができ、装置の生産コストの低減化および信頼性の
向上を図ることが可能になる。第２表は入力端子P1,P2
のレベルと、それに対応する出力端子P3のパルスの関係
を示す。第２表中、Ｈはハイレベル、Ｌはロウレベル、
Ｆは基準パルスの周波数を表す。
するだけで、セレクタ16の出力端子P3からは、基準周波
数のパルス、基準周波数の２分周、３分周および1.5分
周されたパルスを出力することができ、従来技術で示し
たような逓倍回路および複数の分周回路の数を減少する
ことができ、装置の生産コストの低減化および信頼性の
向上を図ることが可能になる。第２表は入力端子P1,P2
のレベルと、それに対応する出力端子P3のパルスの関係
を示す。第２表中、Ｈはハイレベル、Ｌはロウレベル、
Ｆは基準パルスの周波数を表す。
本考案に従う周波数可変装置は、スイッチングレギュレ
ータの発振回路に関連して用いられるほか、広範囲の技
術分野に亘って用いられることができる。
ータの発振回路に関連して用いられるほか、広範囲の技
術分野に亘って用いられることができる。
効果 以上のように本考案によれば、予め定めた周波数を有す
るパルスが自然数の倍数となるように分周し、その後分
周されたパルスの周波数が自然数以外の倍数となるよう
に分周するようにしたことによって回路の構成が簡略化
し、本件周波数可変装置の生産コストの低減化および信
頼性の向上を図ることができる。
るパルスが自然数の倍数となるように分周し、その後分
周されたパルスの周波数が自然数以外の倍数となるよう
に分周するようにしたことによって回路の構成が簡略化
し、本件周波数可変装置の生産コストの低減化および信
頼性の向上を図ることができる。
第１図は、本考案の一実施例のブッロク図、第２図は、
本考案に従う発振周波数可変装置１によって作成される
各パルスを示すタイミングチャート、第３図は、先行技
術を説明するためのブロック図である。 11…発振回路、F1,F2,F3…Ｊ−Ｋフリップフロップ、12
…NORゲート、14…NANDゲート、16…セレクタ。
本考案に従う発振周波数可変装置１によって作成される
各パルスを示すタイミングチャート、第３図は、先行技
術を説明するためのブロック図である。 11…発振回路、F1,F2,F3…Ｊ−Ｋフリップフロップ、12
…NORゲート、14…NANDゲート、16…セレクタ。
Claims (1)
- 【請求項１】一定周波数の基準信号を発振する基準信号
発振回路と、 Ｊ−Ｋフリップフロップ回路を備え、前記基準信号を２
分周した２分周信号を得るための２分周回路と、 ２つのＪ−Ｋフリップフロップ回路を備え、前記基準信
号を３分周した３分周信号を得るための３分周回路と、 前記３分周信号と前記基準信号とから、基準信号を1.5
分周した1.5分周信号を得るための1.5分周回路と、 それぞれ２値の値をもつ第１の選択信号と第２の選択信
号とを受け、該２つの選択信号によって、前記基準信
号、２分周信号、３分周信号および1.5分周信号の内、
希望する１つの信号を選択する選択回路と、 を備えた周波数可変装置において 前記２分周回路は、 前記２分周回路を構成するＪ−Ｋフリップフロップ回路
のプリセット端子に、前記第１の選択信号が入力される
と共に、クリア端子に、前記基準信号と前記第１の選択
信号の反転信号とを２入力としたNAND回路の出力が入力
されるものであって、 前記第１の選択信号に応じて、基準信号又は２分周信号
とを選択的に出力可能とされており、前記1.5分周回路
は、 前記基準信号と、前記３分周回路からの３分周信号と、
前記第１の選択信号とを入力とした３入力NAND回路と、 前記３入力NAND回路の出力と、前記３分周回路からの３
分周信号であって前記３入力NAND回路への入力とは異な
る位相の３分周信号とを入力とする２入力NOR回路と、 によって構成されるものであって、 前記第１の選択信号に応じて、２入力NAND回路に対し３
分周信号又は1.5分周信号を選択的に出力可能とされて
おり、 前記選択回路は、さらに、 第２の選択信号とその反転信号をそれぞれ一方の端子の
入力とし、前記２分周回路からの出力と前記1.5分周回
路からの出力とを他方の端子の入力とした２つのAND回
路と、 それら２つのAND回路の出力を結合するNOR回路とを含む
もの、 であることを特徴とする周波数可変装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19035784U JPH0633716Y2 (ja) | 1984-12-15 | 1984-12-15 | 周波数可変装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19035784U JPH0633716Y2 (ja) | 1984-12-15 | 1984-12-15 | 周波数可変装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61104644U JPS61104644U (ja) | 1986-07-03 |
| JPH0633716Y2 true JPH0633716Y2 (ja) | 1994-08-31 |
Family
ID=30747809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19035784U Expired - Lifetime JPH0633716Y2 (ja) | 1984-12-15 | 1984-12-15 | 周波数可変装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0633716Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106877636B (zh) * | 2017-03-28 | 2023-03-10 | 福建星海通信科技有限公司 | 一种移相抑制谐波电路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5137860B2 (ja) | 2009-01-19 | 2013-02-06 | 古河電気工業株式会社 | 平型光ファイバコード |
-
1984
- 1984-12-15 JP JP19035784U patent/JPH0633716Y2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5137860B2 (ja) | 2009-01-19 | 2013-02-06 | 古河電気工業株式会社 | 平型光ファイバコード |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61104644U (ja) | 1986-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5261081A (en) | Sequence control apparatus for producing output signals in synchronous with a consistent delay from rising or falling edge of clock input signal | |
| CA1147028A (en) | Divider with dual modulus prescaler | |
| US3909714A (en) | Frequency measuring circuit | |
| US4344036A (en) | Skip count clock generator | |
| JPS6326930B2 (ja) | ||
| JPS63301624A (ja) | パルス列分周回路 | |
| US4011516A (en) | Frequency correction arrangement | |
| US3870970A (en) | Frequency dividing circuit | |
| US4651334A (en) | Variable-ratio frequency divider | |
| JPS62261215A (ja) | パルス発生回路 | |
| JPH1198007A (ja) | 分周回路 | |
| US3977290A (en) | Electronic musical instrument | |
| JPS5880723A (ja) | クロツク信号発生装置 | |
| US3546597A (en) | Frequency divider circuit | |
| KR950002296B1 (ko) | 펄스폭 변조(pwm)방식의 모터 제어시스템의 제어된 pwm신호 발생장치 | |
| JP2621205B2 (ja) | 分周回路 | |
| US3651336A (en) | Frequency-dividing circuit for signals of sawtooth waveform | |
| JPH03758Y2 (ja) | ||
| JPH0691425B2 (ja) | Ｄ形フリップフロップを使用した分周回路 | |
| US3628157A (en) | Time-point generator | |
| JP2571622B2 (ja) | 分周器 | |
| KR880002873Y1 (ko) | 클럭 분주회로 | |
| JPS6233395Y2 (ja) | ||
| JP3051937B2 (ja) | 可変計数パルス信号発生装置 | |
| JPS61131612A (ja) | クロツクパルス作成回路 |