JPH063376A - 負荷状態判別回路 - Google Patents
負荷状態判別回路Info
- Publication number
- JPH063376A JPH063376A JP4166303A JP16630392A JPH063376A JP H063376 A JPH063376 A JP H063376A JP 4166303 A JP4166303 A JP 4166303A JP 16630392 A JP16630392 A JP 16630392A JP H063376 A JPH063376 A JP H063376A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- load
- output
- input
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 description 12
- 239000003990 capacitor Substances 0.000 description 8
- 238000009499 grossing Methods 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Power Sources (AREA)
- Control Of Voltage And Current In General (AREA)
Abstract
(57)【要約】
【目的】 負荷状態を示す２種類の電圧のいずれが入力
されているかを構成簡易な回路で判別する。 【構成】 ５Ｖと３Ｖという２種類の負荷状態を示す負
荷部２からの電圧が出力端子Ｐ０よりトランジスタＱ
１，抵抗Ｒ１乃至Ｒ３からなる第１の検出手段を介して
ＣＰＵ１の入力端子Ｐ１に入力され、一方、出力端子Ｐ
０より抵抗Ｒ４からなる第２の検出手段を介してＣＰＵ
１の入力端子Ｐ２に入力される。ＣＰＵ１は入力端子Ｐ
１．Ｐ２の入力レベル状態から入力電圧、すなわち負荷
状態を判別する。
されているかを構成簡易な回路で判別する。 【構成】 ５Ｖと３Ｖという２種類の負荷状態を示す負
荷部２からの電圧が出力端子Ｐ０よりトランジスタＱ
１，抵抗Ｒ１乃至Ｒ３からなる第１の検出手段を介して
ＣＰＵ１の入力端子Ｐ１に入力され、一方、出力端子Ｐ
０より抵抗Ｒ４からなる第２の検出手段を介してＣＰＵ
１の入力端子Ｐ２に入力される。ＣＰＵ１は入力端子Ｐ
１．Ｐ２の入力レベル状態から入力電圧、すなわち負荷
状態を判別する。
Description
【０００１】
【産業上の利用分野】本発明は、電気機器、あるいは機
器内の負荷部がその負荷状態に応じて出力する夫々レベ
ルの異なる識別のための電圧を取り込んで、その負荷状
態を判別する負荷状態判別回路に関する。
器内の負荷部がその負荷状態に応じて出力する夫々レベ
ルの異なる識別のための電圧を取り込んで、その負荷状
態を判別する負荷状態判別回路に関する。
【０００２】
【従来の技術】従来、電気機器において、機器の適正制
御等を考慮して負荷部の作動状態を確認したり、監視す
る機能を備えているものが知られている。この種の機
器、あるいは内部の負荷部は、負荷状態を示すべく負荷
状態に応じた電圧を出力するようになっており、この電
圧をマイコン等から構成される制御回路部へ取り込み、
判別することで負荷側の動作状態をモニターするように
している。
御等を考慮して負荷部の作動状態を確認したり、監視す
る機能を備えているものが知られている。この種の機
器、あるいは内部の負荷部は、負荷状態を示すべく負荷
状態に応じた電圧を出力するようになっており、この電
圧をマイコン等から構成される制御回路部へ取り込み、
判別することで負荷側の動作状態をモニターするように
している。
【０００３】この場合、負荷状態を示す電圧は、Ａ／Ｄ
変換器を介してアナログ電圧をデジタル電圧に変換した
後、上記マイコンの制御回路部へ導かれる。
変換器を介してアナログ電圧をデジタル電圧に変換した
後、上記マイコンの制御回路部へ導かれる。
【０００４】特に、電池応用機器等においては、負荷状
態に応じて電池の消費電流が異なることから、その負荷
状態を判別することにより、正確な残容量演算等を確保
するようにしている。
態に応じて電池の消費電流が異なることから、その負荷
状態を判別することにより、正確な残容量演算等を確保
するようにしている。
【０００５】
【発明が解決しようとする課題】ところが、上記負荷状
態を示す電圧は、例えば５Ｖ，３Ｖの如く、予め設定さ
れた固定的なレベルであるにも拘らず、その検出に通常
のＡ／Ｄ変換器が使用されており、高価なものとなって
いた。
態を示す電圧は、例えば５Ｖ，３Ｖの如く、予め設定さ
れた固定的なレベルであるにも拘らず、その検出に通常
のＡ／Ｄ変換器が使用されており、高価なものとなって
いた。
【０００６】また、電池応用機器等において、従来、複
数種類の蓄電池、すなわち異なる電池電圧で作動可能な
タイプのものが提供されている。この種の機器は、通常
マイコンが内蔵されており、このマイコンにより蓄電池
の充電時間管理や残容量演算を行っている。従って、装
着された蓄電池の種類、すなわち電池電圧のレベルが識
別されなければ、充電制御や残容量監視を正確に行うこ
とが出来ない。
数種類の蓄電池、すなわち異なる電池電圧で作動可能な
タイプのものが提供されている。この種の機器は、通常
マイコンが内蔵されており、このマイコンにより蓄電池
の充電時間管理や残容量演算を行っている。従って、装
着された蓄電池の種類、すなわち電池電圧のレベルが識
別されなければ、充電制御や残容量監視を正確に行うこ
とが出来ない。
【０００７】本発明は、上記課題に鑑みてなされたもの
で、負荷状態を示す２種類の出力電圧を判別可能にす
る、構成簡易な負荷状態判別回路を提供することを目的
とする。
で、負荷状態を示す２種類の出力電圧を判別可能にす
る、構成簡易な負荷状態判別回路を提供することを目的
とする。
【０００８】
【課題を解決するための手段】本発明は、第１の電圧で
示される負荷状態と第２の電圧（＜第１の電圧）で示さ
れる負荷状態のいずれの負荷状態にあるかを上記電圧を
入力して判別する回路であって、上記入力電圧が上記第
１の電圧以上かどうかで出力レベルを異にする第１の検
出手段と、上記入力電圧が上記第２の電圧以上かどうか
で出力レベルを異にする第２の検出手段と、上記第１，
第２の検出手段からの出力レベルから上記入力電圧が第
１の負荷からのものか第２の負荷からのものかを判別す
る判別手段とを備えたものである（請求項１）。
示される負荷状態と第２の電圧（＜第１の電圧）で示さ
れる負荷状態のいずれの負荷状態にあるかを上記電圧を
入力して判別する回路であって、上記入力電圧が上記第
１の電圧以上かどうかで出力レベルを異にする第１の検
出手段と、上記入力電圧が上記第２の電圧以上かどうか
で出力レベルを異にする第２の検出手段と、上記第１，
第２の検出手段からの出力レベルから上記入力電圧が第
１の負荷からのものか第２の負荷からのものかを判別す
る判別手段とを備えたものである（請求項１）。
【０００９】また、前記判別手段のスレッシュホールド
レベルを前記第２の電圧と零電圧間に設定し、前記第２
の検出手段として前記入力電圧を直接前記判別手段に導
くような構成としてもよい（請求項２）。
レベルを前記第２の電圧と零電圧間に設定し、前記第２
の検出手段として前記入力電圧を直接前記判別手段に導
くような構成としてもよい（請求項２）。
【００１０】
【作用】本発明によれば、負荷状態を示す電圧が第１，
第２の検出手段に入力されると、第１の検出手段は入力
電圧が第１の電圧以上かどうかで２値化処理可能な異な
るレベル出力を送出し、第２の検出手段は入力電圧が第
２の電圧以上かどうかで２値化処理可能な異なるレベル
出力を送出する。判別手段は送入された両レベル出力か
ら、入力電圧が第１の電圧か、第２の電圧か、あるいは
零電圧かを判別する。
第２の検出手段に入力されると、第１の検出手段は入力
電圧が第１の電圧以上かどうかで２値化処理可能な異な
るレベル出力を送出し、第２の検出手段は入力電圧が第
２の電圧以上かどうかで２値化処理可能な異なるレベル
出力を送出する。判別手段は送入された両レベル出力か
ら、入力電圧が第１の電圧か、第２の電圧か、あるいは
零電圧かを判別する。
【００１１】また、請求項２記載の発明によれば、第２
の検出手段の出力は入力電圧が第２の電圧と零電圧のと
きとで、異なる出力レベルとして判別手段により処理可
能となる。
の検出手段の出力は入力電圧が第２の電圧と零電圧のと
きとで、異なる出力レベルとして判別手段により処理可
能となる。
【００１２】
【実施例】図１は、本発明に係る負荷状態判別回路の第
１実施例を示す回路図である。図において、１はマイコ
ン（以下、ＣＰＵという）で、判別手段を内蔵し、２つ
の入力端子Ｐ１及びＰ２を備えるとともに、駆動のため
の電源端子Ｖｃｃ（本実施例では５Ｖ）を備えている。
このＣＰＵ１は、また内部に制御手段を備えており、後
述する処理を実行するようになっている。
１実施例を示す回路図である。図において、１はマイコ
ン（以下、ＣＰＵという）で、判別手段を内蔵し、２つ
の入力端子Ｐ１及びＰ２を備えるとともに、駆動のため
の電源端子Ｖｃｃ（本実施例では５Ｖ）を備えている。
このＣＰＵ１は、また内部に制御手段を備えており、後
述する処理を実行するようになっている。
【００１３】２は電気機器の負荷部で、負荷状態に応じ
てレベルの異なる電圧を生成し、その電圧を出力端子Ｐ
０から出力するようになされている。電気機器が蓄電池
で駆動可能なパーソナルコンピュータ（以下、パソコン
という）である場合を例に説明すると、パソコンがオフ
の状態で０Ｖ、パソコンがオンの状態で５Ｖ、更にハー
ドディスクが接続された状態で３Ｖを夫々出力するよう
になされている。そして、これらの負荷状態に対して、
ＣＰＵ１の上記制御手段は蓄電池に対する充放電制御を
行う。すなわち、充電制御はパソコンがオフ状態で大電
流による急速充電、オン状態で中電流による充電に切り
換えて行われる。一方、放電制御はハードディスクの接
続時と未接続時とで放電量が異なることから、その接続
状態に応じた残容量演算が実行され、その残容量が表示
等される。
てレベルの異なる電圧を生成し、その電圧を出力端子Ｐ
０から出力するようになされている。電気機器が蓄電池
で駆動可能なパーソナルコンピュータ（以下、パソコン
という）である場合を例に説明すると、パソコンがオフ
の状態で０Ｖ、パソコンがオンの状態で５Ｖ、更にハー
ドディスクが接続された状態で３Ｖを夫々出力するよう
になされている。そして、これらの負荷状態に対して、
ＣＰＵ１の上記制御手段は蓄電池に対する充放電制御を
行う。すなわち、充電制御はパソコンがオフ状態で大電
流による急速充電、オン状態で中電流による充電に切り
換えて行われる。一方、放電制御はハードディスクの接
続時と未接続時とで放電量が異なることから、その接続
状態に応じた残容量演算が実行され、その残容量が表示
等される。
【００１４】また、電気機器が、シェーバー等の如き電
池応用機器であって５Ｖの蓄電池と３Ｖの蓄電池の双方
で駆動可能なタイプである場合には、上記負荷部２はこ
の電池応用機器に装着された５Ｖあるいは３Ｖの電池電
圧を有する蓄電池である。あるいは、このシェーバーに
おいて、空剃り状態と鬚剃り状態での負荷電流を検出
し、夫々の負荷状態に応じた識別のための電圧を出力す
るものであってもよい。
池応用機器であって５Ｖの蓄電池と３Ｖの蓄電池の双方
で駆動可能なタイプである場合には、上記負荷部２はこ
の電池応用機器に装着された５Ｖあるいは３Ｖの電池電
圧を有する蓄電池である。あるいは、このシェーバーに
おいて、空剃り状態と鬚剃り状態での負荷電流を検出
し、夫々の負荷状態に応じた識別のための電圧を出力す
るものであってもよい。
【００１５】電源Ｖ１及びレギュレータ３を含む回路部
はＣＰＵ１の駆動電源Ｖｃｃを安定生成するための電源
回路で、詳細は後述する。
はＣＰＵ１の駆動電源Ｖｃｃを安定生成するための電源
回路で、詳細は後述する。
【００１６】上記負荷部２の出力端子Ｐ０とＣＰＵ１の
各入力端子Ｐ１，Ｐ２間には出力端子Ｐ０から出力され
る電圧を検出する検出回路が介設されている。すなわ
ち、出力端子Ｐ０に抵抗Ｒ１が接続され、この抵抗Ｒ１
にＶｃｃ電圧が印加されたトランジスタＱ１のベースが
接続されている。このトランジスタＱ１のコレクタは抵
抗Ｒ３を介してアースされるとともに、抵抗Ｒ２を介し
て入力端子Ｐ１に接続されている。一方、出力端子Ｐ０
と入力端子Ｐ２間は抵抗Ｒ４を介して接続されている。
各入力端子Ｐ１，Ｐ２間には出力端子Ｐ０から出力され
る電圧を検出する検出回路が介設されている。すなわ
ち、出力端子Ｐ０に抵抗Ｒ１が接続され、この抵抗Ｒ１
にＶｃｃ電圧が印加されたトランジスタＱ１のベースが
接続されている。このトランジスタＱ１のコレクタは抵
抗Ｒ３を介してアースされるとともに、抵抗Ｒ２を介し
て入力端子Ｐ１に接続されている。一方、出力端子Ｐ０
と入力端子Ｐ２間は抵抗Ｒ４を介して接続されている。
【００１７】かかる構成における動作について説明す
る。先ず、出力電圧が５Ｖ、すなわち出力端子Ｐ０から
５Ｖが出力されているときは、トランジスタＱ１のベー
ス抵抗Ｒ１にベース電流が流れないためトランジスタＱ
１がオフとなり、従って入力端子Ｐ１はＬレベルとな
る。一方、入力端子Ｐ２は抵抗Ｒ４を介して５Ｖが直接
入力されるのでＨレベルとなる。
る。先ず、出力電圧が５Ｖ、すなわち出力端子Ｐ０から
５Ｖが出力されているときは、トランジスタＱ１のベー
ス抵抗Ｒ１にベース電流が流れないためトランジスタＱ
１がオフとなり、従って入力端子Ｐ１はＬレベルとな
る。一方、入力端子Ｐ２は抵抗Ｒ４を介して５Ｖが直接
入力されるのでＨレベルとなる。
【００１８】次に、出力電圧が３Ｖのときは、トランジ
スタＱ１のベース抵抗Ｒ１にベース電流が流れるためト
ランジスタＱ１がオンとなり、入力端子Ｐ１はＨレベル
となる。ところで、Ｖｃｃ＝５ＶにおけるＣＰＵ１のス
レッシュホールドレベルＶｔｈはＶｃｃ／２、すなわち
Ｖｔｈ＝２．５Ｖ程度である。従って、入力端子Ｐ２に
抵抗Ｒ４を介して３Ｖが入力されるときは、Ｈレベルと
して処理されることになる。以上の関係を表１に示して
いる。
スタＱ１のベース抵抗Ｒ１にベース電流が流れるためト
ランジスタＱ１がオンとなり、入力端子Ｐ１はＨレベル
となる。ところで、Ｖｃｃ＝５ＶにおけるＣＰＵ１のス
レッシュホールドレベルＶｔｈはＶｃｃ／２、すなわち
Ｖｔｈ＝２．５Ｖ程度である。従って、入力端子Ｐ２に
抵抗Ｒ４を介して３Ｖが入力されるときは、Ｈレベルと
して処理されることになる。以上の関係を表１に示して
いる。
【００１９】
【表１】
【００２０】従って、ＣＰＵ１は入力端子Ｐ１，Ｐ２に
入力されるＨ，Ｌレベルの関係より、負荷状態を示す電
圧が５Ｖ，３Ｖ，０Ｖのいずれのものかが判別できるこ
ととなる。そして、このようにして得られた判別結果は
ＣＰＵ１内の制御手段に導かれて、上述したように蓄電
池の充放電制御、その他機器の適正制御のための情報と
して用いられる。
入力されるＨ，Ｌレベルの関係より、負荷状態を示す電
圧が５Ｖ，３Ｖ，０Ｖのいずれのものかが判別できるこ
ととなる。そして、このようにして得られた判別結果は
ＣＰＵ１内の制御手段に導かれて、上述したように蓄電
池の充放電制御、その他機器の適正制御のための情報と
して用いられる。
【００２１】なお、上記において、出力電圧が３Ｖの場
合、ＣＰＵ１のばらつきによりスレッシュホールドレベ
ルＶｔｈにばらつきがあると、入力端子Ｐ２への入力電
圧がＨレベルとして処理されるのか、Ｌレベルとして処
理されるのかが定まらないおそれがある。この点は後述
する第２実施例で改良されている。
合、ＣＰＵ１のばらつきによりスレッシュホールドレベ
ルＶｔｈにばらつきがあると、入力端子Ｐ２への入力電
圧がＨレベルとして処理されるのか、Ｌレベルとして処
理されるのかが定まらないおそれがある。この点は後述
する第２実施例で改良されている。
【００２２】続いて、ＣＰＵ１の電源回路について説明
する。この電源回路は電源Ｖ１からレギュレータ３を介
してＣＰＵ１の電源端子Ｖｃｃに５Ｖの電源電圧を供給
するものである。電源Ｖ１はスイッチＳＷ１，電流制限
抵抗Ｒ８，平滑コンデンサＣ１，レギュレータ３及び平
滑コンデンサＣ２を介して電源端子Ｖｃｃに接続されて
いる。すなわち、スイッチＳＷ１が投入されると、電源
Ｖ１からの電源電流が電流制限抵抗Ｒ８で所要レベルに
制限され、更にレギュレータ３の前後で平滑コンデンサ
Ｃ１，Ｃ２により平滑されて、安定レベルの電源電圧Ｖ
ｃｃがＣＰＵ１に供給される。このように、ＣＰＵ１の
動作の安定確保のためレギュレータ３の前後段に平滑コ
ンデンサＣ１，Ｃ２が介設され、通常これらはタンタル
電解コンデンサで構成されている。なお、電流制限抵抗
Ｒ８はタンタル電解コンデンサが突入ラッシュ電流に弱
いという欠点を考慮して介設され、タンタル電解コンデ
ンサへの突入ラッシュの電流を制限するものである。一
方、電源制限抵抗Ｒ８を直列に介設することで、電源制
限抵抗Ｒ８の両端に発生する電圧降下分が電圧ロスとな
る。そこで、電流制限抵抗Ｒ８と並列にスイッチング素
子としてのトランジスタＱ３を設け、ＣＰＵ１が駆動し
た後に、トランジスタＱ３のベース抵抗Ｒ９に、制御端
子Ｐ３からベース電流を供給してトランジスタＱ３をオ
ンにすることにより、突入ラッシュ電流を制限するとと
もに、電流制限抵抗Ｒ８の両端に発生する電圧ロスを改
善している。
する。この電源回路は電源Ｖ１からレギュレータ３を介
してＣＰＵ１の電源端子Ｖｃｃに５Ｖの電源電圧を供給
するものである。電源Ｖ１はスイッチＳＷ１，電流制限
抵抗Ｒ８，平滑コンデンサＣ１，レギュレータ３及び平
滑コンデンサＣ２を介して電源端子Ｖｃｃに接続されて
いる。すなわち、スイッチＳＷ１が投入されると、電源
Ｖ１からの電源電流が電流制限抵抗Ｒ８で所要レベルに
制限され、更にレギュレータ３の前後で平滑コンデンサ
Ｃ１，Ｃ２により平滑されて、安定レベルの電源電圧Ｖ
ｃｃがＣＰＵ１に供給される。このように、ＣＰＵ１の
動作の安定確保のためレギュレータ３の前後段に平滑コ
ンデンサＣ１，Ｃ２が介設され、通常これらはタンタル
電解コンデンサで構成されている。なお、電流制限抵抗
Ｒ８はタンタル電解コンデンサが突入ラッシュ電流に弱
いという欠点を考慮して介設され、タンタル電解コンデ
ンサへの突入ラッシュの電流を制限するものである。一
方、電源制限抵抗Ｒ８を直列に介設することで、電源制
限抵抗Ｒ８の両端に発生する電圧降下分が電圧ロスとな
る。そこで、電流制限抵抗Ｒ８と並列にスイッチング素
子としてのトランジスタＱ３を設け、ＣＰＵ１が駆動し
た後に、トランジスタＱ３のベース抵抗Ｒ９に、制御端
子Ｐ３からベース電流を供給してトランジスタＱ３をオ
ンにすることにより、突入ラッシュ電流を制限するとと
もに、電流制限抵抗Ｒ８の両端に発生する電圧ロスを改
善している。
【００２３】次に、本発明に係る負荷状態判別回路の第
２実施例について、図２を用いて説明する。
２実施例について、図２を用いて説明する。
【００２４】図２において、図１と同一番号が付された
ものは、同一機能を果たすものである。この第２実施例
は、出力端子Ｐ０と入力端子Ｐ１間の検出回路の構成を
第１実施例と同一とし、出力端子Ｐ０と入力端子Ｐ２間
の検出回路を第１実施例と異なる構成としている。すな
わち、出力端子Ｐ０に抵抗Ｒ６が接続され、この抵抗Ｒ
６に、抵抗Ｒ７を介してＶｃｃ電圧が印加されたトラン
ジスタＱ２のベースが接続されている。このトランジス
タＱ１のコレクタは抵抗Ｒ５を介して入力端子Ｐ２に接
続され、エミッタはアースされている。このように、出
力端子Ｐ０と入力端子Ｐ２間に、前記第１実施例に比し
て逆極性となる反転手段を介設することにより、出力電
圧が３ＶのときにおけるＨレベル、Ｌレベルを正確に定
めることができる。
ものは、同一機能を果たすものである。この第２実施例
は、出力端子Ｐ０と入力端子Ｐ１間の検出回路の構成を
第１実施例と同一とし、出力端子Ｐ０と入力端子Ｐ２間
の検出回路を第１実施例と異なる構成としている。すな
わち、出力端子Ｐ０に抵抗Ｒ６が接続され、この抵抗Ｒ
６に、抵抗Ｒ７を介してＶｃｃ電圧が印加されたトラン
ジスタＱ２のベースが接続されている。このトランジス
タＱ１のコレクタは抵抗Ｒ５を介して入力端子Ｐ２に接
続され、エミッタはアースされている。このように、出
力端子Ｐ０と入力端子Ｐ２間に、前記第１実施例に比し
て逆極性となる反転手段を介設することにより、出力電
圧が３ＶのときにおけるＨレベル、Ｌレベルを正確に定
めることができる。
【００２５】すなわち、入力端子Ｐ２はトランジスタＱ
２への出力電圧が０．６Ｖ以上ならオンしてＬレベルと
なり、逆に０．６Ｖ未満ならオフのままでＨレベルとな
る。
２への出力電圧が０．６Ｖ以上ならオンしてＬレベルと
なり、逆に０．６Ｖ未満ならオフのままでＨレベルとな
る。
【００２６】続いて、動作について説明する。なお、入
力端子Ｐ１への入力レベルは第１実施例と同様であるの
で、説明は省略する。
力端子Ｐ１への入力レベルは第１実施例と同様であるの
で、説明は省略する。
【００２７】出力電圧が５Ｖのとき、トランジスタＱ２
のベース抵抗Ｒ６にベース電流が流れトランジスタＱ２
がオンとなるので、入力端子Ｐ２はＬレベルとなる。
のベース抵抗Ｒ６にベース電流が流れトランジスタＱ２
がオンとなるので、入力端子Ｐ２はＬレベルとなる。
【００２８】出力電圧が３Ｖのとき、トランジスタＱ２
のベース抵抗Ｒ６にベース電流が流れトランジスタＱ２
はオンとなるので、入力端子Ｐ２はＬレベルとなる。
のベース抵抗Ｒ６にベース電流が流れトランジスタＱ２
はオンとなるので、入力端子Ｐ２はＬレベルとなる。
【００２９】出力電圧がＯＶのとき、トランジスタＱ２
のベース抵抗Ｒ６にベース電流が流れないのでトランジ
スタＱ２はオフとなり、入力端子Ｐ２はＨレベルとな
る。以上の内容を表２に示す。
のベース抵抗Ｒ６にベース電流が流れないのでトランジ
スタＱ２はオフとなり、入力端子Ｐ２はＨレベルとな
る。以上の内容を表２に示す。
【００３０】
【表２】
【００３１】従って、ＣＰＵ１は入力端子Ｐ１，Ｐ２に
入力されるＨ，Ｌレベルの関係より、出力電圧が５Ｖ，
３Ｖ，０Ｖのいずれのものかが判別できることとなる。
入力されるＨ，Ｌレベルの関係より、出力電圧が５Ｖ，
３Ｖ，０Ｖのいずれのものかが判別できることとなる。
【００３２】次に電源回路について説明する。
【００３３】この電源回路は、図１の第１実施例に加え
て電流制限抵抗Ｒ８とレギュレータ３との間にトランジ
スタＱ４を介設するとともに、電流制限抵抗Ｒ８とトラ
ンジスタＱ４のベースとの間にツェナーダイオードＺＤ
１、抵抗Ｒ１０，Ｒ１１及びトランジスタＱ５を並設し
て定電流回路を構成したものである。かかる構成とする
ことにより、タンタル電解コンデンサＣ１への突入ラッ
シュ電流を制限するとともに電源Ｖ１の変動に起因して
発生する突入電流に対しても併せて対処している。
て電流制限抵抗Ｒ８とレギュレータ３との間にトランジ
スタＱ４を介設するとともに、電流制限抵抗Ｒ８とトラ
ンジスタＱ４のベースとの間にツェナーダイオードＺＤ
１、抵抗Ｒ１０，Ｒ１１及びトランジスタＱ５を並設し
て定電流回路を構成したものである。かかる構成とする
ことにより、タンタル電解コンデンサＣ１への突入ラッ
シュ電流を制限するとともに電源Ｖ１の変動に起因して
発生する突入電流に対しても併せて対処している。
【００３４】
【発明の効果】以上説明したように、本発明は、入力電
圧が上記第１の電圧以上かどうかで出力レベルを異にす
る第１の検出手段と、上記入力電圧が上記第２の電圧以
上かどうかで出力レベルを異にする第２の検出手段と、
上記第１，第２の検出手段からの出力レベルから上記入
力電圧が第１の負荷からのものか第２の負荷からのもの
かを判別する判別手段とを備えてなるので、従来のよう
な高価なＡ／Ｄ変換器を必要とすることなく、簡単な回
路構成でもって負荷状態の判別を行うことができる。
圧が上記第１の電圧以上かどうかで出力レベルを異にす
る第１の検出手段と、上記入力電圧が上記第２の電圧以
上かどうかで出力レベルを異にする第２の検出手段と、
上記第１，第２の検出手段からの出力レベルから上記入
力電圧が第１の負荷からのものか第２の負荷からのもの
かを判別する判別手段とを備えてなるので、従来のよう
な高価なＡ／Ｄ変換器を必要とすることなく、簡単な回
路構成でもって負荷状態の判別を行うことができる。
【図１】本発明に係る負荷状態判別回路の第１実施例を
示す回路図である。
示す回路図である。
【図２】本発明に係る負荷状態判別回路の第２実施例を
示す回路図である。
示す回路図である。
１ ＣＰＵ（判別手段） ２ 負荷部 Ｑ１ トランジスタ（第１の検出手段） Ｒ１，Ｒ２，Ｒ３ 抵抗（第１の検出手段） Ｒ４ 抵抗（第２の検出手段） Ｑ２ トランジスタ（第２の検出手段） Ｒ５，Ｒ６，Ｒ７ 抵抗（第２の検出手段）
Claims (2)
- 【請求項１】 第１の電圧で示される負荷状態と第２の
電圧（＜第１の電圧）で示される負荷状態のいずれの負
荷状態にあるかを上記電圧を入力して判別する回路であ
って、上記入力電圧が上記第１の電圧以上かどうかで出
力レベルを異にする第１の検出手段と、上記入力電圧が
上記第２の電圧以上かどうかで出力レベルを異にする第
２の検出手段と、上記第１，第２の検出手段からの出力
レベルから上記入力電圧が第１の負荷からのものか第２
の負荷からのものかを判別する判別手段とを備えたこと
を特徴とする負荷状態判別回路。 - 【請求項２】 前記判別手段は前記第２の電圧と零電圧
間にスレッシュホールドレベルが設定されており、前記
第２の検出手段は前記入力電圧を直接前記判別手段に導
くものであることを特徴とする請求項１記載の負荷状態
判別回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4166303A JPH063376A (ja) | 1992-06-24 | 1992-06-24 | 負荷状態判別回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4166303A JPH063376A (ja) | 1992-06-24 | 1992-06-24 | 負荷状態判別回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH063376A true JPH063376A (ja) | 1994-01-11 |
Family
ID=15828847
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4166303A Pending JPH063376A (ja) | 1992-06-24 | 1992-06-24 | 負荷状態判別回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH063376A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019182166A1 (ko) * | 2018-03-19 | 2019-09-26 | 한국 전기안전공사 | 변형된 mfcc를 이용한 전기부하 판별 장치 및 방법 |
| WO2023109314A1 (zh) * | 2021-12-14 | 2023-06-22 | 东莞新能安科技有限公司 | 识别电路、电池管理系统、电池包及电子装置 |
-
1992
- 1992-06-24 JP JP4166303A patent/JPH063376A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019182166A1 (ko) * | 2018-03-19 | 2019-09-26 | 한국 전기안전공사 | 변형된 mfcc를 이용한 전기부하 판별 장치 및 방법 |
| WO2023109314A1 (zh) * | 2021-12-14 | 2023-06-22 | 东莞新能安科技有限公司 | 识别电路、电池管理系统、电池包及电子装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20200412144A1 (en) | System and method for charging a barcode scanner | |
| US6483274B2 (en) | Device and method for displaying charge capacity information of smart battery | |
| CN101141077B (zh) | 电池控制装置和电池控制方法 | |
| EP1043824B1 (en) | Battery charge control circuit, battery charging device, and battery charge control method | |
| US4984185A (en) | Portable computer having a battery voltage detecting circuit | |
| JP4960022B2 (ja) | 電池パックおよびその異常判定方法 | |
| JPH0717014Y2 (ja) | 電池の寿命検出装置 | |
| JPH06217463A (ja) | 電池を電源とする電子装置用の電力管理装置および電池パックにおいて利用可能な電力量を決定する方法 | |
| KR940006802B1 (ko) | 전원 제어방법 및 장치 | |
| JP3457765B2 (ja) | 電池種類判別装置 | |
| JPS58222731A (ja) | 車輛用蓄電池診断装置 | |
| JPH063376A (ja) | 負荷状態判別回路 | |
| JPH03203525A (ja) | 電池の充放電制御方式 | |
| US7602150B2 (en) | Battery device for electronic apparatus with rechargeable secondary battery, fuel cell and run time computing unit | |
| JPS63110918A (ja) | 電池駆動式電子機器 | |
| JP2003028939A (ja) | 携帯型抵抗溶接測定装置 | |
| JPH08241736A (ja) | 組電池構造及び組電池の着脱機構をもつ電子機器 | |
| KR100191822B1 (ko) | 밧데리 종류 판별/충전 장치, 그 방법 및 이를 사용한 전자 시스템 | |
| KR100278400B1 (ko) | 배터리 종류 식별장치 및 방법 | |
| KR940005753B1 (ko) | 밧데리팩 구별장치 | |
| JPH02181210A (ja) | 電池駆動型情報処理装置、電池電源システムおよび電池管理装置 | |
| JP3235179B2 (ja) | バッテリーチャージャー | |
| JPH05219658A (ja) | 充電装置 | |
| EP0450145A2 (en) | Method and apparatus for battery control | |
| JPH05289785A (ja) | 電池消耗検知装置 |