JPH0634154B2 - マトリクス型表示装置の駆動回路 - Google Patents

マトリクス型表示装置の駆動回路

Info

Publication number
JPH0634154B2
JPH0634154B2 JP58008524A JP852483A JPH0634154B2 JP H0634154 B2 JPH0634154 B2 JP H0634154B2 JP 58008524 A JP58008524 A JP 58008524A JP 852483 A JP852483 A JP 852483A JP H0634154 B2 JPH0634154 B2 JP H0634154B2
Authority
JP
Japan
Prior art keywords
shift register
clock signal
signal
circuit
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58008524A
Other languages
English (en)
Other versions
JPS59133590A (ja
Inventor
福雄 関矢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP58008524A priority Critical patent/JPH0634154B2/ja
Priority to GB08401685A priority patent/GB2135099B/en
Publication of JPS59133590A publication Critical patent/JPS59133590A/ja
Priority to US06/935,104 priority patent/US4746915A/en
Publication of JPH0634154B2 publication Critical patent/JPH0634154B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3651—Control of matrices with row and column drivers using an active matrix using multistable liquid crystals, e.g. ferroelectric liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Description

【発明の詳細な説明】 本発明はテレビ画像等を表示するマトリクス型表示装置
に関し、特に画素毎に能動素子を作り込んだアクチィブ
マトリクスパネル用の駆動回路の消費電力削減法に関す
る。
以下マトリクス型の液晶表示装置を例に説明を行う。
第１図は２０８×２４０画素で構成された液晶マトリク
スパネルの説明回路図である。
第１図において、列電極Ｙ′１、Ｙ′２、……Ｙ′208
と行電極Ｘ′１、Ｘ′２、……、Ｘ′240との交点毎に
トランジスタＴｒが設けられ該トランジスタＴｒのゲー
ト電極は行電極に、チャネル電極の一方は列電極にそれ
ぞれ接続されている。又他方のチャネル電極は容量Ｃを
介して接地されている。破線２で囲まれた部分が表示部
である。
４は制御回路で表示に必要なすべての信号を供給する。
６は行電極線駆動回路で第２図に示すようなＶＩＤＥＯ
信号の１水平走査期間１Ｈの巾を持ったパルス信号列を
出力する。該信号列は行電極線Ｘ′１、Ｘ′２、……、
Ｘ′240を１Ｈ毎に順次選択し、選択された行電極線に
接続された２０８個のトランジスタＴｒはすべて導通状
態となる。
８は列電極線駆動回路で、１０は列電極線駆動回路８の
消費電力を低減化させるため該駆動回路８に与えるクロ
ック信号を制御するクロック制御回路である。
列電極線駆動回路８は第３図に示すように１水平走査期
間１Ｈを列電極数２０８で除した時間巾にほぼ等しい巾
を持ったパルス信号列を出力する。
該信号列はスイッチングトランジスタ１２、１４、…
…、１６を順次導通させる。該スイッチングトランジス
タのチャネル電極の一方にはＶＩＤＥＯ信号が印加され
ているため、列電極線Ｙ′１、Ｙ′２、……Ｙ′208に
は電極線の位置に対応したＶＩＤＥＯ信号の電圧が現わ
れる。該ＶＩＤＥＯ電圧は行電極線と列電極線とでマト
リクス的に指定された位置の画素容量Ｃに蓄えられる。
従って行電極線の選択が一巡する毎に全画素容量Ｃに各
画素位置に対応したＶＩＤＥＯ信号電圧が蓄えられる。
表示部２のトランジスタＴｒと容量Ｃとの接続点が画素
電極となる。液晶は第１図のうち制御回路４の一部を除
いた回路が集積された第１の基板と共通電極が設けられ
た第２の基板との間に狭持され、画素毎に画像に応じた
電圧を印加されてテレビ画面等を表示する。
本発明は第１図におけるクロック制御回路１０に関する
ものである。
第４図は従来のクロック制御回路を用いていない例で、
直列接続されたシフトレジスタ２０が列電極線駆動回路
を構成し、該シフトレジスタ２０にはクロック信号φが
連続的に印加されていた。
列電極線を２０８本順次選択するためには２０８段のシ
フトレジスタ段を必要とし、選択信号は１５Ｖ程度の電
圧を必要とし、又クロック信号は約４ＭHzの周波数を必
要とするので第４図の方式ではシフトレジスタの入力容
量の充放電に要する電力が非常に大きなものになるとい
う問題があった。
この問題を避けるため特開昭５６−４１８４が提案され
ている。この提案は、第６図に示すように、列電極駆動
回路を構成するシフトレジスタをＫ個の群に分け、各群
にはＡＮＤゲートＧ１、Ｇ２、……、ＧＫを介してクロ
ック信号を与え、クロック制御回路１０が各ＡＮＤゲー
トＧ１、Ｇ２、……、ＧＫに制御信号を与える構成をと
り、クロック制御回路１０はシフトレジスタの各群のう
ち選択信号の存在する群のみにクロック信号を与えるよ
うに制御信号を出力するというものである。
すなわち列電極線を選択するための選択信号はＦ１から
Ｆｍ迄順に転送されて行くが、選択信号がＦ１からＦｎ
の間にある時はＡＮＤゲートＧ１を選択することにより
第１群のシフトレジスタにのみクロック信号を与え他の
群のクロック信号は停止させ、選択信号が第Ｎ群のシフ
トレジスタ中にある時は第Ｎ群のシフトレジスタにのみ
クロック信号を与えて他の群のクロック信号は停止させ
るというもので、このようにすることにより消費電力は
ほぼ１／Ｋに節約出来るという効果を生じる。
しかしながらこのような方式をとると、動作が不安
定、ダイナミックタイプのシフトレジスタには適用出
来ない、という２つの問題が生ずる。の動作不安を第
７図を用いて検討する。第１群シフトレジスタの量終段
Ｆｎの出力Ｑｎに現われた選択信号がＦn+1 に転送され
るべき時刻をｔ１とする。ｔ１以前には第１群が選択さ
れｔ１以後は第２群が選択されるからクロック制御回路
１０から出力される制御信号は第７図に示すＣ１、Ｃ２
の如くなる。そのため第１群、第２群に与えられるクロ
ック信号はそれぞれφ１、φ２の如くなる。
図から明らかなようにφ２信号は時刻ｔ１においてデー
タを読み込む有効な状態変化を有していない。
従ってＦn+1 の出力Ｑn+1 には図示の如く選択信号が転
送されない。選択信号が転送されるためにはＣ１とＣ２
が何らかの要因で時刻ｔ１をはさんで重なった場合で、
そのような場合には第２群のクロック信号に時刻ｔ１の
時にヒゲパルスが入ってφ″２の如くなりＱ′n+1 に示
すように選択信号が転送される。このようにシフトレジ
スタの１つの群にのみクロック信号を与えた場合はシフ
トレジスタ群間のデータ転送が非常に不安定になるとい
う問題を生じる。
の問題に関して述べると、電極線駆動回路をパネルＩ
Ｃ上に集積する場合には歩留りが重要な問題となり歩留
り向上のためには素子数の少ないダイナミックタイプの
シフトレジスタを用いるのが望ましい。ダイナミックタ
イプのシフトレジスタは周知の如くデータを保持する記
憶時間に限界がある。
選択された群のシフトレジスタ以外の群にはクロック信
号を与えない場合は１Ｈが約６０μsecであるから６０
μsec弱データを保持することが必要である。しかしパ
ネルの使用状況を考えるとトランジスタのスレッショル
ド電圧と比較して使用電源電圧が高いこと、多少なりと
も光の影響を受けてしまうこと等があり、６０μsec弱
の間データを保持させることは安定動作に問題を生じ
る。
本発明は上記問題点を解消するためになされたもので、
列電極線駆動回路の消費電力を低減化しつつ、かつ安定
動作が期待出来、ダイナミックタイプのシフトレジスタ
も使用可能にした方式を提供するものである。
上記目的のため本発明には複数の群に分けたシフトレジ
スタに選択的に第１のクロック信号を与えかつある群か
ら次の群に選択信号を転送する時には上記両群に第１の
クロック信号を与えることによりデータの転送を確実な
ものにしている。又第１のクロック信号が与えられない
群に対しては第１のクロック信号よりも十分周波数が低
く、かつデータの保持には十分な周波数を持った第２の
クロック信号を与えることによりダイナミックタイプの
シフトレジスタの使用を可能にしている。
以下実施例に基づいて説明を行う。
第８図は本発明によるクロック制御回路及び列電極線駆
動回路のための制御信号作成回路で第１図の制御回路４
に含まれる回路である。
第８図においてＨＳＹはテレビ信号から分離された水平
同期信号、φＨはＨＳＹと同期がとられた第１のクロッ
ク信号で約４ＭHzの信号である。
以下第１０図のタイミングチャートに示すようにＣＳＥ
Ｔは後述するクロック制御回路のシフトレジスタの初期
データをセットする信号でＨＳＹに同期して出力され、
Ｃφは該シフトレジスタのクロック信号でφＨが１／３
２分周された信号、ＳＳＥＴは列電極線駆動回路のシフ
トレジスタの初期値データをセットするための信号でＨ
ＳＹから適当な遅れを持ちＶＩＤＥＯ信号の映像情報に
合せて出力される信号、φＬは第２のクロック信号でφ
Ｈよりは周波数が十分低くＨＳＹよりは高い適当な周波
数にするよう分周比が選ばれた信号である。
第９図は本発明の実施例回路図で１０が第１図のクロッ
ク制御回路、８が列電極線駆動回路に相当する。２２、
２４、２６、２７は１６段のダイナミックシフトレジス
タで、２０８段のシフトレジスタが１６段ずつの１３の
群に分割されている。
２８、３０、３２、３４は選択回路での第１のクロック
信号であるφＨと第２の信号であるφＬとをクロック制
御回路１０の出力信号に応答して選択的にダイナミック
シフトレジスタ２２、２４、２６、２７に印加する。３
６、３８、４０はスタティックタイプのマスタースレイ
ブフリップフロップで直列接続されて７段のシフトレジ
スタを構成している。該シフトレジスタのマスタ出力と
スレイブ出力とが出力信号として列電極線駆動回路８に
送られている。
第１１図はダイナミックフリップフロップで第１１図の
構成を１６段直列接続したものが第９図のダイナミック
シフトレジスタ２２、２４、２６、２７である。
第１２図はスタティックタイプのマスタースレイブフリ
ップフロップでクロック制御回路１０で用いられてい
る。第１２図の４２がマスター部で４４がスレイブ部で
あり、′、Ｏ′がマスター出力、、Ｑがスレイブ出
力である第１２図のフリップフロップで第１３図に示す
２段シフトレジスタを構成した場合の入出力波形を第１
４図に示す。
第１４図の波形から明らかなようにＯ′１とＱ１、Ｏ１
とＱ′２、Ｏ′２とＱ２はそれぞれクロック信号φの半
周期の重りを有している。このようにシフトレジスタの
マスター出力とスレイブ出力との双方を用いれば容易に
重りのある信号が得られるので第９図のクロック制御回
路は上記信号を制御信号に用いている。
第９図にもどって動作説明を行う。
セットリセットフリップフロップ４６は第１０図に示す
ＣＳＥＴ信号によってセットされ出力信号が初段のフリ
ップフロップ３６に読み込まれると該フリップフロップ
３６の出力によってリセットされる。従ってＣＳＥＴ信
号が出力されてからクロック信号Ｃφが立下る毎に出力
Ｈレベルの状態がシフトレジスタ（３６、３８、……、
４０）で転送されて行く。シフトレジスタ（３６、３
８、……、４０）のマスター出力及びスレイブ出力Ｃ
Ｑ′１、ＣＱ１、ＣＱ′２、ＣＱ２は第１０図に示すよ
うにクロック信号Ｃφの半周期分の重なりを持ったパル
ス列となる。第１段目スレイブ出力ＣＱ１が列電極線駆
動回路８の第１群のシフトレジスタ２２用の選択回路２
８を制御し、第２段目マスター出力ＣＱ′２が第２群の
シフトレジスタ２４用の選択回路３０を制御し、第７段
目スレイブ出力ＣＱ７が第１３群シフトレジスタ２７用
の選択回路３４を制御する。
制御信号ＣＱ１、ＣＱ′２、……、ＣＱ７がＨレベルの
時選択回路２８、３０、……、３４はφＨを対応するシ
フトレジスタ群に与え、Ｌレベルの時はφＬを与える。
セットリセットフリップフロップ４８はＳＳＥＴ信号に
よってセットされ、クロック制御回路１０のセットリセ
ットフリップフロップ４６と同様にしてシフトレジスタ
２２の初段に選択データを与える。
第１０図から明らかなようにＳＳＥＴ信号がＨレベルに
なった時すでにＣＱ１がＨレベルになっているため第１
群シフトレジスタ２２はクロック信号φＨで選択データ
を転送する。第１群のシフトレジスタの最終段に選択デ
ータが転送されてきた時すなわちＹ16がＨレベルになっ
た時にはＣＱ１、ＣＱ′２が共にＨレベルになっている
ため第１群シフトレジスタ２２、第２群シフトレジスタ
２４は共にクロック信号φＨが印加されている。
従って第１群シフトレジスタ２２から第２群シフトレジ
スタ２４へは確実に選択データが転送される。同様にし
て各群シフトレジスタ間で選択データはクロック信号φ
Ｈによって確実に転送される。クロック信号φＨが与え
られていないシフトレジスタ群にはφＬが与えられ非選
択データすなわち出力がＬレベルの状態がリフレッシュ
されている。シフトレジスタ群(２２、２４、……、２
７)の出力Ｙ１、Ｙ２、……、Ｙ208 が第１図のスイッ
チングトランジスタ１２、１４、……、１６を制御す
る。
本実施例では列電極線駆動回路のシフトレジスタを１３
の群に分割しているが、分割数は消費電力、回路の構成
上の都合で適当なＮ個の群に分割すれば良い。
又本実施例では列電極線駆動回路のシフトレジスタにダ
イナミックシフトレジスタを用いたため第２の信号とし
てクロック信号φＬを用いたが、スタティックシフトレ
ジスタを用いた場合は第２の信号はＨ又はＬレベルの固
定電位信号で良い。
第１５図は本発明の他の実施例で第１６図は第１５図の
回路のタイミングチャートである。
第１５図において、８は列電極線駆動回路、１０はクロ
ック制御回路で、列電極線駆動回路８はＯＲゲート５０
が設けられている以外は第９図と同様に構成されてい
る。クロック制御回路１０は列電極線駆動回路８の各群
毎に設けられた１３個のセットリセットフリップフロッ
プ５２、５４、５６、……、５８とＯＲゲート６０、６
２、６４、……、６０とから成り、セットリセットフリ
ップフロップ５２、５４、５６、……、５８の出力がＯ
Ｒゲート６０、６２、６４、……、６６を介してそれぞ
れ選択ゲート２８、３０、３２、……、３４に与えられ
る。第１群用のセットリセットフリップフロップは第８
図の回路で作成されたのと同様のＳＳＥＴ信号によって
セットされ、第２群シフトレジスタ２４の初段出力Ｙ17
によってリセットされ、第１３群用のセットリセットフ
リップフロップ５８は図示されていない第１２群シフト
レジスタの最終段出力Ｙ192によってセットされ、ＳＳ
ＥＴ信号によってリセットされている。第２〜第１２群
用のセットリセットフリップフロップ５４、５６、……
はそれぞれ前群シフトレジスタの最終段出力によってセ
ットされ、後群シフトレジスタの初段出力によってリセ
ットされている。
ＶＳＹ信号はテレビ信号の垂直同期信号から分離された
信号で垂直帰線期間Ｈレベルになっている信号で該信号
によってシフトレジスタ（２２、２４、２６、……、２
７）の初期セットが行われる。
すなわちＶＳＹ信号がＨレベルになるとリセット優先に
構成されたセットリセットフリップフロップ４８がリセ
ットされてシフトレジスタ２２の入力データがＬレベル
に固定され、ＯＲゲート６０、６２、６４、……、６６
の出力はＨとなるためシフトレジスタ（２２、２４、２
６、……、２７）にはクロック信号φＨが与えられるた
め、ＶＳＹ信号がＬレベルにもどる迄にシフトレジスタ
（２２、２４、２６、……、２７）の出力はすべてＬレ
ベルになる。なおφＬ信号の周期を垂直帰線期間の１／
２０８以下に選んだ場合はφＬ信号によって初期セット
を行った方が消費電力が少なくて済む。
ＶＳＹ信号がＬレベルにもどった後ＳＳＥＴ信号が出力
されるとセットリセットフリップフロップ４８、５２が
セットされるためシフトレジスタ２２の初段入力データ
はＨレベルとなり、クロック信号はφＨとなる。
以下第９図の場合と同様にして選択信号がシフトレジス
タ２２内をクロックφＨによって転送され最終段出力Ｙ
16がＨレベルになるとセットリセットフリップフロップ
５４がセットされるため第２群のシフトレジスタ２４に
もクロック信号としてφＨが与えられる。
このようにＹ16からＹ17に選択信号が転送されるべきタ
イミングでは第１群と第２群の双方のシフトレジスタに
クロック信号としてφＨが与えられるため確実にデータ
の転送が行われる。第２群のシフトレジスタ２４に選択
データが転送されるとセットリセットフリップフロップ
５２がリセットされるため第１群のシフトレジスタ２２
にはリフレッシュ用の低い周波数のクロック信号φＬが
与えられる。
同様にして選択信号は各群間を確実に転送され、選択信
号近傍以外の群のシフトレジスタにはリフレッシュ用の
クロック信号φＬが与えられる。
なお第１５図の実施例ではクロック制御回路１０のセッ
トリセットフリップフロップが前群シフトレジスタの最
終段出力でセットされ後群シフトレジスタの初段出力で
セットされているが、より動作の確実さを期すならば前
群シフトレジスタの最終段よりも前の段の出力でセット
し後群シフトレジスタの２段目以降の出力でリセットす
ることによりとなり合う群に同時にφＨクロック信号が
印加される時間を長くすれば良い。
一般的にはとなり合う群間で選択信号を確実に転送する
ためには選択信号転送のためのクロック信号を半周期以
上の期間となり合うシフトレジスタ群に同時に該クロッ
ク信号を与える必要がある。
以上に述べたことから明らかなように本発明によれば大
部分のシフトレジスタは低い周波数のクロックを与えら
れているため消費電力が少なく、データの転送が確実で
あり、かつダイナミックシフトレジスタの使用も可能な
ので歩留り向上も期待出来、効果は大きい。
【図面の簡単な説明】
第１図はアクティブマトリクスパネルを説明する回路
図、第２、３図は第１図の説明のためのタイミングチャ
ート、第４、５、６、７図は従来方式を説明し、第４、
６図は回路図、第５、７図はタイミングチャート、第８
図は本発明のための信号作成回路図、第９、１５図は本
発明の実施例の回路図、第１０、１１、１２、１３、１
４、１６図は本発明を説明し、第１０、１４、１６図は
タイミングチャート、第１１、１２、１３図は回路図で
ある。 Ｙ１、Ｙ２、……、Ｙ208……列電極駆動出力、 ８……列電極線駆動回路、 １０……クロック制御回路、 ２８、３０、３２……選択回路、 ２２、２４、２６、２７……ダイナミックシフトレジス
タ、 ３６、３８、４０……スタティックマスタースレイブフ
リップフロップ、 ５２、５４、５６、……、５８……セットリセットフリ
ップフロップ。

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】複数の行電極線と、複数の列電極線と、該
    両電極線の交点毎に設けられたスイッチング素子と、前
    記行電極線、列電極線毎に設けられた電極線駆動回路
    と、該電極線駆動回路の少なくとも一方に対応して設け
    られ、対応する電極線駆動回路へのクロック信号の転送
    を制御するクロック制御回路とを備えたマトリクス型表
    示装置の駆動回路において、前記クロック制御回路が接
    続される電極線駆動回路は、複数の直列接続されたシフ
    トレジスタ群と、該各シフトレジスタ群毎に設けられ、
    第１のクロック信号または該第１のクロック信号より十
    分周波数の低い第２のクロック信号を選択して、対応す
    るシフトレジスタ群に印加する選択回路とを有し、前記
    クロック制御回路は、隣合う選択回路では前記第１のク
    ロック信号の半周期以上の時間、同時に該２つの選択回
    路を選択するようにして各選択回路を順次選択し、選択
    された選択回路は第１のクロック信号を選択し、選択さ
    れない選択回路は第２のクロック信号を選択することを
    特徴とするマトリクス型表示装置の駆動回路。
  2. 【請求項２】シフトレジスタはダイナミックシフトレジ
    スタであり、第２のクロック信号は、該ダイナミックシ
    フトレジスタの記憶保持時間以下の周期を有する信号で
    あることを特徴とする特許請求の範囲第１項記載のマト
    リクス型表示装置の駆動回路。
JP58008524A 1983-01-21 1983-01-21 マトリクス型表示装置の駆動回路 Expired - Lifetime JPH0634154B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP58008524A JPH0634154B2 (ja) 1983-01-21 1983-01-21 マトリクス型表示装置の駆動回路
GB08401685A GB2135099B (en) 1983-01-21 1984-01-23 Drive circuit for matrix display device
US06/935,104 US4746915A (en) 1983-01-21 1986-11-24 Drive circuit for matrix display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58008524A JPH0634154B2 (ja) 1983-01-21 1983-01-21 マトリクス型表示装置の駆動回路

Publications (2)

Publication Number Publication Date
JPS59133590A JPS59133590A (ja) 1984-07-31
JPH0634154B2 true JPH0634154B2 (ja) 1994-05-02

Family

ID=11695527

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58008524A Expired - Lifetime JPH0634154B2 (ja) 1983-01-21 1983-01-21 マトリクス型表示装置の駆動回路

Country Status (3)

Country Link
US (1) US4746915A (ja)
JP (1) JPH0634154B2 (ja)
GB (1) GB2135099B (ja)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6132093A (ja) * 1984-07-23 1986-02-14 シャープ株式会社 液晶表示装置の駆動回路
JPS61219023A (ja) * 1985-03-23 1986-09-29 Sharp Corp 液晶表示装置
JPS6289090A (ja) * 1985-10-15 1987-04-23 シャープ株式会社 Ｅｌパネル駆動装置
JPH0652938B2 (ja) * 1986-01-28 1994-07-06 株式会社精工舎 液晶表示装置
EP0432798B1 (en) * 1989-12-15 1995-04-12 Oki Electric Industry Co., Ltd. Driver circuit
FR2656757B1 (fr) * 1989-12-28 1992-03-20 Thomson Consumer Electronics Procede d'adressage de chaque colonne d'un ecran lcd de type matriciel.
US5105187A (en) * 1990-04-18 1992-04-14 General Electric Company Shift register for active matrix display devices
US5227790A (en) * 1991-01-31 1993-07-13 Oki Electric Industry Co., Ltd. Cascaded drive units having low power consumption
JP2724053B2 (ja) * 1991-03-29 1998-03-09 沖電気工業株式会社 Ｌｃｄ駆動回路
JPH04305889A (ja) * 1991-04-02 1992-10-28 Mitsubishi Electric Corp シーケンシャルアクセスメモリ
JP2695535B2 (ja) * 1991-04-18 1997-12-24 三菱電機株式会社 タイマ入力制御回路及びカウンタ制御回路
JP2586841Y2 (ja) * 1991-09-30 1998-12-14 芦森工業株式会社 シートベルトのリトラクタ
JP2894039B2 (ja) * 1991-10-08 1999-05-24 日本電気株式会社 表示装置
JP2770631B2 (ja) * 1992-01-27 1998-07-02 日本電気株式会社 表示装置
JP3277382B2 (ja) * 1992-01-31 2002-04-22 ソニー株式会社 固定重複パタン除去機能付水平走査回路
US5335254A (en) * 1993-04-27 1994-08-02 Industrial Technology Research Institute, Taiwan Shift register system for driving active matrix display
US5949397A (en) * 1994-08-16 1999-09-07 Semiconductor Energy Laboratory Co., Ltd. Peripheral driver circuit of Liquid crystal electro-optical device
US5739805A (en) * 1994-12-15 1998-04-14 David Sarnoff Research Center, Inc. Matrix addressed LCD display having LCD age indication, and autocalibrated amplification driver, and a cascaded column driver with capacitor-DAC operating on split groups of data bits
US5677703A (en) * 1995-01-06 1997-10-14 Texas Instruments Incorporated Data loading circuit for digital micro-mirror device
US6107979A (en) * 1995-01-17 2000-08-22 Texas Instruments Incorporated Monolithic programmable format pixel array
JP3571887B2 (ja) * 1996-10-18 2004-09-29 キヤノン株式会社 アクティブマトリクス基板及び液晶装置
JP3513371B2 (ja) * 1996-10-18 2004-03-31 キヤノン株式会社 マトリクス基板と液晶装置とこれらを用いた表示装置
GB2323957A (en) 1997-04-04 1998-10-07 Sharp Kk Active matrix drive circuits
TW457389B (en) * 1998-03-23 2001-10-01 Toshiba Corp Liquid crystal display element
KR100532386B1 (ko) * 1998-07-07 2006-01-27 삼성전자주식회사 전류 소비 감소 기능을 갖는 박막 트랜지스터 액정표시장치 드라이버의 쉬프트 레지스터
JP2000227784A (ja) * 1998-07-29 2000-08-15 Seiko Epson Corp 電気光学装置の駆動回路および電気光学装置
GB2343310A (en) * 1998-10-27 2000-05-03 Sharp Kk Clock pulse generator for LCD
GB2343309A (en) * 1998-10-27 2000-05-03 Sharp Kk Clock pulse generator for LCD
JP3309839B2 (ja) * 1999-10-21 2002-07-29 日本電気株式会社 液晶表示装置
GB2366440A (en) * 2000-09-05 2002-03-06 Sharp Kk Driving arrangement for active matrix LCDs
TWI277057B (en) * 2000-10-23 2007-03-21 Semiconductor Energy Lab Display device
US6927753B2 (en) 2000-11-07 2005-08-09 Semiconductor Energy Laboratory Co., Ltd. Display device
JP4480944B2 (ja) * 2002-03-25 2010-06-16 シャープ株式会社 シフトレジスタおよびそれを用いる表示装置
TW566416U (en) * 2003-04-22 2003-12-11 Shi-Tsai Chen Air expanding shaft
KR101019416B1 (ko) * 2004-06-29 2011-03-07 엘지디스플레이 주식회사 쉬프트레지스터 및 이를 포함하는 평판표시장치
US7508902B2 (en) * 2006-07-17 2009-03-24 Chunghwa Picture Tubes Ltd. Shift register
TW200843346A (en) * 2007-04-20 2008-11-01 Raydium Semiconductor Corp Shift register and shift register device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3577086A (en) * 1968-09-30 1971-05-04 Ivan M Kliman Generator of delayed sequences employing shift register techniques
GB1461443A (en) * 1973-02-06 1977-01-13 Sony Corp Bistable multivibrator circuit
JPS5974724A (ja) * 1982-10-21 1984-04-27 Sony Corp パルス発生回路
US4612659A (en) * 1984-07-11 1986-09-16 At&T Bell Laboratories CMOS dynamic circulating-one shift register

Also Published As

Publication number Publication date
JPS59133590A (ja) 1984-07-31
US4746915A (en) 1988-05-24
GB8401685D0 (en) 1984-02-22
GB2135099A (en) 1984-08-22
GB2135099B (en) 1986-05-29

Similar Documents

Publication Publication Date Title
US4746915A (en) Drive circuit for matrix display device
US20220284863A1 (en) Shift register unit, gate driving circuit and control method thereof and display apparatus
CN100492484C (zh) 有源矩阵型显示器件及其驱动方法
US6229516B1 (en) Display a driving circuit and a driving method thereof
JP3253481B2 (ja) メモリインターフェイス回路
CN118298749B (zh) 显示装置
JP3333138B2 (ja) 液晶表示装置の駆動方法
US4724433A (en) Matrix-type display panel and driving method therefor
JP2783412B2 (ja) マトリクス表示装置
JP4232227B2 (ja) 表示装置
EP0809838B1 (en) Matrix display devices
US5777591A (en) Matrix display apparatus employing dual switching means and data signal line driving means
KR20050112611A (ko) 쉬프트 레지스터 및 이를 사용한 액정표시장치
JPS59111197A (ja) マトリクス型表示装置の駆動回路
CN116612708B (zh) 显示面板的驱动方法、显示面板和显示装置
JPS59116790A (ja) マトリクス型表示装置の駆動回路
US5583535A (en) Column electrode drive circuit of liquid crystal display device capable of simultaneously applying display voltages to column electrodes as well as sequentially applying scanning voltages to column electrodes
US4779086A (en) Liquid crystal device and method of driving same
JPS61210398A (ja) 液晶表示装置の駆動方法
JP2675060B2 (ja) アクティブマトリクス方式の表示装置及びその走査回路と走査回路の駆動回路
JP2007279539A (ja) ドライバ回路、表示装置及びその駆動方法
KR20230101617A (ko) 게이트 구동 회로 및 이를 이용한 표시 장치
JP2002082659A (ja) 液晶表示装置
JP3451298B2 (ja) 液晶表示装置
JPH05188885A (ja) 液晶表示装置の駆動回路