JPH06342042A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH06342042A JPH06342042A JP5152968A JP15296893A JPH06342042A JP H06342042 A JPH06342042 A JP H06342042A JP 5152968 A JP5152968 A JP 5152968A JP 15296893 A JP15296893 A JP 15296893A JP H06342042 A JPH06342042 A JP H06342042A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- frequency
- semiconductor integrated
- output
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000012360 testing method Methods 0.000 claims abstract description 32
- 230000010354 integration Effects 0.000 claims abstract description 8
- 230000010355 oscillation Effects 0.000 claims description 4
- 230000003111 delayed effect Effects 0.000 claims description 2
- 238000006243 chemical reaction Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 5
- 238000005259 measurement Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 特殊のテスト装置を必要とせず、測定精度が
高くかつ再現性が良い実際の動作周波数をウエハ上でプ
ロ−バで高周波テスト可能な半導体集積回路装置を提供
すること。 【構成】 リング発振器２は被試験回路１にその動作周
波数もしくはそれ以上の周波数の信号を発生する。被試
験回路１の１つの出力信号は遅延回路９を介して乗算回
路１０の一入力に入力され、被試験回路１の他の出力信
号は乗算回路１０の他の入力に直接入力される。乗算回
路１０の出力は積分回路１１によって交流成分が取除か
れる。つまり、遅延回路９、乗算回路１０及び積分回路
１１は周波数／電圧変換回路を構成する。
高くかつ再現性が良い実際の動作周波数をウエハ上でプ
ロ−バで高周波テスト可能な半導体集積回路装置を提供
すること。 【構成】 リング発振器２は被試験回路１にその動作周
波数もしくはそれ以上の周波数の信号を発生する。被試
験回路１の１つの出力信号は遅延回路９を介して乗算回
路１０の一入力に入力され、被試験回路１の他の出力信
号は乗算回路１０の他の入力に直接入力される。乗算回
路１０の出力は積分回路１１によって交流成分が取除か
れる。つまり、遅延回路９、乗算回路１０及び積分回路
１１は周波数／電圧変換回路を構成する。
Description
【０００１】
【産業上の利用分野】本発明はウエハ上でのプロ−バに
よる高周波テストを可能にする半導体集積回路装置に関
する。
よる高周波テストを可能にする半導体集積回路装置に関
する。
【０００２】近年、半導体集積回路装置の集積化が進
み、ウエハ上でのプロ−バによる高周波テストが困難に
なりつつある。このため、リング発振器及び分周器を内
蔵せしめた半導体集積回路装置が公知である（参照：特
開昭５９−１８１５４８号公報）。すなわち、図３に示
すように、被試験回路（論理回路）１の入力には奇数の
反転ゲ−トよりなるリング発振器２がヒュ−ズ４を介し
て接続され、被試験回路１の出力には分周器３がヒュ−
ズ５を介して接続され、被試験回路１の出力周波数を測
定可能な周波数まで分周する。この分周器３の出力周波
数をプロ−バにより測定することにより被試験回路１の
遅延時間を計算できる。テスト終了後にヒュ−ズ４、５
を溶断する。
み、ウエハ上でのプロ−バによる高周波テストが困難に
なりつつある。このため、リング発振器及び分周器を内
蔵せしめた半導体集積回路装置が公知である（参照：特
開昭５９−１８１５４８号公報）。すなわち、図３に示
すように、被試験回路（論理回路）１の入力には奇数の
反転ゲ−トよりなるリング発振器２がヒュ−ズ４を介し
て接続され、被試験回路１の出力には分周器３がヒュ−
ズ５を介して接続され、被試験回路１の出力周波数を測
定可能な周波数まで分周する。この分周器３の出力周波
数をプロ−バにより測定することにより被試験回路１の
遅延時間を計算できる。テスト終了後にヒュ−ズ４、５
を溶断する。
【０００３】また、ウエハ上でプロ−バにより高周波テ
スト可能な他の半導体集積回路装置として図４に示すも
のがある（参照：特開昭６０−８９９３７号公報）。な
お、図４の装置は被試験回路（ゲ−トアレイ等）の基本
ゲ−トの遅延時間を評価するものであって、被試験回路
に組込むものである。リセット回路６、カウンタ回路７
及び出力回路８が付加されている。図５の動作タイミン
グを参照すると、図５の（Ｂ）の外部リセットクロック
ＩＲＥＳＥＴを受けてリセット回路６は図５の（Ｃ）に
示すリセット信号ＲＳＴを発生し、この結果、分周器３
及びカウンタ回路７はリセット（初期化）され、リング
発振器２の発振が停止する。次に、図５の（Ａ）に示す
外部基準クロックＩＣＬＫがハイレベル（”１”）とな
ると、リング発振器２の発振が、図５の（Ｄ）に示すご
とく、開始する。また、同時に、カウンタ回路７のカウ
ントイネ−ブル端子（ＣＥ）がハイレベル（”１”）と
なるので、カウンタ回路にはリセットから開放されてカ
ウント入力端子（Ｃ）の図５の（Ｄ）に示すクロックを
計数し始める。この計数動作は基準クロックＩＣＬＫが
ハイレベル（”１”）の間だけ継続し、基準クロックＩ
ＣＬＫがロ−レベル（”０”）となると、リング発振器
２はル−プが開放されるために発振を停止する。このよ
うにして、基準クロックＩＣＬＫがハイレベル状態での
内部クロックのパルス数がカウンタ回路７に保持され、
その値は出力回路８によって出力され、この結果、リン
グ発振器２の基本ゲ−トの遅延時間を求めることができ
る。
スト可能な他の半導体集積回路装置として図４に示すも
のがある（参照：特開昭６０−８９９３７号公報）。な
お、図４の装置は被試験回路（ゲ−トアレイ等）の基本
ゲ−トの遅延時間を評価するものであって、被試験回路
に組込むものである。リセット回路６、カウンタ回路７
及び出力回路８が付加されている。図５の動作タイミン
グを参照すると、図５の（Ｂ）の外部リセットクロック
ＩＲＥＳＥＴを受けてリセット回路６は図５の（Ｃ）に
示すリセット信号ＲＳＴを発生し、この結果、分周器３
及びカウンタ回路７はリセット（初期化）され、リング
発振器２の発振が停止する。次に、図５の（Ａ）に示す
外部基準クロックＩＣＬＫがハイレベル（”１”）とな
ると、リング発振器２の発振が、図５の（Ｄ）に示すご
とく、開始する。また、同時に、カウンタ回路７のカウ
ントイネ−ブル端子（ＣＥ）がハイレベル（”１”）と
なるので、カウンタ回路にはリセットから開放されてカ
ウント入力端子（Ｃ）の図５の（Ｄ）に示すクロックを
計数し始める。この計数動作は基準クロックＩＣＬＫが
ハイレベル（”１”）の間だけ継続し、基準クロックＩ
ＣＬＫがロ−レベル（”０”）となると、リング発振器
２はル−プが開放されるために発振を停止する。このよ
うにして、基準クロックＩＣＬＫがハイレベル状態での
内部クロックのパルス数がカウンタ回路７に保持され、
その値は出力回路８によって出力され、この結果、リン
グ発振器２の基本ゲ−トの遅延時間を求めることができ
る。
【０００４】
【発明が解決しようとする課題】しかしながら、図３に
示す半導体集積回路装置においては、被試験回路１の動
作周波数より低いが、周波数測定を直接必要とし、この
結果、特殊のテスト装置を必要とし、しかも、プロ−バ
との接触抵抗等により測定精度と再現性が劣るという課
題がある。また、図４に示す半導体集積回路装置におい
ては、基準クロックＩＣＬＫ内のパルス数を計数してい
るので、基準クロックＩＣＬＫの発生、信号ＩＲＥＳＥ
Ｔとの正しい位相調整を必要とし、従って、やはり特殊
のテスト装置を必要とし、しかも、遅延時間をカウンタ
回路７の出力で求めているので必ずしも実際の動作周波
数が得られないという課題がある。従って、本発明の目
的は、特殊のテスト装置を必要とせず、測定精度が高
く、再現性が良く、実際の動作周波数が得られるウエハ
上でプロ−バにより高周波テスト可能な半導体集積回路
装置を提供することにある。
示す半導体集積回路装置においては、被試験回路１の動
作周波数より低いが、周波数測定を直接必要とし、この
結果、特殊のテスト装置を必要とし、しかも、プロ−バ
との接触抵抗等により測定精度と再現性が劣るという課
題がある。また、図４に示す半導体集積回路装置におい
ては、基準クロックＩＣＬＫ内のパルス数を計数してい
るので、基準クロックＩＣＬＫの発生、信号ＩＲＥＳＥ
Ｔとの正しい位相調整を必要とし、従って、やはり特殊
のテスト装置を必要とし、しかも、遅延時間をカウンタ
回路７の出力で求めているので必ずしも実際の動作周波
数が得られないという課題がある。従って、本発明の目
的は、特殊のテスト装置を必要とせず、測定精度が高
く、再現性が良く、実際の動作周波数が得られるウエハ
上でプロ−バにより高周波テスト可能な半導体集積回路
装置を提供することにある。
【０００５】
【課題を解決するための手段】上述の課題を解決するた
めに本発明は、被試験回路に所定周波数の信号を発生す
る発振回路、被試験回路からの出力信号を遅延する遅延
回路、遅延回路からの遅延された信号と被試験回路から
の出力信号との乗算を行う乗算回路、この乗算回路の出
力を積分する積分回路を設けている。
めに本発明は、被試験回路に所定周波数の信号を発生す
る発振回路、被試験回路からの出力信号を遅延する遅延
回路、遅延回路からの遅延された信号と被試験回路から
の出力信号との乗算を行う乗算回路、この乗算回路の出
力を積分する積分回路を設けている。
【作用】上述の手段によれば、遅延回路、乗算回路及び
積分回路は周波数／電圧変換回路として作用する。
積分回路は周波数／電圧変換回路として作用する。
【０００６】
【実施例】図１は本発明に係る半導体集積回路装置の一
実施例を示す回路図である。図１において、被試験回路
１はたとえばプリスケ−ラ回路であって、入力端子Ｉ
Ｎ、出力端子ＯＵＴ１、ＯＵＴ２を有する。この場合、
出力端子ＯＵＴ１、ＯＵＴ２は同一周波数であり、従っ
て、同一の端子でもよく、また、出力端子ＯＵＴ１、Ｏ
ＵＴ２はハイブリット回路に置換し得る。リング発振器
１は被試験回路１の動作周波数もしくはそれ以上の周波
数の信号を発生する。９は遅延回路、１０は乗算回路で
あってアナログではミキサ回路、ディジタルでは排他的
論理和回路、１１は積分回路である。
実施例を示す回路図である。図１において、被試験回路
１はたとえばプリスケ−ラ回路であって、入力端子Ｉ
Ｎ、出力端子ＯＵＴ１、ＯＵＴ２を有する。この場合、
出力端子ＯＵＴ１、ＯＵＴ２は同一周波数であり、従っ
て、同一の端子でもよく、また、出力端子ＯＵＴ１、Ｏ
ＵＴ２はハイブリット回路に置換し得る。リング発振器
１は被試験回路１の動作周波数もしくはそれ以上の周波
数の信号を発生する。９は遅延回路、１０は乗算回路で
あってアナログではミキサ回路、ディジタルでは排他的
論理和回路、１１は積分回路である。
【０００７】上述の遅延回路９、乗算回路１０及び積分
回路１１は周波数／電圧変換回路を構成することにな
る。すなわち、被試験回路１の出力端子ＯＵＴ１の信号
は遅延回路９を介して乗算回路１０の一入力に入力さ
れ、また、被試験回路１の出力端子ＯＵＴ２の信号は乗
算回路１０の他の入力に直接入力される。このとき、乗
算回路１０に入力する２つの信号電圧をｖ1 、ｖ2 と
し、被試験回路１の動作角周波数をωとすれば、 ｖ1 ＝Ｖ1 ・ｓｉｎ（ωｔ−θ） ─（１） ｖ2 ＝Ｖ2 ・ｓｉｎ ωｔ ─（２） ただし、Ｖ1 、Ｖ2 は定数、θは遅延回路９による遅延
位相、となる。ここで、遅延回路９の電気長をＬ、遅延
回路９への入力信号の周波数、波長をｆ、λとすれば、 θ＝（Ｌ／λ−ｎ）・２π ＝２πｆ・Ｌ−２πｎ ＝ωＬ−２πｎ ─（３） ただし、ｎは定数である。従って、遅延回路９による遅
延位相θと入力周波数ｆ（ω）とは比例関係にある。
回路１１は周波数／電圧変換回路を構成することにな
る。すなわち、被試験回路１の出力端子ＯＵＴ１の信号
は遅延回路９を介して乗算回路１０の一入力に入力さ
れ、また、被試験回路１の出力端子ＯＵＴ２の信号は乗
算回路１０の他の入力に直接入力される。このとき、乗
算回路１０に入力する２つの信号電圧をｖ1 、ｖ2 と
し、被試験回路１の動作角周波数をωとすれば、 ｖ1 ＝Ｖ1 ・ｓｉｎ（ωｔ−θ） ─（１） ｖ2 ＝Ｖ2 ・ｓｉｎ ωｔ ─（２） ただし、Ｖ1 、Ｖ2 は定数、θは遅延回路９による遅延
位相、となる。ここで、遅延回路９の電気長をＬ、遅延
回路９への入力信号の周波数、波長をｆ、λとすれば、 θ＝（Ｌ／λ−ｎ）・２π ＝２πｆ・Ｌ−２πｎ ＝ωＬ−２πｎ ─（３） ただし、ｎは定数である。従って、遅延回路９による遅
延位相θと入力周波数ｆ（ω）とは比例関係にある。
【０００８】また、乗算回路１０をミキサ−回路で構成
した場合には、乗算回路１０の出力電圧ｖ0 は、
（１）、（２）式より、 ｖ0 ＝Ｖ1 ・Ｖ2 ＝Ｖ1 ・Ｖ2 ・ｓｉｎ（ωｔ−θ）・ｓｉｎωｔ ＝（１／２）・Ｖ1 ・Ｖ2 ・（ｃｏｓθ−ｃｏｓ（２ωｔ−θ））─（４ ） となる。（４）式の第２項の交流成分は積分回路１１に
よって取除かれるので、積分回路１１の出力電圧ｖ0'
は、 ｖ0'＝（１／２）・Ｖ1 ・Ｖ2 ・ｃｏｓθ ─（５） と直流成分のみとなる。この積分回路１１の出力電圧ｖ
0'は外部出力端子１２に得られる。
した場合には、乗算回路１０の出力電圧ｖ0 は、
（１）、（２）式より、 ｖ0 ＝Ｖ1 ・Ｖ2 ＝Ｖ1 ・Ｖ2 ・ｓｉｎ（ωｔ−θ）・ｓｉｎωｔ ＝（１／２）・Ｖ1 ・Ｖ2 ・（ｃｏｓθ−ｃｏｓ（２ωｔ−θ））─（４ ） となる。（４）式の第２項の交流成分は積分回路１１に
よって取除かれるので、積分回路１１の出力電圧ｖ0'
は、 ｖ0'＝（１／２）・Ｖ1 ・Ｖ2 ・ｃｏｓθ ─（５） と直流成分のみとなる。この積分回路１１の出力電圧ｖ
0'は外部出力端子１２に得られる。
【０００９】上述のごとく、遅延位相θと周波数ｆとは
比例関係にある。従って、（５）式から周波数ｆと出力
電圧ｖ0'との関係は図２に示すごとくなる。従って、出
力電圧ｖ0'から周波数ｆを知ることができる。なお、図
１の遅延回路９に位相変調器等の所望の遅延を有する図
路を付加し、これにより、周波数検出範囲の変更もなし
得る。
比例関係にある。従って、（５）式から周波数ｆと出力
電圧ｖ0'との関係は図２に示すごとくなる。従って、出
力電圧ｖ0'から周波数ｆを知ることができる。なお、図
１の遅延回路９に位相変調器等の所望の遅延を有する図
路を付加し、これにより、周波数検出範囲の変更もなし
得る。
【００１０】以上説明したように本発明によれば、高周
波信号を直接測定することなく、周波数／電圧変換特性
により直流電圧得ているので、特殊のテスト装置を必要
とせず、通常のプロ−バで高周波テストを行うことがで
き、また、測定精度が高くかつ再現性が良い実際の動作
周波数を得ることができる。
波信号を直接測定することなく、周波数／電圧変換特性
により直流電圧得ているので、特殊のテスト装置を必要
とせず、通常のプロ−バで高周波テストを行うことがで
き、また、測定精度が高くかつ再現性が良い実際の動作
周波数を得ることができる。
【図１】本発明に係る半導体集積回路装置の一実施例を
示す回路図である。
示す回路図である。
【図２】図１の周波数／電圧特性を示すグラフである。
【図３】従来の半導体集積回路装置を示すブロック回路
図である。
図である。
【図４】他の従来の半導体集積回路装置を示すブロック
回路図である。
回路図である。
【図５】図４の装置の動作を示すタイミング図である。
１─被試験回路 ２─リング発振器 ３─分周器 ４、５─ヒュ−ズ ６─リセット回路 ７─カウンタ回路 ８─出力回路 ９─遅延回路 １０─乗算回路 １１─積分回路 １２─外部端子
Claims (2)
- 【請求項１】 被試験回路（１）を有する半導体集積回
路装置において、 前記被試験回路に所定周波数の信号を発生する発振回路
（２）と、 前記被試験回路からの出力信号を遅延する遅延回路
（９）と、 該遅延回路からの遅延された信号と前記被試験回路から
の出力信号との乗算を行う乗算回路（１０）と、 該乗算回路の出力を積分する積分回路（１１）とを具備
し、該積分回路の出力により前記被試験回路の動作周波
数を測定するようにしたことを特微とする半導体集積回
路装置。 - 【請求項２】 前記遅延回路は位相変調器を内蔵する請
求項１に記載の半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5152968A JP2536404B2 (ja) | 1993-05-31 | 1993-05-31 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5152968A JP2536404B2 (ja) | 1993-05-31 | 1993-05-31 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06342042A true JPH06342042A (ja) | 1994-12-13 |
| JP2536404B2 JP2536404B2 (ja) | 1996-09-18 |
Family
ID=15552094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5152968A Expired - Lifetime JP2536404B2 (ja) | 1993-05-31 | 1993-05-31 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2536404B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007105563A1 (ja) * | 2006-03-10 | 2007-09-20 | Advantest Corporation | 電子デバイス、試験装置、及び試験方法 |
| WO2007105562A1 (ja) * | 2006-03-10 | 2007-09-20 | Advantest Corporation | キャリブレーション装置、試験装置、キャリブレーション方法、及び試験方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57158567A (en) * | 1981-03-26 | 1982-09-30 | Pioneer Electronic Corp | Frequency and voltage converting circuit |
| JPS59181548A (ja) * | 1983-03-31 | 1984-10-16 | Fujitsu Ltd | 半導体装置 |
| JPS6089937A (ja) * | 1983-10-24 | 1985-05-20 | Nec Corp | 集積回路装置 |
-
1993
- 1993-05-31 JP JP5152968A patent/JP2536404B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57158567A (en) * | 1981-03-26 | 1982-09-30 | Pioneer Electronic Corp | Frequency and voltage converting circuit |
| JPS59181548A (ja) * | 1983-03-31 | 1984-10-16 | Fujitsu Ltd | 半導体装置 |
| JPS6089937A (ja) * | 1983-10-24 | 1985-05-20 | Nec Corp | 集積回路装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007105563A1 (ja) * | 2006-03-10 | 2007-09-20 | Advantest Corporation | 電子デバイス、試験装置、及び試験方法 |
| WO2007105562A1 (ja) * | 2006-03-10 | 2007-09-20 | Advantest Corporation | キャリブレーション装置、試験装置、キャリブレーション方法、及び試験方法 |
| US7541815B2 (en) | 2006-03-10 | 2009-06-02 | Advantest Corporation | Electronic device, testing apparatus, and testing method |
| JP5133870B2 (ja) * | 2006-03-10 | 2013-01-30 | 株式会社アドバンテスト | 電子デバイス、試験装置、及び試験方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2536404B2 (ja) | 1996-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940001508B1 (ko) | 전파 지연 제어회로 및 방법 | |
| US6097674A (en) | Method for measuring time and structure therefor | |
| US5095267A (en) | Method of screening A.C. performance characteristics during D.C. parametric test operation | |
| US20100171530A1 (en) | Time-to-amplitude converter component | |
| Xia et al. | Time-to-voltage converter for on-chip jitter measurement | |
| US4023160A (en) | Analog to digital converter | |
| Jenkins et al. | An on-chip jitter measurement circuit with sub-picosecond resolution | |
| US5039602A (en) | Method of screening A.C. performance characteristics during D.C. parametric test operation | |
| US6316929B1 (en) | Frequency measurement test circuit and semiconductor integrated circuit having the same | |
| US7046094B2 (en) | Method and ring oscillator circuit for measuring circuit delays over a wide operating range | |
| JP2536404B2 (ja) | 半導体集積回路装置 | |
| US12216159B2 (en) | Circuit and method to measure simulation to silicon timing correlation | |
| JP3431053B2 (ja) | タイミング発生装置 | |
| US6249173B1 (en) | Temperature stabilizing circuit | |
| KR100211230B1 (ko) | 열밸런스회로 | |
| KR102505721B1 (ko) | 반도체 장치 및 이를 위한 특성 측정 회로 | |
| US6807117B2 (en) | Semiconductor device having PLL-circuit | |
| US4728816A (en) | Error and calibration pulse generator | |
| JP2556038B2 (ja) | 混成集積回路 | |
| Freier et al. | Digital asynchronous on-chip temperature measurement using a buffer ring | |
| US5818277A (en) | Temperature balanced circuit | |
| JPH0745025Y2 (ja) | パルスのデュティ比測定器 | |
| JPS6463879A (en) | Semiconductor integrated circuit | |
| RU1780051C (ru) | Устройство дл проверки автоматических выключений | |
| JPH04269674A (ja) | 伝送線路長測定装置 |