JPH06342376A - 情報処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 情報処理装置全体で消費電力の低減を図る。 【構成】 情報処理装置からの命令によってアイドル状
態認識開始アドレス２ａとアイドル状態認識終了アドレ
ス２ｂを設定可能な第１のレジスタと前記第１のレジス
タに格納されたアドレスとプログラムカウンタレジスタ
１に格納されたアドレスとを比較する第１の比較器７と
を備えたアドレス一致検出手段３０と、情報処理装置か
らの命令によってアイドル状態を検出する期間を設定可
能な第２のレジスタ９と、アドレス一致検出手段３０か
らの検出信号の変化を計数するカウンタ８と、第２のレ
ジスタ９の内容とカウンタ８の内容とを比較する第２の
比較器１０とを備え、第２の比較器１０からの検出信号
を制御することにより、情報処理装置のアイドル状態を
検出することを特徴とする情報処理装置である。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はマルチユーザ、プリエン
ティブなマルチタスクの環境を提供しているオペレーテ
ィングシステムを用いてプログラムの実行が可能な情報
処理装置に係わり、特にアイドル状態の検出を可能にし
た情報処理装置に関するものである。

【０００２】

【従来の技術】近年、ノンプリエンティブなマルチタス
クの環境を提供しているオペレーティングシステムを用
いてプログラムの実行が可能な情報処理装置の場合、マ
イクロプロセッサのステータス信号、バス要求信号など
からマイクロプロセッサの作動していないアイドル状態
を検出し、マイクロプロセッサへの電源あるいはクロッ
クの供給を制御することにより、情報処理装置全体で消
費電力の低減を図るようになってきている。

【０００３】以下図面を参照しながら、従来のノンプリ
エンティブなマルチタスクの環境を提供しているオペレ
ーティングシステムを用いてプログラムの実行が可能な
情報処理装置の一例について説明する。

【０００４】図２は公開特６３−０１６３１５号公報に
開示された従来の情報処理装置のブロック構成を示すも
のである。図２において、１００はマイクロプロセッ
サ、１０１はデコーダ、１０２はカウンタ、１０３は割
り込みコントローラ、１０４は電源ブロックである。１
０５はステータス信号Ｓ０、Ｓ１、Ｓ２、１０６はバス
要求信号、１０７はアイドル検出信号、１０８、１０９
は割り込み要求信号、１１０は電源切断要求信号であ
る。

【０００５】このマイクロプロセッサ１００のステータ
ス信号１０５の内容を（表１）に示す。ステイタス信号
１０５のＳ０、Ｓ１、Ｓ２の値により、現在のバスサイ
クルがどのモードにあるか、またデータを参照している
か、プログラムを参照しているかを知ることができる。
ステータス信号１０５のＳ０、Ｓ１、Ｓ２が （Ｓ０、
Ｓ１、Ｓ２）が（１，１，１）あるいは（０，１１）あ
るいは（１００） かつバス要求信号１０６が０である
とマイクロプロセッサ１００がアイドル状態である判断
する。アイドル検出信号１０７をカウンタ１０２のリセ
ットに入力する。カウンタ１０２の出力を割り込みコン
トローラ１０３の割り込み要求信号１０８とする。この
ような構成を有する情報処理装置は、以下のように情報
処理装置全体で消費電力の低減を図る。

【０００６】

【表１】

【０００７】マイクロプロセッサ１００が、ステータス
信号１０５の（Ｓ０、Ｓ１、Ｓ２）が（１１１）あるい
は（０１１）あるいは（１００） かつバス要求信号１
０６が０を出力した場合、デコーダ１０１によりアイド
ル状態である判断する。アイドル検出信号１０７をカウ
ンタ１０２のリセットに入力し、カウンタ１０２のリセ
ットが解除されカウントが開始される。そして、一定時
間をカウントすると、カウンタ１０２は割り込み要求信
号１０８を割り込みコントローラ１０３に要求し、割り
込みコントローラ１０３が割り込み要求信号１０９でマ
イクロプロセッサ１００に割り込みを掛ける。すると、
マイクロプロセッサ１００が電源ブロック１０４の電源
切断を行う割り込み処理ルーチンを実行し、電源切断要
求信号１１０を出力し、電源ブロック１０４の電源切断
を行う。

【０００８】上記のようにマイクロプロセッサ１００が
一定時間アイドル状態であることを検出すると、割り込
みコントローラ１０３がマイクロプロセッサ１００に割
り込みを掛け、電源ブロック１０４の電源切断を行う割
り込み処理ルーチンを実行することによって、マイクロ
プロセッサ１００への電源供給を止めることができ、情
報処理装置全体で消費電力の低減を図ることが可能であ
る。

【０００９】

【発明が解決しようとする課題】しかしながら、上記の
ような情報処理装置の構成で、プリエンティブなマルチ
タスクの環境を提供しているオペレーティングシステム
を用いた場合には、アイドル状態の検出が実現できない
という問題点を有していた。

【００１０】以下、図２の情報処理装置の構成で、プリ
エンティブなマルチタスクの環境を提供しているオペレ
ーティングシステムを用いた場合について説明する。

【００１１】タスクは、一連の命令列（プログラム）の
実行過程である。プリエンティブなマルチタスクの環境
を提供しているオペレーティングシステムでは、オペレ
ーティングシステムの管理の元に、複数のタスクの中か
ら順番に１つのタスクを選択し、情報処理装置を時分割
で使用して、選択されたタスクの命令を実行する。上記
のようなプリエンティブなマルチタスクを実現するため
に、オペレーティングシステムはプロセス表を用いたタ
スクスケジューリング機能を持つ。これがタスクの状態
遷移を管理する。プロセス表の１項目に、１つのタスク
が割り当てられ、各タスクの状態が格納されている。説
明を簡単にするためタスクの状態を以下の３つとする。

【００１２】・休止状態…まだタスクが起動していない
状態、または、動作を終了した状態 ・実行状態…命令を実行している状態 ・実行待ち状態…いつでも命令を実行できる状態 情報処理装置は他のタスクの命令を実行中 タスクスケジューリングのアルゴリズムの１例を図３、
前記のタスクスケジューリング機能がマルチユーザ、プ
リエンティブなマルチタスクの環境を提供しているオペ
レーティングシステムで実現されている際のシステムプ
ログラムの様子とそのアドレスを図４に示す。

【００１３】説明を簡単にするために図３のタスクスケ
ージューリングのアルゴリズムと図４のシステムプログ
ラムにおいて、（ステップ１）から（ステップ７）の各
ステップはすべて４命令で実現されているものとし、図
４に記している以外のアドレスから各ステップ１〜ステ
ップ７へ制御が移ってくることはないとする。

【００１４】以下図３と図４を用いて、プリエンティブ
なマルチタスクの環境を提供している一般的なオペレー
ティングシステムで実現されているタスクスケジューリ
ングのアルゴリズムの１例を説明する。

【００１５】実際にある任意のタスクが起動される場合
を考えると、オペレーティングシステムが、プロセス表
にタスクの状態を「実行待ち状態」として格納する。一
般にはプロセス表の中で、複数のタスクがこの「実行待
ち状態」にあって命令の実行開始を待っている。ステッ
プ４，５により、プロセス表の中の「実行待ち状態」に
あるタスクの１つを選択して「実行状態」にし、そのタ
スクの命令を実行する。オペレーティングシステムは、
時分割によるタスクの実行を行う。全てのタスクの処理
が終了するまで（ステップ１）→（ステップ２）→（ス
テップ３）→（ステップ７）→（ステップ１）と繰り返
す。タスクの処理が終了すると、オペレーティングシス
テムはプロセス表にタスクの状態を「休止状態」として
格納する。プロセス表の中の「実行中」のタスクがなく
なると、「実行待ち状態」にあるタスクの１つを選択し
て「実行状態」にし、そのタスクの命令を実行する。

【００１６】「実行待ち状態」、「実行状態」のタスク
がプロセス表からなくなり、プロセス表にタスクが１つ
も存在しない場合が、プリエンティブなマルチタスクの
環境を提供しているオペレーティングシステムを用いて
プログラムの実行が可能な情報処理装置の場合のアイド
ル状態である。しかしこの際でも、プリエンティブなマ
ルチタスクの環境を提供しているオペレーティングシス
テムでは、前記のスケジューリング機能が実行されてお
り、オペレーティングシステムが（ステップ１）→（ス
テップ４）→（ステップ１）→（ステップ４）→（ステ
ップ１）と無限ループ等を用いてプロセス表の常時スキ
ャンを行っている。そのため図２の場合では、プリエン
ティブなマルチタスクの環境を提供しているオペレーテ
ィングシステムで処理を行っているタスクがなく情報処
理装置がアイドル状態にもかかわらず、ステイタス信号
１０５が、システムプログラムの実行状態になりアイド
ル状態の検出が困難である。

【００１７】従って本発明は上記問題点に鑑み、プリエ
ンティブなマルチタスクの環境を提供しているオペレー
ティングシステムを用いてプログラムの実行が可能な情
報処理装置で、アイドル状態の検出を可能にした情報処
理装置を提供するものである。

【００１８】

【課題を解決するための手段】上記問題点を解決するた
めに本発明の情報処理装置は、情報処理装置からの命令
によってアイドル状態認識開始アドレスとアイドル状態
認識終了アドレスを設定可能な第１のレジスタと前記第
１のレジスタに格納されたアドレスとプログラムカウン
タレジスタに格納されたアドレスとを比較する第１の比
較器とを備えたアドレス一致検出手段と、情報処理装置
からの命令によってアイドル状態を検出する期間を設定
可能な第２のレジスタと、前記アドレス一致検出手段か
らの検出信号の変化を計数するカウンタと、前記第２の
レジスタの内容と前記カウンタの内容とを比較する第２
の比較器とを備え、前記第２の比較器からの検出信号を
制御することにより、情報処理装置のアイドル状態を検
出することを可能としたものである。

【００１９】

【作用】本発明は上記した構成によって、タスクスケジ
ューリングを実現するために、無限ループを用いてプロ
セス表の常時スキャンを行うマルチユーザ、プリエンテ
ィブなマルチタスクの環境を提供するオペレーティング
システムを用いてプログラムの実行が可能な情報処理装
置において、アイドル状態認識開始アドレスとアイドル
状態認識終了アドレスを用いて無限ループを検出するこ
とによりアイドル状態を検出することが可能となり、マ
イクロプロセッサが一定時間アイドル状態であることを
検出すると、割り込みコントローラがマイクロプロセッ
サに割り込みを掛け、電源ブロックの電源切断を行う割
り込み処理ルーチンを実行することによって、マイクロ
プロセッサへの電源供給をとめることができ、情報処理
装置全体で消費電力の低減を図ることが可能である。

【００２０】

【実施例】以下本発明の一実施例に係わる情報処理装置
について、図面を参照しながら説明する。

【００２１】図１は本実施例の情報処理装置の中のアイ
ドル状態を検出する手段のブロック構成を示しており、
本実施例ではタスクスケジューリングを実現するため
に、無限ループを用いてプロセス表の常時スキャンを行
うマルチユーザ、プリエンティブなマルチタスクの環境
を提供するオペレーティングシステムを用いてプログラ
ムの実行が可能な情報処理装置を例として説明する。

【００２２】本実施例の情報処理装置は、プログラムカ
ウンタレジスタ１と、アイドル状態認識開始アドレスを
設定可能なレジスタ２ａ、アイドル状態認識終了アドレ
スを設定可能なレジスタ２ｂと、アイドル状態認識開始
アドレスを１命令分だけ加算する加算器４と、セレクタ
３、５、６と、第１の比較器７から構成されたアドレス
一致検出手段３０と、第２の比較器１０と、カウンタ８
と、アイドル状態を検出する期間を設定可能な第２のレ
ジスタ９とを有している。

【００２３】同図中、１１、１２、１３、１４、１５、
１６、１７、１９、２０は、プログラムカウンタレジス
タの内容あるいはアイドル状態認識アドレス格納レジス
タ２ａ、２ｂの内容あるいはカウンタ８あるいはレジス
タ９の転送用のバスである。１８は比較器７の変化を検
出する信号、２１はアイドル検出信号である。

【００２４】以上のように構成された情報処理装置につ
いて、以下図１、図３及び図４を用いてその動作を説明
する。

【００２５】まず、情報処理装置からの命令によって設
定可能なレジスタ２ａ，２ｂ，９の値をセットする。

【００２６】図１のアイドル状態を検出する手段を備え
た情報処理装置上で稼働中のオペレーティングシステム
のプロセス表には実行状態、実行待ち状態のプロセスは
１つも存在しないものとする。つまり、図１のアイドル
状態を検出する手段を備えた情報処理装置上で稼働中の
オペレーティングシステムは、図３に示すタスクスケジ
ューリングのアルゴリズムを、（ステップ１）→（ステ
ップ４）→（ステップ１）→（ステップ４）→…と繰り
返して実行している。それに合わせてプログラムカウン
タレジスタ１は、２００００→２０００４→２０００８
→２０００ｃ→２００１０→２００１４→２００１８→
２００１ｃ→２００００→…と繰り返して変化してい
る。

【００２７】図４からアイドル状態認識開始アドレスと
アイドル状態認識終了アドレスを決める。アイドル状態
認識開始アドレスを２００００番地、アイドル状態認識
終了アドレスを２００１ｃ番地として、レジスタ２ａ、
２ｂに格納する。

【００２８】図３のタスクスケジューリングのアルゴリ
ズムが、（ステップ１）→（ステップ４）→（ステップ
１）→（ステップ４）と２回繰り返して実行されたら、
図１の情報処理装置のプロセス表にはタスクの状態が
「実行状態」あるいは「実行待ち状態」であるプロセス
が一定期間存在しないため、図１のアイドル状態を検出
する手段を備えた情報処理装置への電源あるいはクロッ
クの供給が遮断可能であるとする。

【００２９】アイドル状態を検出する期間を設定可能な
第２のレジスタ９に８を書き込み、カウンタ８に０を書
き込む。

【００３０】セレクタ６は、最初はバス１１の出力を選
択している。プログラムカウンタレジスタ１の内容がア
イドル状態認識開始アドレス格納レジスタ２ａの内容が
等しいことを検出すると、バス１３の出力がバス１２の
出力と等しくなるまでバス１６を選択する。バス１３の
出力がバス１２の出力と等しくなると、再びバス１１の
出力を選択する。

【００３１】セレクタ５は、最初はバス１３の出力を選
択している。バス１３の出力がバス１２の出力と等しく
なるまで、バス１３の出力を選択する。バス１３の出力
がバス１２の出力と等しくなると、バス１２の出力を選
択する。セレクタ６で、バス１１の出力が選択される
と、再びバス１３の出力を選択する。

【００３２】セレクタ３は、最初はバス１１の出力を選
択している。セレクタ６で、バス１１の出力が選択され
ると、バス１３の出力がバス１２の出力と等しくなるま
で、バス１３の出力を選択する。セレクタ６で、バス１
１の出力が選択されると、再びバス１１の出力を選択す
る。

【００３３】プログラムカウンタレジスタ１が１回目の
２００００番地の時、セレクタ６でアイドル状態認識開
始アドレス格納レジスタ２ａに格納されているデータ２
００００が選択される。第１の比較器７で一致が検出さ
れ、カウンタ８に１を書き込む。カウンタ８に格納され
ているデータ（１）と、レジスタ９に格納されてるデー
タ（８）とが、第２の比較器１０で比較され不一致が検
出される。その結果アイドル検出信号２１には０が出力
される。

【００３４】プログラムカウンタレジスタ１が１回目の
２０００４番地の時、セレクタ３でアイドル状態認識開
始アドレス格納レジスタ２ａに格納されているデータ２
００００が選択され、加算器４により２００４にバス１
３が出力される。セレクタ５、６でデータ２０００４が
選択される。比較器７で一致が検出され、カウンタ８に
２を書き込む。カウンタ８に格納されているデータ
（２）と、レジスタ９に格納されてるデータ（８）と
が、比較器１０で比較され不一致が検出される。その結
果アイドル検出信号２１には０が出力される。

【００３５】プログラムカウンタレジスタ１が１回目の
２０００８番地の時、セレクタ３でバス１３のデータ２
０００４が選択され、加算器４により２０００８にバス
１３が出力される。セレクタ５、６でデータ２００８が
選択される。比較器７で一致が検出され、カウンタ８に
３を書き込む。カウンタ８に格納されているデータ
（３）と、レジスタ９に格納されてるデータ（８）と
が、比較器１０で比較され不一致が検出される。その結
果アイドル検出信号２１には０が出力される。以下同様
に処理が行なわれる。

【００３６】プログラムカウンタレジスタ１が１回目の
アイドル状態認識終了アドレス２０００ｃ番地の時、セ
レクタ３でバス１３のデータ２０００８が選択され、加
算器４により２０００ｃにバス１３が出力される。セレ
クタ５、６でデータ２０００ｃが選択される。比較器７
で一致が検出され、カウンタ８に４を書き込む。カウン
タ８に格納されているデータ（４）と、レジスタ９に格
納されてるデータ（８）とが、比較器１０で比較され不
一致が検出される。その結果アイドル検出信号２１には
０が出力される。

【００３７】プログラムカウンタレジスタ１が２回目の
２００００番地の時、セレクタ６でアイドル状態認識開
始アドレス格納レジスタ２ａに格納されているデータ２
００００が選択される。比較器７で一致が検出され、カ
ウンタ８に５を書き込む。カウンタ８に格納されている
データ（５）と、レジスタ９に格納されてるデータ
（８）とが、比較器１０で比較され不一致が検出され
る。その結果アイドル検出信号２１には０が出力され
る。以下同様に処理が行なわれる。

【００３８】プログラムカウンタレジスタ１が２回目の
アイドル状態認識終了アドレス２０００ｃ番地の時、セ
レクタ３でバス１３のデータ２０００８が選択され、加
算器４により２０００ｃにバス１３が出力される。セレ
クタ５、６でデータ２０００ｃが選択される。比較器７
で一致が検出され、カウンタ８に８を書き込む。カウン
タ８に格納されているデータ（８）と、レジスタ９に格
納されてるデータ（８）とが、比較器１０で比較され一
致が検出される。その結果アイドル検出信号２１には１
が出力される。

【００３９】以上のように本実施例によれば、マルチユ
ーザ、プリエンティブなマルチタスクの環境を提供して
いるオペレーティングシステムを用いてプログラムの実
行が可能な情報処理装置で、アイドル状態の検出を行う
ことができる。

【００４０】なお、本実施例において、アドレス一致検
出手段を１個としたが、複数個備えていてもよい。

【００４１】

【発明の効果】以上のように本発明によれば、アイドル
状態認識開始アドレスとアイドル状態認識終了アドレス
を用いて無限ループを検出する機構を備えることにより
アイドル状態を検出することが可能となり、マイクロプ
ロセッサが一定時間アイドル状態であることを検出する
と、割り込みコントローラがマイクロプロセッサに割り
込みを掛け、電源ブロックの電源切断を行う割り込み処
理ルーチンを実行することによって、マイクロプロセッ
サへの電源供給をとめることができ、情報処理装置全体
で消費電力の低減を図ることが可能となった。

【図面の簡単な説明】

【図１】本発明の一実施例における情報処理装置の中の
アイドル状態を検出する手段のブロック構成図

【図２】従来の情報処理装置の概略図

【図３】タスクスケジューリング機能がマルチユーザ、
プリエンティブなマルチタスクの環境を提供しているオ
ペレーティングシステムで実現されている際の処理の動
作説明図

【図４】タスクスケジューリング機能がマルチユーザ、
プリエンティブなマルチタスクの環境を提供しているオ
ペレーティングシステムで実現されている際のシステム
プログラムの様子とそのアドレスを示す図

【符号の説明】

１ プログラムカウンタレジスタ ２ａ アイドル状態認識開始アドレス格納レジスタ ２ｂ アイドル状態認識終了アドレス格納レジスタ ３、５、６ セレクタ ４ 加算器 ７、１０ 比較器 ８ カウンタ ９ レジスタ

Claims (1)

【特許請求の範囲】
1. 【請求項１】情報処理装置からの命令によってアイドル
   状態認識開始アドレスとアイドル状態認識終了アドレス
   を設定可能な第１のレジスタと、 前記第１のレジスタに格納されたアドレスとプログラム
   カウンタレジスタに格納されたアドレスとを比較する第
   １の比較器とを備えたアドレス一致検出手段と、 情報処理装置からの命令によってアイドル状態を検出す
   る期間を設定可能な第２のレジスタと、 前記アドレス一致検出手段からの検出信号の変化を計数
   するカウンタと、 前記第２のレジスタの内容と前記カウンタの内容とを比
   較する第２の比較器とを備え、 前記第２の比較器からの検出信号を制御することによ
   り、情報処理装置のアイドル状態を検出することを特徴
   とする情報処理装置。