JPH06343235A - 監視制御装置 - Google Patents
監視制御装置Info
- Publication number
- JPH06343235A JPH06343235A JP5151209A JP15120993A JPH06343235A JP H06343235 A JPH06343235 A JP H06343235A JP 5151209 A JP5151209 A JP 5151209A JP 15120993 A JP15120993 A JP 15120993A JP H06343235 A JPH06343235 A JP H06343235A
- Authority
- JP
- Japan
- Prior art keywords
- time
- time data
- synchronization
- master clock
- pulse signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Remote Monitoring And Control Of Power-Distribution Networks (AREA)
- Selective Calling Equipment (AREA)
Abstract
(57)【要約】
【目的】 監視制御装置において、親時計装置と各監視
制御装置内の時刻を合せるようにした。 【構成】 1台の親時計装置からの時刻データを用い
て、複数の内部時計を校正し、時刻同期を行なう監視制
御装置において、親時計装置は、時刻同期を行なうため
の時刻データを出力する時刻データ出力部と、予め設定
可能な毎正時刻に対して同じく予め設定可能な一定時間
遅れて動作する時刻同期用校正パルス信号を、前記時刻
データに同期して出力する時刻同期用校正パルス信号出
力部を備えると共に、複数の監視制御装置は、各々前記
親時計装置から送られてくる時刻データを入力する時刻
データ入力部と、これにより得られた時刻データを、前
記時刻同期用校正パルス信号に基づいて割込み入力処理
するマイクロプロセッサ部と、前記割込み入力処理によ
って校正される内部時計を備えた。
制御装置内の時刻を合せるようにした。 【構成】 1台の親時計装置からの時刻データを用い
て、複数の内部時計を校正し、時刻同期を行なう監視制
御装置において、親時計装置は、時刻同期を行なうため
の時刻データを出力する時刻データ出力部と、予め設定
可能な毎正時刻に対して同じく予め設定可能な一定時間
遅れて動作する時刻同期用校正パルス信号を、前記時刻
データに同期して出力する時刻同期用校正パルス信号出
力部を備えると共に、複数の監視制御装置は、各々前記
親時計装置から送られてくる時刻データを入力する時刻
データ入力部と、これにより得られた時刻データを、前
記時刻同期用校正パルス信号に基づいて割込み入力処理
するマイクロプロセッサ部と、前記割込み入力処理によ
って校正される内部時計を備えた。
Description
【0001】
【産業上の利用分野】本発明は、異なる装置間の時刻の
ずれを極小化することができる監視制御装置に関する。
ずれを極小化することができる監視制御装置に関する。
【0002】
【従来の技術】例えば電力系統では複数の変電所あるい
は発電所等を1つのグループとして統合し、1つの制御
所で監視制御を行なっている。この場合、複数の監視制
御装置は、各々内部時計を持っており、事故等の事象の
変化をとらえると、その発生時刻と共に状態の変化を上
位へ知らせている。このような構成においては、システ
ムとしての事象の時系列を判断する上で、前記各内部時
計の時刻のずれを極小化することが望まれる。従来よ
り、異なる装置間の時刻同期を行なうには様々な提案が
なされているが、その中に親時計装置を用いた方式が挙
げられる。
は発電所等を1つのグループとして統合し、1つの制御
所で監視制御を行なっている。この場合、複数の監視制
御装置は、各々内部時計を持っており、事故等の事象の
変化をとらえると、その発生時刻と共に状態の変化を上
位へ知らせている。このような構成においては、システ
ムとしての事象の時系列を判断する上で、前記各内部時
計の時刻のずれを極小化することが望まれる。従来よ
り、異なる装置間の時刻同期を行なうには様々な提案が
なされているが、その中に親時計装置を用いた方式が挙
げられる。
【0003】これは図5に示すように、時刻合せを行な
う上で基準となる時刻を持つ親時計装置41と、前記親時
計装置41からの時刻データによって校正される時計装置
を各々内部時計として具備する複数の監視制御装置42か
らなる。親時計装置41の時刻データ出力部46を介して出
力された時刻データは、各々監視制御装置42へ受け渡さ
れる。各監視制御装置42は、マイクロプロセッサ部43と
内部時計44と前記親時計装置41からの時刻データを入力
処理する時刻データ入力部45からなる。ここでマイクロ
プロセッサ部43は、時刻データ入力部45から得られた時
刻データに基づいて、監視制御装置自身の時刻の基準と
なる内部時計44の時刻を修正し、親時計装置41との時刻
のずれを補正していた。
う上で基準となる時刻を持つ親時計装置41と、前記親時
計装置41からの時刻データによって校正される時計装置
を各々内部時計として具備する複数の監視制御装置42か
らなる。親時計装置41の時刻データ出力部46を介して出
力された時刻データは、各々監視制御装置42へ受け渡さ
れる。各監視制御装置42は、マイクロプロセッサ部43と
内部時計44と前記親時計装置41からの時刻データを入力
処理する時刻データ入力部45からなる。ここでマイクロ
プロセッサ部43は、時刻データ入力部45から得られた時
刻データに基づいて、監視制御装置自身の時刻の基準と
なる内部時計44の時刻を修正し、親時計装置41との時刻
のずれを補正していた。
【0004】
【発明が解決しようとする課題】従来、監視制御装置に
おいては、以上述べたように親時計装置との時刻のずれ
を補正することで、お互いの時刻同期を行なっていた。
しかしこのような従来の方法においては、各監視制御装
置内のマイクロプロセッサは、予め定められた周期に基
づいて、親時計装置からの時刻データを時刻データ入力
部を介して入力処理し、内部時計の時刻校正を行なって
いるのみであり、時刻データの有効性は、親時計装置か
ら付加されてくるレディビット等を用いて判断するが、
その校正精度については入力処理部の処理時間分の遅れ
等かなりの誤差要因を含んでいる欠点がある。本発明は
上記事情に鑑みてなされたものであり、お互いの時刻の
ずれを極小化することができる監視制御装置を提供する
ことを目的としている。
おいては、以上述べたように親時計装置との時刻のずれ
を補正することで、お互いの時刻同期を行なっていた。
しかしこのような従来の方法においては、各監視制御装
置内のマイクロプロセッサは、予め定められた周期に基
づいて、親時計装置からの時刻データを時刻データ入力
部を介して入力処理し、内部時計の時刻校正を行なって
いるのみであり、時刻データの有効性は、親時計装置か
ら付加されてくるレディビット等を用いて判断するが、
その校正精度については入力処理部の処理時間分の遅れ
等かなりの誤差要因を含んでいる欠点がある。本発明は
上記事情に鑑みてなされたものであり、お互いの時刻の
ずれを極小化することができる監視制御装置を提供する
ことを目的としている。
【0005】
【課題を解決するための手段】本発明は上記目的を達成
するため、1台の親時計装置からの時刻データを用いて
複数の内部時計を校正し、時刻同期を行なう監視制御装
置において、親時計装置は、時刻同期を行なうための時
刻データを出力する時刻データ出力部と、予め設定可能
な毎正時刻に対して同じく予め設定可能な一定時間遅れ
て動作する時刻同期用校正パルス信号を、前記時刻デー
タに同期して出力する時刻同期用校正パルス信号出力部
を備えると共に、複数の監視制御装置は、各々前記親時
計装置から送られてくる時刻データを入力する時刻デー
タ入力部と、これにより得られた時刻データを、前記時
刻同期用校正パルス信号に基づいて割込み入力処理する
マイクロプロセッサ部と、前記割込み入力処理によって
校正される内部時計とから構成した。
するため、1台の親時計装置からの時刻データを用いて
複数の内部時計を校正し、時刻同期を行なう監視制御装
置において、親時計装置は、時刻同期を行なうための時
刻データを出力する時刻データ出力部と、予め設定可能
な毎正時刻に対して同じく予め設定可能な一定時間遅れ
て動作する時刻同期用校正パルス信号を、前記時刻デー
タに同期して出力する時刻同期用校正パルス信号出力部
を備えると共に、複数の監視制御装置は、各々前記親時
計装置から送られてくる時刻データを入力する時刻デー
タ入力部と、これにより得られた時刻データを、前記時
刻同期用校正パルス信号に基づいて割込み入力処理する
マイクロプロセッサ部と、前記割込み入力処理によって
校正される内部時計とから構成した。
【作用】時刻同期に際し、親時計装置からは単に時刻デ
ータの有効性を示すだけのレディビットではなく、高精
度に時刻を合せるための時刻同期校正パルス信号を、予
め定められたタイミングで出力し、一方、監視制御装置
側では当該時刻データを前記時刻同期校正パルス信号に
基づいて、割込み入力処理する。
ータの有効性を示すだけのレディビットではなく、高精
度に時刻を合せるための時刻同期校正パルス信号を、予
め定められたタイミングで出力し、一方、監視制御装置
側では当該時刻データを前記時刻同期校正パルス信号に
基づいて、割込み入力処理する。
【0006】
【実施例】以下図面を参照して実施例を説明する。図1
は本発明による監視制御装置の一実施例の構成図であ
る。図1において図5と同一部分については同一符号を
付して説明を省略する。図1において親時計装置11は、
複数の監視制御装置に対して時刻同期データを出力する
時刻データ出力部12を備えることは従来装置と同様であ
るが、更に親時計装置11は、予め設定可能な毎正時刻に
対して、同じく予め設定可能な一定時間の間だけオフ状
態を継続し、その後オン状態となる時刻同期用校正パル
ス信号を前記時刻データに同期して出力する時刻同期用
校正パルス出力部12を備える。一方、監視制御装置42
は、前記時刻同期用校正パルス信号を割込み入力するマ
イクロプロセッサ部13と、当該割込み入力処理によって
時刻校正される内部時計44を備えている。なお、マイク
ロプロセッサ部13におけるINTは割込入力を示す。そ
の他の構成は図5と同様である。
は本発明による監視制御装置の一実施例の構成図であ
る。図1において図5と同一部分については同一符号を
付して説明を省略する。図1において親時計装置11は、
複数の監視制御装置に対して時刻同期データを出力する
時刻データ出力部12を備えることは従来装置と同様であ
るが、更に親時計装置11は、予め設定可能な毎正時刻に
対して、同じく予め設定可能な一定時間の間だけオフ状
態を継続し、その後オン状態となる時刻同期用校正パル
ス信号を前記時刻データに同期して出力する時刻同期用
校正パルス出力部12を備える。一方、監視制御装置42
は、前記時刻同期用校正パルス信号を割込み入力するマ
イクロプロセッサ部13と、当該割込み入力処理によって
時刻校正される内部時計44を備えている。なお、マイク
ロプロセッサ部13におけるINTは割込入力を示す。そ
の他の構成は図5と同様である。
【0007】上記構成の監視制御装置における時刻同期
の作用について、図2のフローチャートを参照して説明
する。先ず、ステップS21にて親時計装置11の時刻同期
用校正パルス出力部12を介して入力される前記時刻同期
用校正パルス信号は、監視制御装置42のマイクロプロセ
ッサ部13の割込入力信号として入力処理される。これに
より監視制御装置42は、当該マイクロプロセッサ部13に
て時刻同期を行なうための処理が開始される。ここで前
記時刻同期用校正パルス信号は、予め設定可能な毎正時
刻が定められており、例えばここでは毎正分とする(即
ち、前記割込入力信号は、〜年〜月〜日〜時n分t1 秒
に受けたとする。)。従ってステップS24にてマイクロ
プロセッサ部13は、前記割込入力信号を受けた時点から
タイマーをカウンタップし、例えば前記正分(ここでは
n分t1 秒)時点より一定時間経過した時点を認識する
と、時刻データ入力部45を介して、親時計装置11の時刻
データ出力部46から時刻データを読み出す処理、ステッ
プS25へ移行する。
の作用について、図2のフローチャートを参照して説明
する。先ず、ステップS21にて親時計装置11の時刻同期
用校正パルス出力部12を介して入力される前記時刻同期
用校正パルス信号は、監視制御装置42のマイクロプロセ
ッサ部13の割込入力信号として入力処理される。これに
より監視制御装置42は、当該マイクロプロセッサ部13に
て時刻同期を行なうための処理が開始される。ここで前
記時刻同期用校正パルス信号は、予め設定可能な毎正時
刻が定められており、例えばここでは毎正分とする(即
ち、前記割込入力信号は、〜年〜月〜日〜時n分t1 秒
に受けたとする。)。従ってステップS24にてマイクロ
プロセッサ部13は、前記割込入力信号を受けた時点から
タイマーをカウンタップし、例えば前記正分(ここでは
n分t1 秒)時点より一定時間経過した時点を認識する
と、時刻データ入力部45を介して、親時計装置11の時刻
データ出力部46から時刻データを読み出す処理、ステッ
プS25へ移行する。
【0008】ここで前記一定時間とは、毎正分を基準と
した場合は次の正分より以前の値となる。例えば一番適
当な値として正分プラス30秒が考えられる(ここでは
n分30秒となる。)。以上により得られた時刻データ
(ここではn分33秒という時刻データを読込んだとす
る。)に基づき、マイクロプロセッサ部13は次の正分
(ここではn+1分t1 秒)に入力される校正パルス信
号が絶対時刻として年,月,日,時,分で定義される何
分になるのかを認識することができる。更に具体的に言
えば例えば1993年2月10日12時52分33秒の
データを入力した場合は、次に割込入力される校正パル
スは同年,月,日の12時53分t1 秒を示すことを認
識する。
した場合は次の正分より以前の値となる。例えば一番適
当な値として正分プラス30秒が考えられる(ここでは
n分30秒となる。)。以上により得られた時刻データ
(ここではn分33秒という時刻データを読込んだとす
る。)に基づき、マイクロプロセッサ部13は次の正分
(ここではn+1分t1 秒)に入力される校正パルス信
号が絶対時刻として年,月,日,時,分で定義される何
分になるのかを認識することができる。更に具体的に言
えば例えば1993年2月10日12時52分33秒の
データを入力した場合は、次に割込入力される校正パル
スは同年,月,日の12時53分t1 秒を示すことを認
識する。
【0009】このためにステップS25では更にマイクロ
プロセッサ部13は、次の割込信号が入力されるまでに自
身の内部時計44を校正するための時刻データの生成等の
時刻同期前処理を行なう。この状態にて再び次の割込入
力信号の受信が行なわれると、ステップS22にてマイク
ロプロセッサ部13は、前記ステップS25にて予め生成さ
れた時刻同期用校正データの有無を確認し、前記校正デ
ータがセットされていたらステップS23にて当該校正デ
ータを用いて、内部時計44の校正を行なうこととなる
(ここではn+1分t1 秒の値が最終的に内部時計へセ
ットされる。更に予めマイクロプロセッサ部13の内部処
理の補正値Δt秒による校正が必要な場合は、n+1分
t1 +Δt秒の値が最終的に内部時計へセットされる値
となる。以降同様の処理が毎正分毎に繰り返されること
となる。)。
プロセッサ部13は、次の割込信号が入力されるまでに自
身の内部時計44を校正するための時刻データの生成等の
時刻同期前処理を行なう。この状態にて再び次の割込入
力信号の受信が行なわれると、ステップS22にてマイク
ロプロセッサ部13は、前記ステップS25にて予め生成さ
れた時刻同期用校正データの有無を確認し、前記校正デ
ータがセットされていたらステップS23にて当該校正デ
ータを用いて、内部時計44の校正を行なうこととなる
(ここではn+1分t1 秒の値が最終的に内部時計へセ
ットされる。更に予めマイクロプロセッサ部13の内部処
理の補正値Δt秒による校正が必要な場合は、n+1分
t1 +Δt秒の値が最終的に内部時計へセットされる値
となる。以降同様の処理が毎正分毎に繰り返されること
となる。)。
【0010】更に前記ステップS21にて述べた親時計装
置11の時刻同期用校正パルス信号の作用について述べ
る。前記時刻同期用校正パルス信号は、前記実施例でも
示したように、予め設定可能な毎正時刻(ここでは毎正
分)に対して同じく予め設定可能な一定時間の間だけオ
フ状態を継続し、その後オン状態となる信号で規定され
る。例えば毎正分に対する前記校正パルスの出力状態を
図3に示す。ここではオフ状態をt1 ,オン状態をt2
としている。前記実施例で示したような時刻同期を考察
した場合、図2で示されるステップS23での内部時計44
の校正を前記時刻同期用校正パルスの立上りにおいてt
1 =0で行なったと仮定する。
置11の時刻同期用校正パルス信号の作用について述べ
る。前記時刻同期用校正パルス信号は、前記実施例でも
示したように、予め設定可能な毎正時刻(ここでは毎正
分)に対して同じく予め設定可能な一定時間の間だけオ
フ状態を継続し、その後オン状態となる信号で規定され
る。例えば毎正分に対する前記校正パルスの出力状態を
図3に示す。ここではオフ状態をt1 ,オン状態をt2
としている。前記実施例で示したような時刻同期を考察
した場合、図2で示されるステップS23での内部時計44
の校正を前記時刻同期用校正パルスの立上りにおいてt
1 =0で行なったと仮定する。
【0011】例えば一般に親時計装置11と内部時計44と
の間には、水晶精度のずれが生じているため、例えば図
4に示すようにその精度誤差によって親時計の時刻との
誤差が進みの場合と遅れの場合の2通り生ずる。ここで
は毎正分の校正パルス信号を仮定しているので、図4の
±ΔT秒は毎正分に対する最大時刻誤差となる。上記の
ような条件の基で、親時計装置からの校正パルスを親時
計自身の分の切り替わり目で図中アのように出力する
と、監視制御装置の内部時計が親時計に対して遅れてい
る場合は、被校正側の内部時計の時間の経過の連続性が
進む方向で保証される(但し、校正の瞬間は時刻がステ
ップ状に変化する。例えば××時n分58秒から××時
n+1分00秒のように。)。しかし、内部時計が親時
計に対して進んでいる場合は、被校正側の内部時計の時
間の経過の連続性が一旦逆転することになる。つまり内
部時計は校正パルスが入る前に既に××時n+1分より
以降の時刻を刻みつづけているので、その後で再度××
時n+1分00秒からスタートすることになる。
の間には、水晶精度のずれが生じているため、例えば図
4に示すようにその精度誤差によって親時計の時刻との
誤差が進みの場合と遅れの場合の2通り生ずる。ここで
は毎正分の校正パルス信号を仮定しているので、図4の
±ΔT秒は毎正分に対する最大時刻誤差となる。上記の
ような条件の基で、親時計装置からの校正パルスを親時
計自身の分の切り替わり目で図中アのように出力する
と、監視制御装置の内部時計が親時計に対して遅れてい
る場合は、被校正側の内部時計の時間の経過の連続性が
進む方向で保証される(但し、校正の瞬間は時刻がステ
ップ状に変化する。例えば××時n分58秒から××時
n+1分00秒のように。)。しかし、内部時計が親時
計に対して進んでいる場合は、被校正側の内部時計の時
間の経過の連続性が一旦逆転することになる。つまり内
部時計は校正パルスが入る前に既に××時n+1分より
以降の時刻を刻みつづけているので、その後で再度××
時n+1分00秒からスタートすることになる。
【0012】前記に述べたような進み,遅れによる2つ
のケースは、図中±ΔTの範囲では任意に生ずることに
なる。従ってこの範囲で発生した事象の時系列は進み、
遅れのどちら側の特性を持つのか不確定となってしま
う。これは監視制御システムで見た場合、以下のような
欠点を持つ。つまり一般に監視制御システムとしては、
各監視制御がとらえた事象の変化を予め定められた帳票
等に印字する必要がある。この場合、年,月,日等の切
り替わり目が1つの区切りとなる。従って前記のように
各内部時計の校正を自身の切り替わりが必ず終了した時
点で親時計装置からの時刻校正を受け付けるようにしな
いと、前提条件として時刻校正も同じ年,月,日の中で
行なわれなくなり。前記−ΔTの範囲で発生した事象の
時系列に対してある一定の特性、つまり進みか遅れかの
どちらかを判断する上で更ににあいまいな不確定要素が
入り込むことになる。これに対して本発明によれば、t
1 のオフ時間をおくことにより(t1 >|ΔT|)、各
内部時刻の修正が必ず同じ年,月,日の中で行なわれて
いるという前提条件を成立させることができ、前記年,
月,日の切り替わりで発生した事象に対する正しい年,
月,日の判断を行なう上で有効な条件として考慮される
ことになる。
のケースは、図中±ΔTの範囲では任意に生ずることに
なる。従ってこの範囲で発生した事象の時系列は進み、
遅れのどちら側の特性を持つのか不確定となってしま
う。これは監視制御システムで見た場合、以下のような
欠点を持つ。つまり一般に監視制御システムとしては、
各監視制御がとらえた事象の変化を予め定められた帳票
等に印字する必要がある。この場合、年,月,日等の切
り替わり目が1つの区切りとなる。従って前記のように
各内部時計の校正を自身の切り替わりが必ず終了した時
点で親時計装置からの時刻校正を受け付けるようにしな
いと、前提条件として時刻校正も同じ年,月,日の中で
行なわれなくなり。前記−ΔTの範囲で発生した事象の
時系列に対してある一定の特性、つまり進みか遅れかの
どちらかを判断する上で更ににあいまいな不確定要素が
入り込むことになる。これに対して本発明によれば、t
1 のオフ時間をおくことにより(t1 >|ΔT|)、各
内部時刻の修正が必ず同じ年,月,日の中で行なわれて
いるという前提条件を成立させることができ、前記年,
月,日の切り替わりで発生した事象に対する正しい年,
月,日の判断を行なう上で有効な条件として考慮される
ことになる。
【0013】従って本発明では予め設定可能な一定時間
t1 の間だけオフ状態を継続させる際に、親時計装置11
と内部時計44との水晶精度誤差を考慮に入れたt1 の値
とすることにより、例え内部時計44が水晶変動特性をも
っていたとしても、予め設定可能な毎正時刻の範囲(こ
こでは毎正分)においては、前記t1 の値に比して問題
とならず、必ず時刻の切り替わり(ここでは分オーダー
の切り替わりまで)が終了した後で、時刻データによる
内部時計44の修正が行なわれるように作用している。当
然、内部時計44への時刻修正を行なうに当たっては、前
記t1 と、更に必要ならば前述したようにマイクロプロ
セッサ部13の内部処理の補正値Δtを考慮した上で、校
正を行なう必要がある。
t1 の間だけオフ状態を継続させる際に、親時計装置11
と内部時計44との水晶精度誤差を考慮に入れたt1 の値
とすることにより、例え内部時計44が水晶変動特性をも
っていたとしても、予め設定可能な毎正時刻の範囲(こ
こでは毎正分)においては、前記t1 の値に比して問題
とならず、必ず時刻の切り替わり(ここでは分オーダー
の切り替わりまで)が終了した後で、時刻データによる
内部時計44の修正が行なわれるように作用している。当
然、内部時計44への時刻修正を行なうに当たっては、前
記t1 と、更に必要ならば前述したようにマイクロプロ
セッサ部13の内部処理の補正値Δtを考慮した上で、校
正を行なう必要がある。
【0014】
【発明の効果】以上説明したように、本発明によれば1
台の親時計装置に基づいて複数の監視制御装置の内部時
計の時刻修正を高精度に行なうことが可能となり、又、
その際内部時計の水晶精度の誤差要因も考慮した校正パ
ルスを用いることにより、事象の時系列を判断する上で
有効な条件を備えた監視制御装置を提供できる。
台の親時計装置に基づいて複数の監視制御装置の内部時
計の時刻修正を高精度に行なうことが可能となり、又、
その際内部時計の水晶精度の誤差要因も考慮した校正パ
ルスを用いることにより、事象の時系列を判断する上で
有効な条件を備えた監視制御装置を提供できる。
【図1】本発明による監視制御装置の一実施例の構成
図。
図。
【図2】本発明の作用を示すフローチャート。
【図3】本発明の時刻同期用校正パルス例。
【図4】親時計と各内部時計における時刻タイムチャー
ト。
ト。
【図5】従来装置を示す図。
11,41 親時計装置 12 時刻同期用校正パルス出力部 13,43 マイクロプロセッサ部 44 内部時計 45 時刻データ入力部 46 時刻データ出力部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 西郷 信博 東京都府中市東芝町1番地 株式会社東芝 府中工場内
Claims (1)
- 【請求項1】 1台の親時計装置からの時刻データを用
いて、複数の内部時計を校正し、時刻同期を行なう監視
制御装置において、親時計装置は、時刻同期を行なうた
めの時刻データを出力する時刻データ出力部と、予め設
定可能な毎正時刻に対して同じく予め設定可能な一定時
間遅れて動作する時刻同期用校正パルス信号を、前記時
刻データに同期して出力する時刻同期用校正パルス信号
出力部を備えると共に、複数の監視制御装置は、各々前
記親時計装置から送られてくる時刻データを入力する時
刻データ入力部と、これにより得られた時刻データを、
前記時刻同期用校正パルス信号に基づいて割込み入力処
理するマイクロプロセッサ部と、前記割込み入力処理に
よって校正される内部時計を備えたことを特徴とする監
視制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5151209A JPH06343235A (ja) | 1993-05-28 | 1993-05-28 | 監視制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5151209A JPH06343235A (ja) | 1993-05-28 | 1993-05-28 | 監視制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06343235A true JPH06343235A (ja) | 1994-12-13 |
Family
ID=15513628
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5151209A Pending JPH06343235A (ja) | 1993-05-28 | 1993-05-28 | 監視制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06343235A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11110232A (ja) * | 1997-10-08 | 1999-04-23 | Fujitsu Ltd | 時刻管理変更装置および外部割込み保護装置 |
| JP2018098902A (ja) * | 2016-12-13 | 2018-06-21 | 住友電気工業株式会社 | 監視システムおよび監視装置 |
| CN114123509A (zh) * | 2021-11-25 | 2022-03-01 | 广东电网有限责任公司 | 微电网分布式资源并行自动对点系统、方法及介质 |
-
1993
- 1993-05-28 JP JP5151209A patent/JPH06343235A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11110232A (ja) * | 1997-10-08 | 1999-04-23 | Fujitsu Ltd | 時刻管理変更装置および外部割込み保護装置 |
| JP2018098902A (ja) * | 2016-12-13 | 2018-06-21 | 住友電気工業株式会社 | 監視システムおよび監視装置 |
| CN114123509A (zh) * | 2021-11-25 | 2022-03-01 | 广东电网有限责任公司 | 微电网分布式资源并行自动对点系统、方法及介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2792928B2 (ja) | 日付と時刻の補正のための方法ならびに装置 | |
| JP2723691B2 (ja) | 可変タイミング信号発生回路 | |
| JPH024172B2 (ja) | ||
| JPH07298329A (ja) | 無線選択呼出受信機の時刻補正方式 | |
| CN115551069B (zh) | 一种时钟优化方法及时钟设备 | |
| CN115189796B (zh) | 基于ieee1588协议的设备主时钟同步方法及装置 | |
| JPH07121408A (ja) | 監視制御装置 | |
| US20250085668A1 (en) | Control apparatus and method for timing apparatus | |
| JP2666724B2 (ja) | 時刻校正装置 | |
| JP3294004B2 (ja) | 情報機器用デュアル時計システム | |
| JPH1082873A (ja) | 電波修正時計 | |
| JPH0898263A (ja) | 遠方監視制御装置および時刻同期装置 | |
| JPH0783506B2 (ja) | 電子交換機の時計調整装置 | |
| JP2590694B2 (ja) | 同期切替装置 | |
| JP3130586B2 (ja) | 時刻発生装置 | |
| KR200212557Y1 (ko) | 피씨 표준시간 보정장치 | |
| JP3138910B2 (ja) | 電波修正時計 | |
| JP2018189592A (ja) | 時刻同期装置、時刻同期方法及び時刻同期プログラム | |
| JP2785736B2 (ja) | ディジタル通信システムにおける自動遅延調整回路及び調整方法 | |
| JPH1013925A (ja) | 送受信タイミング変更回路 | |
| JPS59174785A (ja) | 時刻装置 | |
| JPH07219672A (ja) | 高精度時計回路 | |
| KR950007305B1 (ko) | 디지탈 위상동기루프(pll)회로 및 그 방법 | |
| JP2959505B2 (ja) | データ送出回路 | |
| JP2002071850A (ja) | 計測器におけるデータサンプリング間隔の設定方法 |