JPH0634376U - 画像処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 画像処理装置に２：１インタレース式撮像装
置として、フレームシャッタカメラに比較すると安価で
ある通常のシャッタカメラを用いる場合に、ビデオメモ
リを用いることなく、第１フィールドと第２フィールド
間でぶれがない画像を処理対象にできるようにするこ
と。 【構成】 ２：１インタレース式の通常の安価なシャッ
タカメラ１からのアナログ画像信号をＡＤ変換器２で画
像データにデジタル化し、この画像データを画像メモリ
３に記憶し、この画像メモリ３から、水平方向のアドレ
スＸはそのままだが垂直方向のアドレスＹをＹ＝Ｙand
１ＦＥ（Ｈ_EX）とアドレス変換する画像メモリ制御装置
４により、第１及び第２フィールドのうち、第１フィー
ルドについてはそのまま画像データを読出し、第２フィ
ールドについては第１フィールドの画像データを第２フ
ィールドの画像データの代りにして読出し、読出した画
像データを対象に演算装置５で画像処理を行う。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は画像処理装置に関し、特に、２：１インタレース式撮像装置として、 フレームシャッタカメラに比較すると安価である通常のシャッタカメラを用いる 場合に、ビデオメモリを用いることなく、第１フィールドと第２フィールド間で ぶれがない画像を処理対象とするための改良に関する。

【０００２】

【従来の技術】

通常の画像処理装置では、図３に示すように、２：１インタレース式のシャッ タカメラ１１からのアナログ画像信号をＡＤ変換器１２でデジタル化し、得られ た濃淡画像データを１フレーム分の画像メモリ１３に記憶し、ＣＰＵ（中央処理 装置）等を用いた演算装置１４からアドレス指令を与えて所望の濃淡画像データ を画像メモリ１３から読み出し、演算処理を行う。これによりフレーム画像を対 象とした長さ計測、白または黒画素のカウント等の画像処理を行っている。図３ 中、１５はＡＤ変換器、１６はモニタテレビを示す。

【０００３】 シャッタカメラは電子式シャッタを備え、内部または外部トリガによりカメラ の同期に合わせてシャッタ機能が働くテレビカメラであり、シャッタが開いてい る時に各画素に電荷が蓄積する。シャッタカメラのうち、外部トリガでシャッタ 機能が働くものは、ランダムシャッタカメラと呼ばれている。また、２：１イン タレース式シャッタカメラには、電荷の蓄積時は第１フィールドと第２フィール ドの双方について電荷を蓄積するが、一方のフィールド例えば第１フィールドの 電荷を出力する時には他方の第２フィールドの電荷は捨ててしまう通常のシャッ タカメラの他方、第１フィールドに続けて第２フィールドの電荷を１度に出力す ることができるフレームシャッタカメラがある。

【０００４】 通常のシャッタカメラを用いて画像処理を行う場合、図４（ｄ）に示すように 、第１フィールドの画像１７Ａと第２フィールドの画像１７Ｂ間にずれが生じ、 １フレームの画像１７としてはぶれたものとなるから、長さ計測、画素数カウン ト等の画像処理が不正確になる。その理由は次の通りである。

【０００５】 画像メモリ１３の容量が５１２×５１２画素である場合、図４（ｃ）に示すよ うに、水平方向のアドレスＸはＸ＝０〜５１１、垂直方向のアドレスＹはＹ＝０ 〜５１１となる。ｎを０〜２５５の整数とすると、図４（ａ）の如く垂直方向の アドレスＹ＝２ｎは第１フィールドのｎ＋１本目の水平走査線に対応し、図４（ ｂ）の如くＹ＝２ｎ＋１は第２フィールドのｎ＋１本目の水平走査線に対応する 。水平方向のアドレスＸ＝０〜５１１は各水平走査線上の左から右への画素に対 応する。

【０００６】 そこで、通常のシャッタカメラでは、１回のシャッタ動作では一方のフィール ドのアナログ画像信号しか出力しないから、まず一旦シャッタを開いて図４（ａ ）に示すように、Ｘ＝０〜５１１、Ｙ＝２ｎ（ｎ＝０〜２５５）のアドレスによ り第１フィールドの画像データを画像メモリ１３に記憶する。次いで、１／６０ 秒後にシャッタを再度開いて図４（ｂ）に示すように、Ｘ＝０〜５１１、Ｙ＝２ ｎ＋１（ｎ＝０〜２５５）のアドレスにより第２フィールドの画像データを画像 メモリ１３に記憶する。但し、フィールド速度は１／６０秒当り１フィールド、 フレーム速度は１／３０秒当り１フレームとしてある。

【０００７】 上述の如く、第１フィールドと第２フィールドではシャッタの動作時期が異な るため、被写体に動きがあると、図４（ｄ）に示すように１フレームの画像１７ がぶれたものとなる。

【０００８】 従来、上述した画像のぶれを防止するため、次の２つの方法が採用されている 。

【０００９】 第１の方法は、図５に示すように、ＡＤ変換器１２と画像メモリ１３の間に、 ビデオメモリ１８等のフィールドコピー装置を設け、通常のシャッタカメラ１１ のシャッタを１回動作するだけで、その時得られる第１フィールドの画像データ をハードウェアに第２フィールドの画像データにコピーすることにより、画像メ モリ１３のＸ＝０〜５１１、Ｙ＝２ｎという第１フィールド用アドレスにも、Ｘ ＝０〜５１１、Ｙ＝２ｎ＋１という第２フィールド用アドレスにも、同一の画像 データを記憶するようにしている。

【００１０】 しかし、高価なビデオメモリ等を使用する割りには、画像メモリ１３に取込ん だ画像の解像度が垂直方向（Ｙ）で２５６と半分に落ちてしまうという欠点があ る。

【００１１】 第２の方法はフレームシャッタカメラを用いるのであるが、フレームシャッタ カメラは非常に高価であるという欠点がある。

【００１２】

【考案が解決しようとする課題】

本考案は、上記従来技術に鑑み、２：１インタレース式撮像装置として、フレ ームシャッタカメラに比較すると安価である通常のシャッタカメラを用いる場合 に、ビデオメモリを用いることなく、第１フィールドと第２フィールド間でぶれ がない画像を処理対象とすることができる画像処理装置を提供することを目的と する。

【００１３】

【課題を解決するための手段】

上記目的を達成する本考案の画像処理装置は、２：１インタレース式撮像装置 からのアナログ画像信号をデジタル化するＡＤ変換器と、ＡＤ変換器からの画像 データを記憶する画像メモリと、この画像メモリから、第１及び第２フィールド のうち、一方のフィールドについてはそのまま画像データを読出し、他方のフィ ールドについてはアドレス変換により前記一方のフィールドの画像データを他方 のフィールドの画像データとして読出す画像メモリ制御装置と、読出された画像 データを対象に画像処理を行う演算装置とを具備するものである。

【００１４】

【作用】

上記本考案の構成において、画像メモリから読出される画像データは第１フィ ールド、第２フィールドいずれの場合も同じフィールドの画像のものであり、従 って、通常の安価なシャッタカメラを用いてもフィールド間でぶれのない画像が 処理対象となる。この場合、アドレス変換だけでぶれを防止できるから、ハード ウェア的、ソフトウェア的いずれによっても簡単に実現することができ、ビデオ メモリや高価なフレームシャッタカメラが不要である。

【００１５】

【実施例】

図１〜図３に示す実施例とともに本考案を説明する。図１は本考案の画像処理 装置の一実施例を示す。図１において、画像処理装置は、２：１インタレース式 の通常の安価なランダムシャッタカメラ１を用いるものとし、ＡＤ変換器２と、 ５１２×５１２画素の１フレーム分の画像メモリ３と、画像メモリ制御装置４と 、ＣＰＵ等を用いた演算装置５とを備えている。更に、ＤＡ変換器６とモニタテ レビ７により、画像メモリ１３の内容をビデオ信号に変換してモニタテレビ７で 確認できるようにしてある。

【００１６】 ＡＤ変換器２はランダムシャッタカメラ１からのアナログ画像信号を例えば８ ビット／画素の濃淡画像データに変換して画像メモリ３に与える。画像メモリ３ は先に図４を参照して説明したように、容量が５１２×５１２画素である場合、 図４（ｃ）に示すように、水平方向のアドレスＸはＸ＝０〜５１１、垂直方向の アドレスＹはＹ＝０〜５１１となる。ｎを０〜２５５の整数とすると、図４（ａ ）の如く垂直方向のアドレスＹ＝２ｎは第１フィールドのｎ＋１本目の水平走査 線に対応し、図４（ｂ）の如くＹ＝２ｎ＋１は第２フィールドのｎ＋１本目の水 平走査線に対応する。水平方向のアドレスＸ＝０〜５１１は各水平走査線上の左 から右への画素に対応する。そこで、通常のランダムシャッタカメラ１では、１ 回のシャッタ動作では第１フィールドのアナログ画像信号しか有効でないから、 １度だけシャッタを開いて図４（ａ）に示すように、画像メモリ制御装置４によ りＸ＝０〜５１１、Ｙ＝２ｎ（ｎ＝０〜２５５）のアドレスにより第１フィール ドの画像データだけを画像メモリ３に記憶する。第２フィールドの画像データは 記憶しても、記憶しなくても良い。

【００１７】 画像メモリ制御装置４は演算装置５からのアドレス指令により画像メモリ３の 書込みと読出しの制御を行うが、この画像メモリ３からは第１及び第２フィール ドのうち、第１フィールドについてはそのまま画像データを読出し、第２フィー ルドについてはアドレス変換により前記第１フィールドの画像データを第２フィ ールドの画像データとして読出す。

【００１８】 具体的には、演算装置５からのアドレス指令Ｘ＝０〜５１１、Ｙ＝０〜５１１ のうち、Ｙについてのみ１６進法でＹ＝Ｙand １ＦＥ（Ｈ_EX）のアドレス変換を 行って画像メモリ３の読出しを制御する。但し、and は論理積を表わす。このア ドレス変換により、第１フィールドについてはＸ＝０〜５１１、Ｙ＝２ｎ（ｎ＝ ０〜２５５）のアドレスでそのまま第１フィールドの画像データを読出すが、第 ２フィールドについてはアドレスがＸ＝０〜５１１、Ｙ＝２ｎ（ｎ＝０〜２５５ ）となるため第１フィールドの画像データを読出すことになり、１フレームの画 像としてはぶれが生じない。

【００１９】 上記の論理積をハードウェア的にとらない場合、演算装置５は、画像メモリ３ から読出した画像データと、アドレス（Ｘ，Ｙ and１ＦＥ(H_EX) ）を用いて長さ 計測や画素数カウント等の画像処理を従来通り行う。

【００２０】 画像メモリ制御装置４の他の例を図２に示す。本例では、９ビットのＸ用アド レス信号Ｄ０８〜Ｄ００、９ビットのＹ用アドレス信号Ｄ０８〜Ｄ００のうち、 Ｙ用アドレス信号の最下位ビットＤ００をＡＮＤ回路４Ａ、４Ｂとこれらを制御 するインバータ４Ｃ及びバッファ４Ｄとを用いて制御するものとし、書込み時に は“Ｈ”（ハイレベル）信号を、読出し時には“Ｌ”（ローレベル信号）を選択 的に制御線４Ｅに入力させている。図２のようにハードウェア的に論理積をとる 場合は、演算装置５は画像メモリ３から読出した画像データと、アドレス（Ｘ， Ｙ）とを用いて長さ計測や画素数カウント等の画像処理を従来通り行う。

【００２１】 なお、上記実施例では通常の安価なシャッタカメラを用いているが、その代り にフレームシャッタカメラを用いても画像処理が可能であることは言うまでもな い。

【００２２】

【考案の効果】

本考案によれば、画像メモリから読出される画像データは第１フィールド、第 ２フィールドいずれの場合も同じフィールドの画像のものであり、従って、通常 の安価なシャッタカメラを用いてもフィールド間でぶれのない画像が処理対象と なる。この場合、アドレス変換だけでぶれを防止できるから、ハードウェア的、 ソフトウェア的いずれによっても簡単に実現することができ、ビデオメモリや高 価なフレームシャッタカメラが不要である。

【図面の簡単な説明】

【図１】本考案の一実施例の画像処理装置の構成を示す
図。

【図２】画像メモリ制御装置の一例を示す図。

【図３】従来例を示す図。

【図４】画像ぶれ発生の説明図。

【図５】ビデオメモリを用いた従来例を示す図。

【符号の説明】

１ 通常の安価なシャッタカメラ ２ ＡＤ変換器 ３ 画像メモリ ４ 画像メモリ制御装置 ４Ａ ＡＮＤ回路 ５ 演算装置

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 ２：１インタレース式撮像装置からのア
   ナログ画像信号をデジタル化するＡＤ変換器と、ＡＤ変
   換器からの画像データを記憶する画像メモリと、この画
   像メモリから、第１及び第２フィールドのうち、一方の
   フィールドについてはそのまま画像データを読出し、他
   方のフィールドについてはアドレス変換により前記一方
   のフィールドの画像データを他方のフィールドの画像デ
   ータとして読出す画像メモリ制御装置と、読出された画
   像データを対象に画像処理を行う演算装置とを具備する
   画像処理装置。