JPH06348503A

JPH06348503A - マスタ／スレーブ制御系を有する装置と、その制御方法

Info

Publication number: JPH06348503A
Application number: JP14177193A
Authority: JP
Inventors: Miki Akiyama; 美樹秋山; Hitomi Ono; 仁美尾野
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1993-06-14
Filing date: 1993-06-14
Publication date: 1994-12-22

Abstract

(57)【要約】【目的】本発明はマスタ／スレーブ制御系を有する装
置に関し、複数の制御系で、マイクロプログラムを格納
した不揮発性メモリを共用化することにより、メモリの
使用効率を向上させ、装置の低コスト化を実現すること
を目的とする。【構成】マスタ制御系に、ＭＰＵ２１と、マスタ制御
用マイクロプログラム、スレーブ制御用マイクロプログ
ラム、データ転送用マイクロプログラムを格納した不揮
発性メモリ２９と、ダウンロード用のフラッシュＲＯＭ
１６等を設け、スレーブ制御系に、ＭＰＵ２４と、揮発
性メモリ３１と、アドレス切替え回路２８等を設け、か
つマスタ制御系とスレーブ制御系のＭＰＵがアクセス可
能なコミュニケーションメモリ１３を設け、スレーブ制
御用マイクロプログラムを、マスタ制御系から、コミュ
ニケーションメモリ１３を介して、各スレーブ制御系の
揮発性メモリ３１に転送して、各スレーブ制御系の制御
を行うように構成した。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、２つ以上の制御系を有
し、その内の１つの制御系がマスタ制御系で、他の制御
系がスレーブ制御系となるマスタ／スレーブ制御系を有
する装置（例えば、磁気テープ装置）に利用されるもの
である。

【０００２】

【従来の技術】図１６〜図１９は、従来例を示した図で
あり、図１６〜図１９中、１は磁気テープ装置（ＭＴ
Ｕ）、２はインターフェース制御系（以下「ＩＦ制御
系」という）、３はサーボ制御系（以下「ＳＶ制御系」
という）、４はヘッド（リード／ライトヘッド等）、５
はモータ、６はセンサ、７はライト制御部、８はリード
制御部、９はモータ駆動回路、１０は検出回路、１１は
インターフェース制御部（以下「ＩＦ制御部」とい
う）、１２はサーボ制御部（以下「ＳＶ制御部」とい
う）、１３はコミュニケーションメモリ、１４、１７は
ＲＡＭ（Random Access Memory）、１５、１８はＲＯＭ
（Read Only Memory）、１６、１９はフラッシュＲＯＭ
（ＦＬＡＳＨＲＯＭ）、２２、２５は入／出力制御部
（以下「Ｉ／Ｏ制御部」という）、２３、２６はアドレ
スデコード回路、４３はインターフェース用ＭＰＵ（Mi
cro Processor Unit）（以下「ＩＦ用ＭＰＵ」とい
う）、４４はサーボ制御用ＭＰＵ（以下「ＳＶ用ＭＰ
Ｕ」という）を示す。

【０００３】 §１：磁気テープ装置の説明・・・図１６参照図１６は、磁気テープ装置の概略構成図である。以下、
図１６に基づいて、磁気テープ装置の概略構成を説明す
る。

【０００４】磁気テープ装置（ＭＴＵ）１には、上位装
置（磁気テープ制御装置：ＭＴＣ）とのインターフェー
スを制御するＩＦ制御系２と、機構部を制御するＳＶ制
御系（サーボ制御系）３とがあり、これらの制御系（Ｉ
Ｆ制御系とＳＶ制御系）で、ロジック系の制御部（ロジ
ック制御部）を構成している。

【０００５】そして、ＩＦ制御系２には、ＩＦ制御部１
１と、ＲＯＭ１５と、フラッシュＲＯＭ１６と、ＲＡＭ
１４等を設け、ＳＶ制御系３には、ＳＶ制御部１２と、
ＲＯＭ１８と、フラッシュＲＯＭ１９と、ＲＡＭ１７等
を設ける。

【０００６】また、磁気テープ装置１には、上記のロジ
ック系の制御部の外に、コミュニケーションメモリ１
３、媒体のデータの読み出し制御用のリード制御部８、
媒体のデータの書き込み制御用のライト制御部７、ヘッ
ド（リード／ライト用のヘッド等）４、モータ（リール
モータ等）５、センサ６、モータ駆動回路９、センサ６
の出力信号を検出するための検出回路１０等が設けてあ
る。

【０００７】このような構成の磁気テープ装置におい
て、上記ＩＦ制御系２がマスタ制御系であり、ＳＶ制御
系３がスレーブ制御系である。そして、ＩＦ制御系２
（マスタ制御系）とＳＶ制御系３（スレーブ制御系）の
間には、コミュニケーションメモリ１３が設けてあり、
両制御系は、このコミュニケーションメモリ１３を介し
て、データ、或いは情報の転送を行う。

【０００８】 §２：マスタ／スレーブ制御系の説明・・・図１７参照図１７は、マスタ／スレーブ制御系の構成図である。上
記のように、磁気テープ装置１には、Ｉ／Ｆ制御系（マ
スタ制御系）２と、ＳＶ制御系（スレーブ制御系）３と
がある。

【０００９】以下、マスタ／スレーブ制御系について、
図１７を参照しながら説明する。図示のように、ＩＦ制
御系（マスタ制御系）２には、ＩＦ用ＭＰＵ４３と、Ｒ
ＯＭ１５と、フラッシュＲＯＭ１６と、Ｉ／Ｏ制御部２
２と、ＲＡＭ１４と、アドレスデコード回路２３を設け
る。

【００１０】また、ＳＶ制御系（スレーブ制御系）３に
は、ＳＶ用ＭＰＵ４４と、ＲＯＭ１８と、フラッシュＲ
ＯＭ１９と、Ｉ／Ｏ制御部２５と、ＲＡＭ１７と、アド
レスデコード回路２６を設ける。

【００１１】そして、上記ＩＦ用ＭＰＵ４３とＳＶ用Ｍ
ＰＵ４４は互いに独立していて、それぞれ、アドレスバ
ス（ＩＦ ADDRESS BUS、ＳＶ ADDRES BUS)とデータバス
（ＩＦ DATA BUS 、ＳＶ DATA BUS)を持っている。

【００１２】なお、図１７に示したＩＦ用ＭＰＵ４３
と、アドレスデコード回路２３は、図１６のＩＦ制御部
１１内に設けてあり、図１７のＳＶ用ＭＰＵ４４と、ア
ドレスデコード回路２６は、図１６のＳＶ制御部１２内
に設けてある。

【００１３】各部の機能等は、次の通りである。（１）：ＩＦ用ＭＰＵ４３は、ＩＦ制御系２の各種制御
を行うプロセッサである。

【００１４】（２）：ＲＯＭ１５は、ＩＦ制御系２の制
御用マイクロプログラムを格納した不揮発性メモリであ
る。（３）：フラッシュＲＯＭ１６は、上位装置から、ＩＦ
制御系のマイクロプログラムを更新する時に、該マイク
ロプログラムをダウンロードするための不揮発性メモリ
である。

【００１５】（４）：Ｉ／Ｏ制御部２２は、各種のＩ／
Ｏ（入／出力）制御を行うものである。（５）：ＲＡＭ１４は、ＭＰＵ２１がワーク用として使
用したり、或いは、高速動作を行う場合に、ＲＯＭ１５
のマイクロプログラムを転送するために使用するメモリ
である。

【００１６】（６）：アドレスデコード回路２３は、Ｉ
Ｆアドレスバス上のアドレスをデコードする回路であ
る。（７）：コミュニケーションメモリ１３は、ＩＦ制御系
２とＳＶ制御系３の間で、各種データ、或いは情報等の
転送を行う場合に使用するメモリである。

【００１７】（８）：ＳＶ用ＭＰＵ４４は、ＳＶ制御系
３の各種制御を行うプロセッサである。（９）：ＲＯＭ１８は、ＳＶ制御系３の制御用マイクロ
プログラムを格納した不揮発性メモリである。

【００１８】（１０）：フラッシュＲＯＭ１９は、上位
装置から、ＳＶ制御系のマイクロプログラムを更新する
時に、該マイクロプログラムをダウンロードするための
不揮発性メモリである。

【００１９】（１１）：Ｉ／Ｏ制御部２５は、各種のＩ
／Ｏ（入／出力）制御を行うものである。（１２）：ＲＡＭ１７は、ＭＰＵ２４がワーク用として
使用したり、或いは、高速動作を行う場合に、ＲＯＭ１
８のマイクロプログラムを転送するために使用するメモ
リである。

【００２０】（１３）：アドレスデコード回路２６は、
ＳＶアドレスバス上のアドレスをデコードする回路であ
る。上記のように、ＩＦ用ＭＰＵ４３と、ＳＶ用ＭＰＵ４４
は異なる制御系（ＩＦ制御系と、ＳＶ制御系）なので、
それぞれの制御用マイクロプログラムは、各ＭＰＵがア
クセスできるＲＯＭ１５、１８に分離されていた。

【００２１】すなわち、ＩＦ制御系２の制御用マイクロ
プログラムは、ＲＯＭ１５に格納し、ＳＶ制御系３の制
御用マイクロプログラムは、ＲＯＭ１８に格納してい
た。このため、ＲＯＭ（不揮発性メモリ）をＭＰＵと同
数、又はそれ以上必要としていた。

【００２２】また、マイクロプログラムを上位装置から
更新した場合には、それぞれの制御系がフラッシュＲＯ
Ｍを使用してダウンロード処理を行っていた。例えば、
ＩＦ制御系の制御用マイクロプログラムを上位装置（Ｍ
ＴＣ）から更新した場合には、該制御用マイクロプログ
ラムを、フラッシュＲＯＭ１６にダウンロードし、ＳＶ
制御系の制御用マイクロプログラムを上位装置から更新
した場合には、該制御用マイクロプログラムを、フラッ
シュＲＯＭ１９にダウンロードしていた。

【００２３】従って、ダウンロード用のフラッシュＲＯ
Ｍ１６、１９は、各制御系毎に設けてあり、かつＲＯＭ
１５、１８と同じ容量のメモリで構成していた。このよ
うに、物理的に、ＩＦ制御系２とＳＶ制御系３のＲＯＭ
（不揮発性メモリ）が分離されていたため、ＲＯＭ１
５、１８の実際に使用するメモリ容量が、物理的に１つ
のＲＯＭで十分であったとしても、それぞれのＭＰＵが
ＲＯＭを必要としていた。

【００２４】更に、高速制御を要求される場合には、各
制御系に高速のＲＡＭ１４、１７を必要としていた。こ
の場合、ＲＯＭ１５、１８のマイクロプログラムを、Ｒ
ＡＭ１４、１７に転送し、その後、ＲＡＭ１４、１７の
マイクロプログラムを使用して、各制御系が制御を行っ
ていた。

【００２５】§３：マスタ／スレーブ制御系の制御時の
説明・・・図１７参照上記のように、各制御系のＭＰＵ（ＩＦ用ＭＰＵ４３
と、ＳＶ用ＭＰＵ４４）は、１つのＭＰＵに付き、１つ
のＲＯＭとフラッシュＲＯＭを設け、ＲＯＭに、それぞ
れの制御系の制御用マイクロプログラムを格納して制御
を行っていた。

【００２６】また、高速制御を行うためと、ワーク領域
を確保するために、ＲＡＭ（揮発性メモリ）１４、１７
を設けて制御を行っていた。以下、上記制御系の制御の
概要を説明する。なお、以下の説明では、アドレス（Ｘ
ＸＸＸＸＸ）Hex は、１６進数を表し、Ｘは任意の
値を表す。

【００２７】上記ＲＯＭ１５、１８は、それぞれハード
的に、アドレス（０ＸＸＸＸＸ）Hex となってお
り、ＩＦ用ＭＰＵ４３、ＳＶ用ＭＰＵ４４がアドレス
（０ＸＸＸＸＸ）Hex を指定する時には、ＲＯＭ１
５、及びＲＯＭ１８が選択されるようになっている。

【００２８】このように、ＩＦ用ＭＰＵ４３、ＳＶ用Ｍ
ＰＵ４４は、アドレス（００００００）Hex から立ち
上がるため、電源投入時（装置立ち上げ時）には、ＲＯ
Ｍ１５、１８が選択され、ＲＯＭ１５、１８内の各制御
系の制御用マイクロプログラムに従い、ＩＦ用ＭＰＵ４
３と、ＳＶ用ＭＰＵ４４は各制御系の制御を行う。

【００２９】なお、制御上、速度が要求される時でも、
ＲＡＭ１４、１７から立ち上げることは出来ない。従っ
て、このような場合は、ＲＯＭ１５、１８の制御用マイ
クロプログラムを、一旦、ＲＡＭ１４、１７に転送した
後、ＲＡＭ１４、１７内の制御用マイクロプログラムを
使用して制御を行っていた。

【００３０】また、フラッシュＲＯＭに制御用マイクロ
プログラムをダウンロードした場合には、上記ＲＯＭの
代わりに、フラッシュＲＯＭを選択して、制御を行って
いた。

【００３１】 §４：アドレスデコード回路の説明・・・図１８参照図１８は、アドレスデコード回路の説明図であり、図１
８Ａはアドレスデコード回路の説明図、図１８Ｂは、ア
ドレスデコード回路の入力（上位３ビット）と出力の例
である。

【００３２】ＭＰＵ２１、２４が、アドレスを指定した
時、実際に選択されるまでのハードウエア構成として、
図１８Ａに示したようなアドレスデコード回路を用いる
（ＩＦ制御系とＳＶ制御系で同じ回路）。

【００３３】このアドレスデコード回路２３（又は２
６）では、アドレスバスの上位アドレス３ビットによ
り、８本の信号線が選択される。なお、選択された信号
線のみローレベルＬとなり、他の信号線はハイレベルＨ
である。

【００３４】例えば、上位アドレス３ビットが（０Ｘ
ＸＸＸＸ）Hex ならば信号線０が選択され、（１Ｘ
ＸＸＸＸ）Hex ならば信号線１が選択され、（２Ｘ
ＸＸＸＸ）Hex ならば信号線２が選択され、・・・（５
ＸＸＸＸＸ）Hex ならば信号線５が選択され、（６
ＸＸＸＸＸ）Hex ならば信号線６が選択され、（７
ＸＸＸＸＸ）Hex ならば信号線７が選択される。

【００３５】この場合、上記各信号線は、０がＲＯＭセ
レクト信号、１がＲＡＭセレクト信号、２がコミュニケ
ーションメモリセレクト信号、・・・５、６、７がＩ／
Ｏ制御部セレクト信号である。

【００３６】この信号線を、セレクト信号として使用す
ることにより、各メモリ上の領域を選択することができ
る。すなわち、ＩＦ用ＭＰＵ４３（又はＳＶ用ＭＰＵ４
４）は、アドレスデコード回路２３（又は２６）から出
力されるセレクト信号により、選択されたもののみにア
クセスすることができる。

【００３７】§５：メモリ容量の説明・・・図１９参照図１９は、不揮発性メモリの容量の説明図であり、図１
９ＡはＲＯＭ１５の容量を示した図、図１９ＢはＲＯＭ
１８の容量の説明図、図１９Ｃは合成容量の説明図であ
る。

【００３８】実際に使用しているＲＯＭ（不揮発性メモ
リ）の容量については、次の通りである。例えば、ＲＯ
Ｍ１５の使用中の領域が、図１９Ａに示した領域であ
り、ＲＯＭ１８の使用中の領域が、図１９Ｂに示した領
域であったとする。そして、この２つのＲＯＭの使用中
の領域を合わせた場合、例えば、図１９Ｃのように、Ｒ
ＯＭ１５の容量より小さい領域であったとする。

【００３９】このように、２つ以上のＲＯＭが使用して
いる領域の容量が、１つのＲＯＭの全容量より小さい時
でも、各制御系毎にＲＯＭ（不揮発性メモリ）を必要と
する。このため、メモリの使用効率が低かった。また、
フラッシュＲＯＭについても、同様である。

【００４０】

【発明が解決しようとする課題】上記のような従来のも
のにおいては、次のような課題があった。：ＩＦ用ＭＰＵと、ＳＶ用ＭＰＵは異なる制御系（マ
スタ制御系と、スレーブ制御系）なので、それぞれのマ
イクロプログラムは、各ＭＰＵがアクセスできるＲＯＭ
（不揮発性メモリ）に分離されていた。

【００４１】このため、ＲＯＭ（不揮発性メモリ）を、
ＭＰＵと同数、又はそれ以上必要としていた。従って、
マイクロプログラムを格納した不揮発性メモリの個数が
多くなり、装置のコストアップの原因ともなっていた。

【００４２】：上記マイクロプログラムを上位装置か
ら更新した場合には、それぞれの制御系が、フラッシュ
ＲＯＭを使用してダウンロード処理を行っていた。ま
た、この場合、ダウンロード用のフラッシュＲＯＭは、
ＲＯＭと同じ容量のメモリで構成していた。

【００４３】従って、フラッシュＲＯＭの個数も多く、
かつ容量の大きいものを必要としていた。その結果、装
置のコストアップの原因ともなっていた。：物理的に、マスタ制御系と、スレーブ制御系のＲＯ
Ｍ（不揮発性メモリ）、及びフラッシュＲＯＭが分離さ
れていたため、ＲＯＭ、或いはフラッシュＲＯＭの実際
に使用するメモリ容量が、物理的に１つのメモリで十分
であったとしても、それぞれのＭＰＵがＲＯＭを必要と
していた。

【００４４】本発明は、このような従来の課題を解決
し、複数の制御系で、マイクロプログラムを格納した不
揮発性メモリ、或いはダウンロード用のフラッシュＲＯ
Ｍを共用化することにより、メモリの使用効率を向上さ
せ、装置の低コスト化を実現することを目的とする。

【００４５】

【課題を解決するための手段】図１は本発明の原理説明
図であり、図１中、図１６〜図１９と同じものは、同一
符号で示してある。また、２１、２４はＭＰＵ（Micro
Processor Unit）、２８はアドレス切替え回路、２９は
不揮発性メモリ、３０、３１は揮発性メモリを示す。

【００４６】本発明は上記の課題を解決するため、次の
ように構成した。（１）：２つ以上の制御系を有し、その内の１つの制御
系がマスタ制御系で、他の制御系がスレーブ制御系とな
るマスタ／スレーブ制御系を有する装置において、上記
マスタ制御系に、マスタ制御系の制御を行うＭＰＵ２１
と、マスタ制御系の制御に使用するマスタ制御用マイク
ロプログラム、各スレーブ制御系の制御に使用するスレ
ーブ制御用マイクロプログラム、及び、スレーブ制御用
マイクロプログラムをスレーブ制御系に転送するための
スレーブデータ転送用マイクロプログラムを格納した不
揮発性メモリ２９と、マスタ制御系の入／出力制御を行
うＩ／Ｏ制御部２２を設け、スレーブ制御系に、スレー
ブ制御系の制御等を行うＭＰＵ２４と、マスタ制御系か
ら転送されたスレーブ制御用マイクロプログラムを格納
するための揮発性メモリ３１と、スレーブ制御系の入／
出力制御を行うＩ／Ｏ制御部２５を設け、かつ、マスタ
制御系のＭＰＵ２１と、スレーブ制御系のＭＰＵ２４が
アクセス可能なコミュニケーションメモリ１３を設け、
上記スレーブ制御用マイクロプログラムを、マスタ制御
系から、コミュニケーションメモリ１３を介して、各ス
レーブ制御系の揮発性メモリ３１に転送して、各スレー
ブ制御系の制御を行うことにより、上記不揮発性メモリ
２９を、マスタ／スレーブ制御系で共用化した。

【００４７】（２）：上記構成（１）のマスタ／スレー
ブ制御系を有する装置において、スレーブ制御系に、ス
レーブ制御系のＭＰＵ２４がアクセスするアドレス領域
の切替えを行うアドレス切替え回路２８を設け、スレー
ブ制御系のＭＰＵ２４がアクセスするアドレス領域を、
該ＭＰＵ２４の制御開始時には、コミュニケーションメ
モリ１３をアクセス可能に切替え、スレーブ制御用マイ
クロプログラムを揮発性メモリ３１に転送後は、揮発性
メモリ３１をアクセス可能に切替えるように構成した。

【００４８】（３）：上記構成（１）のマスタ／スレー
ブ制御系を有する装置において、マスタ制御系に、フラ
ッシュＲＯＭ１６を設け、上位装置から、上記不揮発性
メモリ２９の各マイクロプログラムが更新された場合
に、そのマイクロプログラムを、上記フラッシュＲＯＭ
１６にダウンロードすることにより、マスタ制御系、及
びスレーブ制御系のマイクロプログラムを更新可能に構
成した。

【００４９】（４）：１つのマスタ制御系と、１つ以上
のスレーブ制御系とからなり、マスタ制御系には、マス
タ制御系の制御を行うＭＰＵ２１と、不揮発性メモリ２
９を設け、スレーブ制御系には、スレーブ制御系の制御
等を行うＭＰＵ２４と、揮発性メモリ３１を設け、か
つ、マスタ制御系のＭＰＵ２１と、スレーブ制御系のＭ
ＰＵ２４がアクセス可能なコミュニケーションメモリ１
３を設けたマスタ／スレーブ制御系を有する装置の制御
方法において、：予め、マスタ制御系の不揮発性メモ
リ２９に、マスタ制御系の制御に使用するマスタ制御用
マイクロプログラム、各スレーブ制御系の制御に使用す
るスレーブ制御用マイクロプログラム等のデータを格納
しておき、：電源投入時に、マスタ制御系では、ＭＰ
Ｕ２１が、不揮発性メモリ２９から、スレーブ制御用マ
イクロプログラムを読みだして、コミュニケーションメ
モリ１３に転送し、：その後、スレーブ制御系では、
ＭＰＵ２４が、コミュニケーションメモリ１３上のスレ
ーブ制御用マイクロプログラムを、揮発性メモリ３１に
転送し、：転送終了後、スレーブ制御系では、ＭＰＵ
２４のアクセスするアドレス領域を切替えて、揮発性メ
モリ３１を選択し、ＭＰＵ２４が、揮発性メモリ３１の
スレーブ制御用マイクロプログラムで制御を開始するよ
うに構成した。

【００５０】（５）：上記構成（４）のマスタ／スレー
ブ制御系を有する装置の制御方法において、マスタ／ス
レーブ制御系において、：マスタ制御系の不揮発性メ
モリ２９に、上記マイクロプログラムの外、スレーブ制
御用マイクロプログラムをスレーブ制御系に転送するた
めのスレーブデータ転送用マイクロプログラムを格納し
ておき、：電源投入時は、マスタ制御系のＭＰＵ２１
のみ動作させ、スレーブ制御系のＭＰＵ２４はホールト
状態（動作停止状態）にしておき、：マスタ制御系で
は、ＭＰＵ２１が、不揮発性メモリ２９からデータ転送
用マイクロプログラムを読みだして、コミュニケーショ
ンメモリ１３に転送し、：その後、マスタ制御系で
は、ＭＰＵ２１が、スレーブ制御系のＭＰＵ２４のホー
ルト状態を解除して制御を開始させ、更に、マスタ制御
系のＭＰＵ２１が、不揮発性メモリ２９からスレーブ制
御用マイクロプログラムを読みだして、コミュニケーシ
ョンメモリ１３に転送すると共に、：スレーブ制御系
では、ホールト状態解除後、ＭＰＵ２４が、コミュニケ
ーションメモリ１３で制御を開始し、上記データ転送用
マイクロプログラムにより、コミュニケーションメモリ
１３上のスレーブ制御用マイクロプログラムを、揮発性
メモリ３１に転送するように構成した。

【００５１】

【作用】上記構成に基づく本発明の作用を、図１に基づ
いて説明する。（１）：先ず、マスタ制御系のＭＰＵ２１は、電源投入
時に不揮発性メモリ２９を選択し、コミュニケーション
メモリ１３に、不揮発性メモリ２９から読みだしたスレ
ーブデータ転送用マイクロプログラム（サーボ制御系の
ブートプログラム）を転送する。

【００５２】（２）：その後、ＭＰＵ２１は、Ｉ／Ｏ制
御部２２内のレジスタにセットされているホールト信号
を解除し、スレーブ制御系のＭＰＵ２４を立ち上げる。
この処理により、ＭＰＵ２４は、コミュニケーションメ
モリ１３で制御を開始する。

【００５３】（３）：続いて、マスタ制御系のＭＰＵ２
１は、アクセス領域をコミュニケーションメモリ１３に
し、不揮発性メモリ２９から読みだしたスレーブ制御用
マイクロプログラムを、コミュニケーションメモリ１３
に転送する。

【００５４】（４）：一方、スレーブ制御系では、ホー
ルト信号が解除すると、ＭＰＵ２４が立ち上がり、上記
のようにコミュニケーションメモリ１３で制御を開始す
る。（５）：そして、ＭＰＵ２４は、上記スレーブデータ転
送用マイクロプログラムにより、コミュニケーションメ
モリ１３上のスレーブ制御用マイクロプログラムを、揮
発性メモリ３１に転送して書き込む。

【００５５】（６）：その後、最終データ書き込みが終
了したら、スレーブ制御系では、アドレス切替え回路２
８により、ＭＰＵ２４のアクセスするアドレス領域を切
替えて、揮発性メモリ３１を選択し、ＭＰＵ２４が、揮
発性メモリ３１のスレーブ制御用マイクロプログラムで
制御を開始する。

【００５６】以上のようにすれば、マスタ制御系と、ス
レーブ制御系の各マイクロプログラムを、マスタ制御系
の不揮発性メモリに、まとめて格納しておけば済む。ま
た、上記マイクロプログラムを、上位装置から更新する
場合には、マスタ制御系のフラッシュＲＯＭ１６にマイ
クロプログラムをダウンロードすれば、上記不揮発性メ
モリのマイクロプログラムと同様にして、各スレーブ制
御系で使用することができる。

【００５７】従って、複数の制御系で、マイクロプログ
ラムを格納した不揮発性メモリ、及びフラッシュＲＯＭ
を共用化することが可能になり、メモリの使用効率を向
上させ、装置の低コスト化を実現することができる。

【００５８】

【実施例】以下、本発明の実施例を図面に基づいて説明
する。図２〜図１５は、本発明の実施例を示した図であ
り、図２〜図１５中、図１、及び図１６〜図１９と同じ
ものは、同一符号で示してある。

【００５９】また、３４、３５はＡＮＤ回路（論理積回
路）、３６、３７はＯＲ回路（論理和回路）、３８はＮ
ＯＴ回路（否定回路）、４０はＤＰＲＡＭ（Dual Port
ＲＡＭ）、４１はＥＰＲＯＭ（Erasable and Programma
ble ＲＯＭ）、４２はＳＲＡＭ（Static ＲＡＭ）、４
５、４６はレジスタを示す。

【００６０】（実施例の基本的な説明）先ず、図２〜図
５に基づいて実施例の基本的な説明をする。 §１：マスタ／スレーブ制御系の基本的な構成の説明・
・・図２参照図２は、マスタ／スレーブ制御系の基本構成図である。

【００６１】図示のように、制御系は、マスタ制御系
と、スレーブ制御系とで構成されており、両制御系の間
に、コミュニケーションメモリ１３が設けてある。そし
て、マスタ制御系には、ＭＰＵ２１と、不揮発性メモリ
２９と、フラッシュＲＯＭ１６と、Ｉ／Ｏ制御部２２
と、揮発性メモリ３０と、アドレスデコード回路２３を
設ける。

【００６２】また、スレーブ制御系には、ＭＰＵ２４
と、揮発性メモリ３１と、Ｉ／Ｏ制御部２５と、アドレ
スデコード回路２６と、アドレス切替え回路２８を設け
る。各部の機能等は、次の通りである。

【００６３】（１）：ＭＰＵ２１は、マスタ制御系の各
種制御を行うプロセッサである。（２）：不揮発性メモリ２９は、マスタ制御用マイクロ
プログラム（マスタ制御系で制御用として使用するマイ
クロプログラム）、スレーブ制御用マイクロプログラム
（スレーブ制御系で制御用として使用するマイクロプロ
グラム）、スレーブデータ転送用マイクロプログラム
（スレーブ制御用マイクロプログラムを転送するための
マイクロプログラム）等のデータを格納したメモリであ
る。

【００６４】（３）：フラッシュＲＯＭ１６は、上位装
置から、マイクロプログラムを更新する場合に、該マイ
クロプログラムをダウンロードするための不揮発性メモ
リである。

【００６５】（４）：Ｉ／Ｏ制御部２２は、各種Ｉ／Ｏ
（入／出力）制御を行うものである。また、このＩ／Ｏ
制御部２２には、スレーブ制御系のＭＰＵ２４に対する
ホールト信号の設定／解除（セット／リセット）をする
ためのレジスタ（後述する）が設けてある。

【００６６】（５）：揮発性メモリ３０は、マスタ制御
系のＭＰＵ２１がワーク用として使用したり、或いは、
マスタ制御系の制御を高速で行う場合に、不揮発性メモ
リ２９のマイクロプログラムを転送して使用するメモリ
である。

【００６７】（６）：アドレスデコード回路２３は、マ
スタ制御系のアドレスバス上のアドレスをデコードする
回路である。（７）：コミュニケーションメモリ１３は、マスタ制御
系とスレーブ制御系の間で、各種データ（マイクロプロ
グラム等）、或いは情報（ステータス情報等）の転送を
行う場合に使用するメモリである。

【００６８】（８）：ＭＰＵ２４は、マスタ制御系から
転送されてきたマイクロプログラムにより、スレーブ制
御系の各種制御を行うプロセッサである。（９）：Ｉ／Ｏ制御部２５は、各種Ｉ／Ｏ（入／出力）
制御を行うものである。また、このＩ／Ｏ制御部には、
アドレス切替え回路の選択信号（セレクト信号）をセッ
トするためのレジスタ（後述する）が設けてある。

【００６９】（１０）：揮発性メモリ３１は、マスタ制
御系から送られてきたスレーブ制御系の制御用マイクロ
プログラム（スレーブ制御用マイクロプログラム）を格
納するメモリである。

【００７０】（１１）：アドレスデコード回路２６は、
スレーブ制御系のアドレスバス上のアドレスをデコード
する回路である。（１２）：アドレス切り替え回路２８は、アドレスデコ
ード回路２６でデコードした信号、及び、Ｉ／Ｏ制御部
２５内のレジスタからの信号により、アドレスの切替え
を行う回路である。

【００７１】§２：不揮発性メモリと、コミュニケーシ
ョンメモリのメモリマップの説明・・・図３参照図３はメモリマップを示した図であり、図３Ａは不揮発
性メモリ２９のメモリマップ、図３Ｂはコミュニケーシ
ョンメモリ１３のメモリマップである。

【００７２】図２に示したコミュニケーションメモリ１
３と、マスタ制御系の不揮発性メモリ２９の内部領域
は、図３に示したように分けてある。この例では、不揮
発性メモリ２９のメモリ領域を、少なくとも３つの領域
に分け、領域１をマスタ制御用マイクロプログラムを格
納する領域、領域２をスレーブ制御用マイクロプログラ
ムを格納する領域、領域３をスレーブデータ転送用マイ
クロプログラムを格納する領域とする。

【００７３】また、コミュニケーションメモリ１３の領
域も３つの領域に分け、領域１をスレーブデータ転送用
マイクロプログラムの領域、領域２をコミュニケーショ
ンエリア、領域３をスレーブ制御用マイクロプログラム
の転送エリアとする。

【００７４】なお、上記領域２のコミュニケーションエ
リアは、ＭＰＵ２１から、ＭＰＵ２４に対して、命令が
発行されたり、ＭＰＵ２４からＭＰＵ２１に対して、ス
テータス情報が送られたりする領域である。

【００７５】§３：スレーブ制御系ＭＰＵのアクセス領
域の説明・・・図４参照図４は、スレーブ制御系ＭＰＵのアクセス領域説明図で
あり、図４Ａはアドレス切替え前、図４Ｂはアドレス切
替え後を示す。

【００７６】なお、以下の説明では、アドレス（ＸＸ
ＸＸＸＸ）Hex は、１６進数を表し、Ｘは任意の値で
良いことを表す。例えば、アドレス（０００００
０）Hex 〜（０ＸＸＸＸＸ）Hex のアクセス領域
は、アドレス切替え前が、コミュニケーションメモリ１
３の領域であるが、アドレス切替え後は、揮発性メモリ
３１の領域となる。

【００７７】また、アドレス（１０００００）Hex
〜（１ＸＸＸＸＸ）Hex の領域は、アドレス切替え
前が、揮発性メモリ３１のアクセス領域であるが、アド
レス切替え後は、他のアクセス領域（この例では、スペ
ース領域）となる。

【００７８】更に、アドレス（２０００００）Hex
〜（２ＸＸＸＸＸ）Hex の領域は、アドレス切替え
前が、他のアクセス領域（この例では、スペース領域）
であるが、アドレス切替え後は、コミュニケーションメ
モリ１３のアクセス領域となる。

【００７９】 §４：アドレス切替え論理の説明・・・図５参照図５は、アドレス切替え論理の基本説明図であり、図５
Ａはアドレスデコード回路の説明図、図５Ｂはアドレス
切替え回路の説明図である。

【００８０】以下、図５を参照しながら、スレーブ制御
系の基本的なアドレス切替え論理を説明する。なお、以
下の説明では、スレーブ制御系のＭＰＵが１つの場合に
ついて説明するが、スレーブ制御系のＭＰＵが２つ以上
の場合（１つのマスタ制御系に、複数のスレーブ制御系
が接続されている場合）にも、以下の論理と同じであ
る。

【００８１】：アドレスデコード回路の説明アドレスデコード回路２６は、入力を、上位アドレス３
ビットとし、その上位アドレス３ビットにより１本の信
号線を選択する。なお、以下の説明では各信号線につい
て、ローレベルをＬ、ハイレベルをＨとする。

【００８２】図５Ａに示した＊ＤＡＴＡ０〜＊ＤＡＴＡ
７は、アドレスデコード回路２６の出力側の信号線であ
り、アドレスデコード回路２６で選択された１本の信号
線のみがＬとなり、他の７本の信号線はＨ（選択された
信号線のみＬで、他の信号線はＨ）となる。

【００８３】また、＊ＤＡＴＡ０〜＊ＤＡＴＡ７は、そ
れぞれスレーブ制御系のＭＰＵ２４がアクセスするアド
レス（０ＸＸＸＸＸ）Hex 〜（７ＸＸＸＸＸ）
Hexを選択する信号を示している。

【００８４】例えば、上位アドレス３ビットが、（０Ｘ
ＸＸＸＸ）Hex の時、＊ＤＡＴＡ０＝Ｌ、＊ＤＡＴ
Ａ１〜＊ＤＡＴＡ７＝Ｈとなる。また、（１ＸＸＸ
ＸＸ）Hex の時、＊ＤＡＴＡ１＝Ｌ、＊ＤＡＴＡ０＝
Ｈ、＊ＤＡＴＡ２〜＊ＤＡＴＡ７＝Ｈとなり、（２Ｘ
ＸＸＸＸ）Hex の時、＊ＤＡＴＡ２＝Ｌ、＊ＤＡＴＡ
０＝Ｈ、＊ＤＡＴＡ１＝Ｈ、＊ＤＡＴＡ３〜＊ＤＡＴＡ
７＝Ｈとなる。

【００８５】：アドレス切替え回路の説明図５Ｂに示したように、アドレス切替え回路２８には、
ＡＮＤ回路３４、３５と、ＯＲ回路３６、３７と、ＮＯ
Ｔ回路３８を設ける。

【００８６】そして、アドレス切替え回路２８の入力信
号として、ＳＥＬＥＣＴ（Ｉ／Ｏ制御部２５からのセレ
クト信号）と、アドレスデコード回路２６の信号線＊Ｄ
ＡＴＡ０、＊ＤＡＴＡ１、＊ＤＡＴＡ２の信号とを用
い、出力信号として、＊ＣＯＭＭと、＊ＲＡＭの各信号
線の信号を出力する。

【００８７】この場合、データの切替え信号をＳＥＬＥ
ＣＴとし、コミュニケーションメモリ１３を選択する信
号線を＊ＣＯＭＭ、揮発性メモリ３１を選択する信号線
を＊ＲＡＭとしている。

【００８８】ＭＰＵ２４は、アドレス（０００００
０）Hex からスタートするので、始めは、上位アドレス
を示すデータは、（０ＸＸＸＸＸ）Hex となり、＊
ＤＡＴＡ０が選択される。

【００８９】このため、＊ＤＡＴＡ０の信号線はＬとな
り、＊ＤＡＴＡ１〜＊ＤＡＴＡ７はＨとなる。この時、
ＳＥＬＥＣＴは、ハードリセットされるように構成され
ているのでＳＥＬＥＣＴ＝Ｌである。

【００９０】そこで、＊ＤＡＴＡ０がＬ、ＳＥＬＥＣＴ
がＬであると、ＯＲ回路３６の出力はＬとなり、ＡＮＤ
回路３４は、＊ＤＡＴＡ２がＨなので、Ｌとなる。その
結果、コミュニケーションメモリ１３を選択するための
信号線＊ＣＯＭＭがＬとなる。このようにして、＊ＣＯ
ＭＭ＝Ｌになると、コミュニケーションメモリ１３が選
択された状態になる。

【００９１】次に、切替えを行う時に、ＳＥＬＥＣＴ＝
Ｈにすると、＊ＤＡＴＡ０を選択した時、ＮＯＴ回路３
８の出力はＬとなり、ＯＲ回路３７の出力は、＊ＤＡＴ
Ａ０もＬなのでＬとなる。

【００９２】このため、ＡＮＤ回路３５の出力は、＊Ｄ
ＡＴＡ１がＨであるがＬとなり、揮発性メモリ３１が選
択される。以上の切替え論理により、アドレスの切替え
を行う。

【００９３】（具体例による実施例の説明）以下、磁気
テープ装置におけるマスタ／スレーブ制御系の例につい
て詳細に説明する。

【００９４】 §１：磁気テープ装置の構成の説明・・・図６参照図６は、磁気テープ装置の構成図である。以下、図６に
基づいて、磁気テープ装置の構成を説明する。

【００９５】磁気テープ装置（ＭＴＵ）１には、上位装
置（磁気テープ制御装置：ＭＴＣ）とのインターフェー
スを制御するＩＦ制御系（インターフェース制御系）２
と、機構部を制御するＳＶ制御系（サーボ制御系）３と
があり、これらの制御系（ＩＦ制御系とＳＶ制御系）
で、ロジック系の制御部（ロジック制御部）を構成して
いる。

【００９６】そして、ＩＦ制御系２には、ＩＦ制御部１
１と、ＥＰＲＯＭ４１と、フラッシュＲＯＭ１６と、Ｒ
ＡＭ１４等を設け、ＳＶ制御系３には、ＳＶ制御部１２
と、ＳＲＡＭ４２と、アドレス切替え回路２８等を設け
る。

【００９７】また、磁気テープ装置１には、上記のロジ
ック系の制御部の外に、ＤＰＲＡＭ（コミュニケーショ
ンメモリとして使用）４０、媒体のデータの読み出し制
御用のリード制御部８、媒体のデータの書き込み制御用
のライト制御部７、ヘッド（リード／ライト用のヘッ
ド）４、モータ（リールモータ等）５、センサ６、モー
タ駆動回路９、センサ６の出力信号を検出するための検
出回路１０等が設けてある。

【００９８】このような構成の磁気テープ装置におい
て、上記ＩＦ制御系２がマスタ制御系であり、ＳＶ制御
系３がスレーブ制御系である。そして、ＩＦ制御系２
（マスタ制御系）とＳＶ制御系３（スレーブ制御系）の
間には、ＤＰＲＡＭ４０が設けてあり、両制御系は、こ
のＤＰＲＡＭ４０を介して、データ（マイクロプログラ
ム等）、或いは情報（ステータス情報等）の転送を行
う。

【００９９】 §２：マスタ／スレーブ制御系の説明・・・図７参照図７は、図６に示した磁気テープ装置のマスタ／スレー
ブ制御系の構成図である。

【０１００】上記磁気テープ装置の制御系では、ＩＦ制
御系（マスタ制御系）２に、ＩＦ用ＭＰＵ４３と、ＥＰ
ＲＯＭ４１と、フラッシュＲＯＭ１６と、Ｉ／Ｏ制御部
２２と、ＲＡＭ１４と、アドレスデコード回路２３を設
ける。

【０１０１】また、ＳＶ制御系（スレーブ制御系）３に
は、ＳＶ用ＭＰＵ４４と、ＳＲＡＭ４２と、Ｉ／Ｏ制御
部２５と、アドレスデコード回路２６と、アドレス切替
え回路２８を設ける。

【０１０２】そして、上記Ｉ／Ｏ制御部２２には、レジ
スタ４５を設け、Ｉ／Ｏ制御部２５には、レジスタ４６
を設けると共に、ＩＦ制御系２と、ＳＶ制御系３との間
には、コミュニケーションメモリを構成するＤＰＲＡＭ
４０を設ける。

【０１０３】なお、上記ＩＦ用ＭＰＵ４３と、Ｉ／Ｏ制
御部２２と、アドレスデコード回路２３は、ＩＦ制御部
１１内に設け、ＳＶ用ＭＰＵ４４と、アドレスデコード
回路２６は、サーボ制御部１２内に設けてある。

【０１０４】各部の機能等は、次の通りである。（１）：ＩＦ用ＭＰＵ４３は、ＩＦ制御系２の各種制御
を行うプロセッサである。

【０１０５】（２）：ＥＰＲＯＭ４１は、ＩＦ制御用マ
イクロプログラム（ＩＦ制御系で制御用として使用する
マイクロプログラム）、ＳＶ制御用マイクロプログラム
（ＳＶ制御系で制御用として使用するマイクロプログラ
ム）、ＳＶデータ転送用マイクロプログラム（ＳＶ制御
用マイクロプログラムを転送するためのマイクロプログ
ラム）等のデータを格納した不揮発性メモリである。

【０１０６】（３）：フラッシュＲＯＭ１６は、上記各
マイクロプログラムを上位装置から更新する場合に、マ
イクロプログラムのダウンロード用として使用する不揮
発性のメモリであり、ＥＰＲＯＭ４１と同じ容量のメモ
リで構成する。

【０１０７】なお、フラッシュＲＯＭは、データの書き
込み、及び消去を、電気的に随時行う事ができる不揮発
性メモリである。従って、上記のようなフラッシュＲＯ
Ｍでなく、一般の紫外線による書換え可能な不揮発性メ
モリであるＥＰＲＯＭ、或いは、書き込み可能な不揮発
性メモリであるＰＲＯＭを使用した場合には、プログラ
ムデータを更新する時、一度、上記ＥＰＲＯＭ、或い
は、ＰＲＯＭをプリント基板から取り外して、新しく更
新したＥＰＲＯＭ、或いは、ＰＲＯＭと交換する必要が
あった。

【０１０８】この場合、メモリの交換作業は、人手によ
り行っており、また、プリント基板からメモリを取り外
すため、装置の電源を落とす必要があり、システムダウ
ンさせなければならなかった。

【０１０９】しかし、フラッシュＲＯＭを使用すると、
マイクロプログラムの更新時には、プリント基板から取
り外すことなく、かつ装置の電源を落とすことなく、そ
のままの状態で簡単に、ダウンロードを行うことができ
る。

【０１１０】従って、ダウンロード用に、フラッシュＲ
ＯＭを使用すると、マイクロプログラムの更新時に、人
手の介入がなくなり、省力化ができるので、保守性が向
上する。

【０１１１】（４）：Ｉ／Ｏ制御部２２は、各種Ｉ／Ｏ
（入／出力）制御を行うものである。また、このＩ／Ｏ
制御部２２には、ＳＶ制御系３のＳＶ用ＭＰＵ４４に対
するホールト信号の設定／解除（セット／リセット）を
するためのレジスタ４５が設けてある。

【０１１２】（５）：ＲＡＭ１４は、ＩＦ制御系のＩＦ
用ＭＰＵ４３がワーク用として使用したり、或いは、Ｉ
Ｆ制御系の制御を高速で行う場合に、ＥＰＲＯＭ４１の
マイクロプログラムを転送して使用するメモリである。

【０１１３】（６）：アドレスデコード回路２３は、Ｉ
Ｆ制御系のＩＦアドレスバス上のアドレスをデコードす
る回路である。（７）：ＤＰＲＡＭ４０は、ＩＦ制御系２とＳＶ制御系
３の間で、各種データ（マイクロプログラム等）、或い
は情報（ステータス情報等）の転送を行う場合に使用す
るコミュニケーション用のメモリである。

【０１１４】（８）：ＳＶ用ＭＰＵ４４は、ＩＦ制御系
２から転送されてきたマイクロプログラムにより、ＳＶ
制御系３の各種制御を行うプロセッサである。（９）：Ｉ／Ｏ制御部２５は、各種Ｉ／Ｏ（入／出力）
制御を行うものである。また、このＩ／Ｏ制御部には、
アドレス切替え回路の選択信号（セレクト信号）をセッ
トするためのレジスタ４６が設けてある。

【０１１５】（１０）：ＳＲＡＭ４２は、ＩＦ制御系２
から送られてきたＳＶ制御用マイクロプログラムを格納
するメモリである。（１１）：アドレスデコード回路２６は、ＳＶ制御系３
のＳＶアドレスバス上のアドレスをデコードする回路で
ある。

【０１１６】（１２）：アドレス切替え回路２８は、ア
ドレスデコード回路２６でデコードした信号、及び、Ｉ
／Ｏ制御部２５内のレジスタ４６からの信号により、ア
ドレスの切替えを行う回路である。

【０１１７】 §３：電源投入時のメモリマップの説明・・・図８参照図８は電源投入時（アドレス切替え前）のメモリマップ
である。電源投入時（アドレス切替え前）のメモリマッ
プ（ＤＰＲＡＭ領域、及びＲＡＭ領域のメモリマップ）
は、次の通りである。（１）〜（４）はＳＶ制御系のア
ドレス、（５）〜（７）はＩＦ制御系のアドレスであ
る。

【０１１８】なお、以下の説明では、アドレス（ＸＸ
ＸＸＸＸ）Hex は、１６進数を表し、Ｘは任意の値で
良いことを表す。（１）：アドレス（００００００）Hex 〜（０１
ＦＦＦＦ）Hex は、ＳＶ用ＭＰＵ４４がアクセスする
ＤＰＲＡＭ４０（コミュニケーションメモリ）の領域１
である。この領域１は、ＳＶデータ転送用マイクロプロ
グラム領域として使用する。

【０１１９】（２）：アドレス（０２００００）He
x 〜（０２００ＦＦ）Hex は、ＳＶ用ＭＰＵ４４が
アクセスするＤＰＲＡＭ４０の領域２である。この領域
２は、更に３つの領域に分かれている。

【０１２０】その内、アドレス（０２００００）He
x は、「ＩＦ→ＳＶコマンド領域」（ＩＦ制御系からＳ
Ｖ制御系に渡すコマンドを格納する領域）、アドレス
（０２０００２）Hex は、「ＳＶ→ＩＦステータス領
域」（ＳＶ制御系からＩＦ制御系に渡すステータス情報
を格納する領域）、〜（０２００ＦＦ）Hex は、
「ＩＦ−ＳＶコミュニケーションエリア」（ＩＦ制御系
と、ＳＶ制御系間のコミュニケーションエリア）であ
る。

【０１２１】（３）：アドレス（０２０１００）He
x 〜（０ＦＦＦＦＦ）Hex は、ＳＶ用ＭＰＵ４４が
アクセスするＤＰＲＡＭ４０の領域３である。この領域
３は、ＳＶ制御用マイクロプログラム（ＳＶ用ＭＰＵ４
４が使用する制御用のマイクロプログラム）の転送領域
である。

【０１２２】（４）：アドレス（１０００００）He
x は、ＳＶ制御系のＳＲＡＭ４２のアクセス領域であ
る。この領域は、ＳＶ制御用マイクロプログラムの書き
込み領域として使用する。

【０１２３】（５）：アドレス（２０００００）He
x 〜（２１ＦＦＦＦ）Hex は、ＩＦ用ＭＰＵ４３が
アクセスするＤＰＲＡＭ４０の領域１である。この領域
１は、ＳＶデータ転送用マイクロプログラムを格納する
領域として使用する。

【０１２４】（６）：アドレス（２２００００）He
x 〜（２２００ＦＦ）Hex は、ＩＦ用ＭＰＵ４３が
アクセスするＤＰＲＡＭ４０の領域２である。この領域
２は、更に３つの領域に分かれている。

【０１２５】その内、アドレス（２２００００）He
x は、「ＩＦコマンド」（ＩＦ制御系で発行したコマン
ド）を格納する領域、アドレス（２２０００２）He
x は、「ＳＶステータス」領域（ＳＶ制御系からのステ
ータス情報を受け取る領域）、〜（２２００ＦＦ）
Hex は、「ＩＦ−ＳＶコミュニケーションエリア」（Ｉ
Ｆ制御系と、ＳＶ制御系間のコミュニケーションエリ
ア）である。

【０１２６】（７）：アドレス（２２０１００）He
x 〜（２ＦＦＦＦＦ）Hex は、ＩＦ用ＭＰＵ４３が
アクセスするＤＰＲＡＭ４０の領域３である。この領域
３は、ＳＶ制御用マイクロプログラム（ＳＶ用ＭＰＵ４
４が使用する制御用のマイクロプログラム）の転送領域
である。

【０１２７】§４：アドレス切替え後のメモリマップの
説明・・・図９参照図９はアドレス切替え後のメモリマップである。アドレ
ス切替え後のメモリマップは、次の通りである。なお、
アドレス（ＸＸＸＸＸＸ）Hex は、１６進数表示で
ある。

【０１２８】アドレス切替え後は、ＳＶ用ＭＰＵのアク
セスするアドレス領域が切替えられる。すなわち、電源
投入時のＳＶ制御系アドレス（００００００）Hex
〜（０１ＦＦＦＦ）Hex 、（０２００００）He
x 、（０２０００２）Hex、〜（０２００Ｆ
Ｆ）Hex 、（０２０１００）Hex 〜（０ＦＦＦ
ＦＦ）Hex が、それぞれ、アドレス（２００００
０）Hex 〜（２１ＦＦＦＦ）Hex 、（２２００
００）Hex 、（２２０００２）Hex 、〜（２２００
ＦＦ）Hex 、（２２０１００）Hex 〜（２ＦＦ
ＦＦＦ）Hex に切替えられる。

【０１２９】また、ＳＶ制御系アドレス（１０００
００）Hex は、アドレス（００００００）Hex に切
替えられる。そして、アドレス切替え後は、アドレス
（２０００００）Hex 〜（２１ＦＦＦＦ）Hex
は、ＩＦ用ＭＰＵ４３と、ＳＶ用ＭＰＵ４４の「ＩＦ−
ＳＶコミュニケーションエリア」となる。

【０１３０】また、アドレス（００００００）Hex
は、ＳＶ制御用マイクロプログラムの実行領域となる。
なお、他のアドレス領域は、電源投入時と同じである。 §５：アドレスデコード回路と、アドレス切替え回路の
説明・・・図１０、図１１参照図１０はアドレスデコード回路の説明図、図１１Ａはア
ドレス切替え回路の説明図、図１１ＢはＩ／Ｏ制御部内
のレジスタの説明図である。

【０１３１】以下、図１０、図１１を参照しながら、Ｓ
Ｖ制御系のアドレス切替え論理を説明する。なお、以下
の説明では、ローレベルをＬ、ハイレベルをＨとして表
す。

【０１３２】：アドレスデコード回路の説明・・・図１０参照図１０に示したアドレスデコード回路２６は、図５Ａに
示したアドレスデコード回路の具体例であり、ＳＶ制御
系のアドレスバス上のアドレスを入力して、デコードす
る回路である。

【０１３３】このアドレスデコード回路２６は、その入
力を、上位アドレス３ビットとし、上位アドレス３ビッ
トにより各信号線を選択する。そして、選択された信号
線のみがＬ（ローレベル）となり、他の信号線はＨ（ハ
イレベル）となる。

【０１３４】例えば、上位アドレス３ビットが、（０Ｘ
ＸＸＸＸ）Hex の時、＊ＤＰＲ１＝Ｌ、＊ＳＲＡＭ
＝Ｈ、＊ＤＰＲ２＝Ｈとなる。また、（１ＸＸＸＸ
Ｘ）Hex の時、＊ＤＰＲ１＝Ｈ、＊ＳＲＡＭ＝Ｌ、＊Ｄ
ＰＲ２＝Ｈとなり、（２ＸＸＸＸＸ）Hex の時、＊
ＤＰＲ１＝Ｈ、＊ＳＲＡＭ＝Ｈ、＊ＤＰＲ２＝Ｌとな
る。

【０１３５】なお、図１０に示した＊ＤＰＲ１、＊ＳＲ
ＡＭ、＊ＤＰＲ２の各信号線は、それぞれ、図５Ａの信
号線＊ＤＡＴＡ０〜＊ＤＡＴＡ２に対応する。：アドレス切替え回路の説明・・・図１１Ａ、図１１
Ｂ参照アドレス切替え回路２８は、図５Ｂに示した回路の構成
と同じであり、ＡＮＤ回路３４、３５、ＯＲ回路３６、
３７、ＮＯＴ回路３８で構成する。

【０１３６】ただし、アドレス切替え回路２８の入力信
号と出力信号は、図１１Ａに示した通りである。この場
合、図５Ｂに示したアドレス切替え回路に入力する＊Ｄ
ＡＴＡ０、＊ＤＡＴＡ１、＊ＤＡＴＡ２、ＳＥＬＥＣＴ
は、図１１Ａに示したアドレス切替え回路では、それぞ
れ、＊ＳＲＡＭ、＊ＤＰＲ１、＊ＤＰＲ２、ＲＲＭＳＬ
となっている。

【０１３７】また、図５Ｂに示したアドレス切替え回路
の＊ＣＯＭＭ、＊ＲＡＭは、図１１Ａに示したアドレス
切替え回路では、それぞれ、＊ＤＰＲＣＳ、＊ＳＲＡＭ
ＣＳとなっている。

【０１３８】なお、上記入力信号ＲＲＭＳＬは、図１１
Ｂに示したように、Ｉ／Ｏ制御部２５内に設けたレジス
タ４６の出力信号である。 §６：アドレス切替え論理の説明・・・図１０、図１１
参照以下、図１０、図１１に基づいて、アドレス切替え論理
を説明する。

【０１３９】図１０に示したアドレスデコード回路と、
図１１に示したアドレス切替え回路によるＳＶ制御系の
アドレス切替え論理は、図５に示した回路によるアドレ
ス切替え論理と基本的には同じである。

【０１４０】アドレス切替えを行う場合は、ＳＶ用ＭＰ
Ｕ４４がアドレスバス（ＳＶ制御系のＳＶアドレスバ
ス）上のアドレスを指定する。このアドレスの内、上位
アドレス３ビットは、アドレスデコード回路２６に入力
してデコードされ、信号線＊ＤＰＲ１、＊ＳＲＡＭ、＊
ＤＰＲ２等が選択される。なお、選択された１本の信号
線のみがＬとなり、他の全ての信号線は、非選択状態
で、Ｈとなる。

【０１４１】：電源投入時（アドレス切替え前）のＳ
Ｖ制御系の選択処理例えば、上位アドレス３ビットが、（０ＸＸＸＸ
Ｘ）Hex であると、信号線＊ＤＰＲ１が選択され、＊Ｄ
ＰＲ１＝Ｌ、＊ＳＲＡＭ＝Ｈ、＊ＤＰＲ２＝Ｈとなる。

【０１４２】ここで、ＲＲＭＳＬは、レジスタ４６に接
続されており、このレジスタ４６はＳＶ用ＭＰＵ４４の
立ち上げ時にクリアされる。このため、ＳＶ用ＭＰＵ４
４の立ち上げ時（アドレス切替え前）には、ＲＲＭＳＬ
＝Ｌである。

【０１４３】また、ＳＶ制御系は、アドレス（０００
０００）Hex からスタートするので、スタート時に
は、上位アドレス３ビットが（００００００）で、
信号線＊ＤＰＲ１＝Ｌとなる。

【０１４４】すなわち、ＳＶ用ＭＰＵ４４の立ち上げ時
（アドレス切替え前）には、ＲＲＭＳＬ＝Ｌ、＊ＤＰＲ
１＝Ｌであるため、ＯＲ回路３６の出力信号はＬであ
る。この場合、＊ＤＰＲ１が選択されているときは、＊
ＳＲＡＭと、＊ＤＰＲ２等はＨである。従って、＊ＤＰ
Ｒ１が選択されている時は、ＡＮＤ回路３４の出力はＬ
となり、＊ＤＰＲＣＳ＝Ｌとなって、ＤＰＲＡＭ４０
（コミュニケーションメモリ）が選択される。

【０１４５】また、この時、ＮＯＴ回路３８の出力は
Ｈ、ＯＲ回路３７の出力はＨ、ＡＮＤ回路３５の出力は
Ｈであるから、＊ＳＲＡＭＣＳ＝Ｈとなり、ＳＲＡＭ４
２は非選択状態となる。

【０１４６】ＤＰＲＡＭ４０に対する選択は、上記のよ
うにして行うが、この状態から、ＳＲＡＭ４２を選択す
る場合は、次のようにする。ＳＲＡＭ４２にアクセスす
る時は、アドレスを（１ＸＸＸＸＸ）Hex に指定す
ることにより選択される。

【０１４７】この場合、アドレスを（１ＸＸＸＸ
Ｘ）Hex に指定すると、アドレスデコード回路２６で
は、信号線＊ＳＲＡＭを選択し、＊ＳＲＡＭ＝Ｌにす
る。この時、他の信号線は全てハイレベルＨとなるか
ら、＊ＤＰＲ１＝Ｈ、＊ＤＰＲ２＝Ｈとなる。

【０１４８】すなわち、＊ＳＲＡＭ＝Ｌ、ＲＲＭＳＬ＝
Ｌ、＊ＤＰＲ１＝Ｈ、＊ＤＰＲ２＝Ｈとなるから、＊Ｄ
ＰＲＣＳ＝Ｈ、＊ＳＲＡＭＣＳ＝Ｌとなり、ＳＲＡＭ４
２が選択される。

【０１４９】：アドレス切替え時と、アドレス切替え後の説明ＳＶ用ＭＰＵ４４が、ＳＲＡＭ４２に全てのＳＶ制御用
マイクロプログラムを転送し終えると、アドレスの切替
えを行う。このアドレス切替え時には、ＳＶ用ＭＰＵ４
４は、Ｉ／Ｏ制御部２５内のレジスタ４６に、ハイレベ
ル信号をセットする。このため、レジスタ４６からの信
号線である＊ＲＲＭＳＬがＨにセットされる。

【０１５０】従って、アドレス切替え後のアドレス（０
ＸＸＸＸＸ）Hex では、＊ＤＰＲ１＝Ｌ、＊ＤＰＲ
２＝Ｈ、＊ＳＲＡＭ＝Ｈ、ＲＲＭＳＬ＝Ｈとなるから、
＊ＤＰＲＣＳ＝Ｈ、＊ＳＲＡＭＣＳ＝Ｌとなって、ＳＲ
ＡＭ４２が選択される。

【０１５１】また、アドレス（２ＸＸＸＸＸ）Hex
では、＊ＤＰＲ１＝Ｈ、＊ＤＰＲ２＝Ｌ、＊ＳＲＡＭ＝
Ｈ、ＲＲＭＳＬ＝Ｈとなるから、＊ＤＰＲＣＳ＝Ｌ、＊
ＳＲＡＭＣＳ＝Ｈとなって、ＤＰＲＡＭ４０（コミュニ
ケーションメモリ）が選択される。

【０１５２】 §７：ＩＦ制御系の処理説明・・・図１２、図１３参照図１２、図１３は、ＩＦ制御系の処理フローチャートで
ある。以下、図１２、図１３に基づいて、ＩＦ制御系の
処理を説明する。なお、図１２、図１３のＳ１〜Ｓ１０
は、各処理番号を示す。

【０１５３】Ｓ１：先ず、電源投入時（装置立ち上げ
時）に、ＩＦ用ＭＰＵ４３は、初期診断処理を行う。Ｓ２：ＩＦ用ＭＰＵ４３は、Ｓ１の処理が終了すると、
アドレスを（２０００００）Hex に指定し、アクセ
ス領域をＤＰＲＡＭ４０の領域１にする。

【０１５４】Ｓ３：次に、ＩＦ用ＭＰＵ４３は、ＤＰＲ
ＡＭ４３の領域１に、ＥＰＲＯＭ４１から読みだしたＳ
Ｖデータ転送用マイクロプログラム（サーボ制御系のブ
ートプログラム）を書き込む。

【０１５５】なお、ＳＶデータ転送用マイクロプログラ
ムは、ＳＶ制御用マイクロプログラム（サーボ制御系の
制御用マイクロプログラム）を、ＤＰＲＡＭ４０から、
ＳＲＡＭ４２に転送するためのプログラムである。

【０１５６】Ｓ４：Ｓ３の処理で、全てのＳＶデータ転
送用マイクロプログラムの書き込みが終了したら、ＩＦ
用ＭＰＵ４３は、Ｉ／Ｏ制御部２２内のレジスタ４５に
セットされているホールト信号を解除（リセット）す
る。

【０１５７】これにより、ＳＶ用ＭＰＵ４４のホールト
信号を解除し、ＳＶ用ＭＰＵ４４を立ち上げる。Ｓ５：Ｓ４の処理により、ＳＶ用ＭＰＵ４４は、ＤＰＲ
ＡＭ４０で制御を開始する。

【０１５８】Ｓ６：ＩＦ用ＭＰＵ４３は、アドレスを
（２２０１００）Hex に指定し、アクセス領域を、
ＤＰＲＡＭ４０の領域３にする。Ｓ７：その後、ＩＦ用ＭＰＵ４３は、ＥＰＲＯＭ４１か
ら読みだしたＳＶ制御用マイクロプログラムを、ＤＰＲ
ＡＭ４０の領域３に書き込む。

【０１５９】Ｓ８：Ｓ７の処理に続いて、ＩＦ用ＭＰＵ
４３は、ＤＰＲＡＭ４０のＩＦコマンド領域（領域２）
に、ＳＶ用ＭＰＵ４４に対するロード命令（ＤＰＲＡＭ
に格納されたＳＶ用マイクロプログラムをＳＲＡＭにロ
ードする命令）を書き込む（ロード命令を発行する）。

【０１６０】Ｓ９：その後、ＩＦ用ＭＰＵ４３は、ＤＰ
ＲＡＭ４０のＳＶステータス領域（領域２）に、ＳＶ用
ＭＰＵ４４からのロード完了報告が有るかどうかを判断
する。もし、無ければ、ロード完了報告を待つ。

【０１６１】Ｓ１０：Ｓ９の処理で、ロード完了報告が
あった場合には、更に、ＩＦ用ＭＰＵ４３は、ＳＶ制御
用マイクロプログラムの最終データ書き込み終了かどう
かを判断する。

【０１６２】その結果、最終書き込み終了していなけれ
ば、上記Ｓ６の処理を行うが、終了していれば、次のＩ
Ｆ制御を行う。 §８：ＳＶ制御系の処理説明・・・図１４、図１５参照図１４、図１５は、ＳＶ制御系の処理フローチャートで
ある。以下、図１４、図１５に基づいて、ＳＶ制御系の
処理を説明する。なお、図１４、図１５のＳ１１〜Ｓ２
０は、各処理番号を示す。

【０１６３】Ｓ１１：電源投入時は（立ち上げ時）に
は、ＳＶ用ＭＰＵ４４は、ＩＦ用ＭＰＵ４３により、ハ
ード的にホールト信号がセットされている。このため、
ＳＶ用ＭＰＵ４４は動作を停止している。

【０１６４】Ｓ１２：その後、ＩＦ用ＭＰＵ４３がホー
ルト信号を解除すると、ＳＶ用ＭＰＵ４４が立ち上が
り、動作を開始する。Ｓ１３：そして、ＳＶ用ＭＰＵ４４により、ＳＶデータ
転送用マイクロプログラムを、アドレス（００００
００）Hex でスタートする（ＤＰＲＡＭ４０でスター
ト）。

【０１６５】Ｓ１４：Ｓ１３の処理に続き、ＳＶ用ＭＰ
Ｕ４４は、ＤＰＲＡＭ４０のＩＦコマンド領域（領域
２）にＩＦ用ＭＰＵ４３からのロード命令があるかどう
かを判断する。その結果、ロード命令がなければ、ロー
ド命令があるまで待つ。

【０１６６】Ｓ１５：ＤＰＲＡＭ４０のＩＦコマンド領
域にロード命令があった場合には、ＩＦ用ＭＰＵ４３
は、アドレスを（１０００００）Hex に指定し、ア
クセス領域をＳＲＡＭ４２にする。

【０１６７】Ｓ１６：Ｓ１５の処理に続き、ＳＶ用ＭＰ
Ｕ４４は、ＤＰＲＡＭ４０に書き込まれたＳＶ制御用マ
イクロプログラムを、ＳＲＡＭ４２に転送して書き込
む。Ｓ１７：ＳＲＡＭ４２への書き込みが完了したら、ＳＶ
用ＭＰＵ４４は、ＤＰＲＡＭ４０のＳＶステータス領域
（領域２）に、ロード完了報告を行う。

【０１６８】Ｓ１８：その後、ＳＶ用ＭＰＵ４４は、Ｓ
Ｖ制御用マイクロプログラムの最終データ書き込み終了
かどうかを判定する。もし、終了していなければ、上記
Ｓ１４の処理を行う。

【０１６９】Ｓ１９：Ｓ１８の処理で、最終データ書き
込みが終了していた場合には、ＳＶ用ＭＰＵ４４は、Ｒ
ＡＭのアドレスを（１０００００）Hex から、（０
０００００）Hex に切替える。

【０１７０】これと同時に、ＤＰＲＡＭ４０のアドレス
は、（００００００）Hex から、（２００００
０）Hex に切替わる。Ｓ２０：その後、ＳＶ用マイクロプログラムがＳＲＡＭ
４２上でスタートする。以後、ＳＶ用ＭＰＵ４４は、Ｓ
ＲＡＭ４２のＳＶ制御用マイクロプログラム（ＩＦ制御
系から転送されたマイクロプログラム）により、ＳＶ制
御系でＳＶ制御（サーボ制御）を行う。

【０１７１】（他の実施例）以上実施例について説明し
たが、本発明は次のようにしても実施可能である。：マスタ／スレーブ制御系は、スレーブ制御系が１つ
の例について説明したが、１つのマスタ制御系に対し、
複数のスレーブ制御系がある場合でも、上記実施例と同
様にして、実施可能である。

【０１７２】：ダウンロード用のフラッシュＲＯＭに
ついても、上記ＥＰＲＯＭの場合と同様にして、制御を
行う事が出来る。：マスタ／スレーブ制御系を有する装置としては、磁
気テープ装置に限らず、他の任意の装置（例えば、ディ
スク装置等）に適用可能である。

【０１７３】

【発明の効果】以上説明したように、本発明によれば次
のような効果がある。：マスタ／スレーブ制御系で、マイクロプログラムを
格納した不揮発性メモリ、或いは、ダウンロード用のフ
ラッシュＲＯＭを共用化することができる。

【０１７４】従って、メモリの使用効率を向上させ、装
置の低コスト化を実現することが可能である。：特に、１つのマスタ制御系に対し、多数のスレーブ
制御系がある装置では、多数の不揮発性メモリや、フラ
ッシュＲＯＭが節約出来る。従って、このような装置で
は、より一層、メモリの使用効率を向上させ、装置の低
コスト化を実現することが可能である。

【０１７５】：不揮発性メモリや、フラッシュＲＯＭ
を、物理的に１か所にまとめることができるので、部品
実装スペースの削減が可能である。その結果、装置の小
型化、低コスト化が実現可能である。

【図面の簡単な説明】

【図１】本発明の原理説明図である。

【図２】マスタ／スレーブ制御系の基本構成図である。

【図３】メモリマップ（Ａは不揮発性メモリのメモリマ
ップ、Ｂはコミュニケーションメモリのメモリマップ）
である。

【図４】スレーブ制御系ＭＰＵのアクセス領域説明図
（Ａはアドレス切替え前、Ｂはアドレス切替え後）であ
る。

【図５】アドレス切替え論理の基本説明図（Ａはアドレ
スデコード回路の説明図、Ｂはアドレス切替え回路の説
明図）である。

【図６】磁気テープ装置の構成図である。

【図７】マスタ／スレーブ制御系の構成図である。

【図８】電源投入時のメモリマップである。

【図９】アドレス切替え後のメモリマップである。

【図１０】アドレス切替え論理の説明図１（アドレスデ
コード回路の説明図）である。

【図１１】アドレス切替え論理の説明図２（Ａはアドレ
ス切替え回路の説明図、Ｂはレジスタの説明図）であ
る。

【図１２】ＩＦ制御系の処理フローチャート１である。

【図１３】ＩＦ制御系の処理フローチャート２である。

【図１４】ＳＶ制御系の処理フローチャート１である。

【図１５】ＳＶ制御系の処理フローチャート２である。

【図１６】従来の磁気テープ装置の構成図である。

【図１７】従来のマスタ／スレーブ制御系の構成図であ
る。

【図１８】従来のアドレスデコード回路の説明図であ
る。

【図１９】従来のメモリ容量の説明図である。

【符号の説明】

１３コミュニケーションメモリ１６フラッシュＲＯＭ２１、２４ＭＰＵ２２、２５Ｉ／Ｏ制御部２８アドレス切替え回路２９不揮発性メモリ３０、３１揮発性メモリ

Claims

【特許請求の範囲】

【請求項１】２つ以上の制御系を有し、その内の１つの制御系がマスタ制御系で、他の制御系が
スレーブ制御系となるマスタ／スレーブ制御系を有する
装置において、マスタ制御系に、マスタ制御系の制御を行うＭＰＵ（プロセッサ）（２
１）と、マスタ制御系の制御に使用するマスタ制御用マイクロプ
ログラム、各スレーブ制御系の制御に使用するスレーブ
制御用マイクロプログラム、及び、スレーブ制御用マイ
クロプログラムをスレーブ制御系に転送するためのスレ
ーブデータ転送用マイクロプログラムを格納した不揮発
性メモリ（２９）と、マスタ制御系の入／出力制御を行うＩ／Ｏ制御部（２
２）を設け、スレーブ制御系に、スレーブ制御系の制御等を行うＭＰＵ（プロセッサ）
（２４）と、マスタ制御系から転送されたスレーブ制御用マイクロプ
ログラムを格納するための揮発性メモリ（３１）と、スレーブ制御系の入／出力制御を行うＩ／Ｏ制御部（２
５）を設け、かつ、マスタ制御系のＭＰＵ（２１）と、スレーブ制御
系のＭＰＵ（２４）がアクセス可能なコミュニケーショ
ンメモリ（１３）を設け、上記スレーブ制御用マイクロプログラムを、マスタ制御
系から、コミュニケーションメモリ（１３）を介して、
各スレーブ制御系の揮発性メモリ（３１）に転送して、
各スレーブ制御系の制御を行うことにより、上記不揮発性メモリ（２９）を、マスタ／スレーブ制御
系で共用化したことを特徴とするマスタ／スレーブ制御
系を有する装置。
【請求項２】上記スレーブ制御系に、スレーブ制御系のＭＰＵ（２４）がアクセスするアドレ
ス領域の切替えを行うアドレス切替え回路（２８）を設
け、スレーブ制御系のＭＰＵ（２４）がアクセスするアドレ
ス領域を、該ＭＰＵ（２４）の制御開始時には、コミュニケーショ
ンメモリ（１３）をアクセス可能に切替え、スレーブ制御用マイクロプログラムを揮発性メモリ（３
１）に転送後は、揮発性メモリ（３１）をアクセス可能に切替えることを
特徴とした請求項１記載のマスタ／スレーブ制御系を有
する装置。
【請求項３】上記マスタ制御系に、フラッシュＲＯＭ
（１６）を設け、上位装置から、上記不揮発性メモリ（２９）の各マイク
ロプログラムが更新された場合に、そのマイクロプログラムを、上記フラッシュＲＯＭ（１
６）にダウンロードすることにより、マスタ制御系、及びスレーブ制御系のマイクロプログラ
ムを更新可能にしたことを特徴とする請求項１記載のマ
スタ／スレーブ制御系を有する装置。
【請求項４】１つのマスタ制御系と、１つ以上のスレ
ーブ制御系とからなり、マスタ制御系には、マスタ制御系の制御を行うＭＰＵ
（２１）と、不揮発性メモリ（２９）を設け、スレーブ制御系には、スレーブ制御系の制御等を行うＭ
ＰＵ（２４）と、揮発性メモリ（３１）を設け、かつ、マスタ制御系のＭＰＵ（２１）と、スレーブ制御
系のＭＰＵ（２４）がアクセス可能なコミュニケーショ
ンメモリ（１３）を設けたマスタ／スレーブ制御系を有
する装置において、：予め、マスタ制御系の不揮発性メモリ（２９）に、
マスタ制御系の制御に使用するマスタ制御用マイクロプ
ログラム、各スレーブ制御系の制御に使用するスレーブ
制御用マイクロプログラム等のデータを格納しておき、：電源投入時に、マスタ制御系では、ＭＰＵ（２１）
が、不揮発性メモリ（２９）から、スレーブ制御用マイ
クロプログラムを読みだして、コミュニケーションメモ
リ（１３）に転送し、：その後、スレーブ制御系では、ＭＰＵ（２４）が、
コミュニケーションメモリ（１３）上のスレーブ制御用
マイクロプログラムを、揮発性メモリ（３１）に転送
し、：転送終了後、スレーブ制御系では、ＭＰＵ（２４）
のアクセスするアドレス領域を切替えて、揮発性メモリ
（３１）を選択し、ＭＰＵ（２４）が、揮発性メモリ（３１）のスレーブ制
御用マイクロプログラムで制御を開始することを特徴と
したマスタ／スレーブ制御系を有する装置の制御方法。
【請求項５】上記マスタ／スレーブ制御系において、：スレーブ制御系の不揮発性メモリ（２９）に、上記
マイクロプログラムの外、スレーブ制御用マイクロプロ
グラムをスレーブ制御系に転送するためのスレーブデー
タ転送用マイクロプログラムを格納しておき、：電源投入時は、マスタ制御系のＭＰＵ（２１）のみ
動作させ、スレーブ制御系のＭＰＵ（２４）はホールト
状態（動作停止状態）にしておき、：マスタ制御系では、ＭＰＵ（２１）が、不揮発性メ
モリ（２９）からデータ転送用マイクロプログラムを読
みだして、コミュニケーションメモリ（１３）に転送
し、：その後、マスタ制御系では、ＭＰＵ（２１）が、ス
レーブ制御系のＭＰＵ（２４）のホールト状態を解除し
て制御を開始させ、更に、マスタ制御系のＭＰＵ（２１）が、不揮発性メモ
リ（２９）からスレーブ制御用マイクロプログラムを読
みだして、コミュニケーションメモリ（１３）に転送す
ると共に、：スレーブ制御系では、ホールト状態解除後、ＭＰＵ
（２４）が、コミュニケーションメモリ（１３）で制御
を開始し、上記データ転送用マイクロプログラムにより、コミュニ
ケーションメモリ（１３）上のスレーブ制御用マイクロ
プログラムを、揮発性メモリ（３１）に転送することを
特徴とした請求項４記載のマスタ／スレーブ制御系を有
する装置の制御方法。