JPH06348623A - 直列リンクとドライバおよびレシーバの速度とをペーシングするための空語制御方法 - Google Patents
直列リンクとドライバおよびレシーバの速度とをペーシングするための空語制御方法Info
- Publication number
- JPH06348623A JPH06348623A JP6080075A JP8007594A JPH06348623A JP H06348623 A JPH06348623 A JP H06348623A JP 6080075 A JP6080075 A JP 6080075A JP 8007594 A JP8007594 A JP 8007594A JP H06348623 A JPH06348623 A JP H06348623A
- Authority
- JP
- Japan
- Prior art keywords
- link
- transceiver
- channel
- ready
- receiver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 114
- 238000012545 processing Methods 0.000 claims abstract description 29
- 238000003780 insertion Methods 0.000 claims description 7
- 230000037431 insertion Effects 0.000 claims description 7
- 230000007935 neutral effect Effects 0.000 claims description 2
- 239000000872 buffer Substances 0.000 abstract description 164
- 238000012546 transfer Methods 0.000 abstract description 3
- 230000004044 response Effects 0.000 description 104
- 239000000835 fiber Substances 0.000 description 102
- 239000004020 conductor Substances 0.000 description 83
- 230000005540 biological transmission Effects 0.000 description 35
- 230000008569 process Effects 0.000 description 24
- 238000011084 recovery Methods 0.000 description 19
- 230000006870 function Effects 0.000 description 17
- 238000004891 communication Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 9
- 238000012360 testing method Methods 0.000 description 9
- 230000001360 synchronised effect Effects 0.000 description 7
- 239000013307 optical fiber Substances 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 238000012217 deletion Methods 0.000 description 4
- 230000037430 deletion Effects 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 238000012423 maintenance Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 238000002839 fiber optic waveguide Methods 0.000 description 2
- 230000000977 initiatory effect Effects 0.000 description 2
- 238000004513 sizing Methods 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- HRANPRDGABOKNQ-ORGXEYTDSA-N (1r,3r,3as,3br,7ar,8as,8bs,8cs,10as)-1-acetyl-5-chloro-3-hydroxy-8b,10a-dimethyl-7-oxo-1,2,3,3a,3b,7,7a,8,8a,8b,8c,9,10,10a-tetradecahydrocyclopenta[a]cyclopropa[g]phenanthren-1-yl acetate Chemical compound C1=C(Cl)C2=CC(=O)[C@@H]3C[C@@H]3[C@]2(C)[C@@H]2[C@@H]1[C@@H]1[C@H](O)C[C@@](C(C)=O)(OC(=O)C)[C@@]1(C)CC2 HRANPRDGABOKNQ-ORGXEYTDSA-N 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 230000009118 appropriate response Effects 0.000 description 1
- 238000010420 art technique Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Computer And Data Communications (AREA)
Abstract
ステムの確立を図る。 【構成】データ処理システムの2つの要素は、各チャネ
ルでトランシーバに接続された物理リンクによって接続
される。トランシーバを同期化した後、導体の他端で同
じチャネルに接続されていることを確認するコマンドお
よび応答が交換され,構成トランシーバ・テーブルに項
目が作成される。作動可能リンクになる数組のトランシ
ーバを含む許容作動可能リンク・テーブルで探索が行わ
れる。こうして見つかった1組のトランシーバは、構成
トランシーバ・テーブルと比較され、その組のメンバが
構成済みであるかが検証される。一致が見つかると、こ
の組のトランシーバが目的作動可能リンクになる。リン
クが検証され、形成することに両方のチャネルが合意し
ていることが確認され、そのリンクから作動可能リンク
が確立される。リンク上でペーシング情報が交換され、
空語が最適な率で挿入されるので、低速レシーバが補償
される。
Description
処理の分野に関し、詳細にいえば、リンクの速度よりも
速い、あるいは遅い速度で動作する要素に適用可能にす
るためのデータ処理複合体の要素間の通信装置および方
法に関する。
1992年2月20日に出願された米国特許出願第07
/839657号の一部継続出願(IBM整理番号PO
9−91−066)。1992年2月20日に出願され
た米国特許出願第07/839986号の一部継続出願
(IBM整理番号PO9−92−001)。"Quiesce a
nd Unquiesce Function for Intersystem Channels"と
題するN.G.バートウ(Bartow)らの米国特許出願
(IBM整理番号PO9−93−015)。"Concurren
t Maintenance of Degraded Parallel/Serial Buses"と
題するK.J.フレデリックス(Fredericks)らの米国
特許出願(IBM整理番号PO9−93−016)。"N
ull Words for Pacing Serial Links to Driver and Re
ceiver Speeds"と題するD.F.キャスパー(Casper)
らの米国特許出願(IBM整理番号PO9−93−01
7)。"Error Detection and Recovery in Parallel/Se
rial Buses"と題するT.A.グレッグ(Gregg)らの米
国特許出願(IBM整理番号PO9−93−018)。
人である、米国ニューヨーク州アーモンクのインターナ
ショナル・ビジネス・マシーンズ・コーポレイション
(IBM)が所有する。
明細書に組み込まれている。
用すると、情報を、比較的長い距離(キロメートル単
位)にわたって、非常に高いデータ転送速度(毎秒数1
0億ビット)で、ドライバからレシーバまで直列伝送す
ることができる。高性能データ処理複合体では、非常に
高い情報転送帯域幅(毎秒数億バイト)を得るために要
素間のシステム・バスが必要である。光ファイバ導波管
などの単一の導体を使用することは、帯域幅の限界のた
めに、そのようなシステム・バスとして機能するには不
十分である。
の1つは、それぞれが、伝送対象の各ワードのビットを
搬送する複数の導体を並列に使用することであった。デ
ータ・ストライピングという周知の第2の解決法は、複
数の導体上で、並列する複数のデータ・ワードを直列的
に送信することを伴う。各ワードは、単一の導体上では
直列的に伝送されるが、他の導体上の他のワードとは並
列して伝送される。
を実施する際の1つの課題は、コンピュータ要素に接続
された複数の導体のうちどれが、コンピュータ要素どう
しをリンクするシステム・バスを形成しているのかにつ
いての判断である。一部の従来技術のシステムでは、コ
ンピュータ要素に物理的に接続された各導体を使用する
ことを試みている。この方法は、1つの導体が動作不能
である場合、バス全体が動作不能になるという重大な欠
点がある。作動可能な導体だけを使用してシステム・バ
スを構成することを試みている従来技術のシステムもあ
る。しかし、これらの従来技術のシステムは、ハードウ
ェア・スイッチによって駆動されており、さらに2つの
導体から成るシステム・バスに限定されている。
は信号を受信する装置よりも速い速度で動作できるとき
は、接続の各端で装置の直列接続をペーシングする方法
が必要である。これによって、各導体を使用する際に最
大帯域幅を活用することができる。従来の技術は、導体
のクロック・レートに対する送信側システムのクロック
・レートの差だけに基づいてペーシング・ビットを追加
している。他の従来の技術では、メッセージを、導体上
で導体のクロック・レートで伝送する前に、送信側でメ
ッセージを完全にバッファリングしておく必要がある。
合体の要素間で情報を伝送するシステムと、そのような
システムを確立する方法である。データ処理複合体の各
要素は、複合体の他の要素との通信を可能にする少なく
とも1つのチャネルを含む。このチャネルは、通信に必
要な制御機構、メモリ、および物理接続を備えている。
複数の導体を備えた物理リンクは、任意の2つのチャネ
ルを接続する手段である。好ましい実施例では、これら
の導体は、1対または複数対の光ファイバである。ファ
イバ対は、トランシーバによってチャネルと接続されて
いる。トランシーバによって、データは対の一方のファ
イバ上で1方向へ、また他方のファイバ上で反対方向に
流れることができる。本発明の方法は、複数対のファイ
バのうちどれが、2つのデータ処理要素間の作動可能リ
ンクを実際に形成しているかを判断する。作動可能リン
クとは、高レベル動作を備えた情報を伝達する1組のト
ランシーバおよびファイバである。リンクの物理要素、
すなわち、トランシーバまたはファイバ、あるいはその
両方は、破壊されるか、あるいはその他の原因で動作不
能になることがあるが、本発明の方法を使用すれば、複
数のファイバ対の作動可能リンクをいつでも、完全な数
よりも少ないファイバで再構成することもできる。本方
法の第1のステップは、トランシーバを同期化すること
である。トランシーバが同期化されるか、あるいは特定
の期間が満了すると、ファイバの他方の側に接続された
チャネルのノード記述子を取得するコマンドが、各トラ
ンシーバに発行される。このノード記述子は、トランシ
ーバが接続されたチャネルおよびトランシーバ位置を一
意に識別する(たとえば、このトランシーバは、中央処
理複合体1、チャネル3、トランシーバ位置2に接続さ
れている)。トランシーバがリンクの他方の端のノード
記述子を取得した後、取得されたノード記述子が比較さ
れ、すべてのファイバが同じデータ処理要素に接続され
ていることが確認される。ノード記述子比較が有効であ
る場合、トランシーバは構成済みとみなされ、構成トラ
ンシーバ・テーブルに項目が作成される。同期化および
ノード記述子プロセスの結果、チャネルに接続された各
トランシーバごとに、構成トランシーバ・テーブルに項
目が作成される。このテーブルの項目は、特定のトラン
シーバが構成済みか否かを示す。トランシーバが構成済
みである場合、リンクの端にある対応するトランシーバ
に作動可能に接続されているとみなすことができる。作
動可能リンクを確立するために、許容作動可能リンク・
テーブルが探索される。このテーブルは、作動可能リン
クとなることができる数組のトランシーバ(またはトラ
ンシーバの組合せ)を含む(許可されないトランシーバ
の組合せもある)。テーブルは、探索によってまず、2
つのチャネルを接続する最大数のトランシーバから成る
1組のトランシーバ(すなわち、最大帯域幅をもつリン
ク)が見つかるように編成されている。このようにして
見つかった1組のトランシーバは、構成トランシーバ・
テーブルと比較され、その組のあらゆるメンバーが構成
済みか否かを検証される。1個でも未構成のトランシー
バがある場合は、許容作動可能リンク・テーブルの探索
が、1組の完全に構成済みの許可されたトランシーバが
見つかるまで継続する。一致が見つかると、この組のト
ランシーバが、目的作動可能リンクとなる。テーブルを
使用する代替方法として、システムのソフトウェア・プ
ログラムによって、許容作動可能リンクを動的に生成す
ることができる。このソフトウェア・プログラムは、異
なる許容作動可能リンクを連続的に生成する。生成され
たリンクは次に、構成トランシーバ・テーブルを使用し
て試験され、目的作動可能リンクが作成される。
することのできる3つの代替方法がある。第1の方法で
は、対等関係にあるリンクの両端からコマンドが発行さ
れる。第2の方法および第3の方法では、リンクの一方
の端だけが、マスタ/スレーブ関係でコマンドを発行す
る。第1の方法に関しては、目的作動可能リンクが決定
されると、各チャネルは目的作動可能リンクの各トラン
シーバにコマンドを発行する。このコマンドを受信す
る、リンクの反対側のチャネルは、受信した目的作動可
能リンクをチャネル自体の目的作動可能リンクと比較
し、対応関係があることを検証する。1対1の対応があ
る場合、受信側のチャネルは、目的作動可能リンクの各
トランシーバに応答を送り返す。この応答は、目的作動
可能リンクが作動可能リンクとして受け入れられること
を示す。リンクの両端は、目的作動可能リンクの各トラ
ンシーバにコマンドを発行する。コマンドを送信した1
組のトランシーバと同じトランシーバで応答を受信する
必要がある。
確立する第2の方法は、リンクの一方の側だけからコマ
ンドを発行することを含んでいる。目的作動可能リンク
が決定されると、1つのチャネル、すなわちマスタが目
的作動可能リンクの各トランシーバにコマンドを発行す
る。このコマンドを受信するチャネル、すなわちスレー
ブは、コマンドを受信した1組のトランシーバが、受け
入れられる作動可能リンクを備えているか否かを調べ
る。この1組のトランシーバが、構成トランシーバ・テ
ーブルおよび許容作動可能リンク・テーブルで定義され
ている、完全に構成済みの許可された作動可能なリンク
を備えている場合、スレーブとして動作するチャネル
は、受け入れられる目的作動可能リンクの各トランシー
バに適切な応答を送り返す。コマンドを発行したマスタ
・チャネルは、応答を調べ、目的作動可能リンクのあら
ゆるトランシーバで受信された(そして、他のトランシ
ーバでは受信されていない)ことを確認する。応答に1
対1の対応がある場合、目的作動可能リンクが実際の作
動可能リンクになり、リンク動作を開始できる。
確立する第3の方法は、リンクの一方の側だけからコマ
ンドを発行することを含んでいる。まず、1つのチャネ
ル、すなわちマスタが、トランシーバ構成済み状態の各
トランシーバにリンク確立コマンドを発行する。このコ
マンドを含むフレームは、トランシーバがフレームの送
信側で目的作動可能リンクのメンバとなる機能を示すフ
ィールドをもつ。このコマンドを受信するチャネル、す
なわちスレーブは、フレームを調べ、作動可能リンクと
なることができる1組のトランシーバを決定する。構成
トランシーバ・テーブル項目によって決定されるチャネ
ルでのトランシーバの状態と、トランシーバが、スレー
ブによってそれぞれのトランシーバ上で受信されるフレ
ームに示される目的作動可能リンクのメンバとなる機能
について、トランシーバごとに論理AND演算が実行さ
れる。この論理演算は、各トランシーバごとに実行さ
れ、その結果は許容作動可能リンク・テーブルの探索で
候補トランシーバとして使用される。トランシーバ構成
済み状態の各トランシーバに関する結果を示す応答は、
スレーブからマスタに送信される。返される応答フレー
ムは、トランシーバがスレーブでの目的作動可能リンク
の一部であることを示す各トランシーバ・フレームで固
有のビットを含む。スレーブがこれらの応答フレームを
送信すると、目的作動可能リンクがスレーブでの作動可
能リンクとなる。マスタがこれらの応答を受信すると、
受信されたフレームで定義されている目的作動可能リン
クは許容作動可能リンク・テーブル項目と比較検査さ
れ、目的作動可能リンクが有効であることが確認され
る。有効である場合、目的作動可能リンクが作動可能リ
ンクとなり、リンクの使用を開始することができる。目
的作動可能リンクを検査できるようにするには、マスタ
がトランシーバ構成済み状態のあらゆるトランシーバ上
で応答を受信しておく必要がある。指定された時間限界
内に応答が受信されない場合、要求が再び送信される。
この方法が適切に機能するには、許容作動可能リンク・
テーブルがリンクの両端で同じでなければならない。
またはその両方の機能を上回るシステムでは、様々なビ
ット・スタフィングおよび削除方法が使用されている。
上記のチャネルは、ワード(40ビット)境界に関する
8/10コード(FranazekおよびWidmer)を使用してデ
ータを送受信するので、ビット・スタフィングおよび削
除はワード境界まで拡張される。
性を損なわず、低速チャネル論理機構と高速シリアライ
ザ/ディシリアライザ論理機構の間のインタフェースで
容易に実現できる、ビット・スタフィング・ワード(空
語)を挿入し、削除する方法が提供されている。
ラメータを交換する方法によって、送信機は、空語を最
適な率で挿入するよう命令される。空白語挿入率は、受
信側のオーバランを防止できるほど高く、同時に、導体
の帯域幅をさほど削減しない値になるように計算され
る。
複合体の要素が相互に通信する(たとえば、中央処理複
合体と中央処理複合体、中央処理複合体と共用メモリ)
ための、効率がよく、理想的には透過的なシステムが必
要である。本発明は、情報伝送用のそのようなシステム
について説明する。図1に示された汎用データ処理複合
体を参照すると、物理リンク10ないし17があり、複
合体の要素E1ないしE5を相互接続している。図1は
相互接続された要素の一般的な複合体を示すことを目的
としたものであって、特定のデータ処理複合体を示すこ
とを目的としたものではない。要素E1ないしE5は、
特に、中央処理複合体、入出力装置、直接アクセス記憶
装置(DASD)、あるいは共用メモリ・システムなど
のその他の電子要素とすることができる。データ処理複
合体の各要素を他のあらゆる要素と相互接続する必要は
ない(たとえば、プリンタをDASDと接続する必要は
ない)。任意の所与のデータ処理要素をいくつかの他の
要素に接続することが可能である。他の要素との相互接
続が行われる各要素の部分をチャネルと呼ぶ。図2から
分かるように、要素E3は、4本の異なるチャネル20
ないし23をもち、これらのチャネルによって、それぞ
れ物理リンク11、13、15、および17で他の4つ
の要素E1、E2、E4、およびE5に接続されてい
る。
一の導体を含むものであっても、あるいは多数の導体で
構成したものであってもよい。本発明では、リンクの導
体を光ファイバとすることが好ましい。ただし、本明細
書で説明する装置および方法は、銅導体で構成されたリ
ンク、電波、赤外線、マイクロ波、またはその他の周知
の伝送媒体に同様に適用することが可能である。チャネ
ルはまた、使用する伝送媒体に適した必要なドライバお
よびレシーバも含む。本発明の光ファイバは通常、図3
に示す光ファイバ対と呼ばれる対にして設置する。図3
では、チャネルAおよびBが単一導体のファイバ対10
0および101で接続されているものとして示されてい
る。この図に示された2つのチャネルをAおよびBと指
定したのは、単に説明のためである。2つのファイバ1
00および101があるが、2方向通信には両方のファ
イバが必要なので、このファイバ対は単一の導体とみな
すことができる。システムの各ファイバは、リンクの一
方の端でドライバと、他方の端でレシーバと相互接続さ
れている。たとえば、ファイバ100は、チャネルAの
送信機110とチャネルBのレシーバ115を接続する
(これに対し、ファイバ101はチャネルBのドライバ
125とチャネルAのレシーバ120を接続する)。ド
ライバとレシーバは、チャネルでは、トランシーバと呼
ばれる装置において対になっている。図3では、チャネ
ルAの送信機110およびレシーバ120が1個のトラ
ンシーバ130を形成しており、チャネルBでは、送信
機125およびレシーバ115がトランシーバ140を
構成している。これらの相互接続されたトランシーバに
よって、データは一方のファイバ上で1つの方向に流れ
(たとえば、ファイバ100上でチャネルAからチャネ
ルBへ)、他方のファイバ上で反対方向に流れる(たと
えば、ファイバ101上でチャネルBからチャネルA
へ)ことができる。
るトランシーバが1組しかない場合、装置間で転送され
る情報は、厳密に直列式に伝送する必要がある。導体を
1つだけにすると、データ処理複合体の要素間を通過で
きる情報流の帯域幅が限定される。単一導体システムの
最大帯域幅は主として、選択する伝送媒体によって決定
される。帯域を広げることによって性能を高めるため
に、本発明は、図4に示すように、複数のトランシーバ
および関連する導体を並列的に使用している。図4で
は、n本の導体がチャネルAとチャネルBを相互接続し
ており、好ましい実施例では、各導体はファイバ対であ
る。n本の導体は全体として、2つのチャネルを相互接
続するリンクまたはバスを形成している。リンクを介し
て転送される情報は、より小さな情報フレームに分解さ
れる。各フレームは、単一の導体上では直列的に伝送さ
れるが、リンク中の他の導体上の他の情報フレームとは
並列して伝送される。このように、情報を単一の導体上
では直列的に伝送し、複数の導体上では並列的に伝送す
ることができる。データのこの直列/並列伝送によって
帯域幅が広がり、さらに通信システムの性能が強化され
る。
を行うシステムを確立する際の1つの問題は、どの導体
が接続された要素間の物理リンクを実際に構成している
のかを判断することである。たとえば、コンピュータ要
素の1つのチャネルには、4本の導体しか接続されてい
ないが、同じ要素中の他のチャネルには16本の導体が
存在する場合がある。システムは、特定のチャネルに接
続されている導体の実数を識別し、使用できなければな
らない。さらに、システムの初期化時に、チャネルに接
続されているすべての導体が作動可能であるとは限らな
いので、信頼性の高いシステムは導体全部に依存するこ
とはできない。システムが真に適応可能になるには、導
体の故障、追加、削除、または修理時にバスを再構成で
きなければならない。この再構成は、数が少なくなった
導体と、それに対応して低下した性能を使用するが、並
列バスで導体が損失しても、バス全体が作動不能に陥る
ことはない。本発明はすべての前述の柔軟性を実現にす
ると同時に、リンクの各端でチャネルを実現することに
よって可能になる最大帯域幅を維持する。
のチャネルを接続するリンクに1個、2個、4個、8
個、16個、32個、または64個のトランシーバがあ
る。リンクの各トランシーバは1本つのファイバを使用
して、1つのコンピュータ要素から他のコンピュータ要
素に信号を搬送し、他のファイバを使用して信号を反対
方向に搬送する。情報は、両方のファイバ上で同時に流
れることができる。トランシーバの速度および伝送特性
は、技術に応じて変化することがある。しかし、リンク
中のあらゆるトランシーバおよび導体は、同じ一般速度
および伝送特性をもつ。この説明の目的のために、トラ
ンシーバという用語を使用する際は通常、トランシーバ
と、それが接続された関連するファイバ対を意味する。
れているトランシーバを使用しようとする。しかし、リ
ンクの操作を、全数よりも少ないトランシーバを使用し
て行わなければならない時もある。たとえば、可用性を
拡張するか、保守を容易とするか、あるいは1つのコン
ピュータ要素に設置されているトランシーバの数が、接
続された他の要素に設置されている数と異なる状況に適
応する場合がそうである。作動時の情報転送に実際に参
加するトランシーバは、作動可能リンクと呼ばれるもの
を備えている。チャネルに接続されたトランシーバは、
リンク初期化またはリンク回復プロセス時に作動可能リ
ンクに割り当てられる。設置されているトランシーバの
数、作動可能トランシーバの数、特定のチャネルによっ
てリンクの各端でサポートされる構成の数、および初期
化または回復プロセスの結果に応じて、作動可能リンク
には1個、2個、4個、8個、16個、32個、または
64個のトランシーバがある。リンクの通常の動作で
は、接続されたトランシーバ対の全部が使用される。し
かし、本発明では、全部の数よりも少ない導体でリンク
を作動させることができる。
の初期化の始めには、図4に示すように、2つの要素を
接続する複数の導体があるが、どの導体を操作に使用で
きるかは分からない。使用不能な場合、導体は、作動可
能リンクの一部を形成することはできない。したがっ
て、リンク初期化手順の第1ステップは、2つの要素を
接続することになっている各導体上に作動可能な接続性
があるか否かを判断することである。どの導体が実際に
かつ物理的に、信号をデータ処理複合体の1つの要素か
ら他の要素まで搬送できるのかを最初に確認すること
は、重要な判断である。従来の銅導体を使用するシステ
ムでは、この接続性の判断は、リンクを介して一連のビ
ットを伝送し、発信元要素に応答が送り返されることに
よって、接続性を確認する何らかのタイプの情報交換試
験とすることができる。電波または光ファイバ・システ
ムなどのさらに高度な伝送システムでは、接続性試験
は、従来のシステムよりもいくぶん複雑であり、同期化
試験形式で行われる。これらのさらに複雑なシステムで
は、伝送される情報が、1つのエネルギー形式から他の
エネルギー形式に変換され、後に再び変換される(たと
えば、電気信号から光信号に変換され、後に再び電気信
号に変換される)。これらの変換が複雑なので、通信シ
ステムは、システムの終端要素間の接続性を確保するさ
らに複雑な方法を備えねばならない。光ファイバ・シス
テムでは、接続性が同期化という手順によって試験され
る。同期化は、ファイバ対によって接続された2つのト
ランシーバを含んでいる。同期化時に、送信機はビット
・ストリームを表すコード化信号を、リンクの他方の端
にあるレシーバに送信しようとする。信号がトランシー
バ上に存在する場合、レシーバは受信されたコード化ビ
ット・ストリームのビット伝送および伝送単位境界の両
方に対して同期化を実行しようとする。ビット同期化で
は、レシーバは受信された信号の各ビットの始めを識別
しようとする。したがって、このビット同期化によって
ビット・クロックが確立される。
われるものである。この種の同期化では、レシーバは、
リンクの他方の端にあるドライバによって伝送されてい
るデータ単位の始めと終わりを識別できなければならな
い。伝送単位とは、指定された数のビットであり、要素
間通信時の管理可能性が高いデータ単位を形成する。レ
シーバがビット境界または単位境界を認識できる場合、
レシーバは同期化を実行したと言える。本発明の好まし
い実施例では、システムはチャネルに接続されたあらゆ
るトランシーバに対して単位同期化を実行しようとす
る。システムは、各トランシーバ中の各送信機から信号
を送信することによってこれを行う。リンクの他方の側
にあるレシーバは、単位同期化を取得すると、リンクの
他方の側にあるそれぞれのトランシーバに、この同期化
取得状態を通知する。チャネルに接続された第1のトラ
ンシーバが同期化を行ってから特定の時間が経過した後
(すなわち、タイムアウト)、またはすべてのトランシ
ーバが同期化を行った後に、チャネルは、機能するすべ
てのトランシーバが同期化を確立しており、かつあらゆ
るトランシーバが最終トランシーバ状態を達成したもの
とみなす。接続プロセス、またはさらに具体的に言う
と、同期化プロセスの最終結果は、リンクのどの物理導
体が最初に、データ処理複合体の2つの要素間の最終作
動可能リンクの一部となることができるかをシステムが
判断することである。
ネルが、それに接続された各機能トランシーバからノー
ド記述子を取得するイニシャティブを呼び出すことであ
る。リンクの各側にあるすべてのトランシーバが同期化
を行った後は、リンクで接続された2つのチャネルのそ
れぞれで、プロセスの次のステップを並列的かつ独立的
に実行できることに留意されたい。同期化およびノード
記述子プロセスを各トランシーバ上で逐次的に実行でき
るか、あるいはすべてのトランシーバが同期化されてノ
ード記述子を並列的に取得できるように、システムを設
計することができる。ノード記述子とは、コンピュータ
要素を一意に記述し、任意選択的にコンピュータ要素の
特定のインタフェースを記述した識別子である。システ
ムの各要素は固有のノード記述子をもち、さらに各コン
ピュータ要素の各インタフェースは固有のノード記述子
をもつ。チャネルに接続されたあらゆるトランシーバ
が、リンクの他方の端でも同じ位置に接続されるように
するために、リンクの他方の端にあるインタフェース用
のノード記述子が取得される。ノード記述子を取得する
には2つの方法がある。第1の方法では、リンクの他方
の端にある要素用のノード記述子が、チャネルに接続さ
れた各トランシーバからコマンドを送信することによっ
て取得される。このコマンドをoperational transceive
r 要求(作動可能トランシーバ要求)と呼ぶ。作動可能
トランシーバ要求は、各トランシーバ上で独立的に送信
される。要求を受信したトランシーバは、その位置の固
有のノード記述子で応答する。この応答を作動可能トラ
ンシーバ応答と呼ぶ。リンクの両側は作動可能トランシ
ーバ要求および応答を発信し、これらに応答する。作動
可能トランシーバ要求/応答プロセス中に2つの側の間
にタイミング関係はない(たとえば、リンクの一方の側
にあるチャネルAは、リンクの他方の側にあるチャネル
Bと並列的かつ独立的にこの動作を実行することができ
る)。作動可能トランシーバ要求と作動可能トランシー
バ応答の両方とも、同じ瞬間に送受信することも、ある
いは逐次的に送信することもできる。
要素用のノード記述子が、チャネルに接続された各トラ
ンシーバからフレームを受信することによって取得され
る。このフレームを作動可能トランシーバ・フレームと
呼ぶ。作動可能トランシーバ・フレームは、ノード記述
子と、要求または応答コマンドから構成される。リンク
の一方の端だけが要求を発信し、他方の端がこれに応答
して、ノード記述子を交換する必要がある。作動可能ト
ランシーバ要求は、各トランシーバ上で独立的に送信す
ることができる。要求を受信したトランシーバは、固有
のノード記述子を含む作動可能トランシーバ応答で応答
する。リンクの両側が作動可能トランシーバ要求および
応答を発信し、それらに応答することができる。ノード
記述子を取得するには、コマンドを1つだけ受信する必
要がある。作動可能トランシーバ要求/応答プロセス時
に2つの側の間にタイミング関係はない(たとえば、リ
ンクの一方の側にあるチャネルAは、リンクの他方の側
にあるチャネルBと並列的かつ独立的にこの動作を実行
することができる)。作動可能トランシーバ要求と作動
可能トランシーバ応答の両方とも、同じ瞬間に送受信す
ることも、あるいは逐次的に送信することもできる。
動可能トランシーバ応答または要求を受信してから、ノ
ード記述子中のトランシーバ番号が、応答を受信したト
ランシーバの番号と一致していることを検証する。たと
えば、トランシーバ番号5が第1の作動可能トランシー
バ応答を受信すると、応答がリンクの他方の端にあるト
ランシーバ番号5からのものである(すなわち、トラン
シーバ番号5どうしが接続されている)と、受信された
ノード記述子が示していることを、チャネルは確認す
る。作動可能トランシーバ応答を最初に受信するトラン
シーバでトランシーバ番号が一致する場合、チャネルは
そのトランシーバをトランシーバ構成済み状態にする。
第1の応答に含まれるノード記述子は、後の応答と比較
するために保存される。以後、作動可能トランシーバ応
答または要求を受信するたびに、以後のノード記述子
は、構成済みの第1のトランシーバに保存されたノード
記述子と比較される。以後のあらゆるトランシーバが構
成済み状態になるには、一致するトランシーバ番号を備
えた同じノード記述子をもつ必要がある。この検査によ
って、すべての構成済みトランシーバが実際に、同じノ
ード記述子(すなわち、リンクの他方の側にある同じコ
ンピュータ要素の同じインタフェース)に接続されてい
ることが確認される。トランシーバからの応答の受信に
は時間的な限界がある。システムが、応答しない可能性
があるトランシーバ(たとえば、破損したトランシー
バ)を待っている間にハング・アップしないように、こ
の限界は実現される。また、前のコマンドが失敗した場
合に、ノード記述子を取得するコマンドを何度も繰り返
す再試行操作もある。最大数の再試行の後に初めて操作
は失敗する。ノード記述子の比較が成功し、トランシー
バ構成済み状態になった場合、そのトランシーバは、構
成トランシーバ・テーブルで構成済みとマークされる。
トランシーバが無効なノード記述子を返したか、あるい
は応答時間および再試行の限界を超えた場合、そのトラ
ンシーバは、構成トランシーバ・テーブルで未構成とマ
ークされる。構成トランシーバ・テーブルの例を図5に
示す。
トランシーバ状態テーブルと呼ばれる状態テーブルによ
って駆動される。データ処理複合体の各要素の各チャネ
ルは、トランシーバ状態テーブルを含む。このテーブル
は実際には、許容作動可能リンク・テーブルおよび構成
トランシーバ・テーブルという2つのサブテーブルを含
む。前述のように、構成トランシーバ・テーブルは、チ
ャネルに接続された各トランシーバ用の項目を含む。図
5の構成トランシーバ・テーブルから分かるように、こ
の項目はトランシーバが構成済み状態であるか否かを示
す。特定のトランシーバが、送信側チャネルで作動可能
でなかったか、チャネルによってオフラインとみなされ
たか、ノード記述子が一致しなかったか、あるいは作動
可能トランシーバ応答または要求を受信しなかった場
合、トランシーバは構成済み状態にならず、構成トラン
シーバ・テーブルで未構成とマークされる。
は、トランシーバ状態テーブルを使用して、トランシー
バのどの組合せまたは組をリンク用のものとみなすかを
判断することである。この操作の結果は、目的作動可能
リンクと呼ばれる中間的な1組のトランシーバである。
目的作動可能リンクの一部となる可能性があるトランシ
ーバの複数の組合せまたは組は、許容作動可能リンクと
呼ばれ、トランシーバ状態テーブルの第2のテーブルで
ある許容作動可能リンク・テーブルに常駐する。このテ
ーブルは、チャネル用の作動可能リンクとなる可能性が
あるすべての許可された組のトランシーバの順序付きリ
ストを含む。トランシーバの組合せが許容作動可能リン
ク・テーブルにない場合、その組合せが作動可能リンク
になることはない。許容作動可能リンク・テーブルが、
トランシーバまたは1組のトランシーバが実際に作動可
能であるか否かを示すのではなく、作動可能リンクを形
成する可能性があるトランシーバの様々な組合せを提供
するだけであることに留意されたい。許容作動可能リン
ク・テーブルの例を図7に示し、本説明の後半で詳細に
説明する。許容作動可能リンク・テーブルは、リンク初
期化を開始する前に作成することが好ましく、構成トラ
ンシーバ・テーブルと異なり動的には作成されない。チ
ャネルのメモリに実際のテーブルを確保するための代替
方法として、各許容作動可能リンクを、プロセスにおけ
る必要な点で動的に生成することができる。この生成機
構は、許容作動可能リンク・テーブルの生成を支配する
規則と同じ規則によって支配されて、トランシーバの組
合せの使用可能な順列を出力する。
許容作動可能リンクの好ましい順序付けを図6に示す。
図6を調べると、許容作動可能リンクが漸次小さなトラ
ンシーバまたはトランシーバの組に分割されていること
が分かる。テーブルの第1の項目は、チャネルに接続さ
れたすべてのトランシーバを含むリンクになる。次に、
チャネルに接続されたすべてのトランシーバである1組
のトランシーバが半分に分割され、次に4分の1に分割
されて、さらに8分の1に分割される。この分割は、許
容作動可能リンクを形成する最小の組のトランシーバが
単一のトランシーバだけを含むまで続く。たとえば、4
分の1のトランシーバを定義するには、まず、リンク中
のトランシーバの4分の1に当たる最上位のトランシー
バ(トランシーバ1、2、、、)から始め、次に、第2
の4分の1のトランシーバを分割し、最後に、第3の4
分の1および第4の4分の1を分割して、完全な1組の
トランシーバを4つに分割する。この4分割によって、
許容作動可能リンクは、それぞれサイズが元の許容作動
可能リンクの4分の1で、各リンクでの連続番号を付け
られたトランシーバを含む4つのサブリンクに分割され
る。どの所与のトランシーバも、4分の1長のサブリン
クのうち1つだけに含まれる。1/2、1/4、1/
8、1/16、1/32、および1/64サブリンクの
それぞれについてプロセスは同じである。各サブリンク
は、チャネルに接続されたトランシーバの総数の1/
2、1/4、1/8、1/16、1/32、または1/
64を含み、最上位のトランシーバから最下位のトラン
シーバへと並んでおり、連続トランシーバ番号付けを使
用している。本発明が、これらの例に示された64個の
トランシーバ・チャネルに限定されないことに留意され
たい。たとえば、チャネルに256個のトランシーバが
接続されている場合、許容作動可能リンク・テーブルに
は、すべてのトランシーバを含む1組のトランシーバの
1/256までの細分性がある。
されたチャネル用の許容作動可能リンク・テーブルの例
を示す。図7に示すテーブルの例は、図6に示す方法に
基づいて生成されている。テーブル例の第1の項目は、
4個のトランシーバのすべてを含む。テーブルの第2の
項目は、トランシーバの第1の半分、すなわち第1およ
び第2のトランシーバを含む1組のトランシーバを含
む。第3の項目は、トランシーバの下半分、すなわち第
3および第4のトランシーバを含む1組である。第4の
項目は、トランシーバの第1の4分の1、すなわち第1
のトランシーバを含む。テーブルの残りは、最後の許可
された組のトランシーバが単一のトランシーバ、すなわ
ち第4のトランシーバだけを含むまで継続する。
を形成する際には、トランシーバの一定の組合せまたは
組だけを検討できることが分かる。たとえば、トランシ
ーバ1、2、3、および5は、許容作動可能リンク・テ
ーブルの項目として組み合わせられていないので作動可
能リンクを形成することはできない。さらに、総数が2
の累乗でないトランシーバの組合せは作動可能リンクを
形成することが許可されない。一定の組合せが作動可能
リンクを形成することを許可し、他の組合せを許可しな
い方法は、チャネルに組み込まれた機能に基づいてい
る。当業者には、理論的にはトランシーバの任意の組合
せが可能であることが理解されようが、実施形態を考慮
すると、好ましくない組合せもある。たとえば、トラン
シーバのあらゆる組合せを許可する場合、チャネルは、
システムの性能に影響を及ぼす完全なクロスポイント・
スイッチを備える必要がある。許容作動可能リンク・テ
ーブルを使用すれば、設計者はトランシーバのあらゆる
可能な組合せのサブセットだけを実現することができ、
低コストの実施態様が可能になる。
る。構成トランシーバ・テーブルを作成するか、すべて
のトランシーバがテーブル中のそれぞれの項目を完成す
るか、あるいは特定の時間が満了すると、1個または複
数のトランシーバが構成済み状態である場合は、リンク
初期化手順の次のステップが呼び出される。トランシー
バを1個も構成できなかったか、あるいは構成できたト
ランシーバが最小数よりも少なかった場合は、作動可能
リンクを形成することはできず、リンク初期化は失敗す
る。最小数の構成済みトランシーバがある場合、許容作
動可能リンクは、構成済みのトランシーバと体系的に比
較される。この比較は、一致が見つかるか、あるいは目
的作動可能リンクについて最小数のトランシーバが見つ
からなくなるまで続けられる。このプロセスは、許容作
動可能リンク・テーブルで、許容作動可能リンクを備え
た複数の組のトランシーバを探索することによって開始
する。探索の最初の結果は、トランシーバ全数を含む組
である許容作動可能リンクになる。探索によってこの組
が取得されると、システムは、構成トランシーバ・テー
ブルを検査し、この組の各トランシーバが構成済みか否
かを調べる。この第1の許容作動可能リンクのあらゆる
トランシーバが構成済みである場合、手順は、以下に説
明する次のステップに移る。1個のトランシーバも構成
済みでない場合(構成トランシーバ・テーブルに示され
る)、比較は失敗し、システムは引き続き、許容作動可
能リンク・テーブルで、許容作動可能リンクの次の1組
のトランシーバを探索する。許容作動可能リンク・テー
ブルの第2の探索の結果は、トランシーバの上位半分に
おける1組のトランシーバ(許容作動可能リンク・テー
ブルの第2の項目)である。次に、構成トランシーバ・
テーブルが再び探索され、第2の組のトランシーバの各
メンバが構成済みであるか否かが判断される。探索およ
び比較プロセスは、一致が見つかるか、許容作動可能リ
ンク・テーブルを使い尽くすか、あるいは作動可能リン
クについての最小数のトランシーバが見つからなくなる
まで続けられる。一致は、構成トランシーバ・テーブル
で許容作動可能リンクのあらゆるトランシーバが構成済
みであることが分かったときに見つかる。一致が見つか
ると、この組のトランシーバが目的作動可能リンクにな
る。システムが目的作動可能リンクを確立できない場
合、リンク初期化は失敗する。これらのプロセス・ステ
ップのそれぞれは、リンクのいずれの側でも2つのチャ
ネルの各々に対して独立的かつ並列的に実行できること
に留意されたい。したがって、一定の点では、リンクの
両側にある各チャネルに1つずつ、計2つの目的作動可
能リンクを定義することができる。
ブルの代替方法として、システムは必要に応じて、許容
作動可能リンクを動的に生成することができる。1番目
に生成される許容作動可能リンクは、チャネルに接続さ
れたすべてのトランシーバを含む1組のトランシーバに
なる。この組が、構成済みでない(構成トランシーバ・
テーブルで)ことが分かったトランシーバを含む場合、
システムは、次の許容作動可能リンク、すなわちトラン
シーバのうちの上位半分を動的に生成する。プロセス
は、テーブルを使用するプロセスと同様に継続し、目的
作動可能リンクが形成されるか、あるいはリンク初期化
が失敗するまで行われる。テーブルを使用するか、許容
作動可能リンクを動的に生成するかについての選択は、
特定の実施態様に完全に依存する。少数の許容作動可能
リンクしかない場合は、小さなリストを動的に生成する
ことが好ましい。また、チャネル中のメモリ空間が限定
されていない場合、メモリ・ハードウェアに大きな許容
作動可能リンク・テーブルが常駐することができる。こ
れによって目的作動可能リンクを確立するプロセスにさ
らに速度を付加することができる。
ムは、最終作動可能リンクを判断するプロセスの次のス
テップに進むことができる。このステップは、2つのコ
ンピュータ要素間の導体のうちどれが作動可能リンクを
形成するかについてリンクの両側に合意させることを含
んでいる。この点まで、各チャネルはそれ自体の目的作
動可能リンクを独立的に判断することができるが、2つ
の目的作動可能リンクが対応することについての検証は
行われていない。手順のこの点では、両側に作動可能リ
ンクについて合意させることができる3つの方法があ
る。第1の方法は、リンクの両側で対等関係で開始する
ことを伴い、第2および第3の方法は、マスタ/スレー
ブ関係での1つのチャネルによる制御を使用する。第1
および第2の方法では、トランシーバ・グループ確立コ
マンド(ETGコマンド)と呼ばれるコマンドを使用す
る必要がある。このコマンドは、目的作動可能リンクの
各トランシーバ上で送信される。第3の方法では、リン
ク確立コマンド(ELコマンド)と呼ばれるコマンドを
使用する必要がある。このコマンドは、トランシーバ構
成済み状態の各トランシーバ上で送信される。
では、各チャネルが、それぞれの目的作動可能リンクの
各トランシーバ上でETGコマンドを発行する。このコ
マンドは、目的作動可能リンクのメンバである各ファイ
バの指定を含む。リンクの他端にあるチャネルは、トラ
ンシーバ上でETGコマンドの受信を開始すると、コマ
ンドをそれ自体の目的作動可能リンクと比較し、対応し
ていることを検証する。受信側チャネルは、ETGコマ
ンドを受信した各トランシーバが、該チャネル自体の目
的作動可能リンクに含まれているか否かを試験し、確認
する。1対1の対応がある場合、ETGコマンドを受信
したチャネルは、検証された目的作動可能リンクの各ト
ランシーバ上で、この状態を示す応答を送り返す。この
応答をETG応答と呼ぶ。リンクの両端は、目的作動可
能リンクの各トランシーバ上でETGコマンドを発行す
る。この場合、ETGコマンドは、同じ組のトランシー
バ上で受信されなければならない。チャネルが目的作動
可能リンクのあらゆるトランシーバ上で応答を受信する
と、目的作動可能リンクは作動可能リンクになる。チャ
ネル自体の目的作動可能リンクと一致しない(少なすぎ
るか、多すぎる)1組のトランシーバ上で、ETGコマ
ンドが受信された場合、チャネルは障害トランシーバ・
グループ応答を送り返し、開始側チャネルはETGコマ
ンドの再送信を最大回数になるまで続ける。チャネルが
応答や障害応答なしでETGコマンドを最大回数発行す
ると、リンク初期化は失敗する。目的作動可能リンクを
検証するこの第1の方法は、リンクの両側にある両方の
チャネルがコマンドを発行し、応答を作成するという点
で対等関係とみなすことができる。いずれのチャネルも
優越的な役割を果たさない。
では、マスタである1つのチャネルだけが、目的作動可
能リンクのトランシーバ上でETGコマンドを発信する
ことができる。リンクの他方の側にあるチャネル、すな
わち受信側またはスレーブ・チャネルは、いかなるコマ
ンドも発信しない。スレーブ・チャネルは、どのトラン
シーバがETGコマンドを受信するかを観測し、それら
のトランシーバが完全に構成済みの許容作動可能リンク
を備えていることを検証する。受信側チャネルは、この
検証を実行するために、構成トランシーバ・テーブルお
よび許容作動可能リンク・テーブルを使用する。何らか
の理由で目的作動可能リンクがスレーブ・チャネルに受
け入れられない場合、スレーブ・チャネルはマスタ・チ
ャネルに障害トランシーバ・グループ応答を発行する。
目的作動可能リンクを検証する対等方法の場合と同様
に、マスタは、障害トランシーバ・グループ応答を受信
すると、ETGコマンドを最大回数まで送信しようとす
る。マスタが応答や障害応答がない状態でETGコマン
ドを最大回数発行すると、リンク初期化は失敗する。E
TGコマンドを受信した1組のトランシーバが、完全に
構成済みの許容作動可能リンクを備えている場合、受信
側チャネルはそれを示すETG応答を、検証された目的
作動可能リンクのあらゆるトランシーバ上で送信する。
マスタ・チャネルは応答を調べ、目的作動可能リンクの
あらゆるトランシーバ上で応答が受信され、他のトラン
シーバでは受信されていないことを確認する。何らかの
理由で応答が目的作動可能リンクに一致しない場合、目
的リンクが作動可能リンクになることはできない。目的
作動可能リンクと、ETG応答を受信したトランシーバ
との間に1対1の対応がある場合、目的作動可能リンク
は実際の作動可能リンクになる。この第2の方法では、
リンクの一端だけが目的作動可能リンクのトランシーバ
上でコマンドを発行する。応答は、同じ組のトランシー
バ上で受信されなければならない。目的作動可能リンク
の検証にどの方法(対等またはマスタ/スレーブ)を使
用するかとは無関係に、プロセスのこの部分の結果は、
作動可能リンクが確立されることである。
では、1つのチャネル、すなわちマスタだけが、トラン
シーバ構成済み状態のあらゆるトランシーバ上でEL要
求コマンドを発信する。EL要求コマンドのフィールド
は、トランシーバがリンクのマスタ側で作動可能リンク
の一部となることができるか否かを示す。リンクの他方
の側にあるチャネル、すなわち受信側またはスレーブ・
チャネルは、いかなる要求も発信しない。このコマンド
を受信するチャネル、すなわちスレーブは、フレームを
検査し、作動可能リンクとなることができる1組のトラ
ンシーバを判断する。構成トランシーバ・テーブルの項
目で判断されるスレーブ・チャネルでのトランシーバの
状態と、スレーブによってそれぞれのトランシーバ上で
受信されるフレームに示される、トランシーバが目的作
動可能リンクのメンバになる能力について、トランシー
バごとに論理AND演算が実行される。この論理演算の
結果は、各トランシーバごとに実行され、許容作動可能
リンク・テーブルの探索での候補トランシーバとして使
用される。トランシーバ構成済み状態の各トランシーバ
に関する結果を示す応答は、スレーブからマスタに送ら
れる。返される応答フレームは、トランシーバがスレー
ブでの目的作動可能リンクの一部であることを示す各ト
ランシーバ・フレーム上で固有なビットを含む。可能な
目的作動可能リンクがない場合、スレーブは目的作動可
能リンクのないEL応答コマンドを発行する。スレーブ
がこれらの応答フレームを送信すると、目的作動可能リ
ンクがスレーブでの作動可能リンクとなる。マスタがこ
れらの応答を受信すると、受信されたフレームで定義さ
れている目的作動可能リンクは許容作動可能リンク・テ
ーブルの項目と比較検査され、目的作動可能リンクが有
効であることが確認される。有効である場合、目的作動
可能リンクが作動可能リンクとなり、そのリンクの使用
を開始することができる。目的作動可能リンクを検査で
きるようにするには、マスタが、トランシーバ構成済み
状態のあらゆるトランシーバ上で応答を受信しておく必
要がある。目的作動可能リンクを検証する対等方法の場
合と同様に、マスタは、目的作動可能リンクを指定され
ていないEL応答コマンドを受信すると、EL要求コマ
ンドを最大回数まで送信しようとする。マスタが応答や
障害応答のない状態でEL要求コマンドを最大回数発行
すると、リンク初期化は失敗する。指定された時間限界
内に応答を受信しないと、要求が再送信される。許容作
動可能リンク・テーブルは、リンクの両端で同じでなけ
ればならない。この第3の方法では、リンクの一端だけ
が、トランシーバ構成済み状態のトランシーバ上で要求
を発行する。
用するかとは無関係に、プロセスのこの部分の結果は、
作動可能リンクが確立されることである。
能リンクを使用するメッセージ動作を開始するために、
バンドル要求と呼ばれるコマンドが発行される。このコ
マンドの目的は、リンクの両側にある両方のチャネル
が、どのファイバ対が作動可能リンクを形成するかに関
して合意していることについての最終的な確認である。
このコマンドは、チャネルが目的作動可能リンクのあら
ゆるメンバ上でトランシーバ・グループ確立応答を受信
し、かつ作動可能リンクが判断された後にだけ送信され
る。バンドル要求を受信したチャネルは、作動可能リン
クに関して合意すると、バンドル応答を送り返す。これ
で、作動可能リンク上で動作を開始することができる。
受信側のチャネルは、何らかの理由で作動可能リンクに
関して合意しない場合、バンドル応答を送り返さない。
また、作動可能リンクは確立されない。バンドル要求を
送信したチャネルは、バンドル応答が期待されるしきい
値時間の間待ち状態を続ける。このしきい値時間の間に
応答が受信されない場合、チャネルはバンドル要求を再
発行する。バンドル要求は最大回数まで再発行すること
ができる。バンドル応答のしきい値時間と、要求の再発
行の最大数は、設計者が特定の適用業務の要件に合わせ
て調整することができる。たとえば、本発明の好ましい
実施例では、時間しきい値がバンドル応答については1
秒に設定され、バンドル要求は最大4回再発行すること
ができる。
ャネルによって発行し、他方のチャネルは受信しないこ
とが可能である。この状況では、バンドル応答またはE
L応答を発行したチャネルは、作動可能リンクがあるも
のと認識し、他方のチャネルはそのように認識しない
(依然としてバンドル応答またはEL応答を待ち続け
る)。バンドル応答またはEL応答を予期するチャネル
は、リンク上で他の有効なメッセージを受信すると、受
入れフィールドがオンにセットされたバンドル応答また
はEL応答が他方のチャネルによって送信されたものと
仮定し、それに従ってそれ自体を構成する。すなわち、
このチャネルは、目的作動可能リンクから作動可能リン
クを確立するので、バンドル応答またはEL応答を損失
しない場合と同様にリンク上での完全な通信を実行する
ことができる。
のコンピュータ要素間の通信リンクの初期化における次
のそして最後の動作は、接続されたチャネルでメッセー
ジ・バッファをセットアップすることである。本発明で
使用されるメッセージ・バッファの基本構造を図15に
示す。メッセージ・バッファは、単一のメッセージの伝
送をサポートするのに必要な2つの別個のバッファ構造
を備えている。これらのバッファ構造を発信元バッファ
500および受信側バッファ550と呼ぶ。メッセージ
・バッファは、作動可能リンクを介して伝送される情報
をバッファリングするタスクを実行する。たとえば、チ
ャネルAがリンクを介してメッセージを開始すると、リ
ンクを介した伝送の前に、発信元バッファ500を使用
して情報が保持される。発信元バッファは、メッセージ
のステージング・エリアとして機能する。前述のよう
に、情報は、複数の導体上でリンクを介して直列/並列
的に伝送される。情報は、発信元バッファ500から取
り出され、フレームと呼ばれる各部分に分解される。フ
レームは次に、並列ファイバ上で直列的に伝送される。
受信側チャネルBの受信側バッファ550は、チャネル
で個々のフレームが受信されるときに、メッセージを備
えた情報を再アセンブルする逆の機能を実行する。伝送
のための情報の分解および再アセンブルをインタリービ
ングと呼ぶことがある。チャネルBの受信側バッファ5
50は受信側バッファと呼ばれてはいるが、チャネルA
に発信することができ、実際にそうする。たとえば、チ
ャネルBからのETG応答は、受信側バッファ550か
らチャネルAの発信元バッファ500に送信される。こ
の場合、チャネルAの発信元バッファ500は、リンク
を介した伝送の後にETG応答を再アセンブルする領域
となる。
50は両方とも、要求領域501および551、応答領
域502および552、ならびにデータ領域503およ
び553という3つの論理領域をもつ。特定のメッセー
ジの要求情報は、発信元バッファ500の要求領域50
1から受信側バッファ550の要求領域551に送信さ
れる。同様に、応答情報は、受信側バッファ550の応
答領域552から発信元バッファ500の応答領域50
2に送信される。各バッファのデータ領域503および
553は、要求および応答に必要な追加データの送受信
に使用される。
ージ・バッファと呼ばれる、対となった1組の発信元お
よび受信側バッファが必要である。本発明では、チャネ
ルは複数のメッセージを同時に伝送することができる。
この種の通信に必要なバッファ構造を図16に示す。図
16の上半分で、チャネルAにはn+1個の発信元バッ
ファがあり、チャネルBには対応するn+1個の受信側
バッファがあることが分かる。これらのn+1個の対バ
ッファ構造は、n+1個の同時メッセージ動作をサポー
トすることができる。チャネルAの各発信元バッファに
ついては、チャネルBに、対となった受信側バッファが
存在する。たとえば、チャネルAの発信元バッファ60
0は、チャネルBの受信側バッファ610と対になって
おり、この対は単一のメッセージ動作をサポートする。
チャネルAで1番とマークされた発信元バッファは、チ
ャネルBで1番とマークされた受信側バッファと対にな
る。この第2の対のバッファは、第2の同時メッセージ
動作をサポートする。図16の例は、受信側バッファと
発信元バッファの数が等しいが、あらゆる受信側バッフ
ァに対して発信元バッファが必要なわけではないシステ
ムを示している。唯一の要件は、システムのあらゆる発
信元バッファ用の受信側バッファがあることである。た
とえば、図16のチャネルAが2個の発信元バッファし
かもつことはできない場合でも、チャネルBは10個の
受信側バッファをもつことができる。この場合、チャネ
ルAの2つの発信元バッファが、チャネルBの2つの受
信側バッファと対になる。チャネルBの残りの受信側バ
ッファは、対にされず、メッセージ動作をサポートしな
い。この様な例では、システムはチャネルAからチャネ
ルBへの2つの同時メッセージ動作をサポートすること
しかできない。
のチャネルからでもメッセージを開始できることが分か
る。図のこの部分は、チャネルが発信元バッファと受信
側バッファの両方とも含めることを示している。チャネ
ルBは、メッセージ動作を開始する場合、発信元バッフ
ァ620を使用してチャネルAの受信側バッファ630
にメッセージを送信する。チャネルの受信側バッファの
数を、同じチャネルの発信元バッファの数と等しくする
必要はない。図16に示すチャネルBでは、n+1個の
受信側バッファがあるが、発信元バッファはm+1個あ
る。mは、nと等しくする必要も、nより大きくする必
要も、nより小さくする必要もない。唯一の要件は、チ
ャネルの各発信元バッファを、リンクの他端にあるチャ
ネルの受信側バッファと対にすることである。図16に
示す例では、チャネルBのn+1個の受信側バッファ
が、チャネルAのn+1個の発信元バッファと対になっ
ている。同様に、チャネルBのm+1個の発信元バッフ
ァは、チャネルAのm+1個の受信側バッファと対にな
っている。
信元バッファがm+1個の受信側バッファと対になって
いる様子を示している。前述のように、唯一の要件は、
各発信元バッファに対して1つの受信側バッファがある
ことである。たとえば、チャネルBは4つの発信元バッ
ファをもつことができ、チャネルAは7つの受信側バッ
ファをサポートする機能をもつことができる。チャネル
Bの4つの発信元バッファはチャネルAの4つの受信側
バッファと対になり、チャネルAの残りの3つの受信側
バッファは使用されない。リンクの両端のバッファの種
類、数、およびサイズは、チャネルに使用可能なメモリ
と、特定のチャネルに組み込まれた機能によって限定さ
れる。したがって、チャネルAのn+1個の送信元バッ
ファと、チャネルBのm+1個の発信元バッファは、図
16に示すシステム用に確立できる発信元バッファの最
大数である。発信元バッファの数と受信側バッファの数
の間に1対1の対応がある必要はないが、メッセージ・
バッファを確立するためにあらゆる発信元バッファ用に
1つの受信側バッファが必要である。
る対応する受信側バッファと対にするという要件のため
に、両方のチャネルは、メッセージ動作に使用するバッ
ファの種類、数、およびサイズの確立に合意し、かつそ
れに参加する必要がある。使用するバッファの種類、
数、およびサイズを確立するために、相互接続されたチ
ャネル間で、バッファ・コマンドおよび応答と呼ばれる
特殊コマンドおよび応答が交換される。各チャネルは、
リンクの他端にある片割れのチャネルに、バッファ・サ
イズ設定要求を使用して受信側バッファの容量について
通知する。図16に示す例については、チャネルBは、
指定されたサイズ(要求およびデータ領域のサイズ)の
n+1個の受信側バッファを提供し、メッセージ動作を
サポートできることをチャネルAに通知する。チャネル
Aは、バッファ・サイズ設定要求を受信すると、指定さ
れたサイズのn+1個の受信側バッファがメッセージ動
作をサポートするのに十分であるか否かを評価する。受
信側バッファがメッセージ動作をサポートするのに不十
分である場合、チャネルAは発信元バッファを確立せ
ず、メッセージ動作は開始されない。n+1個の受信側
バッファがチャネルAに十分である場合、チャネルA
は、メッセージ動作に必要な数の発信元バッファを確立
する。前述のように、チャネルAが確立する発信元バッ
ファの数を、チャネルBによって提供できる受信側バッ
ファの数と等しくする必要はない。たとえば、チャネル
Bが、バッファ・サイズ設定要求で、10個の受信側バ
ッファを提供できることを示したが、チャネルAはメッ
セージ動作に2個の発信元バッファしか必要としない場
合、チャネルAは2個の発信元バッファしか確立せず、
2個のメッセージ・バッファしか確立されない。
ち、発信元/受信側バッファの対)ごとに、1つのメッ
セージ動作を発生させることができる。したがって、図
16に示す複数のメッセージ・バッファ構造によって、
複数のメッセージを同時に実行することが可能である。
さらに、これらのメッセージ動作は、リンク上の両方向
に同時に発生させることができる。メッセージは、チャ
ネルAからでもチャネルBからでも発信することが可能
である。
ネルは、応答を実行するしきい値時間の間待ち状態を続
ける。このしきい値時間内に応答が受信されない場合、
何らかの理由でリンク上で要求がなくなったと仮定さ
れ、要求がタイムアウトし、他のバッファ・サイズ設定
要求が送信される。バッファ・サイズ設定要求は、最大
回数まで再送信することができる。毎回同じ要求が送信
される(すなわち、要求に含まれるバッファの数および
サイズは変わらない)。再試行の最大数に達すると、リ
ンク初期化は失敗する。
ネルは、バッファの数およびサイズを認める場合(バッ
ファの数およびサイズがメッセージ動作の要件を満たす
か、それを上回る)、バッファ・サイズ設定応答を送り
返す。両方のチャネルは、バッファ・サイズ設定要求を
開始し、バッファ・サイズ設定応答で応答する。チャネ
ルは、受信側バッファをサポートする機能がない場合で
も、バッファ・サイズ設定要求を開始するが、要求に含
まれるバッファの数はゼロになる。各チャネルが要求と
応答の両方を開始すると、リンクは完全に確立され、作
動可能な真のメッセージ動作を開始することができる。
の方法は、マスタ/スレーブ関係での単一の要求/応答
交換を使用する。リンクのマスタ端は、そこでの受信側
バッファの数およびサイズを備えたバッファ・サイズ設
定要求を送信する。リンクのスレーブ端は、リンクのマ
スタ端からバッファ・サイズ設定要求を受信すると、リ
ンクのマスタ端に、必要な数およびサイズの受信側メッ
セージ・バッファが存在することを検証し、スレーブの
受信側メッセージ・バッファ数およびサイズとを示すバ
ッファ・サイズ設定応答と、スレーブ端がマスタの受信
側メッセージ・バッファを受け入れる(または拒絶す
る)ことを示すフィールドを送信する。スレーブがメッ
セージ・バッファを受け入れ、スレーブの受信側メッセ
ージ・バッファ数およびサイズがマスタに受け入れられ
ることを示すバッファ・サイズ設定応答をマスタが受信
すると、バンドル要求が送信され、バンドル要求につい
ての記述が使用される。バンドル要求/応答交換が完了
すると、メッセージ交換が開始する。スレーブがメッセ
ージ・バッファを受け入れず、スレーブのメッセージ・
バッファ数およびサイズがマスタには受けいれらないこ
とを示すバッファ・サイズ設定応答をマスタが受信する
と、リンク初期化手順は失敗する。
タ・チャネルは、応答が予期されるしきい値時間の間待
ち状態を続ける。このしきい値時間内に応答が受信され
ない場合、何らかの理由でリンク上で要求がなくなった
と仮定され、要求がタイムアウトし、他のバッファ・サ
イズ設定要求が送信される。バッファ・サイズ設定要求
は、最大回数まで再送信することができる。毎回同じ要
求が送信される(すなわち、要求に含まれるバッファの
数およびサイズは変わらない)。再試行の最大数に達す
ると、リンク初期化は失敗する。
は主として、コンピュータ要素のシステムまたは新しい
リンクを最初に構成する際に作動可能バスを確立するこ
とを対象としていた。しかし、この方法の1つの長所
は、並列バスの導体のうち1つが使用不能になるか、あ
るいはその他の理由でオフラインにしなければならず、
バスを再構成する必要があるときに発揮される。従来の
通信システムでは、並列バスの1つの導体を損失するこ
とは通常、導体を修理しないかぎり、すべてのシステム
間通信が停止することを意味していた。本発明では、リ
ンク回復手順を使用してリンクを再構成し、誤動作を起
こしている導体を排除するので、残りの機能可能導体を
使用して通信を再開することが可能である。動作は性能
が劣化したまま続行するが、通信を完全に停止する必要
はない。
ンシーバが故障状態になるか、あるいはその他の理由で
オフラインにしなければならない(たとえば、保守のた
め)場合、リンク回復手順が呼び出される。トランシー
バは、次のことを含む幾つかの理由で故障状態になる。
送信機またはレシーバの故障、導体の不連続、電源の喪
失、ケーブル長が不適切なことによる信号の劣化、ケー
ブル中の過剰なスプライスによる信号の劣化。
がある。より徹底的で破壊的な方法は、前述のリンク初
期化手順を開始することである。この方法は、次のこと
を含む、詳細に説明した各ステップを実行することを伴
う。同期化、ノード記述子の交換、構成トランシーバ・
テーブルの作成、目的作動可能リンクの確立。これより
も破壊的でない方法は、リンク回復手順と呼ばれ、完全
リンク初期化手順のステップのサブセットだけを伴う。
構成トランシーバ・テーブルが更新され、現在システム
が使用できないトランシーバを示す。システムは次に、
新しい目的作動可能リンクの確立に進む。この新しい目
的作動可能リンクの確立は、1つの重要な領域でのリン
ク初期化手順と異なる。システムは、始めから許容作動
可能リンク・テーブルを探索するのではなく、前回の探
索が終了した点から探索を開始する。すなわち、システ
ムは、新しい目的作動可能リンクが前回の作動可能リン
クのサブセットだけになる場合があることを認識してい
る(すなわち、前回の作動可能リンクのトランシーバの
うち少なくとも1つが故障しているので、リンクのトラ
ンシーバは少なくなっている)。前回の作動可能リンク
は、前回の目的作動可能リンクから確立されたので、新
しい目的作動可能リンクの探索は、許容作動可能リンク
・テーブルの、前回目的作動可能リンクが見つかった点
から開始することができる。許容作動可能リンクをソフ
トウェア・プログラムによって生成している場合、ソフ
トウェア・プログラムは前回の作動可能リンクのサブセ
ットである許容作動可能リンク(すなわち、ソフトウェ
ア・プログラムが前回生成した許容作動可能リンク)の
生成を開始するように設計することができる。
あるいは生成されると、リンク回復手順によって、リン
ク初期化手順と同様に目的作動可能リンクが確立され
る。まず、1組のトランシーバが構成トランシーバ・テ
ーブルと比較して試験され、その組が、完全に構成済み
の作動可能リンクを形成するか否かが判断される。探索
および試験ステップは、一致が見つかるまで続く。一致
が見つかると、その組のトランシーバが新しい目的作動
可能リンクになる。リンク初期化手順の場合と同様に、
リンク回復手順は、新しい目的作動可能リンクの各トラ
ンシーバ上でトランシーバ・グループ確立(ETG)ま
たはリンク確立(EL)コマンドを送信する。リンク回
復用のETGまたはELプロセスに伴うメッセージ交換
は、リンク初期化用のETGまたはELプロセスと同じ
である。すなわち、目的作動可能リンクは、マスタ/ス
レーブまたは対等方法で検証され、目的作動可能リンク
の各トランシーバ上でETGまたはEL応答が受信さ
れ、作動可能リンクが確立されて、任意選択的にバンド
ル要求が発行される。この時点では、リンク回復手順
は、リンク回復にあたってバッファ・サイズ設定コマン
ドを発行する必要がないという点で、リンク初期化手順
と異なる。初期化時に確立されたバッファ構造は、回復
時に破壊されない。システムは、同じバッファを、リン
ク中のトランシーバの数が減った状態で使用する。シス
テムがリンク回復プロセスを実行している間、メッセー
ジ伝送用のすべての要求にはリンク・ビジー表示が提供
される。メッセージ動作は、新しい作動可能リンクが確
立されるまで続く。
ファイバ対がすべて作動可能な、本発明によるシステム
を示している。メッセージ領域200および210は、
図15および16に関連して説明するメッセージ・バッ
ファに対応している。これらの領域は、着信または発信
メッセージ用のバッファとして働く。インタリーブ論理
機構220および230は、メッセージを構成する情報
を伝送用のフレームに分解するか、あるいは受信後に元
のメッセージに再アセンブルするための機構である。イ
ンタリーブ論理機構220の場合、論理機構は、伝送の
前に、メッセージをサイズが等しい4つのフレームに分
割する。これが、インタリーブ論理機構220の記号
1:4の意味である。図8のインタリーブ論理機構22
0は、この特定の例の作動可能リンクが4つのファイバ
対で構成されているので、情報を4つの等しいフレーム
に分割する。メッセージの伝送時に、各ファイバ対は、
他の3つのファイバ対と並列して情報のフレームのうち
1つを運ぶ。リンクの他の側のインタリーブ論理機構2
30は、4:1の比率でデータを元のメッセージに再ア
センブルする点で対称的である。インタリーブ論理機構
230は情報の4つの個別なフレームを受信し、4つの
フレームを元のメッセージにインタリーブする。
が作動不能である図8の4つのファイバ対システムを示
している。リンクの導体について説明する際に、ファイ
バ対およびトランシーバという用語を相互交換可能に使
用できることに留意されたい。この図は、初期化された
ばかりであり、最初はファイバ対が動作不能だったシス
テムか、またはメッセージ動作時にファイバ対が作動不
能になり、後述する回復手順が実行されたシステムを示
している。いずれの場合も、図9の作動可能リンクはフ
ァイバ対1および2だけから構成されている。このシス
テムでは、ファイバ対3、ファイバ対4、あるいは両方
のファイバ対のうちどれが作動不能であるかは問題では
ない。どちらかのファイバ対、または両方のファイバ対
が作動不能な場合、いずれのファイバ対も作動可能リン
クに加わることはできない。この点では、前述のように
目的作動可能リンクを判断する方法を示すことによって
この例を説明すると有用である。
構成トランシーバ・テーブルを作成することである。こ
の例では、ファイバ対3または4、あるいは両方のファ
イバ対用の項目は、ファイバ対が構成されていないこと
を示す(図5参照)。この項目は、たとえば、システム
がファイバ対に対して同期化を実行できなかった、ファ
イバ対上で無効なノード記述子が返された、作動可能ト
ランシーバ要求が成功した後に作動可能トランシーバ応
答が受信されなかった、などの理由で発生する場合があ
る。構成トランシーバ・テーブルを作成した後、次の動
作は、許容作動可能リンク・テーブルで、作動可能リン
クになることを許可されたリンクを探索することであ
る。この特定の例の許容作動可能リンク・テーブルは、
図7に示すものと同じになる(システムには、特定のリ
ンクに接続された各チャネルに1つずつ計2つの許容作
動可能リンク・テーブルがあることに留意されたい)。
テーブルの第1の許容作動可能リンクは、すべてのファ
イバ対1、2、3、および4を含む1組のトランシーバ
になる。システムは、この組のファイバ対を、構成トラ
ンシーバ・テーブル中の各トランシーバと比較する。こ
の比較時には、ファイバ対3または4、あるいは両方の
ファイバが、構成されておらず、作動可能リンクの一部
となることができないので、このリンクは受け入れられ
ないことが分かる。許容作動可能リンク・テーブルの2
回目の探索の結果は、ファイバ対1および2を含む1組
のトランシーバになる。これらのトランシーバと構成ト
ランシーバ・テーブルの比較検査によって、これが受け
入れられるリンクであることが明らかになり、ファイバ
対1および2が目的作動可能リンクになる。残りの手順
は、ファイバ対1および2が最終的に作動可能リンクと
して構成されるまで続く。この点で識別すべき重要なこ
とは、ファイバ対3、ファイバ対4、その両方のうちど
れが作動不能だったかは問題でない点である。許容作動
可能リンク・テーブルを探索し、構成トランシーバ・テ
ーブルを試験する、本発明の好ましい実施例のプロセス
では、作動可能リンクからファイバ対3とファイバ対4
の両方が除去される。
3および4が作動可能リンクを形成するシステムを示し
ている。前例と同様に、ファイバ対1、ファイバ対2、
その両方のうちどれが動作不能であったかは問題ではな
く、本発明の好ましい実施例の方法によってファイバ対
3および4から作動可能リンクが確立される。リンク初
期化において、許容作動可能リンク・テーブルが探索さ
れる点では、すべてのトランシーバを含む最初に見つけ
られる組のトランシーバは、構成トランシーバ・テーブ
ルでファイバ対1、ファイバ対2、その両方のうちいず
れかが構成済みでないので受け入れられない。第2の組
のトランシーバは、ファイバ対1および2しか含まない
ので同様に受け入れられない。第3の許容作動可能リン
クは、構成済みのトランシーバ、すなわちファイバ対3
および4しか含まないので受け入れられる。許容作動可
能リンク・テーブルの代替方法として、ソフトウェア・
プログラムによって許容作動可能リンクを生成できるこ
とに留意されたい。テーブルを使用しても、ソフトウェ
ア・プログラムを使用しても、同じ作動可能リンクが生
成される。なぜなら、テーブルとソフトウェア・プログ
ラムの両方とも図6に示す規則で制約されるからであ
る。図9と図10の両方で、インタリーブ論理機構22
0および230は1:2(または2:1)と記述されて
いる。この理由は、作動可能リンクには活動的な導体が
2つしかないので、リンクを介して伝送される情報を
(図8の従来の例における4つのフレームに対して)2
つの別個のデータ・フレームに区分する必要があること
である。
動的なファイバ対が1つしかないシステムを示す。図7
の許容作動可能リンク・テーブルを参照すると、個々の
ファイバ対自体が作動可能リンクを形成できることが分
かる。コンピュータ要素間のリンクとして導体を1つだ
け使用するシステムは、リンクの帯域幅が最低になる
が、2つのコンピュータ要素は1つの導体上で通信する
ことが可能である。これらのシステムでは、データが単
一の導体上で厳密に直列的な方法で伝送されるので、本
質的にインタリービングはない(ゆえに、インタリーブ
率は1:1である)。
可能リンクが、ファイバ対1とファイバ対2が両方とも
動作不能な、図10に示すリンクであるものと仮定され
たい。ファイバ対3が何らかの理由で破壊されると、シ
ステムは回復手順を開始する。回復手順の第1のステッ
プは、構成トランシーバ・テーブルでファイバ対3にNO
T CONFIGURED(未構成)とマーク付けすることである。
次のステップは、許容作動可能リンクテーブルで新しい
受け入れられるリンクを探索することである。前回受け
入れられた許容作動可能リンクは、ファイバ対3および
4を含んでいた。回復手順時のテーブルの探索は、この
点より下の次の項目から開始する。というのは、これよ
り上の組のリンクはすべて、未構成のトランシーバを含
むことが分かっているからである(図5および7参
照)。テーブル中の次の3つの項目は、単独のファイバ
対1、2、および3を含むトランシーバの組を生成す
る。これらの3つの組はすべて、構成済みでないので試
験動作時に拒否される。最後の許容作動可能リンクは、
単独のファイバ対4である。これは、構成トランシーバ
・テーブルで構成済みであることが分かっているので、
受け入れられるリンクを構成する。残りのプロセスは、
たとえば、ETG要求および応答とバンドル要求および
応答を使用するが、バッファ・サイズ設定を使用せず
に、(作動可能リンク中の導体の数とは無関係に、バッ
ファは変わらないので)前述のように継続する。リンク
回復手順の最終結果は、作動可能リンクが単一のファイ
バ対、すなわちファイバ対4だけから構成された、図1
4に示すシステムとなる。
の各端でのシステム論理機構の速度を考慮に入れなけれ
ばならない。多くの場合、導体の一端または両端にある
システム論理機構は、導体の伝送速度に適応することが
できない。導体の帯域幅を最適に使用するには、導体の
有効な帯域幅を低減して、導体の各端でのシステム論理
機構クロック速度に適応することが可能である。スタフ
ィング・シンボルを送信側端に挿入し、受信側端で削除
すれば、導体の有効な帯域幅を導体の各端での有効帯域
幅まで低減することができ、なおかつ、導体は通常の帯
域幅で伝送を行う。受信側の帯域幅が送信側に伝達され
るので、送信側は、それ自体の有効帯域幅と受信側の帯
域幅を両方とも満たすのに十分なスタフィング・シンボ
ルを挿入することができる。これによって、各側のシス
テム・クロックを異ならせることができる導体の最適使
用が可能になる。
ekおよびWidmerの8/10コード)に似たコード化を併
用するシステムでは、直列リンク上の伝送単位は4文字
から構成され、スタフィング・シンボルは空語と呼ばれ
る。空語の設計では以下の項目が考慮される。
る。空語は1ワードおきに繰り返すことができるが、フ
ェーズ・ロック・ループがビット同期化を取得するのを
妨げてはならない。
む)によって、誤ったワード同期化検出(単一のオカレ
ンス)が発生してはならない。
要がある。この特性によって、遊休語と空語の両方のハ
ードウェアによる同様な復号が可能になる。
要がある。ディスパリティがゼロであると、8/10エ
ンコーダ/デコーダ・ハードウェアを含まない、システ
ム・クロックと導体クロックとのインタフェースにおけ
るデータ・シンクロナイザでの挿入および削除が可能に
なる。
1.5-D16.5は、空語の受け入れられる選択肢になる。こ
れは遊休語の(K28.5-D21.5-D21.5-D21.5)を、最後のD2
1.5をD16.5に変更することによって修正したものであ
る。この空語には(1100000101 1010101010 1010101010
0110111010および0011111010 1010101010 1010101010 1
001001010)という2つのコードがある。これらのコード
は、データ・ストリームの実行ディスパリティに基づい
て選択される。送信機はすべての8/10コード化規則
が満たされるように適切なバージョンの空語を使用する
必要がある。受信時に、実行ディスパリティに基づく空
白コード化選択肢の検査が必要とされてはならない。こ
れは、この検査の値が制限されており、実施するのに費
用がかかるためである。
る。
信されるフレームから独立している。空語は、どの場所
でも許可される。2.チャネル上のあらゆるトランシー
バは、同じ空白ペーシング値をもつ必要がある。ペーシ
ングについては、追って説明する。3.各トランシーバ
は空白を独立的に送信することができる。4.スキュー
送信規則では、作動可能リンクのランダム・スキュー
(RSKEW)の一部として空語の挿入が可能でなけれ
ばならない。
値であり、空語間の非空語の最大数である。8ビット
が、この値の代表的なサイズである。トランシーバは、
トランシーバ初期化プロセス時に、ノード記述子と共に
このパラメータを送信する。トランシーバは、システム
・クロック・レートとリンク・クロック・レートとの比
率に基づいてこの値を計算する。システム・クロックが
遅ければ遅いほど、パラメータは小さくなる。値が'00'
xであるとき、トランシーバはリンクの他端に、送信さ
れたデータに空語を挿入する必要はないことを示す。値
が'01'xである場合、トランシーバは受信されたデータ
中のワードを、1語おきに空語とする必要がある。
シーケンスが交換される。これらのシーケンスは、ES
CONシーケンスをワード拡張したものである。この時
点では、トランシーバは空白ペーシング・パラメータを
受信しておらず、空白ペーシング・パラメータの'01'x
を送信する。この最大空語挿入率によって、リンク帯域
幅は50%低減する。これはトランシーバの最低許容動
作速度である。トランシーバは引き続きこの空白ペーシ
ング値を送信する。この送信は、リンクの他端から空白
ペーシング値を受信するまで続く。リンクの他端でのシ
ステム・クロック速度に応じて、受信されるペーシング
・パラメータが、送信されるパラメータより大きい場合
と小さい場合がある。受信されるパラメータの方が大き
い場合、リンクの他端はトランシーバよりも高速で動作
することができ、受信されるパラメータの方が小さい場
合、リンクの他端はトランシーバよりも低速で動作す
る。いずれの場合も、リンク帯域幅は両端で適応できる
だけ低いものでなければならない。したがって、トラン
シーバは次に、送信した空白ペーシング・パラメータ
を、リンクの他端から受信したパラメータと比較する。
トランシーバは、2つのパラメータ('00'xを除く)の
うち小さい方を選択し、その送信空白ペーシングを'01'
xからこの新しい値に変更する。この手順では、トラン
シーバは、その送信機能をオーバランしない率でデータ
を送信し、受信機能をオーバランしない率でデータを受
信する。
と、連続シーケンスを送信する。このとき、トランシー
バは空白ペーシング・パラメータの'01'xを使用する。
これは、物理リンク接続が変更されている可能性があ
り、送信機がリンクの他端の機能を認識していないから
である。空白ペーシング・パラメータは、トランシーバ
初期化プロセス中に再確立される。
ペーシング・パラメータよりも高い率で挿入される。こ
の率を制限し、メッセージがタイムアウトしないように
しなければならない。
バ回路を示す。受信ハードウェアは、40ビット幅のRE
CEIVE REG (1100)と、NULL WORD用のデータを検査するN
ULLDETECT回路 (1101)と、ASYNCHRONOUS BUFFER (1102)
から構成される。RECEIVE DATA (1103)およびRECEIVE C
LOCK (1104)はディシリアライザと接続されており、SYS
TEM CLOCK (1105)はチャネル・ハードウェアと接続され
ている。SYSTEM CLOCK (1105)は、RECEIVE CLOCK (110
4)よりも高速で動作しても、低速で動作してもかまわな
い。SYSTEM CLOCK (1105)がRECEIVE CLOCK (1104)より
も低速で動作するときは、データ・ストリームに十分な
NULL WORDが存在し、ASYNCHRONOUS BUFFER (1102)のOVE
RRUN条件を防止する。出力はすべてチャネルに向かう。
出力は、SYNCHRONIZED DATA (1106)と、ASYNCHRONOUS B
UFFER (1102)の出力において有効なデータを発信するた
めに使用されるDATA AVAILABLE線(1107)と、ASYNCHRONO
USBUFFER (1102)中のデータのワードが破棄されたこと
を発信するOVERRUN線(1108)から構成される。
IVE CLOCK (1104)によって刻時されて、RECEIVE REG (1
100)に入る。データがNULL WORDである場合、ASYNCHRON
OUSBUFFER (1102)のロードはAND回路(1109)によって抑
制される。SYSTEM CLOCK (1105)がRECEIVE CLOCK (110
4)よりも低速であるとき、データ・ストリームにNULLWO
RDSが必要になる。RECEIVE DATA (1103)に伝送エラーが
あると、NULL WORDが修正され、NULL DETECT回路(1101)
で検出されない場合がある。そのような条件では、ASYN
CHRONOUS BUFFER (1102)でOVERRUNが発生することがあ
る。このOVERRUN条件は、ASNCHRONOUS BUFFER (1102)で
データのワードを破棄することによって処理される。OV
ERRUN線(1108)は、ASYNCHRONOUS BUFFER (1102)がこの
条件をチャネルに発信するために使用される。
る送信機回路を示す。送信ハードウェアは、ASYNCHRONO
US BUFFER (1200)から構成される。ASYNCHRONOUS BUFFE
R (1200)は、TRANSMIT DATA線(1201)上でチャネルから
データ・ワードを受信する。データ・ワードに加えて、
データの実行終了ディスパリティも、DISP線(1201)上で
ASYNCHRONOUS BUFFER (1200)に送信される。ASYNCHRONO
US BUFFER (1200)は、SYSTEM CLOCK (1202)の制御のも
とでチャネルからロードされる。ASYNCHRONOUSBUFFER
(1200)からのデータ・ワードはアンロードされ、TRANSM
IT DATA OUT線(1204)上でMULTIPLEX (1203)を介してシ
リアライザに送信される。シリアライザからのTRANSMIT
CLOCK (1205)は、シリアライザ・レートでASYNCHRONOU
S BUFFER (1200)をアンロードするために使用される。T
RANSMIT CLOCK(1205)はASYNCHRONOUS BUFFERのUNLOAD線
(1206)をAND回路(1207)へ駆動する。AND回路(1207)
への他の入力は、後述する空白ペーシング機能から得ら
れる。空白ペーシング機能(1208)からの線がオンである
とき、データ・ワードがASYNCHRONOUS BUFFER (1200)か
らアンロードされ、MULTIPLEX (1203)に送信される。ま
た、AND回路(1207)の出力は、ASYNCHRONOUS BUFFER (12
00)からのデータ・ワードがTRANSMIT DATA OUT線(1204)
上で送信されるようにMULTIPLEX (1203)をゲートする。
空白ペーシング機能(1208)からの線がオフであるとき、
ASYNCHRONOUS BUFFER (1200)へのUNLOAD (1206)が抑制
され、MULTIPLEX (1203)はNULL GEN回路(1209)からデー
タ・ワードを選択する。NULL GEN回路(1209)は、ASYNCH
RONOUS BUFFER (1200)における前のデータ・ワードのDI
SP値(1210)を使用し、適切なNULL WORD(前述)を生成
する。
ており、SYSTEM CLOCK (1202)によって刻時され、NULL
PACE線(1211)上でチャネルからロードされるNULL PACE
レジスタ(1210)から構成されている。NULL PACEレジス
タ(1210)からのデータはMULTIPLEX (1212)に転送され、
さらにNULL CNTR(空白カウンタ)レジスタ(1213)に転
送される。NULL CNTRレジスタ(1213)はTRANSMIT CLOCK
(1205)によって刻時される。MULTIPLEX (1212)への他の
入力は、−1(減分論理機構)(1214)の出力と定数値
の'01'x (1215)である。MULTIPLEX (1212)はLOGIC機能
(1216)によって制御される。NULL PACEレジスタ(1210)
の出力は、=0 (1217)として示される8入力nand回路に
よって検査される。NULL PACEレジスタ(1210)が値'00'x
を含むとき、=0(1217)の出力はオンである。=0 (1217)
の出力は、LOGIC機能(1216)に接続されている。NULL CN
TR (1213)のビット0ないし6は、=0 (1218)として示さ
れる7入力nand回路に接続されている。NULL CNTRレジ
スタ(1213)が値'00'xまたは'01'xを含むとき、=0 (121
8)の出力はオンである。=0 (1218)の出力はLOGIC機能(1
216)に接続されている。NULL CNTRレジスタ(1213)のビ
ット7も、LOGIC機能(1216)に接続されている。チャネ
ルからのUSE NULL PACE = 1線(1212)は、この線をTRANS
MIT CLOCKに同期化するために使用されるSYNC論理機構
(1220)に接続されている。SYNC論理機構(1220)の出力は
LOGIC機能(1216)に接続されている。
C機能(1216)の等式を表形式で示す図19の表で説明す
る。この動作には、3つの動作モードがある。
値が'00'xでなく、USE NULL PACE =1線(1219)がオフで
あるとき、LOGICは、NULL CNTR (1213)の値を、'00'xに
達するまで減分する。NULL CNTR (1213)の値が'00'xで
あるとき、LOGICはTRANSMIT CLOCK (1205)をゲートする
AND回路(1207)への入力をオフにして、データ・スト
リームに空語を挿入する。LOGICはまた、NULL CNTR (12
13)を再初期化してNULLPACEレジスタ(1210)の値にす
る。このプロセスは繰り返される。
PACE (1210)の値が'00'xであり、USE NULL PACE = 1線
(1219)がオフであるとき、LOGICはつねに、AND回路(120
7)を介してTRANSMIT CLOCK (1205)をゲートする。TRANS
MIT DATA OUT線(1204)に挿入される空語はない。
(1219)がオンであるとき、NULL PACEレジスタ(1210)の
値は無視され、データ・ストリームに1語おきに空語が
挿入される。USE NULL PACE = 1 (1219)がオンになると
きは、NULL CNTR (1213)の値が'01'xよりも大きいの
で、LOGICはNULL CNTRレジスタ(1213)の値を強制的に'0
1'xにする。この機能は、大規模なペーシング・カウン
トが終了するのを待たずに、ただちに空白ペーシング1
を開始する。NULL CNTR (1213)の値が'00'xに達する
と、LOGICは空語を挿入し、NULL CNTR (1213)を再初期
化して'01'xにする。したがって、空語はデータ・ワー
ドと交互に配置される。このモードではNULL PACEレジ
スタ(1210)の内容が検査されないので、チャネルは、不
安定問題を発生させずに、NULL PACEレジスタ(1210)の
内容を自由に変更する。
いる。 (1)フレームの送信機またはレシーバとして機能でき
る相互接続された要素を備えたデータ処理複合体におけ
る、リンクの各端でリンクの速度よりも速いか、あるい
は遅い速度でシステムを操作する方法において、送信機
の最大送信可能速度を判断し、レシーバの最大受信可能
速度を含むフレームを受信し、送信機とレシーバの両方
についての最大動作可能速度を判断してから、送信機を
その速度で動作するようにセットし、送信機に動作速度
で空語を挿入し、空語をレシーバでの受信時に削除する
ことからなることを特徴とする方法。 (2)システムが前のワードを読み取る前に、受信され
たワードが上書きされるときに、オーバラン表示がセッ
トされることを特徴とする(1)に記載の方法。 (3)送信機において動作速度で空語を挿入する際に、
空語が8/10コード化規則に従い、8/10コード用
の空語が文字K28.5-D21.5-D21.5-D16.5、すなわちコー
ド(1100000101 1010101010 1010101010 0110111010およ
び0011111010 1010101010 1010101010 1001001010)から
構成され、これらのコードが、挿入用に、データ・スト
リームの実行ディスパリティに基づき動的に選択される
ので、送信機が、すべての8/10コード化規則が満た
されるように適切なバージョンの空語を維持し、使用す
ることを特徴とする(1)に記載の方法。 (4)空語が中立ディスパリティをもち、伝送されるデ
ータに影響を及ぼさずに空語を追加し、削除できること
を特徴とする(3)に記載の方法。 (5)レシーバが、データを受信できる最大速度を送信
機に指定できることを特徴とする(1)に記載の方法。 (6)連続シーケンスの受信時に、ペーシング速度が最
低許容速度にリセットされ、レシーバのペーシング速度
が最低許容速度で送信機に送信され、送信機が、送信側
のペーシング速度の受信後に、ペーシング速度をセット
することを特徴とする(5)に記載の方法。 (7)空語を認識するハードウェアの一部を、遊休語を
認識するためにも使用できるように、遊休語に似た空語
を選択することを特徴とする(3)に記載の方法。
いて、リンクの速度よりも速い、あるいは遅い速度で動
作する要素に適用可能にするためのデータ処理複合体の
要素間の空語制御方法が提供されることとなった。
接続を示す図である。
ある。
を示す図である。
ある。
ァイバ対リンクを示す図である。
ファイバ・リンクを示す図である。
4ファイバ・リンクを示す図である。
である4ファイバ・リンクを示す図である。
である4ファイバ・リンクを示す図である。
である4ファイバ・リンクを示す図である。
である4ファイバ・リンクを示す図である。
る。
を示す図である。
る。
る。
Claims (7)
- 【請求項1】フレームの送信機またはレシーバとして機
能できる相互接続された要素を備えたデータ処理複合体
における、リンクの各端でリンクの速度よりも速いか、
あるいは遅い速度でシステムを操作する方法において、 送信機の最大送信可能速度を判断し、レシーバの最大受
信可能速度を含むフレームを受信し、 送信機とレシーバの両方についての最大動作可能速度を
判断してから、送信機をその速度で動作するようにセッ
トし、 送信機に動作速度で空語を挿入し、 空語をレシーバでの受信時に削除することからなること
を特徴とする方法。 - 【請求項2】システムが前のワードを読み取る前に、受
信されたワードが上書きされるときに、オーバラン表示
がセットされることを特徴とする請求項1に記載の方
法。 - 【請求項3】送信機において動作速度で空語を挿入する
際に、空語が8/10コード化規則に従い、8/10コ
ード用の空語が文字K28.5-D21.5-D21.5-D16.5、すなわ
ちコード(1100000101 1010101010 1010101010 01101110
10および0011111010 1010101010 1010101010 100100101
0)から構成され、これらのコードが、挿入用に、データ
・ストリームの実行ディスパリティに基づき動的に選択
されるので、送信機が、すべての8/10コード化規則
が満たされるように適切なバージョンの空語を維持し、
使用することを特徴とする請求項1に記載の方法。 - 【請求項4】空語が中立ディスパリティをもち、伝送さ
れるデータに影響を及ぼさずに空語を追加し、削除でき
ることを特徴とする請求項3に記載の方法。 - 【請求項5】レシーバが、データを受信できる最大速度
を送信機に指定できることを特徴とする請求項1に記載
の方法。 - 【請求項6】連続シーケンスの受信時に、ペーシング速
度が最低許容速度にリセットされ、 レシーバのペーシング速度が最低許容速度で送信機に送
信され、 送信機が、送信側のペーシング速度の受信後に、ペーシ
ング速度をセットすることを特徴とする請求項5に記載
の方法。 - 【請求項7】空語を認識するハードウェアの一部を、遊
休語を認識するためにも使用できるように、遊休語に似
た空語を選択することを特徴とする請求項3に記載の方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/071,150 US5548623A (en) | 1992-02-20 | 1993-06-01 | Null words for pacing serial links to driver and receiver speeds |
| US071150 | 1993-06-01 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06348623A true JPH06348623A (ja) | 1994-12-22 |
| JP2510077B2 JP2510077B2 (ja) | 1996-06-26 |
Family
ID=22099561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6080075A Expired - Lifetime JP2510077B2 (ja) | 1993-06-01 | 1994-04-19 | 直列リンクとドライバおよびレシ―バの速度とをペ―シングするための空語制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2510077B2 (ja) |
-
1994
- 1994-04-19 JP JP6080075A patent/JP2510077B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2510077B2 (ja) | 1996-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2524480B2 (ja) | システム間チャネル用静止機能および静止解除機能 | |
| KR960005396B1 (ko) | 데이타 처리 콤플렉스의 두 요소간에 동작 링크를 설정하는 방법 및 데이타 처리 콤플렉스의 두 요소를 상호 연결하는 장치 | |
| US5509122A (en) | Configurable, recoverable parallel bus | |
| US5909427A (en) | Redundant switch system and method of operation | |
| EP0425777B1 (en) | Switch method and protocol for making dynamic connections | |
| US4929939A (en) | High-speed switching system with flexible protocol capability | |
| US6188702B1 (en) | High speed linking module | |
| US5617547A (en) | Switch network extension of bus architecture | |
| US4970720A (en) | Packet communication exchange including dummy packet transmission | |
| JPH0657010B2 (ja) | データコード間でデータ流れを変換するための変換システム | |
| JPH0522425B2 (ja) | ||
| US5548623A (en) | Null words for pacing serial links to driver and receiver speeds | |
| JPH0787466B2 (ja) | 通信端末の挿入制御方法 | |
| US5355124A (en) | Wiring concentrator for data networks | |
| JP3087258B2 (ja) | コンピュータ・プロセッサのネットワーク及びデータ半同期伝送方法 | |
| JPH02149051A (ja) | 通信リンク・インターフェースの初期化および同期方法および通信リンクの受信機 | |
| US5418939A (en) | Concurrent maintenance of degraded parallel/serial buses | |
| US4835776A (en) | Communication filter | |
| CN114884767A (zh) | 一种同步双冗余can总线通信系统、方法、设备及介质 | |
| JP2510077B2 (ja) | 直列リンクとドライバおよびレシ―バの速度とをペ―シングするための空語制御方法 | |
| US5206860A (en) | Recovery from a possible switching error in a computer i/o system | |
| EP0173508B1 (en) | Local area network | |
| JP2510076B2 (ja) | 劣化した並列/直列バスの並行保守 | |
| EP0651336A1 (en) | Switch network extension of bus architecture | |
| AU3798693A (en) | Accelerated token ring network |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110416 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110416 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120416 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120416 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 17 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 17 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140416 Year of fee payment: 18 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |