JPH06349950A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH06349950A JPH06349950A JP13590093A JP13590093A JPH06349950A JP H06349950 A JPH06349950 A JP H06349950A JP 13590093 A JP13590093 A JP 13590093A JP 13590093 A JP13590093 A JP 13590093A JP H06349950 A JPH06349950 A JP H06349950A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- wiring layer
- hole
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 熱処理を伴う工程における層間絶縁膜におけ
る穴の側面である露出面からの脱ガスを防止する。 【構成】 半導体基板１上に形成された第一の配線層２
と第二の配線層７との間に介在する第二の層間絶縁膜４
に形成されるビア・ホール５の内壁を含む露出面を窒化
膜13で覆う。第一の配線層３と第二の配線層７を電気的
に接続する導電層６を選択ＣＶＤ成長法による導電物質
の埋め込みによって形成する際に、窒化膜13が第二の層
間絶縁膜４からの脱ガスによる導電物質の成長不良を防
止することになる。
る穴の側面である露出面からの脱ガスを防止する。 【構成】 半導体基板１上に形成された第一の配線層２
と第二の配線層７との間に介在する第二の層間絶縁膜４
に形成されるビア・ホール５の内壁を含む露出面を窒化
膜13で覆う。第一の配線層３と第二の配線層７を電気的
に接続する導電層６を選択ＣＶＤ成長法による導電物質
の埋め込みによって形成する際に、窒化膜13が第二の層
間絶縁膜４からの脱ガスによる導電物質の成長不良を防
止することになる。
Description
【０００１】
【産業上の利用分野】この明は半導体装置の製造方法に
係わり、特に、多層配線構造を有した半導体製造装置の
製造方法に関するものである。
係わり、特に、多層配線構造を有した半導体製造装置の
製造方法に関するものである。
【０００２】
【従来の技術】ＬＳＩの高集積化にともない、多層配線
技術の向上が強く望まれるようになってきた。特に、上
下２層の配線層を電気的に接続するために設けられるビ
アホールのアスペクト比が高くなるに従い、ビアホール
における信頼性の劣化が顕著になってきている。この問
題を解消する方法として選択ＣＶＤ法を用いて、ビアホ
ールを金属膜で埋め込む構造が開発されている。以下、
この半導体装置の構造呼び製造方法の従来例を図２１〜
２５に基づいて説明する。
技術の向上が強く望まれるようになってきた。特に、上
下２層の配線層を電気的に接続するために設けられるビ
アホールのアスペクト比が高くなるに従い、ビアホール
における信頼性の劣化が顕著になってきている。この問
題を解消する方法として選択ＣＶＤ法を用いて、ビアホ
ールを金属膜で埋め込む構造が開発されている。以下、
この半導体装置の構造呼び製造方法の従来例を図２１〜
２５に基づいて説明する。
【０００３】図２５において、１はSiなどの半導体基
板、２はこの半導体基板１の表面上に形成されたシリコ
ン酸化膜などからなる第一の層間絶縁膜、３はこの第一
の層間絶縁膜上に部分的に形成されたAl合金などからな
る第一の配線層、４はこの第一の配線層及び上記第一の
層間絶縁膜の表面上に形成され、シリコン酸化膜などか
らなる第一の絶縁膜4aとＳＯＧ（Spin on Glass ）膜か
らなる第二の絶縁膜4bとシリコン酸化膜などからなる第
三の絶縁膜4cとの三層構造からなる第二の層間絶縁膜、
５は上記第二の層間絶縁膜４の表面から上記第一の配線
層３の表面に達する穴（ビア・ホール）、６は上記ビア
・ホールの内部に埋め込まれたタングステン等の金属膜
からなる導電物質、７はこの導電物質及び上記第二の層
間絶縁膜４の表面上に形成されたAl合金などからなる第
二の配線層である。
板、２はこの半導体基板１の表面上に形成されたシリコ
ン酸化膜などからなる第一の層間絶縁膜、３はこの第一
の層間絶縁膜上に部分的に形成されたAl合金などからな
る第一の配線層、４はこの第一の配線層及び上記第一の
層間絶縁膜の表面上に形成され、シリコン酸化膜などか
らなる第一の絶縁膜4aとＳＯＧ（Spin on Glass ）膜か
らなる第二の絶縁膜4bとシリコン酸化膜などからなる第
三の絶縁膜4cとの三層構造からなる第二の層間絶縁膜、
５は上記第二の層間絶縁膜４の表面から上記第一の配線
層３の表面に達する穴（ビア・ホール）、６は上記ビア
・ホールの内部に埋め込まれたタングステン等の金属膜
からなる導電物質、７はこの導電物質及び上記第二の層
間絶縁膜４の表面上に形成されたAl合金などからなる第
二の配線層である。
【０００４】次に、このように構成された半導体装置の
製造方法について説明する。まず、図２１に示すよう
に、半導体基板１の表面上に第一の層間絶縁膜２をＣＶ
Ｄ法で形成する。次いで、この第一の層間絶縁膜２の表
面上にスパッタ法などを用いてAl合金膜を成膜し写真製
版及びエッチング技術などを用いて第一の配線層３を形
成する。次いで、ＣＶＤ法などにより第一の絶縁膜であ
るシリコン膜4aを形成した後、スピンコート法によって
ＳＯＧ膜からなる第二の絶縁膜4bを形成し、さらに第三
の絶縁膜であるシリコン酸化膜4cをＣＶＤ法などにより
形成することによって三層構造からなる第二の層間絶縁
膜４を形成する。ここで、ＳＯＧ膜からなる第二の絶縁
膜4bは段差の平坦化のために形成されるものであり、ま
た、第一の絶縁膜4a及び第三の絶縁膜4cは上記ＳＯＧ膜
4bが配線層３等と反応して劣化することを防止するため
に形成されるものである。
製造方法について説明する。まず、図２１に示すよう
に、半導体基板１の表面上に第一の層間絶縁膜２をＣＶ
Ｄ法で形成する。次いで、この第一の層間絶縁膜２の表
面上にスパッタ法などを用いてAl合金膜を成膜し写真製
版及びエッチング技術などを用いて第一の配線層３を形
成する。次いで、ＣＶＤ法などにより第一の絶縁膜であ
るシリコン膜4aを形成した後、スピンコート法によって
ＳＯＧ膜からなる第二の絶縁膜4bを形成し、さらに第三
の絶縁膜であるシリコン酸化膜4cをＣＶＤ法などにより
形成することによって三層構造からなる第二の層間絶縁
膜４を形成する。ここで、ＳＯＧ膜からなる第二の絶縁
膜4bは段差の平坦化のために形成されるものであり、ま
た、第一の絶縁膜4a及び第三の絶縁膜4cは上記ＳＯＧ膜
4bが配線層３等と反応して劣化することを防止するため
に形成されるものである。
【０００５】次に、図２２に示すように、この第二の層
間絶縁膜４に対して、写真製版技術及びエッチング技術
により上記第一の配線層３の表面に達する穴であるビア
・ホール５を形成する。図２３に示すように、ビア・ホ
ール５の内部をBcl3プラズマ８に晒すことにより、第一
の配線層３の表面上に形成された自然酸化膜を除去す
る。次いで、図２４に示すように、アニールによって第
一の配線層３の露出面に吸着した塩素を放出させた後、
ビア・ホール５の内部に選択ＣＶＤ法によってタングス
テンなどの導電物質６を埋め込む。そして、図２５に示
すように、導電物質６及び第二の層間絶縁膜４の表面上
にスパッタ法などを用いてAl合金膜を成膜し写真製版及
びエッチング技術などを用いて第二の配線層７を形成す
る。
間絶縁膜４に対して、写真製版技術及びエッチング技術
により上記第一の配線層３の表面に達する穴であるビア
・ホール５を形成する。図２３に示すように、ビア・ホ
ール５の内部をBcl3プラズマ８に晒すことにより、第一
の配線層３の表面上に形成された自然酸化膜を除去す
る。次いで、図２４に示すように、アニールによって第
一の配線層３の露出面に吸着した塩素を放出させた後、
ビア・ホール５の内部に選択ＣＶＤ法によってタングス
テンなどの導電物質６を埋め込む。そして、図２５に示
すように、導電物質６及び第二の層間絶縁膜４の表面上
にスパッタ法などを用いてAl合金膜を成膜し写真製版及
びエッチング技術などを用いて第二の配線層７を形成す
る。
【０００６】
【発明が解決しようとする課題】従来の半導体装置は以
上のように構成されていたので、選択ＣＶＤ法で導電物
質６であるタングステンなどを形成する際に第二の層間
絶縁膜４、特にＳＯＧ膜4bの膜中に吸着されている水や
炭化水素等が脱離し、選択ＣＶＤ法によるタングステン
の成長に影響を及ぼすため、タングステンなど導電物質
６の成長不良が発生するという問題点があった。また、
Bcl3プラズマ８処理後のアニールでも吸着ガス、特に水
の脱離により、第一の配線層３の露出面が再度酸化され
て、第一の配線層３とビア・ホール内を埋め込んだ導電
物質６との間の電気抵抗が上昇し、不良の原因となる問
題点があった。
上のように構成されていたので、選択ＣＶＤ法で導電物
質６であるタングステンなどを形成する際に第二の層間
絶縁膜４、特にＳＯＧ膜4bの膜中に吸着されている水や
炭化水素等が脱離し、選択ＣＶＤ法によるタングステン
の成長に影響を及ぼすため、タングステンなど導電物質
６の成長不良が発生するという問題点があった。また、
Bcl3プラズマ８処理後のアニールでも吸着ガス、特に水
の脱離により、第一の配線層３の露出面が再度酸化され
て、第一の配線層３とビア・ホール内を埋め込んだ導電
物質６との間の電気抵抗が上昇し、不良の原因となる問
題点があった。
【０００７】この発明は上記のような問題点を解消する
ためになされたもので、第二の層間絶縁膜における吸着
ガスの脱離による影響を防止できる半導体装置及びその
製造方法を得ることを目的としたものである。
ためになされたもので、第二の層間絶縁膜における吸着
ガスの脱離による影響を防止できる半導体装置及びその
製造方法を得ることを目的としたものである。
【０００８】
【課題を解決するための手段】この発明の第一の発明に
かかわる半導体装置は、半導体基板上に形成された第一
の層間絶縁膜上に形成された配線層と、この配線層上及
び第一の層間絶縁膜上に形成され、表面から配線層の表
面に達する穴を有した第二の層間絶縁膜とを有し、この
第二の層間絶縁膜の少なくとも穴の側面を含む露出面に
窒化物を形成し、穴の内部に導電物質からなる導電層を
埋め込んだものである。
かかわる半導体装置は、半導体基板上に形成された第一
の層間絶縁膜上に形成された配線層と、この配線層上及
び第一の層間絶縁膜上に形成され、表面から配線層の表
面に達する穴を有した第二の層間絶縁膜とを有し、この
第二の層間絶縁膜の少なくとも穴の側面を含む露出面に
窒化物を形成し、穴の内部に導電物質からなる導電層を
埋め込んだものである。
【０００９】この発明の第二の発明にかかわる半導体装
置の製造方法は、半導体基板上に第一の層間絶縁膜を形
成する工程と、この第一の層間絶縁膜上に配線層を形成
する工程と、この配線層上及び第一の層間絶縁膜上に第
二の層間絶縁膜を形成する工程と、この第二の層間絶縁
膜の表面からの配線層の表面に達する穴を形成する工程
と、第二の層間絶縁膜の少なくとも穴の側面を含む露出
する面を窒化する工程と、第二の層間絶縁膜の穴の内部
に導電物質を埋め込む工程とを設けたものである。
置の製造方法は、半導体基板上に第一の層間絶縁膜を形
成する工程と、この第一の層間絶縁膜上に配線層を形成
する工程と、この配線層上及び第一の層間絶縁膜上に第
二の層間絶縁膜を形成する工程と、この第二の層間絶縁
膜の表面からの配線層の表面に達する穴を形成する工程
と、第二の層間絶縁膜の少なくとも穴の側面を含む露出
する面を窒化する工程と、第二の層間絶縁膜の穴の内部
に導電物質を埋め込む工程とを設けたものである。
【００１０】この発明の第三の発明に係わる半導体装置
の製造方法は、半導体基板上に第一の層間絶縁膜を形成
する工程と、この第一の層間絶縁膜上に配線層を形成す
る工程と、この配線層上及び第一の層間絶縁膜上に第二
の層間絶縁膜を形成する工程と、この第二の層間絶縁膜
の表面から配線層の表面に達する穴を形成する工程と、
穴を含む第二の層間絶縁膜の表面及び配線層の表面に窒
化膜を堆積する工程と、この窒化膜を第二の層間絶縁膜
の穴の側面部分を除いて除去する工程と、第二の層間絶
縁膜の穴の内部に導電物質を埋め込む工程とを設けたも
のである。
の製造方法は、半導体基板上に第一の層間絶縁膜を形成
する工程と、この第一の層間絶縁膜上に配線層を形成す
る工程と、この配線層上及び第一の層間絶縁膜上に第二
の層間絶縁膜を形成する工程と、この第二の層間絶縁膜
の表面から配線層の表面に達する穴を形成する工程と、
穴を含む第二の層間絶縁膜の表面及び配線層の表面に窒
化膜を堆積する工程と、この窒化膜を第二の層間絶縁膜
の穴の側面部分を除いて除去する工程と、第二の層間絶
縁膜の穴の内部に導電物質を埋め込む工程とを設けたも
のである。
【００１１】この発明の第四の発明にかかわる半導体装
置の製造方法は、半導体基板上に第一の層間絶縁膜を形
成する工程と、この第一の層間絶縁膜上に配線層を形成
する工程と、この配線層上及び第一の層間絶縁膜上に第
二の層間絶縁膜を形成する工程と、この第二の層間絶縁
膜の表面から配線層の表面に達する穴を形成する工程
と、真空中においてアニールを行う工程と、当該真空を
破ることなく第一の配線層上の酸化膜を除去する工程
と、当該真空を破ることなく第二の層間絶縁膜の穴の内
部に導電物質を埋め込む工程とを設けたものである。
置の製造方法は、半導体基板上に第一の層間絶縁膜を形
成する工程と、この第一の層間絶縁膜上に配線層を形成
する工程と、この配線層上及び第一の層間絶縁膜上に第
二の層間絶縁膜を形成する工程と、この第二の層間絶縁
膜の表面から配線層の表面に達する穴を形成する工程
と、真空中においてアニールを行う工程と、当該真空を
破ることなく第一の配線層上の酸化膜を除去する工程
と、当該真空を破ることなく第二の層間絶縁膜の穴の内
部に導電物質を埋め込む工程とを設けたものである。
【００１２】
【作用】この発明の第一の発明においては、第二の層間
絶縁膜の穴の側面を含む露出面に形成された窒化物が、
第二の層間絶縁膜からガスが脱離することを防止する。
絶縁膜の穴の側面を含む露出面に形成された窒化物が、
第二の層間絶縁膜からガスが脱離することを防止する。
【００１３】この発明の第二の発明においては、第二の
層間絶縁膜の穴の側面を含む露出面を窒化する工程によ
り、第二の層間絶縁膜における少なくとも穴の側面に窒
化物が形成され、それ以降の工程において、第二層間絶
縁膜からガスが脱離することを防止する。
層間絶縁膜の穴の側面を含む露出面を窒化する工程によ
り、第二の層間絶縁膜における少なくとも穴の側面に窒
化物が形成され、それ以降の工程において、第二層間絶
縁膜からガスが脱離することを防止する。
【００１４】この発明の第三の発明においては、第二の
層間絶縁膜の穴の側面に窒化膜を堆積する工程により、
第二の層間絶縁膜の穴の側面に窒化物が形成され、それ
以降の工程において、第二の層間絶縁膜からガスが脱離
することを防止する。
層間絶縁膜の穴の側面に窒化膜を堆積する工程により、
第二の層間絶縁膜の穴の側面に窒化物が形成され、それ
以降の工程において、第二の層間絶縁膜からガスが脱離
することを防止する。
【００１５】この発明の第四の発明においては、真空中
でアニールを行った後、当該真空を破ることなく連続し
て、配線層の酸化膜除去工程、導電物質を埋め込む工程
を行うことにより、アニールで第二の層間絶縁膜中の吸
着ガスが放出され、吸着ガスの放出が無い状態で以後の
工程が行われる。
でアニールを行った後、当該真空を破ることなく連続し
て、配線層の酸化膜除去工程、導電物質を埋め込む工程
を行うことにより、アニールで第二の層間絶縁膜中の吸
着ガスが放出され、吸着ガスの放出が無い状態で以後の
工程が行われる。
【００１６】
【実施例】実施例１．以下、この発明の半導体装置の実
施例１を図１に基づいて説明する。図において、１はSi
などの半導体基板、２はこの半導体基板１の表面上に形
成されたシリコン酸化膜などからなる第一の層間絶縁
膜、３はこの第一の層間絶縁膜上に部分的に形成された
Al合金などからなる第一の配線層、４はこの第一の配線
層及び上記第一の層間絶縁膜２の表面上に形成され、シ
リコン酸化膜などからなる第一の絶縁膜4aとＳＯＧ（Sp
in on Glass ）膜からなる第二の絶縁膜4bとシリコン酸
化膜などからなる第三の絶縁膜4cとの三層構造からなる
第二の層間絶縁膜、５はこの第二の層間絶縁膜の表面か
ら上記第一の配線層３の表面に達する穴（ビア・ホー
ル）、６はこのビア・ホール５の内部に埋め込んだタン
グステン等の金属膜からなる導電物質の導電層、７はこ
の導電層及び上記第二の層間絶縁膜４の表面上に形成さ
れたAl合金などからなる第二の配線層、13は第二の層間
絶縁膜の表面上に形成されたSi窒化膜である。
施例１を図１に基づいて説明する。図において、１はSi
などの半導体基板、２はこの半導体基板１の表面上に形
成されたシリコン酸化膜などからなる第一の層間絶縁
膜、３はこの第一の層間絶縁膜上に部分的に形成された
Al合金などからなる第一の配線層、４はこの第一の配線
層及び上記第一の層間絶縁膜２の表面上に形成され、シ
リコン酸化膜などからなる第一の絶縁膜4aとＳＯＧ（Sp
in on Glass ）膜からなる第二の絶縁膜4bとシリコン酸
化膜などからなる第三の絶縁膜4cとの三層構造からなる
第二の層間絶縁膜、５はこの第二の層間絶縁膜の表面か
ら上記第一の配線層３の表面に達する穴（ビア・ホー
ル）、６はこのビア・ホール５の内部に埋め込んだタン
グステン等の金属膜からなる導電物質の導電層、７はこ
の導電層及び上記第二の層間絶縁膜４の表面上に形成さ
れたAl合金などからなる第二の配線層、13は第二の層間
絶縁膜の表面上に形成されたSi窒化膜である。
【００１７】上記Si窒化膜13はガスに対する通気性が低
いため、第二の層間絶縁膜４の表面全体を覆うことによ
って、第二の層間絶縁膜４、特にＳＯＧ膜4bからのガス
の放出を抑制する効果があるので、上記の導電層６を選
択ＣＶＤ法によって成長する際などの熱処理における、
放出ガスによる成長不良等を防止することができ、導電
層６形成時の導電物質の成長不良及び第一の配線層３の
表面の酸化を防げ、第一の配線層３と第二の配線層７と
の電気的接続が良好になるものである。
いため、第二の層間絶縁膜４の表面全体を覆うことによ
って、第二の層間絶縁膜４、特にＳＯＧ膜4bからのガス
の放出を抑制する効果があるので、上記の導電層６を選
択ＣＶＤ法によって成長する際などの熱処理における、
放出ガスによる成長不良等を防止することができ、導電
層６形成時の導電物質の成長不良及び第一の配線層３の
表面の酸化を防げ、第一の配線層３と第二の配線層７と
の電気的接続が良好になるものである。
【００１８】実施例２．次ぎに、上記実施例１のように
構成された半導体装置の製造方法について図２ないし図
７を用いて説明する。図２に示すように、半導体基板１
の表面上に第一の層間絶縁膜２をＣＶＤ法で形成する。
次に、この第一の層間絶縁膜２の表面上にスパッタ法な
どを用いてAl合金膜を成膜し写真製版及びエッチング技
術などを用いて第一の配線層３を形成する。次に、ＣＶ
Ｄ法などにより第一の絶縁膜であるリシコン膜4aを形成
した後、スピンコート法によってＳＯＧ膜からなる第二
の絶縁膜4bを形成し、さらに第三の絶縁膜であるシリコ
ン酸化膜4cをＣＶＤ法などにより形成することによって
三層構造からなる第二の層間絶縁膜４を形成する。ここ
で、ＳＯＧ膜からなる第二の絶縁膜4bは段差の平坦化の
ために形成するものであり、また、第一の絶縁膜4a及び
第三の絶縁膜4cは上記ＳＯＧ膜4bが配線層３等と反応し
て劣化することを防止するために形成されている。
構成された半導体装置の製造方法について図２ないし図
７を用いて説明する。図２に示すように、半導体基板１
の表面上に第一の層間絶縁膜２をＣＶＤ法で形成する。
次に、この第一の層間絶縁膜２の表面上にスパッタ法な
どを用いてAl合金膜を成膜し写真製版及びエッチング技
術などを用いて第一の配線層３を形成する。次に、ＣＶ
Ｄ法などにより第一の絶縁膜であるリシコン膜4aを形成
した後、スピンコート法によってＳＯＧ膜からなる第二
の絶縁膜4bを形成し、さらに第三の絶縁膜であるシリコ
ン酸化膜4cをＣＶＤ法などにより形成することによって
三層構造からなる第二の層間絶縁膜４を形成する。ここ
で、ＳＯＧ膜からなる第二の絶縁膜4bは段差の平坦化の
ために形成するものであり、また、第一の絶縁膜4a及び
第三の絶縁膜4cは上記ＳＯＧ膜4bが配線層３等と反応し
て劣化することを防止するために形成されている。
【００１９】次に、図３に示すように、この第二の層間
絶縁膜４に対して、写真製版技術及びエッチング技術に
より、第一の配線層３の表面に達する穴であるビア・ホ
ール５を形成する。図４に示すように、図３に示した状
態のものを300 ℃程度に加熱しながら窒素プラズマ11に
晒す。このときの処理条件は、例えば、窒素流量を30sc
cm, 圧力30mtorr 、ＲＦパワー100 Ｗ、処理時間３分程
度で行う。このプラズマ処理は減圧状態（30mtorr 程
度）で基板加熱しながら行うため、第二の層間絶縁膜
４、特にＳＯＧ膜4b内に吸着している水や炭化水素を効
果的に放出させる。そして、第二の層間絶縁膜４に含ま
れるSiとN2との反応により第二の層間絶縁膜４の露出面
にSi窒化膜（SiN)13が形成される。このSi窒化膜13が形
成されるため、この状態のものを大気中に晒した時に、
再度水等のガスが第二の層間絶縁膜４に吸着されるのを
防止するとともに、第二の層間絶縁膜４中の残留ガスが
後のプロセス中に放出されるのを防ぐことができる。
絶縁膜４に対して、写真製版技術及びエッチング技術に
より、第一の配線層３の表面に達する穴であるビア・ホ
ール５を形成する。図４に示すように、図３に示した状
態のものを300 ℃程度に加熱しながら窒素プラズマ11に
晒す。このときの処理条件は、例えば、窒素流量を30sc
cm, 圧力30mtorr 、ＲＦパワー100 Ｗ、処理時間３分程
度で行う。このプラズマ処理は減圧状態（30mtorr 程
度）で基板加熱しながら行うため、第二の層間絶縁膜
４、特にＳＯＧ膜4b内に吸着している水や炭化水素を効
果的に放出させる。そして、第二の層間絶縁膜４に含ま
れるSiとN2との反応により第二の層間絶縁膜４の露出面
にSi窒化膜（SiN)13が形成される。このSi窒化膜13が形
成されるため、この状態のものを大気中に晒した時に、
再度水等のガスが第二の層間絶縁膜４に吸着されるのを
防止するとともに、第二の層間絶縁膜４中の残留ガスが
後のプロセス中に放出されるのを防ぐことができる。
【００２０】次に、図５に示すように、ビア・ホール５
の内部をBcl3プラズマ８に晒すことにより、第一の配線
層３の表面上に形成された自然酸化膜を除去する。次い
で、図６に示すように、アニールによって第一の配線層
３に吸着した塩素を放出させた後、ビア・ホール５の内
部に選択ＣＶＤ法によってタングステンなどの導電物質
を埋め込んで導電層６を形成する。そして、図７に示す
ように、導電層６及び第二の層間絶縁膜４の表面上にス
パッタ法などを用いてAl合金膜を成膜し写真製版及びエ
ッチング技術などを用いて第二の配線層７を形成する。
以上の各工程において、第二の層間絶縁膜４からのガス
の放出がSi窒化膜で防げるので、導電層６を形成するた
めの選択ＣＶＤ法による導電物質の成長に際しては、従
来例で示した第二の層間絶縁膜からのガスの影響による
成長不良を防止することができる。また、Bcl3プラズマ
８処理後のアニール工程に際しても、水等のガスにより
第一の配線層３の表面が再度酸化されることを防止する
ことができる。
の内部をBcl3プラズマ８に晒すことにより、第一の配線
層３の表面上に形成された自然酸化膜を除去する。次い
で、図６に示すように、アニールによって第一の配線層
３に吸着した塩素を放出させた後、ビア・ホール５の内
部に選択ＣＶＤ法によってタングステンなどの導電物質
を埋め込んで導電層６を形成する。そして、図７に示す
ように、導電層６及び第二の層間絶縁膜４の表面上にス
パッタ法などを用いてAl合金膜を成膜し写真製版及びエ
ッチング技術などを用いて第二の配線層７を形成する。
以上の各工程において、第二の層間絶縁膜４からのガス
の放出がSi窒化膜で防げるので、導電層６を形成するた
めの選択ＣＶＤ法による導電物質の成長に際しては、従
来例で示した第二の層間絶縁膜からのガスの影響による
成長不良を防止することができる。また、Bcl3プラズマ
８処理後のアニール工程に際しても、水等のガスにより
第一の配線層３の表面が再度酸化されることを防止する
ことができる。
【００２１】実施例３．この発明の実施例３である半導
体装置の製造方法を図８ないし図１３に基づいて説明す
る。図８及び図９に示すように、第二の層間絶縁膜４に
ビア・ホール５を形成するまでの工程は上記した実施例
２と同一である。次いで、図１０に示すように、第二の
層間絶縁膜４の露出面に対し、アンモニア（NH3 ）雰囲
気中、例えば、アンモニア流量１SLM 、圧力0.5torr の
雰囲気で300 ℃に基板加熱しながら、５分程度ＵＶ光
（紫外線）12を照射する。この処理は減圧状態（0.5tor
r 程度）で基板加熱しながら行うため、第二の層間絶縁
膜４、特にＳＯＧ膜4b内に吸着している水や炭化水素を
効果的に放出させる。そして、第二の層間絶縁膜４に含
まれるSiとN2との反応により第二の層間絶縁膜４の露出
面にSi窒化膜（SiN)13が形成される。このSi窒化膜13が
形成されるため、この状態のものを大気中に晒した時
に、再度水等のガスが第二の層間絶縁膜４に吸着される
のを防止するとともに、第二の層間絶縁膜４中の残留ガ
スが後のプロセス中に放出されるのを防ぐことができる
点は上記実施例２と同様である。
体装置の製造方法を図８ないし図１３に基づいて説明す
る。図８及び図９に示すように、第二の層間絶縁膜４に
ビア・ホール５を形成するまでの工程は上記した実施例
２と同一である。次いで、図１０に示すように、第二の
層間絶縁膜４の露出面に対し、アンモニア（NH3 ）雰囲
気中、例えば、アンモニア流量１SLM 、圧力0.5torr の
雰囲気で300 ℃に基板加熱しながら、５分程度ＵＶ光
（紫外線）12を照射する。この処理は減圧状態（0.5tor
r 程度）で基板加熱しながら行うため、第二の層間絶縁
膜４、特にＳＯＧ膜4b内に吸着している水や炭化水素を
効果的に放出させる。そして、第二の層間絶縁膜４に含
まれるSiとN2との反応により第二の層間絶縁膜４の露出
面にSi窒化膜（SiN)13が形成される。このSi窒化膜13が
形成されるため、この状態のものを大気中に晒した時
に、再度水等のガスが第二の層間絶縁膜４に吸着される
のを防止するとともに、第二の層間絶縁膜４中の残留ガ
スが後のプロセス中に放出されるのを防ぐことができる
点は上記実施例２と同様である。
【００２２】以後の工程は実施例２と同様であり、図１
１に示すように、ビア・ホール５の内部をBcl3プラズマ
８に晒すことにより、第一の配線層３の表面上に形成さ
れた自然酸化膜を除去する。次いで、図１２に示すよう
に、アニールによって第一の配線層３に吸着した塩素を
放出させた後、ビア・ホール５の内部に選択ＣＶＤ法に
よってタングステンなどの導電物質を埋め込んで導電層
６を形成する。そして、図１３に示すように、導電層６
及び第二の層間絶縁膜４の表面上にスパッタ法などを用
いてAl合金膜を成膜し写真製版及びエッチング技術など
を用いて第二の配線層７を形成する。また、各工程にお
ける効果も実施例２と同様である。
１に示すように、ビア・ホール５の内部をBcl3プラズマ
８に晒すことにより、第一の配線層３の表面上に形成さ
れた自然酸化膜を除去する。次いで、図１２に示すよう
に、アニールによって第一の配線層３に吸着した塩素を
放出させた後、ビア・ホール５の内部に選択ＣＶＤ法に
よってタングステンなどの導電物質を埋め込んで導電層
６を形成する。そして、図１３に示すように、導電層６
及び第二の層間絶縁膜４の表面上にスパッタ法などを用
いてAl合金膜を成膜し写真製版及びエッチング技術など
を用いて第二の配線層７を形成する。また、各工程にお
ける効果も実施例２と同様である。
【００２３】実施例４．この発明の実施例４である半導
体装置の製造方法を図１４ないし図２０に基づいて説明
する。図１４及び図１５に示すように、第二の層間絶縁
膜４にビア・ホール５を形成するまでの工程は上記実施
例２および実施例３と同一である。次いで、図１６に示
すように、プラズマＣＶＤ法により、第二の層間絶縁膜
４の露出面全体に対して、Si窒化膜（SiN)13を成膜す
る。このときの処理条件は例えば、１torr程度の圧力の
シラン（SiH4）とアンモニア（NH3 ）の流量比１：１の
混合ガスに対して、300 ℃程度の基板温度で、500 Å程
度の膜厚に成膜を行う。また、これ以外の成膜条件でも
可能なことはいうまでもない。この処理は減圧状態（１
torr程度）で基板加熱しながら行うため、第二の層間絶
縁膜４、特にＳＯＧ膜4b内に吸着している水や炭化水素
を効果的に放出させる。そして、第二の層間絶縁膜４の
露出面にSi窒化膜（SiN)13が成膜される。このSi窒化膜
13が形成されるため、この状態のものを大気中に晒した
時に、再度水等のガスが第二の層間絶縁膜４に吸着され
るのを防止するとともに、第二の層間絶縁膜４中の残留
ガスが後のプロセス中に放出されるのを防ぐことができ
る点は上記実施例２及び３と同様である。さらに、Si窒
化膜(SiN）13の厚さを自在に設定できるのでガスの吸着
防止の効果を高めることができる。
体装置の製造方法を図１４ないし図２０に基づいて説明
する。図１４及び図１５に示すように、第二の層間絶縁
膜４にビア・ホール５を形成するまでの工程は上記実施
例２および実施例３と同一である。次いで、図１６に示
すように、プラズマＣＶＤ法により、第二の層間絶縁膜
４の露出面全体に対して、Si窒化膜（SiN)13を成膜す
る。このときの処理条件は例えば、１torr程度の圧力の
シラン（SiH4）とアンモニア（NH3 ）の流量比１：１の
混合ガスに対して、300 ℃程度の基板温度で、500 Å程
度の膜厚に成膜を行う。また、これ以外の成膜条件でも
可能なことはいうまでもない。この処理は減圧状態（１
torr程度）で基板加熱しながら行うため、第二の層間絶
縁膜４、特にＳＯＧ膜4b内に吸着している水や炭化水素
を効果的に放出させる。そして、第二の層間絶縁膜４の
露出面にSi窒化膜（SiN)13が成膜される。このSi窒化膜
13が形成されるため、この状態のものを大気中に晒した
時に、再度水等のガスが第二の層間絶縁膜４に吸着され
るのを防止するとともに、第二の層間絶縁膜４中の残留
ガスが後のプロセス中に放出されるのを防ぐことができ
る点は上記実施例２及び３と同様である。さらに、Si窒
化膜(SiN）13の厚さを自在に設定できるのでガスの吸着
防止の効果を高めることができる。
【００２４】次いで、図１７に示すように異方性ドライ
エッチングで、ビア・ホール５の側面部を除いた領域の
Si窒化膜（SiN)13をエッチバックして、ビア・ホール５
の側面部のみにSi窒化膜（SiN)13を残す。以後の工程は
実施例２及び３と同様であり、図１８に示すように、ビ
ア・ホール５の内部をBcl3プラズマ８に晒すことによ
り、第一の配線層３の表面上に形成された自然酸化膜を
除去する。次いで、図１９に示すように、アニールによ
って第一の配線層３に吸着した塩素を放出させた後、ビ
ア・ホール５の内部に選択ＣＶＤ法によってタングステ
ンなどの導電物質を埋め込んで導電層６形成する。そし
て、図２０に示すように、導電層６及び第二の層間絶縁
膜４の表面上にスパッタ法などを用いてAl合金膜を成膜
し写真製版及びエッチング技術などを用いて第二の配線
層７を形成する。また、各工程における効果も実施例２
及び３と同様である。なお、この実施例ではプラズマＣ
ＶＤによってSi窒化膜（SiN)13を形成したが他の方法、
例えば、常圧ＣＶＤなどによって形成してもよい。
エッチングで、ビア・ホール５の側面部を除いた領域の
Si窒化膜（SiN)13をエッチバックして、ビア・ホール５
の側面部のみにSi窒化膜（SiN)13を残す。以後の工程は
実施例２及び３と同様であり、図１８に示すように、ビ
ア・ホール５の内部をBcl3プラズマ８に晒すことによ
り、第一の配線層３の表面上に形成された自然酸化膜を
除去する。次いで、図１９に示すように、アニールによ
って第一の配線層３に吸着した塩素を放出させた後、ビ
ア・ホール５の内部に選択ＣＶＤ法によってタングステ
ンなどの導電物質を埋め込んで導電層６形成する。そし
て、図２０に示すように、導電層６及び第二の層間絶縁
膜４の表面上にスパッタ法などを用いてAl合金膜を成膜
し写真製版及びエッチング技術などを用いて第二の配線
層７を形成する。また、各工程における効果も実施例２
及び３と同様である。なお、この実施例ではプラズマＣ
ＶＤによってSi窒化膜（SiN)13を形成したが他の方法、
例えば、常圧ＣＶＤなどによって形成してもよい。
【００２５】実施例５．この発明の実施例５である半導
体装置の製造方法について説明する。本実施例５では、
基本的な工程は従来例に示したものとほぼ同一であるの
で、図２１〜図２５を参照して説明する。図２２に示し
た工程おいて、第二の層間絶縁膜４にビア・ホール５を
形成した後、10-5torr程度の高真空中において、400 ℃
で10分間程度加熱を行う。その後、図２２に示した状態
のものを大気に晒すことなく、高真空を保った状態で以
下の工程を連続して行う。つまり図２３に示すようにを
Bcl3プラズマ８に晒すことにより、第一の配線層３の表
面上に形成された自然酸化膜を除去し、アニールによっ
て第一の配線３に吸着した塩素を放出させ、図２４に示
すように、ビア・ホール５の内部に選択ＣＶＤ法によっ
てタングステンなどの導電物質を埋め込んで導電層６を
形成するまでを高真空を保った状態で連続して行うもの
である。図２４に示したこれ以後の工程は従来例と同様
である。
体装置の製造方法について説明する。本実施例５では、
基本的な工程は従来例に示したものとほぼ同一であるの
で、図２１〜図２５を参照して説明する。図２２に示し
た工程おいて、第二の層間絶縁膜４にビア・ホール５を
形成した後、10-5torr程度の高真空中において、400 ℃
で10分間程度加熱を行う。その後、図２２に示した状態
のものを大気に晒すことなく、高真空を保った状態で以
下の工程を連続して行う。つまり図２３に示すようにを
Bcl3プラズマ８に晒すことにより、第一の配線層３の表
面上に形成された自然酸化膜を除去し、アニールによっ
て第一の配線３に吸着した塩素を放出させ、図２４に示
すように、ビア・ホール５の内部に選択ＣＶＤ法によっ
てタングステンなどの導電物質を埋め込んで導電層６を
形成するまでを高真空を保った状態で連続して行うもの
である。図２４に示したこれ以後の工程は従来例と同様
である。
【００２６】本実施例５においては、ビア・ホール５形
成後に、高真空中において加熱処理を行うことにより第
二の層間絶縁膜４に吸着されていたガスが放出される。
そして、大気にさらすことなく導電層６を形成する工程
までを行うことにより、水等のガスが新たに第二の層間
絶縁膜４中に吸着されるのを防ぐことができる。従っ
て、選択ＣＶＤによって導電物質を埋め込む工程および
BCl3処理後のアニール工程における従来例で説明した第
二の層間絶縁膜４からの脱ガスによる影響を防ぐことが
可能になる。なお、上記各実施例において、導電物質６
としてタングステンを使用したが、モリブデン、タンタ
ル、アルミニウム、銅などであってもよく、またこれら
の金属の合金やシリサイド化合物であってもよい。
成後に、高真空中において加熱処理を行うことにより第
二の層間絶縁膜４に吸着されていたガスが放出される。
そして、大気にさらすことなく導電層６を形成する工程
までを行うことにより、水等のガスが新たに第二の層間
絶縁膜４中に吸着されるのを防ぐことができる。従っ
て、選択ＣＶＤによって導電物質を埋め込む工程および
BCl3処理後のアニール工程における従来例で説明した第
二の層間絶縁膜４からの脱ガスによる影響を防ぐことが
可能になる。なお、上記各実施例において、導電物質６
としてタングステンを使用したが、モリブデン、タンタ
ル、アルミニウム、銅などであってもよく、またこれら
の金属の合金やシリサイド化合物であってもよい。
【００２７】
【発明の効果】この発明の第一の発明は、第二の層間絶
縁膜の穴の側面を含む露出面に窒化膜を形成したので、
この窒化膜が第二の層間絶縁膜からのガスの放出を防止
し、脱ガスによる導電物質の埋め込み時の成長不良や脱
ガスによる第一の配線層の表面の酸化を防ぐことがで
き、第一の配線層と穴に埋め込まれた導電層との電気的
接続を確実に行え、信頼性を向上させることができると
いう効果を有する。
縁膜の穴の側面を含む露出面に窒化膜を形成したので、
この窒化膜が第二の層間絶縁膜からのガスの放出を防止
し、脱ガスによる導電物質の埋め込み時の成長不良や脱
ガスによる第一の配線層の表面の酸化を防ぐことがで
き、第一の配線層と穴に埋め込まれた導電層との電気的
接続を確実に行え、信頼性を向上させることができると
いう効果を有する。
【００２８】この発明の第二の発明は、第二の層間絶縁
膜の穴の側面を含む露出面を窒化する工程を設けたの
で、第二の層間絶縁膜における穴の側面に窒化膜が形成
され、以後の熱処理を含む工程において第二の層間絶縁
膜からのガスの放出を防止でき、第二の層間絶縁膜から
の脱ガスによる導電物質の埋め込み時の成長不良や脱ガ
スによる第一の配線層の表面の酸化を防ぐことができ、
第一の配線層と穴に埋め込まれた導電層との電気的接続
を確実に行え、信頼性を向上させることができるという
効果を有する。
膜の穴の側面を含む露出面を窒化する工程を設けたの
で、第二の層間絶縁膜における穴の側面に窒化膜が形成
され、以後の熱処理を含む工程において第二の層間絶縁
膜からのガスの放出を防止でき、第二の層間絶縁膜から
の脱ガスによる導電物質の埋め込み時の成長不良や脱ガ
スによる第一の配線層の表面の酸化を防ぐことができ、
第一の配線層と穴に埋め込まれた導電層との電気的接続
を確実に行え、信頼性を向上させることができるという
効果を有する。
【００２９】この発明の第三の発明は、第二の層間絶縁
膜の穴の側面を含む露出面に窒化膜を堆積する工程を設
けたので、第二の層間絶縁膜における穴の側面に窒化物
が形成され、以後の熱処理を含む工程において第二の層
間絶縁膜からのガスの放出を防止でき、第二の層間絶縁
膜からの脱ガスによる導電物質の埋め込み時の成長不良
や脱ガスによる第一の配線層の表面の酸化を防ぐことが
でき、第一の配線層と穴に埋め込まれる導電層との電気
的接続を確実に行え、信頼性を向上させることができる
という効果を有する。
膜の穴の側面を含む露出面に窒化膜を堆積する工程を設
けたので、第二の層間絶縁膜における穴の側面に窒化物
が形成され、以後の熱処理を含む工程において第二の層
間絶縁膜からのガスの放出を防止でき、第二の層間絶縁
膜からの脱ガスによる導電物質の埋め込み時の成長不良
や脱ガスによる第一の配線層の表面の酸化を防ぐことが
でき、第一の配線層と穴に埋め込まれる導電層との電気
的接続を確実に行え、信頼性を向上させることができる
という効果を有する。
【００３０】この発明の第四の発明は、第二の層間絶縁
膜の穴の形成後に、高真空中において加熱処理を行うこ
とで第二の層間絶縁膜に吸着されていたガスを放出し、
その後大気にさらすことなく穴へ導電物質を埋め込む工
程までを行うこととしたので、水等のガスが新たに第二
の層間絶縁膜中に吸着されるのを防げ、以後の熱処理を
含む工程においても第二の絶縁膜からのガスの放出がな
く、第一の配線層と穴に埋め込まれる導電層との電気的
接続を確実に行え、信頼性を向上させることができると
いう効果を有する。
膜の穴の形成後に、高真空中において加熱処理を行うこ
とで第二の層間絶縁膜に吸着されていたガスを放出し、
その後大気にさらすことなく穴へ導電物質を埋め込む工
程までを行うこととしたので、水等のガスが新たに第二
の層間絶縁膜中に吸着されるのを防げ、以後の熱処理を
含む工程においても第二の絶縁膜からのガスの放出がな
く、第一の配線層と穴に埋め込まれる導電層との電気的
接続を確実に行え、信頼性を向上させることができると
いう効果を有する。
【図１】この発明の実施例１を示す半導体装置の断面
図。
図。
【図２】この発明の実施例２における半導体装置の製造
方法を工程順に示すための断面図。
方法を工程順に示すための断面図。
【図３】この発明の実施例２における半導体装置の製造
方法を工程順に示すための断面図。
方法を工程順に示すための断面図。
【図４】この発明の実施例２における半導体装置の製造
方法を工程順に示すための断面図。
方法を工程順に示すための断面図。
【図５】この発明の実施例２における半導体装置の製造
方法を工程順に示すための断面図。
方法を工程順に示すための断面図。
【図６】この発明の実施例２における半導体装置の製造
方法を工程順に示すための断面図。
方法を工程順に示すための断面図。
【図７】この発明の実施例２における半導体装置の製造
方法を工程順に示すための断面図。
方法を工程順に示すための断面図。
【図８】この発明の実施例３における半導体装置の製造
方法を工程順に示すための断面図。
方法を工程順に示すための断面図。
【図９】この発明の実施例３における半導体装置の製造
方法を工程順に示すための断面図。
方法を工程順に示すための断面図。
【図１０】この発明の実施例３における半導体装置の製
造方法を工程順に示すための断面図。
造方法を工程順に示すための断面図。
【図１１】この発明の実施例３における半導体装置の製
造方法を工程順に示すための断面図。
造方法を工程順に示すための断面図。
【図１２】この発明の実施例３における半導体装置の製
造方法を工程順に示すための断面図。
造方法を工程順に示すための断面図。
【図１３】この発明の実施例３における半導体装置の製
造方法を工程順に示すための断面図。
造方法を工程順に示すための断面図。
【図１４】この発明の実施例４における半導体装置の製
造方法を工程順に示すための断面図。
造方法を工程順に示すための断面図。
【図１５】この発明の実施例４における半導体装置の製
造方法を工程順に示すための断面図。
造方法を工程順に示すための断面図。
【図１６】この発明の実施例４における半導体装置の製
造方法を工程順に示すための断面図。
造方法を工程順に示すための断面図。
【図１７】この発明の実施例４における半導体装置の製
造方法を工程順に示すための断面図。
造方法を工程順に示すための断面図。
【図１８】この発明の実施例４における半導体装置の製
造方法を工程順に示すための断面図。
造方法を工程順に示すための断面図。
【図１９】この発明の実施例４における半導体装置の製
造方法を工程順に示すための断面図。
造方法を工程順に示すための断面図。
【図２０】この発明の実施例４における半導体装置の製
造方法を工程順に示すための断面図。
造方法を工程順に示すための断面図。
【図２１】従来の半導体装置の製造方法を工程順に示す
断面図。
断面図。
【図２２】従来の半導体装置の製造方法を工程順に示す
断面図。
断面図。
【図２３】従来の半導体装置の製造方法を工程順に示す
断面図。
断面図。
【図２４】従来の半導体装置の製造方法を工程順に示す
断面図。
断面図。
【図２５】従来の半導体装置の製造方法を工程順に示す
断面図。
断面図。
１ 半導体基板 ２ 第一の層間絶縁膜 ３ 第一の配線層 ４ 第二の層間絶縁膜 ５ 穴（ビア・ホール） ６ 導電物質 13 Si窒化膜
Claims (4)
- 【請求項１】 半導体基板上に形成された第一の層間絶
縁膜、この第一の層間絶縁膜上に形成された配線層、こ
の配線層上及び上記第一の層間絶縁膜上に形成され、表
面から上記の配線層の表面に達する穴を有した第二の層
間絶縁膜、この第二の層間絶縁膜の少なくとも上記穴の
側面を含む露出面に形成された窒化膜、上記第二の層間
絶縁膜の上記穴の内部に埋め込まれた導電物質からなる
導電層を備えた半導体装置。 - 【請求項２】 半導体基板上に第一の層間絶縁膜を形成
する工程、この第一の層間絶縁膜上に配線層を形成する
工程、この配線層上及び上記第一の層間絶縁膜上に第二
の層間絶縁膜を形成する工程、この第二の層間絶縁膜の
表面から上記の配線層の表面に達する穴を形成する工
程、上記の第二の層間絶縁膜の少なくとも穴の側面を含
む露出する面を窒化する工程、上記第二の層間絶縁膜の
穴の内部に導電物質を埋め込む工程を備えた半導体装置
の製造方法。 - 【請求項３】 半導体基板上に第一の層間絶縁膜を形成
する工程、この第一の層間絶縁膜上に配線層を形成する
工程、この配線層上及び上記第一の層間絶縁膜上に第二
の層間絶縁膜を形成する工程、この第二の層間絶縁膜の
表面から上記の配線層の表面に達する穴を形成する工
程、上記の穴を含む第二の層間絶縁膜の表面及び上記の
配線層の表面に窒化膜を堆積する工程、 この窒化膜を上記第二の層間絶縁膜の穴の側面部分を除
いて除去する工程、上記第二の層間絶縁膜の穴の内部に
導電物質を埋め込む工程を備えた半導体装置の製造方
法。 - 【請求項４】 半導体基板上に第一の層間絶縁膜を形成
する工程、この第一の層間絶縁膜上に配線層を形成する
工程、この配線層上及び上記第一の層間絶縁膜上に第二
の層間絶縁膜を形成する工程、この第二の層間絶縁膜の
表面から上記の配線層の表面に達する穴を形成する工
程、真空中においてアニールを行う工程、当該真空を破
ることなく上記の第一の配線層上の酸化膜を除去する工
程、当該真空を破ることなく上記第二の層間絶縁膜の穴
の内部に導電物質を埋め込む工程を備えた半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13590093A JPH06349950A (ja) | 1993-06-07 | 1993-06-07 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13590093A JPH06349950A (ja) | 1993-06-07 | 1993-06-07 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06349950A true JPH06349950A (ja) | 1994-12-22 |
Family
ID=15162451
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13590093A Pending JPH06349950A (ja) | 1993-06-07 | 1993-06-07 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06349950A (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6177343B1 (en) | 1995-09-14 | 2001-01-23 | Sanyo Electric Co., Ltd. | Process for producing semiconductor devices including an insulating layer with an impurity |
| US6214749B1 (en) | 1994-09-14 | 2001-04-10 | Sanyo Electric Co., Ltd. | Process for producing semiconductor devices |
| US6235648B1 (en) | 1997-09-26 | 2001-05-22 | Sanyo Electric Co., Ltd. | Semiconductor device including insulation film and fabrication method thereof |
| US6288438B1 (en) | 1996-09-06 | 2001-09-11 | Sanyo Electric Co., Ltd. | Semiconductor device including insulation film and fabrication method thereof |
| US6326318B1 (en) | 1995-09-14 | 2001-12-04 | Sanyo Electric Co., Ltd. | Process for producing semiconductor devices including an insulating layer with an impurity |
| JP2002043422A (ja) * | 2000-07-24 | 2002-02-08 | Tokyo Ohka Kogyo Co Ltd | 被膜の処理方法およびこの方法を用いた半導体素子の製造方法 |
| US6633082B1 (en) | 1997-05-30 | 2003-10-14 | Nec Corporation | Semiconductor device and method for manufacturing the semiconductor device |
| US6690084B1 (en) | 1997-09-26 | 2004-02-10 | Sanyo Electric Co., Ltd. | Semiconductor device including insulation film and fabrication method thereof |
| US6794283B2 (en) | 1998-05-29 | 2004-09-21 | Sanyo Electric Co., Ltd. | Semiconductor device and fabrication method thereof |
| US6825132B1 (en) | 1996-02-29 | 2004-11-30 | Sanyo Electric Co., Ltd. | Manufacturing method of semiconductor device including an insulation film on a conductive layer |
| US6831015B1 (en) | 1996-08-30 | 2004-12-14 | Sanyo Electric Co., Ltd. | Fabrication method of semiconductor device and abrasive liquid used therein |
| US6917110B2 (en) | 2001-12-07 | 2005-07-12 | Sanyo Electric Co., Ltd. | Semiconductor device comprising an interconnect structure with a modified low dielectric insulation layer |
| WO2007110959A1 (ja) * | 2006-03-29 | 2007-10-04 | Fujitsu Limited | 半導体装置の製造方法 |
| JP5309988B2 (ja) * | 2006-03-29 | 2013-10-09 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
-
1993
- 1993-06-07 JP JP13590093A patent/JPH06349950A/ja active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6214749B1 (en) | 1994-09-14 | 2001-04-10 | Sanyo Electric Co., Ltd. | Process for producing semiconductor devices |
| US6177343B1 (en) | 1995-09-14 | 2001-01-23 | Sanyo Electric Co., Ltd. | Process for producing semiconductor devices including an insulating layer with an impurity |
| US6268657B1 (en) | 1995-09-14 | 2001-07-31 | Sanyo Electric Co., Ltd. | Semiconductor devices and an insulating layer with an impurity |
| US6326318B1 (en) | 1995-09-14 | 2001-12-04 | Sanyo Electric Co., Ltd. | Process for producing semiconductor devices including an insulating layer with an impurity |
| US6825132B1 (en) | 1996-02-29 | 2004-11-30 | Sanyo Electric Co., Ltd. | Manufacturing method of semiconductor device including an insulation film on a conductive layer |
| US6831015B1 (en) | 1996-08-30 | 2004-12-14 | Sanyo Electric Co., Ltd. | Fabrication method of semiconductor device and abrasive liquid used therein |
| US6288438B1 (en) | 1996-09-06 | 2001-09-11 | Sanyo Electric Co., Ltd. | Semiconductor device including insulation film and fabrication method thereof |
| US6633082B1 (en) | 1997-05-30 | 2003-10-14 | Nec Corporation | Semiconductor device and method for manufacturing the semiconductor device |
| US6690084B1 (en) | 1997-09-26 | 2004-02-10 | Sanyo Electric Co., Ltd. | Semiconductor device including insulation film and fabrication method thereof |
| US6235648B1 (en) | 1997-09-26 | 2001-05-22 | Sanyo Electric Co., Ltd. | Semiconductor device including insulation film and fabrication method thereof |
| US6794283B2 (en) | 1998-05-29 | 2004-09-21 | Sanyo Electric Co., Ltd. | Semiconductor device and fabrication method thereof |
| JP2002043422A (ja) * | 2000-07-24 | 2002-02-08 | Tokyo Ohka Kogyo Co Ltd | 被膜の処理方法およびこの方法を用いた半導体素子の製造方法 |
| US6917110B2 (en) | 2001-12-07 | 2005-07-12 | Sanyo Electric Co., Ltd. | Semiconductor device comprising an interconnect structure with a modified low dielectric insulation layer |
| WO2007110959A1 (ja) * | 2006-03-29 | 2007-10-04 | Fujitsu Limited | 半導体装置の製造方法 |
| WO2007110988A1 (ja) * | 2006-03-29 | 2007-10-04 | Fujitsu Microelectronics Limited | 半導体装置の製造方法 |
| JP5309988B2 (ja) * | 2006-03-29 | 2013-10-09 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1134049C (zh) | 增强无机介质与铜的粘附性的等离子体处理 | |
| JP2978748B2 (ja) | 半導体装置の製造方法 | |
| JP3216345B2 (ja) | 半導体装置及びその作製方法 | |
| JPH10125782A (ja) | 半導体装置の製造方法 | |
| KR100259692B1 (ko) | 매립형 접촉 구조를 가진 반도체 장치의 제조 방법 | |
| US20090108413A1 (en) | Interlayer Insulating Film, Interconnection Structure, and Methods of Manufacturing the Same | |
| JP4638140B2 (ja) | 半導体素子の銅配線形成方法 | |
| US20040150075A1 (en) | Semiconductor device with cupper wiring and method for manufacturing semiconductor device | |
| CN1832130B (zh) | 半导体器件及其制造方法 | |
| JP3449333B2 (ja) | 半導体装置の製造方法 | |
| TWI237869B (en) | Methods for forming aluminum metal wirings | |
| JP3230182B2 (ja) | 半導体装置の製造方法 | |
| JP5217272B2 (ja) | 配線の形成方法及び半導体装置の製造方法 | |
| JP2000150517A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH10256372A (ja) | 半導体装置の製造方法 | |
| JP2004522315A (ja) | 半導体構造 | |
| TWI393215B (zh) | 半導體裝置之製造方法 | |
| JPH08139190A (ja) | 半導体装置の製造方法 | |
| JP2003218199A (ja) | 半導体装置の製造方法 | |
| JPH08181214A (ja) | 半導体装置 | |
| JP3087692B2 (ja) | 半導体装置の製造方法 | |
| JP2564786B2 (ja) | 半導体装置およびその製造方法 | |
| JP2000188290A (ja) | 半導体装置及びその製造方法 | |
| CN1458679A (zh) | 制造接触插塞的方法 | |
| JP2000323569A (ja) | 半導体集積回路装置およびその製造方法 |