JPH06350108A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH06350108A JPH06350108A JP5165239A JP16523993A JPH06350108A JP H06350108 A JPH06350108 A JP H06350108A JP 5165239 A JP5165239 A JP 5165239A JP 16523993 A JP16523993 A JP 16523993A JP H06350108 A JPH06350108 A JP H06350108A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- diode
- zener diode
- type
- diffusion layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
- H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
- H10D84/221—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only diodes
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 基準電圧発生用ツェナーダイオードＺＤと温
度補償用ダイオードＤｉとを半導体基板の同一面に形成
することにより、ウェハ状態でのチェックを可能ならし
め、多様なパッケージへの搭載を可能ならしめる。 【構成】 ｎ型半導体基板１とｐ型多結晶シリコン膜５
とによりツェナーダイオードの主接合を形成し、該接合
の周囲をｐ型拡散層４により構成されるガードリングで
囲む。ツェナーダイオードの温度特性を補償する温度補
償用ダイオードは、ガードリングであるｐ型拡散層４と
同時に形成されるｐ型拡散層３とｎ型半導体基板１とに
より構成される。それぞれの素子上にＡｌ電極６を形成
する。
度補償用ダイオードＤｉとを半導体基板の同一面に形成
することにより、ウェハ状態でのチェックを可能ならし
め、多様なパッケージへの搭載を可能ならしめる。 【構成】 ｎ型半導体基板１とｐ型多結晶シリコン膜５
とによりツェナーダイオードの主接合を形成し、該接合
の周囲をｐ型拡散層４により構成されるガードリングで
囲む。ツェナーダイオードの温度特性を補償する温度補
償用ダイオードは、ガードリングであるｐ型拡散層４と
同時に形成されるｐ型拡散層３とｎ型半導体基板１とに
より構成される。それぞれの素子上にＡｌ電極６を形成
する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、特
に、計測機器における基準電圧発生回路等に用いられる
基準電圧発生ダイオードを備えた半導体装置に関する。
に、計測機器における基準電圧発生回路等に用いられる
基準電圧発生ダイオードを備えた半導体装置に関する。
【０００２】
【従来の技術】図３は、この種従来の基準電圧発生用半
導体装置の断面図である。この半導体装置を製造するに
は、ｎ型半導体基板１１の表面および裏面にシリコン酸
化膜１２を形成し、この表・裏面のシリコン酸化膜１２
にそれぞれ開口を形成し、該開口を介してｐ型不純物を
拡散して、裏面に温度補償用ダイオードＤｉのｐ型拡散
層１３を、また表面にツェナーダイオードＺＤのガード
リングとなるｐ型拡散層１４を形成する。さらに、表面
にｐ型多結晶シリコン膜１５を堆積してツェナーダイオ
ードＺＤの主接合を形成する。最後に、ｐ型拡散層１３
上およびｐ型多結晶シリコン膜１５上に銀バンプ１７を
形成して、従来例の半導体装置の製造工程が完了する。
導体装置の断面図である。この半導体装置を製造するに
は、ｎ型半導体基板１１の表面および裏面にシリコン酸
化膜１２を形成し、この表・裏面のシリコン酸化膜１２
にそれぞれ開口を形成し、該開口を介してｐ型不純物を
拡散して、裏面に温度補償用ダイオードＤｉのｐ型拡散
層１３を、また表面にツェナーダイオードＺＤのガード
リングとなるｐ型拡散層１４を形成する。さらに、表面
にｐ型多結晶シリコン膜１５を堆積してツェナーダイオ
ードＺＤの主接合を形成する。最後に、ｐ型拡散層１３
上およびｐ型多結晶シリコン膜１５上に銀バンプ１７を
形成して、従来例の半導体装置の製造工程が完了する。
【０００３】同図に示されるように、従来の基準電圧発
生用の半導体装置は、半導体基板の片面（表面）にツェ
ナーダイオードＺＤを、他の面（裏面）に温度補償用ダ
イオードＤｉを形成した両面構造をなすものであった。
この半導体装置はＤＨＤ（Double Heatsink Diode ）型
のパッケージに搭載される。
生用の半導体装置は、半導体基板の片面（表面）にツェ
ナーダイオードＺＤを、他の面（裏面）に温度補償用ダ
イオードＤｉを形成した両面構造をなすものであった。
この半導体装置はＤＨＤ（Double Heatsink Diode ）型
のパッケージに搭載される。
【０００４】
【発明が解決しようとする課題】上述した従来の半導体
装置では、構造上ペレットマウント、ワイヤボンディン
グ等の手法を採ることができず、樹脂モールド、キャン
ケース、セラミックケース等に搭載することができなか
った。そして、パッケージは、アキシャル型のＤＨＤ型
パッケージに限定されるため、表面実装型の用途に用い
ることができなかった。また、従来の半導体装置は両面
構造であるため、ウェハ段階での電気的特性のチェック
が困難であった。さらに、ダイシング工程では裏面の素
子部の保護を行わなければならず、工程が複雑になると
いう欠点があった。
装置では、構造上ペレットマウント、ワイヤボンディン
グ等の手法を採ることができず、樹脂モールド、キャン
ケース、セラミックケース等に搭載することができなか
った。そして、パッケージは、アキシャル型のＤＨＤ型
パッケージに限定されるため、表面実装型の用途に用い
ることができなかった。また、従来の半導体装置は両面
構造であるため、ウェハ段階での電気的特性のチェック
が困難であった。さらに、ダイシング工程では裏面の素
子部の保護を行わなければならず、工程が複雑になると
いう欠点があった。
【０００５】
【課題を解決するための手段】本発明による半導体装置
は、第１導電型の半導体基板（１）の第１主表面に、該
半導体基板とその上に形成された第２導電型の多結晶シ
リコン膜（５）とにより主接合が構成されるツェナーダ
イオードと、前記半導体基板（１）と該半導体基板の表
面領域内に形成された第２導電型の拡散層（３）とによ
り接合が構成される、前記ツェナーダイオードの温度特
性を補償するダイオードとが形成され、前記ツェナーダ
イオードの前記主接合の周辺部には前記ダイオードの前
記拡散層（３）と同等の不純物プロファイルをもつ第２
導電型のガードリング（４）が形成されていることを特
徴とするものである。
は、第１導電型の半導体基板（１）の第１主表面に、該
半導体基板とその上に形成された第２導電型の多結晶シ
リコン膜（５）とにより主接合が構成されるツェナーダ
イオードと、前記半導体基板（１）と該半導体基板の表
面領域内に形成された第２導電型の拡散層（３）とによ
り接合が構成される、前記ツェナーダイオードの温度特
性を補償するダイオードとが形成され、前記ツェナーダ
イオードの前記主接合の周辺部には前記ダイオードの前
記拡散層（３）と同等の不純物プロファイルをもつ第２
導電型のガードリング（４）が形成されていることを特
徴とするものである。
【０００６】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１の（ａ）は、本発明の一実施例を示す
断面図であり、図１の（ｂ）はその等価回路図である。
図１の（ｂ）に示されるように、本実施例の半導体装置
は、基準電圧を発生するツェナーダイオードＺＤとこの
ツェナーダイオードＺＤの温度特性を補償する温度補償
用ダイオードＤｉとがカソード同士が接続された態様に
て直列に接続されたものである。そして、図１の（ａ）
に示されるように、ツェナーダイオードＺＤと温度補償
用ダイオードＤｉとは、ともに半導体基板１の同一主表
面に形成されている。
て説明する。図１の（ａ）は、本発明の一実施例を示す
断面図であり、図１の（ｂ）はその等価回路図である。
図１の（ｂ）に示されるように、本実施例の半導体装置
は、基準電圧を発生するツェナーダイオードＺＤとこの
ツェナーダイオードＺＤの温度特性を補償する温度補償
用ダイオードＤｉとがカソード同士が接続された態様に
て直列に接続されたものである。そして、図１の（ａ）
に示されるように、ツェナーダイオードＺＤと温度補償
用ダイオードＤｉとは、ともに半導体基板１の同一主表
面に形成されている。
【０００７】図２の（ａ）乃至（ｃ）は、本実施例の半
導体装置の製造方法を説明するための工程断面図であ
る。まず、図２の（ａ）に示すように、比抵抗が０．０
１Ω・ｃｍ程度のｎ型半導体基板１の表面に熱酸化法に
よりシリコン酸化膜２を形成する。次に、図２の（ｂ）
に示すように、シリコン酸化膜２に開口を形成し、この
開口を介して熱拡散法によりボロンを導入して、温度補
償用ダイオードＤｉのｐ型拡散層３と、ツェナーダイオ
ードＺＤのガードリングとなるｐ型拡散層４とを同時に
形成する。このとき、両ｐ型拡散層３、４の表面不純物
濃度は、８×１０19ｃｍ-3程度になされ、ツェナーダイ
オード部のガードリングの耐圧は、約８Ｖになされる。
ボロンの導入手段として熱拡散法に代えイオン注入法を
用いることができる。
導体装置の製造方法を説明するための工程断面図であ
る。まず、図２の（ａ）に示すように、比抵抗が０．０
１Ω・ｃｍ程度のｎ型半導体基板１の表面に熱酸化法に
よりシリコン酸化膜２を形成する。次に、図２の（ｂ）
に示すように、シリコン酸化膜２に開口を形成し、この
開口を介して熱拡散法によりボロンを導入して、温度補
償用ダイオードＤｉのｐ型拡散層３と、ツェナーダイオ
ードＺＤのガードリングとなるｐ型拡散層４とを同時に
形成する。このとき、両ｐ型拡散層３、４の表面不純物
濃度は、８×１０19ｃｍ-3程度になされ、ツェナーダイ
オード部のガードリングの耐圧は、約８Ｖになされる。
ボロンの導入手段として熱拡散法に代えイオン注入法を
用いることができる。
【０００８】次に、図２の（ｃ）に示すように、ボロン
を添加しながら多結晶シリコン膜を成長させこれをパタ
ーンニングしてｐ型多結晶シリコン膜５を形成し半導体
基板との間にツェナーダイオードの主接合を形成する。
ここで、ツェナーダイオードの逆耐圧は、特性が安定
し、温度補償用ダイオードによる補償が容易になる約
５．５Ｖに設定される。ｐ型多結晶シリコン膜を形成す
るのに、上記の方法に代え、ノンドープ多結晶シリコン
膜を成膜し、これにボロンをイオン注入する手段を採用
してもよい。次に、アルミニウム膜を蒸着により形成
し、これをパターンニングして、ｐ型拡散層３上および
ｐ型多結晶シリコン膜５上にＡｌ電極６を形成すれば、
図１に示す本実施例の半導体装置が得られる。
を添加しながら多結晶シリコン膜を成長させこれをパタ
ーンニングしてｐ型多結晶シリコン膜５を形成し半導体
基板との間にツェナーダイオードの主接合を形成する。
ここで、ツェナーダイオードの逆耐圧は、特性が安定
し、温度補償用ダイオードによる補償が容易になる約
５．５Ｖに設定される。ｐ型多結晶シリコン膜を形成す
るのに、上記の方法に代え、ノンドープ多結晶シリコン
膜を成膜し、これにボロンをイオン注入する手段を採用
してもよい。次に、アルミニウム膜を蒸着により形成
し、これをパターンニングして、ｐ型拡散層３上および
ｐ型多結晶シリコン膜５上にＡｌ電極６を形成すれば、
図１に示す本実施例の半導体装置が得られる。
【０００９】本実施例において、ツェナーダイオードの
主接合径と温度補償用ダイオードの接合径は、それぞれ
５０μｍ、２３０μｍに設定されており、このとき、下
記のように安定した基準電圧が得られる。温度補償用ダ
イオードＤｉの温度係数は、 ｄＶF ／ｄＴ＝ａ＋ｂｌｏｇｊ （ｊ：電流密度） ・・・・ ツェナーダイオードＺＤの温度係数は、 ｄＶZ ／ｄＴ＝ａＶZ ＋ｂ ・・・・ と表すことができる。ここで、安定した基準電圧を得る
には、 ｄＶF ／ｄＴ≒ｄＶZ ／ｄＴ であればよい。式において、ｊ＝０．０２Ａ／ｍｍ2
（接合径：２３０μｍ、通電電流：１ｍＡ）のとき、温
度係数は、約１．６ｍＶ／℃となるが、ｄＶZ ／ｄＴ＝
ａＶZ ＋ｂ≒１．６ｍＶ／℃、となるツェナーダイオー
ドの接合径は、約５０μｍが最適値であることが実験的
に求められている。本実施例において、各接合を上記の
ように設定するとともに、多結晶シリコンにより形成さ
れるツェナーダイオードの主接合をガードリングにより
囲繞して高信頼性を確保している。このように構成され
た半導体装置に、ツェナーダイオードに逆方向に１ｍＡ
程度の電流を通電して、５．５Ｖの安定した基準電圧を
発生させることができた。
主接合径と温度補償用ダイオードの接合径は、それぞれ
５０μｍ、２３０μｍに設定されており、このとき、下
記のように安定した基準電圧が得られる。温度補償用ダ
イオードＤｉの温度係数は、 ｄＶF ／ｄＴ＝ａ＋ｂｌｏｇｊ （ｊ：電流密度） ・・・・ ツェナーダイオードＺＤの温度係数は、 ｄＶZ ／ｄＴ＝ａＶZ ＋ｂ ・・・・ と表すことができる。ここで、安定した基準電圧を得る
には、 ｄＶF ／ｄＴ≒ｄＶZ ／ｄＴ であればよい。式において、ｊ＝０．０２Ａ／ｍｍ2
（接合径：２３０μｍ、通電電流：１ｍＡ）のとき、温
度係数は、約１．６ｍＶ／℃となるが、ｄＶZ ／ｄＴ＝
ａＶZ ＋ｂ≒１．６ｍＶ／℃、となるツェナーダイオー
ドの接合径は、約５０μｍが最適値であることが実験的
に求められている。本実施例において、各接合を上記の
ように設定するとともに、多結晶シリコンにより形成さ
れるツェナーダイオードの主接合をガードリングにより
囲繞して高信頼性を確保している。このように構成され
た半導体装置に、ツェナーダイオードに逆方向に１ｍＡ
程度の電流を通電して、５．５Ｖの安定した基準電圧を
発生させることができた。
【００１０】また、本実施例では、各素子を半導体基板
の表面側に形成するとともに外部引き出し用電極にＡｌ
電極を形成しているので、ペレットマウント（ダイボン
ディング）とワイヤボンディングによる組み立てが可能
となり、多様なパッケージへの適用が可能となる。例え
ば、ミニモールド型のパッケージに搭載して表面実装型
の用途に適合させることができる。また、素子が基板の
同一面に形成されたことにより、ウェハ状態での電気的
特性チェックが可能となり、さらに、ダイシングについ
ても、一般のダイオードと同様の作業により実施するこ
とができるため、製造ラインの効率化に資することがで
きる。
の表面側に形成するとともに外部引き出し用電極にＡｌ
電極を形成しているので、ペレットマウント（ダイボン
ディング）とワイヤボンディングによる組み立てが可能
となり、多様なパッケージへの適用が可能となる。例え
ば、ミニモールド型のパッケージに搭載して表面実装型
の用途に適合させることができる。また、素子が基板の
同一面に形成されたことにより、ウェハ状態での電気的
特性チェックが可能となり、さらに、ダイシングについ
ても、一般のダイオードと同様の作業により実施するこ
とができるため、製造ラインの効率化に資することがで
きる。
【００１１】
【発明の効果】以上説明したように、本発明の半導体装
置は、ｎ型半導体基板の一主面に、該半導体基板とｐ型
多結晶シリコンとによりツェナーダイオードの主接合を
形成し、ツェナーダイオードの温度補償を行う温度補償
用ダイオードのｐ型拡散層をツェナーダイオードのガー
ドリングと同時に同一の面に形成したものであるので、
本発明によれば、ダイボンディングとワイヤボンディン
グを用いたパッケージングが可能となり、多様なパッケ
ージへの適用が可能となる。したがって、表面実装型部
品として提供することができるようになり、この面につ
いてのユーザのニーズに応えることができる。
置は、ｎ型半導体基板の一主面に、該半導体基板とｐ型
多結晶シリコンとによりツェナーダイオードの主接合を
形成し、ツェナーダイオードの温度補償を行う温度補償
用ダイオードのｐ型拡散層をツェナーダイオードのガー
ドリングと同時に同一の面に形成したものであるので、
本発明によれば、ダイボンディングとワイヤボンディン
グを用いたパッケージングが可能となり、多様なパッケ
ージへの適用が可能となる。したがって、表面実装型部
品として提供することができるようになり、この面につ
いてのユーザのニーズに応えることができる。
【００１２】また、素子が基板の同一面に形成されたこ
とにより、ウェハ状態での電気的特性チェックが可能と
なり、チェック工数を削減することができ、より速いラ
インへのフィードバックを実行できるようになる。さら
に、ダイシング工程においても、裏面の素子を保護する
必要がなくなり一般のダイオードと同様の作業で済むよ
うになるため、製造工程の簡素化、効率化に資すること
ができる。
とにより、ウェハ状態での電気的特性チェックが可能と
なり、チェック工数を削減することができ、より速いラ
インへのフィードバックを実行できるようになる。さら
に、ダイシング工程においても、裏面の素子を保護する
必要がなくなり一般のダイオードと同様の作業で済むよ
うになるため、製造工程の簡素化、効率化に資すること
ができる。
【図１】 本発明の一実施例の断面図とその等価回路
図。
図。
【図２】 本発明の一実施例の製造工程を説明するため
の工程断面図。
の工程断面図。
【図３】 従来例の断面図。
１、１１ ｎ型半導体基板 ２ １２ シリコン酸化膜 ３、１３、４、１４ ｐ型拡散層 ５ １５ ｐ型多結晶シリコン膜 ６ Ａｌ電極 １７ 銀バンプ ＺＤ ツェナーダイオード Ｄｉ 温度補償用ダイオード
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成６年２月２４日
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正内容】
【発明の名称】 半導体装置およびその製造方法
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正内容】
【０００５】
【課題を解決するための手段】本発明による半導体装置
は、第１導電型の半導体基板（１）の第１主表面に、該
半導体基板とその上に形成された第２導電型の多結晶シ
リコン膜（５）とにより主接合が構成されるツェナーダ
イオードと、前記半導体基板（１）と該半導体基板の表
面領域内に形成された第２導電型の拡散層（３）とによ
り接合が構成される、前記ツェナーダイオードの温度特
性を補償するダイオードとが形成され、前記ツェナーダ
イオードの前記主接合の周辺部には第２導電型のガード
リング（４）が形成されていることを特徴とするもので
ある。
は、第１導電型の半導体基板（１）の第１主表面に、該
半導体基板とその上に形成された第２導電型の多結晶シ
リコン膜（５）とにより主接合が構成されるツェナーダ
イオードと、前記半導体基板（１）と該半導体基板の表
面領域内に形成された第２導電型の拡散層（３）とによ
り接合が構成される、前記ツェナーダイオードの温度特
性を補償するダイオードとが形成され、前記ツェナーダ
イオードの前記主接合の周辺部には第２導電型のガード
リング（４）が形成されていることを特徴とするもので
ある。
Claims (1)
- 【請求項１】 第１導電型の半導体基板の第１主表面
に、該半導体基板とその上に形成された第２導電型の多
結晶シリコン膜とにより主接合が構成されるツェナーダ
イオードと、前記半導体基板と該半導体基板の表面領域
内に形成された第２導電型の拡散層とにより接合が構成
される、前記ツェナーダイオードの温度特性を補償する
ダイオードと、が形成され、前記主接合の周辺部には前
記拡散層と同時に形成された第２導電型のガードリング
が形成されていることを特徴とする半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5165239A JPH06350108A (ja) | 1993-06-10 | 1993-06-10 | 半導体装置およびその製造方法 |
| US08/253,865 US5386138A (en) | 1993-06-10 | 1994-06-03 | Semiconductor device with diodes connected in series |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5165239A JPH06350108A (ja) | 1993-06-10 | 1993-06-10 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06350108A true JPH06350108A (ja) | 1994-12-22 |
Family
ID=15808517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5165239A Pending JPH06350108A (ja) | 1993-06-10 | 1993-06-10 | 半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5386138A (ja) |
| JP (1) | JPH06350108A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100266650B1 (ko) * | 1997-12-27 | 2000-09-15 | 김영환 | 반도체 소자의 내부전압 발생회로 |
| JP4162566B2 (ja) * | 2003-10-10 | 2008-10-08 | 沖電気工業株式会社 | 半導体装置 |
| CN101335307B (zh) * | 2007-06-29 | 2010-12-08 | 上海维恩佳得数码科技有限公司 | 半导体稳压器件及其制造方法 |
| CN105762200B (zh) * | 2016-04-28 | 2019-04-09 | 上海格瑞宝电子有限公司 | 一种沟槽肖特基二极管结构及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49116984A (ja) * | 1973-03-09 | 1974-11-08 | ||
| JPS5582470A (en) * | 1978-12-15 | 1980-06-21 | Toshiba Corp | Constant-voltage diode |
| JPS6269686A (ja) * | 1985-09-24 | 1987-03-30 | Rohm Co Ltd | 半導体装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4948989A (en) * | 1989-01-31 | 1990-08-14 | Science Applications International Corporation | Radiation-hardened temperature-compensated voltage reference |
| JPH04215468A (ja) * | 1990-12-14 | 1992-08-06 | Clarion Co Ltd | 静電保護装置 |
-
1993
- 1993-06-10 JP JP5165239A patent/JPH06350108A/ja active Pending
-
1994
- 1994-06-03 US US08/253,865 patent/US5386138A/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49116984A (ja) * | 1973-03-09 | 1974-11-08 | ||
| JPS5582470A (en) * | 1978-12-15 | 1980-06-21 | Toshiba Corp | Constant-voltage diode |
| JPS6269686A (ja) * | 1985-09-24 | 1987-03-30 | Rohm Co Ltd | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5386138A (en) | 1995-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0671062B2 (ja) | 樹脂封止型半導体装置 | |
| CN100521161C (zh) | 半导体器件的制造方法以及半导体器件 | |
| US6507103B2 (en) | Semiconductor device | |
| EP1231635A1 (en) | Method for manufacturing an electronic power device and a diode in a same package | |
| JPS62104156A (ja) | 電子半導体素子 | |
| US3638301A (en) | Method for manufacturing a variable capacitance diode | |
| US3343048A (en) | Four layer semiconductor switching devices having a shorted emitter and method of making the same | |
| JPH1154747A (ja) | 半導体装置と半導体モジュール | |
| US3443175A (en) | Pn-junction semiconductor with polycrystalline layer on one region | |
| US5386138A (en) | Semiconductor device with diodes connected in series | |
| JP3375560B2 (ja) | 半導体装置 | |
| JP4837939B2 (ja) | 半導体装置、及び半導体装置の製造方法 | |
| US3032695A (en) | Alloyed junction semiconductive device | |
| US2999940A (en) | Encapsuled photoelectric semiconductor device | |
| USRE27052E (en) | Rx. zyjmsz | |
| JPH06163981A (ja) | 半導体装置 | |
| JP3238825B2 (ja) | 面実装型半導体装置 | |
| JP2700356B2 (ja) | 受光素子 | |
| JPS6412105B2 (ja) | ||
| JPS613469A (ja) | 双方向性ツエナ−ダイオ−ド | |
| JP2005294772A (ja) | 半導体装置 | |
| JPS6227547B2 (ja) | ||
| US20260047185A1 (en) | Semiconductor Device and Process for Making Same | |
| JP2708829B2 (ja) | 炭化ケイ素の電極形成方法 | |
| JP2830584B2 (ja) | 定電圧ダイオード |