JPH06351005A

JPH06351005A - 映像信号の符号化及び復号化装置

Info

Publication number: JPH06351005A
Application number: JP13781193A
Authority: JP
Inventors: Toru Okazaki; 透岡崎; Hiroshi Sumihiro; 博住広
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1993-06-08
Filing date: 1993-06-08
Publication date: 1994-12-22

Abstract

(57)【要約】【目的】回路の設計が楽で、ハードウエアが簡単な映
像信号の符号化及び復号化装置を提供する。【構成】動き補償を行う際、予測ブロックの信号のＡ
Ｃ成分に対して、１以下の定数の係数を乗じることによ
って、エラーに対する耐性を向上させる符号化及び復号
化装置において、予測ブロックの信号のＤＣ成分を計算
する部分の回路を、動き補償後のブロックの信号をフレ
ームメモリに書き込むためのバッファと並列に配置す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、光ディスクや磁気テー
プなどの蓄積系動画像メディアを用いた情報記録装置お
よび情報再生装置に関する。また、例えばいわゆるテレ
ビ会議システム、動画電話システム、放送用機器に適用
して好適な情報伝送装置／受信装置に関する。

【０００２】

【従来の技術】従来、例えばテレビ会議システム、テレ
ビ電話システムなどのように動画映像でなる映像信号を
遠隔地に伝送するいわゆる映像信号伝送システムにおい
ては、伝送路を効率良く利用するため、映信号のライン
相関やフレーム間相関を利用して映像信号を符号化し、
これにより有意情報の伝送効率を高めるようになされて
いる。

【０００３】代表的な符号化方式としては、ＭＰＥＧ(M
oving Picture Expert Group)１がある。ＭＰＥＧ１と
は、ＩＳＯ（国際標準化機構）とＩＥＣ（国際電気標準
会議）のＪＴＣ（Joint Technical Committee）１のＳ
Ｃ（Sub Committee）２９のＷＧ（Working Group）１１
において進行してきた動画像符号化方式の通称である。
ＭＰＥＧ１では、動き補償予測符号化とＤＣＴ（Discre
te Cosine Transform）符号化を組み合わせたハイブリ
ッド(Hybrid)方式が採用されている。

【０００４】例えばフレーム内符号化処理は映像信号の
ライン相関を利用するもので、図１に示すように、点ｔ
＝ｔ1 、ｔ2 、ｔ3 ……において動画を構成する各画像
ＰＣ１、ＰＣ２、ＰＣ３……を伝送しようとする場合、
伝送処理すべき画像データを同一走査線内で一次元符号
化して伝送するものである。

【０００５】またフレーム間符号化処理は、映像信号の
フレーム間相関を利用して順次隣合う画像ＰＣ１及びＰ
Ｃ２、ＰＣ２及びＰＣ３……間の画素データの差分でな
る画像データＰＣ１２、ＰＣ２３……を求めることによ
り圧縮率を向上させるものである。

【０００６】これにより映像信号伝送システムは、画像
ＰＣ１、ＰＣ２、ＰＣ３……をその全ての画像データを
伝送する場合と比較して格段的にデータ量が少ないディ
ジタルデータに高能率符号化して伝送路に送出し得るよ
うになされている。

【０００７】図２は、画像シーケンスがどのようにフレ
ーム内／間符号化されるのかを示した図である。この図
２は、１５枚のフレームの周期で符号化の１つの単位と
なっている。

【０００８】フレーム２は、フレーム内符号化されるの
で、Intra Picture と呼ばれる。フレーム５、８、１
１、１４は、前方向からのみ予測されて、フレーム間符
号化されるので、Predicted Picture と呼ばれる。フレ
ーム０、１、３、４、６、７、９、１０、１２、１３
は、前方向から、後方向から、および両方向からのみ予
測されて、フレーム間符号化されるので、Bidirectiona
l Picture と呼ばれる。

【０００９】図３に示すように、動画像符号化装置は入
力映像信号ＶＤを前処理回路を介して輝度信号及び色差
信号に変換した後、アナログディジタル変換回路で８ビ
ットのディジタル信号に変換し、フレームフォーマット
からブロックフォーマットに変換して、エンコーダーへ
入力する。

【００１０】ここでエンコーダーへの入力画像データと
して順次送出される画像データは、フレーム画像データ
からブロックフォーマットに変換される。このブロッ
クフォーマットの画像データはエンコーダーに入力さ
れ、エンコーダーは、画像の高能率圧縮符号化を行いビ
ットストリームを生成する。

【００１１】このビットストリームは、通信や記録メデ
ィアを介して、デコーダーに伝送される。デコーダー
は、ビットストリームからブロックフォーマットデータ
を出力し、このデータをフレームフォーマットに変換、
ディジタルアナログ変換を介して、出力画像を生成す
る。

【００１２】一枚のフレーム画像データ（ピクチャ）
は、図４に示すように、Ｎ個のスライスに分割され、
各スライスがＭ個のマクロブロックを含むようになさ
れ、各マクロブロックは８×８画素分の輝度信号データ
Ｙ1〜Ｙ4 の全画素データに対応する色差信号データで
なる色差信号データＣb 及びＣr を含んでなる。

【００１３】このときスライス内の画像データの配列
は、マクロブロック単位で画像データが連続するように
なされており、このマクロブロック内ではラスタ走査の
順で微小ブロック単位で画像データが連続するようにな
されている。

【００１４】なおここでマクロブロックは、輝度信号に
対して、水平及び垂直走査方向に連続する16×16画素の
画像データ（Ｙ1〜Ｙ4）を１つの単位とするのに対し、
これに対応する２つの色差信号においては、データ量が
低減処理された後時間軸多重化処理され、それぞれ１つ
の微小ブロックＣr、Ｃb に16×16画素分のデータが割
り当てられる。

【００１５】エンコーダーでは、処理をマクロブロック
単位で行っている。図５にエンコーダーのブロックダイ
ヤグラムを示す。

【００１６】入力されたブロックフォーマットの画像
は、動きベクトル検出回路で動きベクトルの検出を行
う。動きベクトル検出回路は、すでに図２で説明したよ
うに、非補間フレームを予測画像として、動き検出を用
いて補間画像の生成を行う。このため動きを検出するた
めの予測画像を保持するために、前方原画像と後方原画
像を保持して動きベクトルの検出を、現在の参照画像と
の間で行う。ここで、動きベクトルの検出は、ブロック
単位でのフレーム間差分の絶対値和が最小になるもの
を、その動きベクトルとする。

【００１７】このブロック単位でのフレーム間差分の絶
対値和はフレーム内／前方／両方向予測判定回路に送ら
れる。フレーム内／前方／両方向予測判定回路は、この
値をもとに、参照ブロックの予測モードを決定する。

【００１８】この予測モードをもとに、ブロック単位で
フレーム内／前方／両方向予測の切り替えを行い、フレ
ーム内符号化モードの場合は入力画像そのものを、前方
／両方向予測モードのときはそれぞれの予測画像からの
フレーム間符号化データを発生し、当該差分データを切
換回路を介してディスクリートコサイン変換（ＤＣＴ
（discrete cosine transform））回路に出力するよう
になされている。

【００１９】ＤＣＴ回路は映像信号の２次元相関を利用
して、入力画像データ又は差分データをブロック単位で
ディスクリートコサイン変換し、その結果得られる変換
データを量子化回路に出力するようになされている。

【００２０】量子化回路は、マクロブロックおよびスラ
イス毎に定まる量子化ステップサイズでＤＣＴ変換デー
タを量子化し、その結果出力端に得られる量子化データ
を可変長符号化（ＶＬＣ（variable length code））回
路及び逆量子化回路に供給する。量子化に用いる量子化
スケールは送信バッファのバッファ残量をフィードバッ
クすることによって、送信バッファが破綻しない値に決
定する。この量子化スケールも、可変長符号化回路及び
逆量子化回路に、量子化データとともに供給される。

【００２１】量子化データを受けとった可変長符号化回
路は、量子化データを、量子化スケール、予測モード、
動きベクトル、ＣＢＰなどと共に可変長符号化処理し、
伝送データとして送信バッファメモリに供給する。

【００２２】送信バッファメモリは、伝送データを一旦
メモリに格納した後、所定のタイミングでビットストリ
ームとして出力すると共に、メモリに残留している残留
データ量に応じてマクロブロック単位の量子化制御信号
を量子化回路にフィードバックして量子化スケールを制
御するようになされている。これにより送信バッファメ
モリは、ビットストリームとして発生されるデータ量を
調整し、メモリ内に適正な残量（オーバーフロー又はア
ンダーフローを生じさせないようなデータ量）のデータ
を維持するようになされている。

【００２３】因に送信バッファメモリのデータ残量が許
容上限にまで増量すると、送信バッファメモリは量子化
制御信号によつて量子化回路の量子化スケールを大きく
することにより、量子化データのデータ量を低下させ
る。

【００２４】またこれとは逆に送信バッファメモリのデ
ータ残量が許容下限値まで減量すると、送信バッファメ
モリは量子化制御信号によつて量子化回路の量子化スケ
ールを小さくすることにより、量子化データのデータ量
を増大させる。

【００２５】逆量子化回路は、量子化回路から送出され
る量子化データを代表値に逆量子化して逆量子化データ
に変換し、出力データの量子化回路における変換前の変
換データを復号し、逆量子化データをディスクリートコ
サイン逆変換ＩＤＣＴ（inverse discrete cosine tras
form）回路に供給するようになされている。

【００２６】ＩＤＣＴ回路は、逆量子化回路で復号され
た逆量子化データをＤＣＴ回路とは逆の変換処理で復号
画像データに変換し、動き補償回路に出力するようにな
されている。

【００２７】動き補償回路は、ＩＤＣＴ回路の出力デー
タと予測モード、動きベクトルをもとに局所復号を行
い、復号画像を前方参照画像もしくは後方参照画像とし
てフレームメモリに書き込む。前方／両方向予測の場合
は、参照画像からの差分がＩＤＣＴ回路の出力として送
られてくるために、この差分を参照画像に対して足し込
むことで、局所復号を行っている。

【００２８】この参照画像は、デコーダで復号される画
像と全く同一の画像であり、次の処理画像はこの参照画
像をもとに、前方／両方向予測を行う。

【００２９】尚、DRAM読み出し用バッファ、DRAM書き込
み用バッファ、及びブロックバッファは、参照用フレー
ムメモリとしてDRAM（比較的低速で、安価なメモリ）を
用いる場合に不可欠なバッファである。どのバッファに
おいても、8x8 のブロック内の全画素を一度貯め込む必
要があるため、その分の遅延が生じる。DRAM読み出し用
バッファは、参照用フレームメモリからの読み出しスピ
ードとＤＣＴ回路への書き込みスピードの違いを吸収す
るためのバッファであり、ブロックバッファは、ＩＤＣ
Ｔ回路からの読み出しスピードとフレームメモリへの書
き込みスピードの違いを吸収するためのバッファであ
る。

【００３０】DRAM書き込み用バッファは、参照用フレー
ムメモリから読み出したデータを、ブロックバッファか
らの出力データと足しあわせた後に、遅延をかけるため
のバッファである。参照用フレームメモリは、読み出し
と書き込みを同時に行うことができないため、参照用フ
レームメモリから読み出したデータを、再び参照用フレ
ームメモリに書き込む前に遅延をかける必要があり、そ
のために、このバッファが必要となる。また、参照用フ
レームメモリへのアクセスは、いろいろな部分から非常
に頻繁に行われているため、可能な限り無駄な時間は除
かれるのが望ましい。参照用フレームメモリをなるべく
効率良く利用するというこの観点からも、参照用フレー
ムメモリの前段には、このバッファが必要不可欠であ
る。

【００３１】図６にデコーダのブロックダイヤグラムを
示す。デコーダーには伝送メディアを介してビットスト
リームが入力される。このビットストリームは受信バッ
ファを介して可変長復号化（IVLC）回路に入力される。
可変長復号化回路は、ビットストリームから量子化デー
タと、動きベクトル、予測モード、量子化スケールなど
を復号する。この量子化データと量子化スケールは次の
逆量子化回路に入力される。

【００３２】逆量子化回路、ＩＤＣＴ回路、動き補償回
路の動作は図５のエンコーダの説明で述べたとおりであ
る。

【００３３】動き補償回路は、ＩＤＣＴ回路の出力デー
タと予測モード、動きベクトルをもとに復号を行い、復
号画像を前方参照画像もしくは後方参照画像としてフレ
ームメモリに書込む。

【００３４】この参照画像は、エンコーダで局所復号さ
れる画像と全く同一の画像であり、次の復号画像はこの
参照画像をもとに、前方／両方向での復号が行われる。

【００３５】尚、ブロックバッファ、及び、DRAM書き込
み用バッファは、図５のエンコーダのブロックダイヤグ
ラムにおける、ブロックバッファ、DRAM書き込み用バッ
ファと機能、目的とも、同じものである。

【００３６】ここで、途中で伝送経路になんらかの障害
が発生し、エンコーダで局所復号される画像とデコーダ
で復号される画像が違ってしまった場合を考える。この
場合、参照画像におけるエラーはフレーム間符号化が行
われている間は、全ての復号フレームに影響を与えてし
まう。これは、放送方式等、フレーム内符号化がほとん
ど行われない符号化方式の場合は、特に深刻な問題であ
る。

【００３７】そこで、これらのエラーに対する耐性を高
めるために、予測画像を一定の割合で減衰させる、Leak
y Prediction と呼ばれる方法が用いられる。これは、
エンコーダ、デコーダの双方において、予測ブロックに
０以上１以下の定数αを乗ずることにより、もし参照フ
レームにエラーが生じても、時間とともにその影響を減
衰させるという方法である。ただ、この方法には、フレ
ーム内に平坦なブロックがあった場合、その部分の色が
時間とともに細かく変動してしまうという問題点があ
る。これは、予測ブロックのDC成分に対しても、一定の
割合で減衰させる処理を行っていることが原因である。

【００３８】この問題点を解消するために、この方法を
さらに改良し、予測ブロックのAC成分のみを一定の割合
で減衰させる、AC Leaky Prediction と呼ばれる方法が
用いられる。AC Leaky Prediction を用いた場合のエン
コーダのブロックダイアグラムは図７のようになる。こ
のブロックダイアグラムは、動き補償回路、及びその周
辺部分以外の部分については、図５と同じ構成である。

【００３９】予測モード、動きベクトルなどを用いて、
ＭＣ回路によって参照用フレームメモリから取り出され
た予測マクロブロックは、8x8 のブロックごとにDC値計
算回路及び同期用のバッファに入れられる。

【００４０】DC値計算回路は、8x8 のブロック内の全画
素の平均値を計算することにより、ブロックのDC値を算
出する。DC値の計算が完了した時点で、同期用のバッフ
ァから 8x8 のブロック内の画素値を読みだし、加算器
によって、各画素値からDC値を減算する。これにより、
ブロックの信号は、AC成分のみとなる。こうして得られ
た 8x8 のブロックのAC成分に対して、乗算器によって
定数αが乗じられ、さらに加算器において各画素にDC値
を加算することにより、AC成分のみがα倍された予測ブ
ロックが得られる。

【００４１】参照フレームメモリの前段のDRAM書き込み
用バッファは、図５における、DRAM書き込み用バッファ
と、機能、目的とも、同じものである。すなわち、動き
補償回路以外にも、いろいろな部分から非常に頻繁に行
われている参照用フレームメモリへのアクセスにおい
て、なるべく無駄な時間を省くためのバッファである。

【００４２】図８に、AC Leaky Prediction を用いた場
合のデコーダのブロックダイアグラムを示す。このブロ
ックダイアグラムは、動き補償回路以外の部分について
は、図６と同じ構成である。

【００４３】予測モード、動きベクトルなどを用いて、
ＭＣ回路によって参照用フレームメモリから取り出され
た予測マクロブロックは、8x8 のブロックごとにDC値計
算回路及び同期用のバッファに入れられる。

【００４４】DC値計算回路は、8x8 のブロック内の全画
素の平均値を計算することにより、ブロックのDC値を算
出する。DC値の計算が完了した時点で、同期用のバッフ
ァから 8x8 のブロック内の画素値を読みだし、加算器
によって、各画素値からDC値を減算する。こうして得ら
れた 8x8 のブロックのAC成分に対して、乗算器によっ
て定数αが乗じられ、さらに加算器において各画素にDC
値を加算することにより、AC成分のみがα倍された予測
ブロックが得られる。DRAM書き込み用バッファの目的
は、AC Leaky Prediction を行う場合のエンコーダブロ
ックダイアグラムにおける、DRAM書き込み用バッファと
同じである。

【００４５】

【発明が解決しようとする課題】AC Leaky Prediction
を、図７及び図８のブロックダイアグラムで実現しよう
とする場合、DC値計算回路では 8x8 のブロックの全画
素を読み込む必要があるため、ここで 8x8 画素の転送
時間分の遅延が生ずる。また、そのため、同期用のバッ
ファが別に必要となる。一方、参照用フレームメモリの
直前のDRAM書き込み用バッファにおいても、8x8 のブロ
ックの全画素を読み込む必要があり、ここでも 8x8 画
素の転送時間分の遅延が生ずる。従来の方法では、DC値
計算回路と、DRAM書き込み用バッファが直列に配置され
ているため、AC Leaky Predicitonを行う場合、この遅
延が２回かかることになる。

【００４６】AC Leaky Prediction を行わない場合は、
この遅延は１回で済むわけであるから、この方法を用い
て AC LeakyPrediction を行おうとすると、ハードウエ
アを構成する際、設計が非常に厳しくなり、ハードウエ
アが複雑になる。また、バッファの数についても、従来
の方法を用いて AC Leaky Prediction を行う場合は、
１個余分にバッファが必要となり、ハードウエアが大き
くなってしまう。

【００４７】

【課題を解決するための手段】本発明では、従来、直列
に配置されていたDC値計算回路と、DRAM書き込み用バッ
ファを並列に配置する。そのために、8x8 の予測ブロッ
クの全画素に対して、DC値を減ずる処理は行わず、まず
一様にα倍する。この信号を、一旦バッファに格納した
後、参照用フレームメモリの書き込みスピードにあわせ
て読み出す。

【００４８】一方、DC値計算回路によって計算したDC値
は、乗算器によって（１−α）倍しておく。バッファか
ら取り出したブロック内の全画素に、この（１−α）倍
されたDC値を加えつつ、結果を参照用フレームメモリに
書き込む。この結果、得られるブロックの画素値は、AC
成分のみがα倍されたものと等価となり、計算精度の違
いによる誤差を除けば、従来の方法により得られるもの
と等しくなる。

【００４９】

【作用】従来の発明では、DC値計算回路と、DRAM書き込
み用バッファの配置関係から、AC Leaky Prediciton を
行う場合、8x8のブロックをバッファに貯めるために要
する遅延が、AC Leaky Prediction を行わない場合の２
倍となってしまい、ハードウエアの構成において設計が
非常に厳しくなっていたが、本発明では、双方における
遅延を並列に非同期で起こさせることにより、AC Leaky
Prediction を行う場合も、得られる予測ブロックの画
素値を変えることなく、遅延の増大を防ぐことができ
る。

【００５０】また、バッファの数も、AC Leaky Predict
ion を行わない場合と同じ数ですむ。これにより、ハー
ドウエアの構成においても、設計が楽になり、ハードウ
エアの複雑化を防ぐことができる。

【００５１】

【実施例】（１）符号化装置（エンコーダー）について本発明の AC Leaky Prediction の符号化手段をもった
動画像符号化装置について、その実施例を図９に基づい
て説明する。

【００５２】ここで、動き補償回路及びその周辺部分以
外の構成については、本発明の主眼とするところに影響
を与えないので、ここでは説明を省略する。

【００５３】動き補償回路２７は、動き検出回路から送
られて来る動きベクトルや、予測モードなどを用いて、
参照用フレームメモリ２６から予測マクロブロック信号
Ｓ１３を取り出す。予測マクロブロック信号Ｓ１３は、
乗算器３０及びDC値計算回路２８に入れられる。

【００５４】乗算器３０は、送られてきた予測マクロブ
ロック信号Ｓ１３に０以上１以下の定数αを乗じ、加算
器１２及び加算器２３に入力する。乗算器３０から出力
される信号Ｓ１６は、予測マクロブロック信号のDC、AC
成分すべてに定数αが乗じられている信号となる。

【００５５】加算器１２は、予測モードを用いて、原画
像用のフレームメモリ１１から取り出したマクロブロッ
ク信号Ｓ１と予測マクロブロック信号Ｓ１６との差分を
とり、差分信号Ｓ２をDRAM読み出し用バッファ１３に入
力する。DRAM読み出し用バッファ１３は、送られたマク
ロブロックの予測誤差信号Ｓ２を、8x8 のブロックごと
に加算器１４に入力する。

【００５６】加算器２３は、DC、AC成分すべてに定数α
が乗じられている予測マクロブロック信号Ｓ１６と、Ｉ
ＤＣＴ回路２１からの出力信号Ｓ８をDRAM書き込みスピ
ードに変換するブロックバッファ２２からの信号Ｓ９を
足し合わせ、DRAM書き込み用バッファ２４に入力する。

【００５７】DC値計算回路２８は、動き補償回路２７か
ら出力される予測マクロブロック信号Ｓ１３を、8x8 の
ブロックごとに読み込む。8x8 のブロック内の全画素の
平均値を計算することによりブロックのDC値を算出し、
乗算器２９へ入力する。乗算器２９は、DC値計算回路か
ら送られたDC値信号Ｓ１４を（１−α）倍し、加算器１
４及び加算器２５に入力する。

【００５８】加算器１４は、DRAM用読み出し用バッファ
１３からの出力と、乗算器２９からの出力の差分をと
り、ＤＣＴ回路１５に入力する。ここで、DRAM用読み出
し用バッファ１３からの出力信号Ｓ３は、原画像のマク
ロブロック信号から、DC、AC成分ともにα倍された予測
マクロブロック信号を引いた信号であり、乗算器２９か
らの出力信号Ｓ１５は、予測マクロブロック信号のDC成
分が（１−α）倍された信号である。

【００５９】従って、加算器１４の出力は、原画像のマ
クロブロック信号から、AC成分のみがα倍された予測マ
クロブロック信号を引いた信号となり、計算精度による
誤差を除けば、AC Leaky Prediction を行う従来の方法
による信号と等しくなる。

【００６０】DRAM書き込み用バッファ２４は、DC値計算
回路２８の計算終了を待って、乗算器２９からの出力信
号Ｓ１５とともに、信号Ｓ１１を加算器２５に入力す
る。信号Ｓ１１は、ＩＤＣＴ回路から出力されたマクロ
ブロック信号に、DC、AC成分ともにα倍された予測マク
ロブロック信号を加えた信号であり、信号Ｓ１５は、予
測マクロブロックのDC成分が（１−α）倍された信号で
ある。

【００６１】従って、加算器２５からの出力信号Ｓ１２
は、ＩＤＣＴ回路から出力されたマクロブロック信号
に、AC成分のみがα倍された予測マクロブロック信号が
加えられた信号となり、計算精度による誤差を除けば、
AC Leaky Prediction を行う従来の方法による信号と等
しくなる。

【００６２】（２）復号化装置（デコーダー）について本発明の AC Leaky Prediction の符号化手段をもった
動画像復号化装置について、その実施例を図１０に基づ
いて説明する。

【００６３】ここで、動き補償回路及びその周辺部分以
外の構成については、本発明の主眼とするところに影響
を与えないので、ここでは説明を省略する。

【００６４】動き補償回路５１は、ＩＶＬＣ回路から送
られて来る動きベクトルや、予測モードなどを用いて、
参照用フレームメモリ５０から予測マクロブロック信号
Ｓ２９を取り出す。予測マクロブロック信号Ｓ２９は、
乗算器５４及びDC値計算回路５２に入れられる。

【００６５】乗算器５４は、送られてきた予測マクロブ
ロック信号Ｓ２９に０以上１以下の定数αを乗じ、加算
器４６に入力する。乗算器５４から出力される信号Ｓ３
２は、予測マクロブロック信号のDC、AC成分すべてに定
数αが乗じられている信号となる。

【００６６】加算器４６は、DC、AC成分すべてに定数α
が乗じられている予測マクロブロック信号Ｓ３２と、Ｉ
ＤＣＴ回路４４からの出力信号Ｓ２４をDRAM書き込みス
ピードに変換するブロックバッファ４５からの信号Ｓ２
５を足し合わせ、DRAM書き込み用バッファ４７に入力す
る。

【００６７】DC値計算回路５２は、動き補償回路５１か
ら出力される予測マクロブロック信号Ｓ２９を、8x8 の
ブロックごとに読み込む。8x8 のブロック内の全画素の
平均値を計算することによりブロックのDC値を算出し、
乗算器５３へ入力する。乗算器５３は、DC値計算回路か
ら送られたDC値信号Ｓ３０を（１−α）倍し、加算器４
８に入力する。

【００６８】DRAM書き込み用バッファ４７は、DC値計算
回路５２の計算終了を待って、乗算器５３からの出力信
号Ｓ３１とともに、信号Ｓ２７を加算器４８に入力す
る。

【００６９】信号Ｓ２７は、ＩＤＣＴ回路から出力され
たマクロブロック信号に、DC、AC成分ともにα倍された
予測マクロブロック信号を加えた信号であり、信号Ｓ３
１は、予測マクロブロックのDC成分が（１−α）倍され
た信号である。従って、加算器４８からの出力信号Ｓ２
８は、ＩＤＣＴ回路から出力されたマクロブロック信号
に、AC成分のみがα倍された予測マクロブロック信号が
加えられた信号となり、計算精度による誤差を除けば、
AC Leaky Prediction を行う従来の方法による信号と等
しくなる。

【００７０】

【発明の効果】本発明の方式で AC Leaky Prediction
を行う場合、エンコーダ、デコーダ回路における、参照
画像用フレームメモリ及び動き補償回路周辺部分は、AC
LeakyPredictionを行わないＭＰＥＧのエンコーダ、デ
コーダ回路によるものと同程度の遅延タイミングで構成
することができる。従って、回路の設計も楽になり、ハ
ードウエアが簡単になる。

【図面の簡単な説明】

【図１】高能率符号化の原理を説明するための図であ
る。

【図２】画像シーケンスのＧＯＰStructureを示す図で
ある。

【図３】一般的な動画像符号化／復号化装置を示す図で
ある。

【図４】動画データの構造を示す図である。

【図５】ＭＰＥＧエンコーダブロックダイアグラムであ
る。

【図６】ＭＰＥＧデコーダブロックダイアグラムであ
る。

【図７】AC Leaky Prediction を行うＭＰＥＧエンコー
ダブロックダイアグラムである。

【図８】AC Leaky Prediction を行うＭＰＥＧデコーダ
ブロックダイアグラムである。

【図９】本発明におけるエンコーダブロックダイアグラ
ムである。

【図１０】本発明におけるデコーダブロックダイアグラ
ムである。

Claims

【特許請求の範囲】

【請求項１】動き補償回路において、動き補償を行う
際、予測ブロックの信号のＡＣ成分に対して、１以下の
定数の係数を乗じることによって、エラーに対する耐性
を向上させる符号化方法において、予測ブロックの信号
のＤＣ成分を計算する部分の回路を、動き補償後のブロ
ックの信号をフレームメモリに書き込むためのバッファ
と並列に配置することを特徴とする、符号化方式、及び
その符号化器。
【請求項２】動き補償回路において、動き補償を行う
際、予測ブロックの信号のＡＣ成分に対して、１以下の
定数の係数を乗じることによって、エラーに対する耐性
を向上させる復号化方法において、予測ブロックの信号
のＤＣ成分を計算する部分の回路を、動き補償後のブロ
ックの信号をフレームメモリに書き込むためのバッファ
と並列に配置することを特徴とする、復号化方式、及び
その復号化器。