JPH0635417A - アクティブマトリクス型薄膜トランジスタ液晶パネルの駆動方法 - Google Patents
アクティブマトリクス型薄膜トランジスタ液晶パネルの駆動方法Info
- Publication number
- JPH0635417A JPH0635417A JP19529492A JP19529492A JPH0635417A JP H0635417 A JPH0635417 A JP H0635417A JP 19529492 A JP19529492 A JP 19529492A JP 19529492 A JP19529492 A JP 19529492A JP H0635417 A JPH0635417 A JP H0635417A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- bus line
- gate bus
- liquid crystal
- pixel electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 113
- 239000010409 thin film Substances 0.000 title claims abstract description 75
- 239000011159 matrix material Substances 0.000 title claims description 56
- 238000000034 method Methods 0.000 title claims description 28
- 239000000758 substrate Substances 0.000 claims description 40
- 239000010408 film Substances 0.000 claims description 21
- 239000003990 capacitor Substances 0.000 claims description 3
- 210000002858 crystal cell Anatomy 0.000 abstract description 16
- 238000010586 diagram Methods 0.000 description 33
- 210000004027 cell Anatomy 0.000 description 13
- 101000746134 Homo sapiens DNA endonuclease RBBP8 Proteins 0.000 description 12
- 101000969031 Homo sapiens Nuclear protein 1 Proteins 0.000 description 12
- 102100021133 Nuclear protein 1 Human genes 0.000 description 12
- 230000003111 delayed effect Effects 0.000 description 9
- 230000003321 amplification Effects 0.000 description 7
- 238000003199 nucleic acid amplification method Methods 0.000 description 7
- 230000003071 parasitic effect Effects 0.000 description 5
- 230000010287 polarization Effects 0.000 description 4
- 238000002834 transmittance Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 230000001502 supplementing effect Effects 0.000 description 3
- 230000005685 electric field effect Effects 0.000 description 2
- 238000009429 electrical wiring Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- LFYJSSARVMHQJB-QIXNEVBVSA-N bakuchiol Chemical compound CC(C)=CCC[C@@](C)(C=C)\C=C\C1=CC=C(O)C=C1 LFYJSSARVMHQJB-QIXNEVBVSA-N 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 液晶セルの平均実効電圧の均一化とゲートバ
スライン及びドレインバスラインのスイッチングドライ
バの低耐電圧化を達成する。 【構成】 薄膜トランジスタ１３を介して接続される画
素電極１４群をゲートバスライン１１方向に交互に千鳥
状に配置させ、隣接する２本のゲートバスライン方向の
画素電極群を構成し、その画素電極群に対して対向電極
１個とスイッチング回路を設け、１走査ライン周期毎に
極性が反転した電圧信号を各ドレインバスラインに供給
する。選択されるゲートバスラインの書き込みタイミン
グに同期して変動し、各対向電極に対応する画素電極群
の極性データ及び液晶の閾値電圧に相当するオフセット
電圧及び実効電圧補正電圧を含む電圧信号を各対向電極
に供給し、ゲートバスラインの選択信号により各画素電
極に電圧書き込みを行う。
スライン及びドレインバスラインのスイッチングドライ
バの低耐電圧化を達成する。 【構成】 薄膜トランジスタ１３を介して接続される画
素電極１４群をゲートバスライン１１方向に交互に千鳥
状に配置させ、隣接する２本のゲートバスライン方向の
画素電極群を構成し、その画素電極群に対して対向電極
１個とスイッチング回路を設け、１走査ライン周期毎に
極性が反転した電圧信号を各ドレインバスラインに供給
する。選択されるゲートバスラインの書き込みタイミン
グに同期して変動し、各対向電極に対応する画素電極群
の極性データ及び液晶の閾値電圧に相当するオフセット
電圧及び実効電圧補正電圧を含む電圧信号を各対向電極
に供給し、ゲートバスラインの選択信号により各画素電
極に電圧書き込みを行う。
Description
【０００１】
【産業上の利用分野】本発明は、アクティブマトリクス
型薄膜トランジスタ液晶パネルの駆動方法に関するもの
である。
型薄膜トランジスタ液晶パネルの駆動方法に関するもの
である。
【０００２】
【従来の技術】従来、このような分野の技術としては、
例えば、テレビジョン学会誌 Ｖｏｌ．４２，Ｎｏ．
１，Ｐ．１０〜１６及びＰ．２３〜２９に記載されるも
のがあった。従来、アクティブマトリクス型液晶パネ
ル、特に薄膜トランジスタを利用したもの（ＴＦＴ−Ｌ
ＣＤ）の駆動方法は、その交流化方法の違いにより、数
種類の異なった手法が用いられるが、電圧供給方法の概
念は同様のものである。そこで代表的な例として、走査
周期毎に交流化を行なう駆動方法（以後、フレームモー
ドという）について説明する。
例えば、テレビジョン学会誌 Ｖｏｌ．４２，Ｎｏ．
１，Ｐ．１０〜１６及びＰ．２３〜２９に記載されるも
のがあった。従来、アクティブマトリクス型液晶パネ
ル、特に薄膜トランジスタを利用したもの（ＴＦＴ−Ｌ
ＣＤ）の駆動方法は、その交流化方法の違いにより、数
種類の異なった手法が用いられるが、電圧供給方法の概
念は同様のものである。そこで代表的な例として、走査
周期毎に交流化を行なう駆動方法（以後、フレームモー
ドという）について説明する。
【０００３】図１３はかかる従来のアクティブマトリク
ス型薄膜トランジスタ液晶パネルの構成図、図１４はそ
の駆動タイミングチャートである。図に示すように、ア
クティブマトリクス型薄膜トランジスタ液晶パネルは、
一般に、背面基板上にゲートバスライン５１とドレイン
バスライン５２を直交配置して、その交点に各画素電極
に対応したスイッチング素子として薄膜トランジスタ
（ＴＦＴという）５３を設け、前面基板上に透明な対向
電極５４を設け、両基板の表面に適当な方向に配向処理
された配向膜を設け、両基板の配向膜を液晶層を介して
対向配置させて貼り合わせ、かつ前面基板と背面基板の
背面に、互いの偏光軸が平行あるいは垂直になるように
偏光膜を貼り付けた構成にし、ＴＦＴ５３を介して供給
される画素電極の電圧と対向電極５４の電圧との電位差
により、両電極に挟まれた部分の液晶５５をスイッチン
グするものである。
ス型薄膜トランジスタ液晶パネルの構成図、図１４はそ
の駆動タイミングチャートである。図に示すように、ア
クティブマトリクス型薄膜トランジスタ液晶パネルは、
一般に、背面基板上にゲートバスライン５１とドレイン
バスライン５２を直交配置して、その交点に各画素電極
に対応したスイッチング素子として薄膜トランジスタ
（ＴＦＴという）５３を設け、前面基板上に透明な対向
電極５４を設け、両基板の表面に適当な方向に配向処理
された配向膜を設け、両基板の配向膜を液晶層を介して
対向配置させて貼り合わせ、かつ前面基板と背面基板の
背面に、互いの偏光軸が平行あるいは垂直になるように
偏光膜を貼り付けた構成にし、ＴＦＴ５３を介して供給
される画素電極の電圧と対向電極５４の電圧との電位差
により、両電極に挟まれた部分の液晶５５をスイッチン
グするものである。
【０００４】また、ＴＦＴ５３のスイッチング手段とし
て、ゲートバスライン５１には走査回路６０が、ドレイ
ンバスライン５２にはデータ回路７０が接続され、その
ＴＦＴ５３のゲート選択信号として走査回路６０からＯ
Ｎ電圧ＶG(+)、ＯＦＦ電圧Ｖ G(-)が、ＴＦＴ５３のドレ
イン選択及び輝度データ信号として、データ回路７０か
ら正極性の書き込み電圧ＶD(+)、負極性の書き込み電圧
ＶD(-)が供給される。
て、ゲートバスライン５１には走査回路６０が、ドレイ
ンバスライン５２にはデータ回路７０が接続され、その
ＴＦＴ５３のゲート選択信号として走査回路６０からＯ
Ｎ電圧ＶG(+)、ＯＦＦ電圧Ｖ G(-)が、ＴＦＴ５３のドレ
イン選択及び輝度データ信号として、データ回路７０か
ら正極性の書き込み電圧ＶD(+)、負極性の書き込み電圧
ＶD(-)が供給される。
【０００５】更に、ＴＦＴ５３により書き込まれた画素
電極の電圧ＶS は、図１４に示すように、その電圧保持
状態において、２度の電圧変動を起こす。第１にＴＦＴ
５３のゲート選択信号がＯＮ状態からＯＦＦ状態に変化
する際に、前記選択信号が供給されるＴＦＴ５３に接続
される画素電極の電圧ＶS は、該ＴＦＴ５３の寄生容量
ＣgSにより、ΔＶ1 だけ変動する。
電極の電圧ＶS は、図１４に示すように、その電圧保持
状態において、２度の電圧変動を起こす。第１にＴＦＴ
５３のゲート選択信号がＯＮ状態からＯＦＦ状態に変化
する際に、前記選択信号が供給されるＴＦＴ５３に接続
される画素電極の電圧ＶS は、該ＴＦＴ５３の寄生容量
ＣgSにより、ΔＶ1 だけ変動する。
【０００６】第２にデータ信号が書き込み時の極性と反
対の極性に変化する時に、画素電極とドレインバスライ
ン５２との間の電界効果によってΔＶ2 だけ変動する。
このために、画素電極と対向電極との間の電位差が画素
電極の電圧ＶS の変動に対して、正極性の書き込み時と
負極性の書き込み時とで均等になるように対向電極に対
して電圧ＶCOM が供給される。
対の極性に変化する時に、画素電極とドレインバスライ
ン５２との間の電界効果によってΔＶ2 だけ変動する。
このために、画素電極と対向電極との間の電位差が画素
電極の電圧ＶS の変動に対して、正極性の書き込み時と
負極性の書き込み時とで均等になるように対向電極に対
して電圧ＶCOM が供給される。
【０００７】図１５に前記２枚の偏光膜の偏光軸を平行
になるように貼り付けた構成にした場合のＴＮ液晶セル
の電気−光学特性を示す。アクティブマトリクス型薄膜
トランジスタ液晶パネルに使用されるＴＮ液晶セルは、
画素電極と対向電極との電位差に対して、光透過率が急
激に増加する閾値電圧ＶTHと光透過率の変動が無くなる
飽和電圧ＶSAT が存在し、ＶTH〜ＶSAT の電圧範囲ΔＶ
においては、電圧変動が光透過率の変化を示す。このた
め、完全なＯＮ状態を達成するには、正極性においては
ＶSAT ＜ＶS −ＶCOM 、負極性においてはＶSAT ＜Ｖ
COM −ＶS の電圧条件に設定し、完全なＯＦＦ状態を達
成するには、正極性においてはＶTH＞ＶS −ＶCOM 、負
極性においてはＶTH＞ＶCOM −ＶS の電圧条件に設定す
ることにより、液晶セルのスイッチングができる。
になるように貼り付けた構成にした場合のＴＮ液晶セル
の電気−光学特性を示す。アクティブマトリクス型薄膜
トランジスタ液晶パネルに使用されるＴＮ液晶セルは、
画素電極と対向電極との電位差に対して、光透過率が急
激に増加する閾値電圧ＶTHと光透過率の変動が無くなる
飽和電圧ＶSAT が存在し、ＶTH〜ＶSAT の電圧範囲ΔＶ
においては、電圧変動が光透過率の変化を示す。このた
め、完全なＯＮ状態を達成するには、正極性においては
ＶSAT ＜ＶS −ＶCOM 、負極性においてはＶSAT ＜Ｖ
COM −ＶS の電圧条件に設定し、完全なＯＦＦ状態を達
成するには、正極性においてはＶTH＞ＶS −ＶCOM 、負
極性においてはＶTH＞ＶCOM −ＶS の電圧条件に設定す
ることにより、液晶セルのスイッチングができる。
【０００８】
【発明が解決しようとする課題】しかしながら、以上述
べた従来のアクティブマトリクス型液晶パネルの駆動方
法においては、画素電極にデータ信号が書き込まれてか
ら、ドレインバスラインの電圧極性が反転するまでの時
間が異なる場合、例えば、走査回路によって選択される
第１のゲートバスラインと第Ｎのゲートバスラインに、
それぞれＴＦＴを介して接続される画素電極の電圧ＶS
を比較すると、画素電極とドレインバスラインとの間の
電界効果によって、ΔＶ2 だけ電圧が変動する期間が異
なるため、液晶層にかかる走査周期毎の平均実効電圧が
異なり、光透過率の相違が発生する。
べた従来のアクティブマトリクス型液晶パネルの駆動方
法においては、画素電極にデータ信号が書き込まれてか
ら、ドレインバスラインの電圧極性が反転するまでの時
間が異なる場合、例えば、走査回路によって選択される
第１のゲートバスラインと第Ｎのゲートバスラインに、
それぞれＴＦＴを介して接続される画素電極の電圧ＶS
を比較すると、画素電極とドレインバスラインとの間の
電界効果によって、ΔＶ2 だけ電圧が変動する期間が異
なるため、液晶層にかかる走査周期毎の平均実効電圧が
異なり、光透過率の相違が発生する。
【０００９】また、液晶層のスイッチングには、画素電
極と対向電極との間にΔＶの電圧変動を発生させるだけ
で十分であるが、対向電極の電圧を固定し、画素電極の
電圧を正極性と負極性に変動させるため、ドレインバス
ラインのドライバにＶSAT ×２〔（ＶTH＋ΔＶ）×２に
相当〕のスイッチング電圧が必要となり、ΔＶ＋ＶTH×
２の電圧分だけ余分なスイッチング電圧が必要となり、
ドライバの低耐圧化の障害となっていた。
極と対向電極との間にΔＶの電圧変動を発生させるだけ
で十分であるが、対向電極の電圧を固定し、画素電極の
電圧を正極性と負極性に変動させるため、ドレインバス
ラインのドライバにＶSAT ×２〔（ＶTH＋ΔＶ）×２に
相当〕のスイッチング電圧が必要となり、ΔＶ＋ＶTH×
２の電圧分だけ余分なスイッチング電圧が必要となり、
ドライバの低耐圧化の障害となっていた。
【００１０】本発明の目的は、以上述べた液晶層にかか
る走査周期毎の平均実効電圧のばらつきと、ドレインバ
スラインにかかる余分なスイッチング電圧ＶTH×２＋Δ
Ｖを減少あるいは無くすために、１本のゲートバスライ
ンにＴＦＴを介して接続される画素電極群をゲートバス
ライン方向に交互に千鳥状に配置させ、ゲートバスライ
ン方向に並ぶ画素電極群を２本のゲートバスラインによ
り制御する構成にし、各対向電極をゲートバスライン方
向に並ぶ該画素電極群毎に対応させて設け、隣接するド
レインバスライン同士が異なる極性を示し、走査ライン
周期毎にそれぞれの極性が反転する交流化手法により、
前記平均実効電圧のばらつきを無くし、また各ドレイン
バスラインに供給される正極性と負極性のデータが互い
に反転された電圧情報として供給されるデータ構成に
し、各対向電極に同等の電圧振幅を有し、該電圧振幅に
より書き込み電圧を補い、ドレインバスライン及びゲー
トバスラインのスイッチングドライバの低耐圧化を達成
する優れたアクティブマトリクス型薄膜トランジスタ液
晶パネルの駆動方法を提供することにある。
る走査周期毎の平均実効電圧のばらつきと、ドレインバ
スラインにかかる余分なスイッチング電圧ＶTH×２＋Δ
Ｖを減少あるいは無くすために、１本のゲートバスライ
ンにＴＦＴを介して接続される画素電極群をゲートバス
ライン方向に交互に千鳥状に配置させ、ゲートバスライ
ン方向に並ぶ画素電極群を２本のゲートバスラインによ
り制御する構成にし、各対向電極をゲートバスライン方
向に並ぶ該画素電極群毎に対応させて設け、隣接するド
レインバスライン同士が異なる極性を示し、走査ライン
周期毎にそれぞれの極性が反転する交流化手法により、
前記平均実効電圧のばらつきを無くし、また各ドレイン
バスラインに供給される正極性と負極性のデータが互い
に反転された電圧情報として供給されるデータ構成に
し、各対向電極に同等の電圧振幅を有し、該電圧振幅に
より書き込み電圧を補い、ドレインバスライン及びゲー
トバスラインのスイッチングドライバの低耐圧化を達成
する優れたアクティブマトリクス型薄膜トランジスタ液
晶パネルの駆動方法を提供することにある。
【００１１】また、本発明の他の目的は、以上述べた液
晶層にかかる走査周期毎の平均実効電圧のばらつきと、
ドレインバスラインにかかる余分なスイッチング電圧Ｖ
TH×２＋ΔＶを減少あるいは無くすために、１本のゲー
トバスラインにＴＦＴを介して接続される画素電極群を
ライン方向に配置し、隣接する２本のゲートバスライン
にＴＦＴを介して接続される画素電極群において、ゲー
トバスライン方向に交互に千鳥状に２本のゲートバスラ
インから選択した画素電極群に対して、１個の波型対向
電極を設ける構成にし、隣接するドレインバスライン同
士が異なる極性を示し、走査ライン周期毎にそれぞれの
極性が反転する交流化手法により、前記平均実効電圧の
ばらつきを無くし、また各ドレインバスラインに供給さ
れる正極性と負極性のデータが互いに反転された電圧情
報として供給されるデータ構成にし、各対向電極に同等
の電圧振幅を有し、該電圧振幅により書き込み電圧を補
い、ドレインバスライン及びゲートバスラインの低耐圧
化を達成する優れたアクティブマトリクス型薄膜トラン
ジスタ液晶パネルの駆動方法を提供することにある。
晶層にかかる走査周期毎の平均実効電圧のばらつきと、
ドレインバスラインにかかる余分なスイッチング電圧Ｖ
TH×２＋ΔＶを減少あるいは無くすために、１本のゲー
トバスラインにＴＦＴを介して接続される画素電極群を
ライン方向に配置し、隣接する２本のゲートバスライン
にＴＦＴを介して接続される画素電極群において、ゲー
トバスライン方向に交互に千鳥状に２本のゲートバスラ
インから選択した画素電極群に対して、１個の波型対向
電極を設ける構成にし、隣接するドレインバスライン同
士が異なる極性を示し、走査ライン周期毎にそれぞれの
極性が反転する交流化手法により、前記平均実効電圧の
ばらつきを無くし、また各ドレインバスラインに供給さ
れる正極性と負極性のデータが互いに反転された電圧情
報として供給されるデータ構成にし、各対向電極に同等
の電圧振幅を有し、該電圧振幅により書き込み電圧を補
い、ドレインバスライン及びゲートバスラインの低耐圧
化を達成する優れたアクティブマトリクス型薄膜トラン
ジスタ液晶パネルの駆動方法を提供することにある。
【００１２】
【課題を解決するための手段】本発明は、上記目的を達
成するために、背面基板上に直交配置されるゲートバス
ラインとドレインバスラインを設け、前記ゲートバスラ
インとドレインバスラインの交点に各画素電極に対応し
て薄膜トランジスタを設け、前面基板上に透明な対向電
極を設け、前記背面基板と前面基板の表面に適当な方向
に配向処理された配向膜を設け、両基板の配向膜同士を
液晶層を介して対向配置させて貼り合わせ、かつ前記背
面基板と前面基板の背面に偏光膜を貼り付けたアクティ
ブマトリクス型薄膜トランジスタ液晶パネルの駆動方法
において、１本のゲートバスラインに薄膜トランジスタ
を介して接続される画素電極群をゲートバスライン方向
に交互に千鳥状に配置させ、隣接する２本のゲートバス
ラインに対応する１部分の画素電極によりゲートバスラ
イン方向の画素電極群を構成し、ゲートバスライン方向
に並ぶ画素電極群に対して対向電極を１個設け、各対向
電極をスイッチングする回路を設け、隣接するドレイン
バスラインの電圧データの極性が異なり、１走査ライン
周期毎に該電圧データの極性が反転し、かつ正極性と負
極性の該電圧データが互いに反転された電圧を示す電圧
信号を、各ドレインバスラインに供給し、各対向電極に
対応する画素電極に薄膜トランジスタを介して接続され
る隣接した２本のゲートバスラインにおいて、先に選択
されるゲートバスラインの書き込みタイミングに同期し
て変動し、かつ各対向電極に対応する画素電極群の極性
データ及び液晶の閾値電圧に相当するオフセット電圧及
び実効電圧補正電圧を含む電圧信号を各対向電極に供給
し、ゲートバスラインに選択信号を供給することにより
各画素電極に電圧書き込みを行うようにしたものであ
る。
成するために、背面基板上に直交配置されるゲートバス
ラインとドレインバスラインを設け、前記ゲートバスラ
インとドレインバスラインの交点に各画素電極に対応し
て薄膜トランジスタを設け、前面基板上に透明な対向電
極を設け、前記背面基板と前面基板の表面に適当な方向
に配向処理された配向膜を設け、両基板の配向膜同士を
液晶層を介して対向配置させて貼り合わせ、かつ前記背
面基板と前面基板の背面に偏光膜を貼り付けたアクティ
ブマトリクス型薄膜トランジスタ液晶パネルの駆動方法
において、１本のゲートバスラインに薄膜トランジスタ
を介して接続される画素電極群をゲートバスライン方向
に交互に千鳥状に配置させ、隣接する２本のゲートバス
ラインに対応する１部分の画素電極によりゲートバスラ
イン方向の画素電極群を構成し、ゲートバスライン方向
に並ぶ画素電極群に対して対向電極を１個設け、各対向
電極をスイッチングする回路を設け、隣接するドレイン
バスラインの電圧データの極性が異なり、１走査ライン
周期毎に該電圧データの極性が反転し、かつ正極性と負
極性の該電圧データが互いに反転された電圧を示す電圧
信号を、各ドレインバスラインに供給し、各対向電極に
対応する画素電極に薄膜トランジスタを介して接続され
る隣接した２本のゲートバスラインにおいて、先に選択
されるゲートバスラインの書き込みタイミングに同期し
て変動し、かつ各対向電極に対応する画素電極群の極性
データ及び液晶の閾値電圧に相当するオフセット電圧及
び実効電圧補正電圧を含む電圧信号を各対向電極に供給
し、ゲートバスラインに選択信号を供給することにより
各画素電極に電圧書き込みを行うようにしたものであ
る。
【００１３】また、１本のゲートバスラインに薄膜トラ
ンジスタを介して接続される画素電極群をゲートバスラ
イン方向に配置し、隣接する２本のゲートバスラインに
薄膜トランジスタを介して接続される画素電極群におい
て、ゲートバスライン方向に交互に千鳥状に２本のゲー
トバスラインから選択した画素電極群に対して、１個の
波型対向電極を設け、各波型対向電極をスイッチングす
る回路を設け、隣接するドレインバスラインの電極デー
タの極性が異なり、１走査ライン周期毎に該電圧データ
の極性が反転し、かつ正極性と負極性の該電圧データが
互いに反転された電圧を示す電圧信号を各ドレインバス
ラインに供給し、各対向電極に対応する画素電極に薄膜
トランジスタを介して接続される隣接した２本のゲート
バスラインにおいて、先に選択されるゲートバスライン
の書き込みタイミングに同期して変動し、かつ各対向電
極に対応する画素電極群の極性データ及び液晶の閾値電
圧に相当するオフセット電圧及び実効電圧補正電圧を含
む電圧信号を各対向電極に供給し、ゲートバスラインに
選択信号を供給することにより各画素電極に電圧書き込
みを行うようにしたものである。
ンジスタを介して接続される画素電極群をゲートバスラ
イン方向に配置し、隣接する２本のゲートバスラインに
薄膜トランジスタを介して接続される画素電極群におい
て、ゲートバスライン方向に交互に千鳥状に２本のゲー
トバスラインから選択した画素電極群に対して、１個の
波型対向電極を設け、各波型対向電極をスイッチングす
る回路を設け、隣接するドレインバスラインの電極デー
タの極性が異なり、１走査ライン周期毎に該電圧データ
の極性が反転し、かつ正極性と負極性の該電圧データが
互いに反転された電圧を示す電圧信号を各ドレインバス
ラインに供給し、各対向電極に対応する画素電極に薄膜
トランジスタを介して接続される隣接した２本のゲート
バスラインにおいて、先に選択されるゲートバスライン
の書き込みタイミングに同期して変動し、かつ各対向電
極に対応する画素電極群の極性データ及び液晶の閾値電
圧に相当するオフセット電圧及び実効電圧補正電圧を含
む電圧信号を各対向電極に供給し、ゲートバスラインに
選択信号を供給することにより各画素電極に電圧書き込
みを行うようにしたものである。
【００１４】
【作用】本発明によれば、上記したように、１本のゲー
トバスラインにＴＦＴを介して接続される画素電極群を
ゲートバスライン方向に交互に千鳥状に配置させ、ゲー
トバスライン方向に並ぶ画素電極群を２本のゲートバス
ラインにより制御する構成にし、各対向電極をゲートバ
スライン方向に並ぶ該画素電極群毎に対応させて設け、
隣接するドレインバスライン同士が異なる極性を示し、
１走査ライン周期毎にそれぞれの極性が反転する交流化
手法により、液晶層にかかる平均実効電圧のばらつきを
無くし、また、各ドレインバスラインに供給される正極
性と負極性のデータが互いに反転された電圧情報として
供給されるデータ構成にし、各対向電極に同等の電圧振
幅を有し、該電圧振幅により書き込み電圧を補うことに
より、ドレインバスラインにかかる余分なスイッチング
電圧を無くすことができる。
トバスラインにＴＦＴを介して接続される画素電極群を
ゲートバスライン方向に交互に千鳥状に配置させ、ゲー
トバスライン方向に並ぶ画素電極群を２本のゲートバス
ラインにより制御する構成にし、各対向電極をゲートバ
スライン方向に並ぶ該画素電極群毎に対応させて設け、
隣接するドレインバスライン同士が異なる極性を示し、
１走査ライン周期毎にそれぞれの極性が反転する交流化
手法により、液晶層にかかる平均実効電圧のばらつきを
無くし、また、各ドレインバスラインに供給される正極
性と負極性のデータが互いに反転された電圧情報として
供給されるデータ構成にし、各対向電極に同等の電圧振
幅を有し、該電圧振幅により書き込み電圧を補うことに
より、ドレインバスラインにかかる余分なスイッチング
電圧を無くすことができる。
【００１５】あるいは、１本のゲートバスラインにＴＦ
Ｔを介して接続される画素電極群をライン方向に配置
し、隣接する２本のゲートバスラインにＴＦＴを介して
接続される画素電極群からゲートバスライン方向に交互
に千鳥状に選択した画素電極群に対して１個の波型対向
電極を設ける構成にし、隣接するドレインバスライン同
士が異なる極性を示し、１走査ライン周期毎にそれぞれ
の極性が反転する交流化手法により、液晶層にかかる平
均実効電圧のばらつきを無くし、また、各ドレインバス
ラインに供給される正極性と負極性のデータが互いに反
転された電圧情報として供給されるデータ構成にし、各
対向電極に同等の電圧振幅を有し、該電圧振幅により書
き込み電圧を補うことにより、ドレインバスラインにか
かる余分なスイッチング電圧を無くすことができる。
Ｔを介して接続される画素電極群をライン方向に配置
し、隣接する２本のゲートバスラインにＴＦＴを介して
接続される画素電極群からゲートバスライン方向に交互
に千鳥状に選択した画素電極群に対して１個の波型対向
電極を設ける構成にし、隣接するドレインバスライン同
士が異なる極性を示し、１走査ライン周期毎にそれぞれ
の極性が反転する交流化手法により、液晶層にかかる平
均実効電圧のばらつきを無くし、また、各ドレインバス
ラインに供給される正極性と負極性のデータが互いに反
転された電圧情報として供給されるデータ構成にし、各
対向電極に同等の電圧振幅を有し、該電圧振幅により書
き込み電圧を補うことにより、ドレインバスラインにか
かる余分なスイッチング電圧を無くすことができる。
【００１６】したがって、液晶セルの平均印加電圧の均
一化と、ゲートバスライン及びドレインバスラインのス
イッチングドライバの低耐電圧化を達成することができ
る。また、この駆動方法は、ドレインバスラインにアナ
ログ電圧を入力した場合にも、同等の効果が得られるた
め、アクティブマトリクス型薄膜トランジスタ液晶パネ
ルの階調駆動にも十分適用できる。
一化と、ゲートバスライン及びドレインバスラインのス
イッチングドライバの低耐電圧化を達成することができ
る。また、この駆動方法は、ドレインバスラインにアナ
ログ電圧を入力した場合にも、同等の効果が得られるた
め、アクティブマトリクス型薄膜トランジスタ液晶パネ
ルの階調駆動にも十分適用できる。
【００１７】
【実施例】以下、本発明の実施例について図面を参照し
ながら詳細に説明する。図１は本発明の実施例を示すア
クティブマトリクス型薄膜トランジスタ液晶パネルの概
略斜視図である。この図に示すように、透明な背面基板
上に、ゲートバスライン１１とドレインバスライン１２
とを直交して配置して、その交点にＴＦＴ１３を設け、
個別の表示セルに対応する透明な画素電極１４に接続す
る。そして１本のゲートバスライン１１にＴＦＴ１３を
介して接続される画素電極群をゲートバスライン方向に
交互に千鳥状に配置し、隣接する２本のゲートバスライ
ン１１によってゲートバスライン方向に、ライン状に並
ぶ画素電極群をスイッチングする構成にする。更に、前
記背面基板上に適当な方向に配向処理された配向膜を設
ける。
ながら詳細に説明する。図１は本発明の実施例を示すア
クティブマトリクス型薄膜トランジスタ液晶パネルの概
略斜視図である。この図に示すように、透明な背面基板
上に、ゲートバスライン１１とドレインバスライン１２
とを直交して配置して、その交点にＴＦＴ１３を設け、
個別の表示セルに対応する透明な画素電極１４に接続す
る。そして１本のゲートバスライン１１にＴＦＴ１３を
介して接続される画素電極群をゲートバスライン方向に
交互に千鳥状に配置し、隣接する２本のゲートバスライ
ン１１によってゲートバスライン方向に、ライン状に並
ぶ画素電極群をスイッチングする構成にする。更に、前
記背面基板上に適当な方向に配向処理された配向膜を設
ける。
【００１８】一方、透明な前面基板上に画素電極群のラ
イン数と同数にライン状に分割された透明な対向電極１
５を設け、適当な方向に配向処理された配向膜を設け
る。前記背面基板と前記前面基板の配向膜同士を向かい
合わせ、ライン状に並んだ画素電極群と１個の対向電極
が対向配置されるように位置合せし、両基板間に適当な
ギャップを設け、液晶を注入後、封止し、両基板の露出
面に互いの偏光軸が平行あるいは垂直になるように偏光
膜を貼り付けたものである。なお、１５ａは画素電極と
対向する部分である。
イン数と同数にライン状に分割された透明な対向電極１
５を設け、適当な方向に配向処理された配向膜を設け
る。前記背面基板と前記前面基板の配向膜同士を向かい
合わせ、ライン状に並んだ画素電極群と１個の対向電極
が対向配置されるように位置合せし、両基板間に適当な
ギャップを設け、液晶を注入後、封止し、両基板の露出
面に互いの偏光軸が平行あるいは垂直になるように偏光
膜を貼り付けたものである。なお、１５ａは画素電極と
対向する部分である。
【００１９】図２は本発明の実施例を示すアクティブマ
トリクス型薄膜トランジスタ液晶パネルの概略構成図、
図３は本発明の実施例を示すアクティブマトリクス型薄
膜トランジスタ液晶パネルのデータ回路の概略ブロック
図、図４は本発明の実施例を示すアクティブマトリクス
型薄膜トランジスタ液晶パネルのドレインバスに供給さ
れる電圧データのタイミングを示す図であり、図４
（ａ）はその奇数ドレインバスの電圧波形図、図４
（ｂ）はその偶数ドレインバスの電圧波形図である。図
５は本発明の実施例を示すアクティブマトリクス型薄膜
トランジスタ液晶パネルのコモン変動回路の概略ブロッ
ク図である。
トリクス型薄膜トランジスタ液晶パネルの概略構成図、
図３は本発明の実施例を示すアクティブマトリクス型薄
膜トランジスタ液晶パネルのデータ回路の概略ブロック
図、図４は本発明の実施例を示すアクティブマトリクス
型薄膜トランジスタ液晶パネルのドレインバスに供給さ
れる電圧データのタイミングを示す図であり、図４
（ａ）はその奇数ドレインバスの電圧波形図、図４
（ｂ）はその偶数ドレインバスの電圧波形図である。図
５は本発明の実施例を示すアクティブマトリクス型薄膜
トランジスタ液晶パネルのコモン変動回路の概略ブロッ
ク図である。
【００２０】これらの図に示すように、ゲートライン１
１の数をＮ＋１、ドレインバスライン１２の数をＭとす
ると、Ｎ＋１本のゲートバスライン１１に走査回路２０
を接続し、第１ゲートバスライン１１から時間的に順次
にＯＮ電圧ＶG(+)′を１走査時間に相当するｔon時間供
給し、Ｍ個のドレインバスライン１２にデータ発生部３
１、データ反転部Ａ３２、データ反転部Ｂ３３、データ
出力部Ａ３４、データ出力部Ｂ３５から構成されるデー
タ回路３０を接続し、輝度データ及び極性データを含む
電圧データを供給し、Ｎ個の対向電極群に２系統のシフ
トレジスタ部Ａ４１、シフトレジスタ部Ｂ４４と電圧増
幅部４２，４５とドライバ部Ａ４３、ドライバ部Ｂ４６
から構成されるコモン変動回路４０を接続し、ドレイン
バスライン１２に供給される電圧データに応じた極性デ
ータ及び液晶１６の閾値電圧に相当するオフセット電圧
及び実効電圧補正電圧を含む電圧信号を供給する。
１の数をＮ＋１、ドレインバスライン１２の数をＭとす
ると、Ｎ＋１本のゲートバスライン１１に走査回路２０
を接続し、第１ゲートバスライン１１から時間的に順次
にＯＮ電圧ＶG(+)′を１走査時間に相当するｔon時間供
給し、Ｍ個のドレインバスライン１２にデータ発生部３
１、データ反転部Ａ３２、データ反転部Ｂ３３、データ
出力部Ａ３４、データ出力部Ｂ３５から構成されるデー
タ回路３０を接続し、輝度データ及び極性データを含む
電圧データを供給し、Ｎ個の対向電極群に２系統のシフ
トレジスタ部Ａ４１、シフトレジスタ部Ｂ４４と電圧増
幅部４２，４５とドライバ部Ａ４３、ドライバ部Ｂ４６
から構成されるコモン変動回路４０を接続し、ドレイン
バスライン１２に供給される電圧データに応じた極性デ
ータ及び液晶１６の閾値電圧に相当するオフセット電圧
及び実効電圧補正電圧を含む電圧信号を供給する。
【００２１】図４に示すように、この実施例において
は、１本のゲートバスライン１１により、ゲートバスラ
イン方向に交互に千鳥状に配置された画素電極１４をス
イッチングするため、第１ゲートバスライン１１及び第
Ｎ＋１ゲートバスライン１１においては、それぞれゲー
トバスライン方向に偶数番目の画素電極に接続されるＴ
ＦＴ及び奇数番目の画素電極に接続されるＴＦＴだけを
スイッチングすることになる。このため１フレームの画
像データを書き込む場合、ゲートバスライン方向に奇数
番目の画素電極群に対しては、第２ゲートバスラインか
ら第Ｎ＋１ゲートバスラインの書き込みタイミングに、
またゲートバスライン方向に偶数番目の画素電極群に対
しては、第１ゲートバスラインから第Ｎゲートバスライ
ンの書き込みタイミングに、それぞれドレインバスライ
ンから電圧データを供給しなければならない。
は、１本のゲートバスライン１１により、ゲートバスラ
イン方向に交互に千鳥状に配置された画素電極１４をス
イッチングするため、第１ゲートバスライン１１及び第
Ｎ＋１ゲートバスライン１１においては、それぞれゲー
トバスライン方向に偶数番目の画素電極に接続されるＴ
ＦＴ及び奇数番目の画素電極に接続されるＴＦＴだけを
スイッチングすることになる。このため１フレームの画
像データを書き込む場合、ゲートバスライン方向に奇数
番目の画素電極群に対しては、第２ゲートバスラインか
ら第Ｎ＋１ゲートバスラインの書き込みタイミングに、
またゲートバスライン方向に偶数番目の画素電極群に対
しては、第１ゲートバスラインから第Ｎゲートバスライ
ンの書き込みタイミングに、それぞれドレインバスライ
ンから電圧データを供給しなければならない。
【００２２】そこで、データ回路３０のデータ発生部３
１において、１ラインの輝度データをゲートバスライン
方向に奇数番目の表示セルのデータと、偶数番目の表示
セルのデータに分割し、ゲートバスライン方向に奇数番
目の表示セルのデータとして第１ゲートバスラインに該
当するデータとして、ダミーデータｄD を、第２ゲート
バスラインに該当するデータとして１ライン目のデータ
ｄ1 を、第３ゲートバスラインに該当するデータとして
２ライン目のデータｄ2 を、…第Ｎ＋１ゲートバスに該
当するデータとしてＮライン目のデータｄN を順番に供
給するデータ１とする。
１において、１ラインの輝度データをゲートバスライン
方向に奇数番目の表示セルのデータと、偶数番目の表示
セルのデータに分割し、ゲートバスライン方向に奇数番
目の表示セルのデータとして第１ゲートバスラインに該
当するデータとして、ダミーデータｄD を、第２ゲート
バスラインに該当するデータとして１ライン目のデータ
ｄ1 を、第３ゲートバスラインに該当するデータとして
２ライン目のデータｄ2 を、…第Ｎ＋１ゲートバスに該
当するデータとしてＮライン目のデータｄN を順番に供
給するデータ１とする。
【００２３】また、ゲートバスライン方向に偶数番目の
表示セルのデータとして、第１ゲートバラインに該当す
るデータとして１ライン目のデータｄ1 を、第２ゲート
バスラインに該当するデータとして２ライン目のデータ
ｄ2 を、…第Ｎゲートバスラインに該当するデータとし
てＮライン目のデータｄN を、第Ｎ＋１ゲートバスライ
ンに該当するデータとして、ダミーデータｄD を順番に
供給するデータ２を作成する。
表示セルのデータとして、第１ゲートバラインに該当す
るデータとして１ライン目のデータｄ1 を、第２ゲート
バスラインに該当するデータとして２ライン目のデータ
ｄ2 を、…第Ｎゲートバスラインに該当するデータとし
てＮライン目のデータｄN を、第Ｎ＋１ゲートバスライ
ンに該当するデータとして、ダミーデータｄD を順番に
供給するデータ２を作成する。
【００２４】また、データ発生部３１において、奇数番
目のドレインバスと偶数番目のドレインバスの書き込み
極性が異なり、かつ走査ライン毎に極性が反転する交流
化信号として、奇数番目のドレインバスに該当する交流
化信号１と、偶数番目のドレインバスに該当する交流化
信号２を作成する。データ１と交流化信号１は、データ
反転部Ａ３２により演算し、輝度データと極性データを
含む電圧データ、データ３を作成し、データ出力部Ａ３
４によって、奇数番目のドレインバスＤ1 ，Ｄ3 ，…，
ＤM-1 に出力する。同様にデータ２と交流化信号２は、
データ反転部Ｂ３３により演算し、輝度データと極性デ
ータを含む電圧データ、データ４を作成し、データ出力
部Ｂ３５によって、偶数番目のドレインバスＤ2 ，
Ｄ4 ，…，ＤM に出力する。
目のドレインバスと偶数番目のドレインバスの書き込み
極性が異なり、かつ走査ライン毎に極性が反転する交流
化信号として、奇数番目のドレインバスに該当する交流
化信号１と、偶数番目のドレインバスに該当する交流化
信号２を作成する。データ１と交流化信号１は、データ
反転部Ａ３２により演算し、輝度データと極性データを
含む電圧データ、データ３を作成し、データ出力部Ａ３
４によって、奇数番目のドレインバスＤ1 ，Ｄ3 ，…，
ＤM-1 に出力する。同様にデータ２と交流化信号２は、
データ反転部Ｂ３３により演算し、輝度データと極性デ
ータを含む電圧データ、データ４を作成し、データ出力
部Ｂ３５によって、偶数番目のドレインバスＤ2 ，
Ｄ4 ，…，ＤM に出力する。
【００２５】また、データ回路３０から出力される各ド
レインバスの電圧データ設定条件は、正極性の書き込み
において、ＯＮ電圧ＶD(+)′，ＯＦＦ電圧として
ＶD(-)′として、負極性の書き込みにおいてＯＮ電圧Ｖ
D(-)′，ＯＦＦ電圧ＶD(+)′とするため、電圧振幅が図
１５に示されるΔＶと同等に設定でき、ＶD(+)′−Ｖ
D(-)′＝ＶSAT −ＶTH＝ΔＶの条件で与えられるため、
図１４の従来例と比較して、ドレイン電圧の振幅はＶTH
×２＋ΔＶ分だけ小さくできる。
レインバスの電圧データ設定条件は、正極性の書き込み
において、ＯＮ電圧ＶD(+)′，ＯＦＦ電圧として
ＶD(-)′として、負極性の書き込みにおいてＯＮ電圧Ｖ
D(-)′，ＯＦＦ電圧ＶD(+)′とするため、電圧振幅が図
１５に示されるΔＶと同等に設定でき、ＶD(+)′−Ｖ
D(-)′＝ＶSAT −ＶTH＝ΔＶの条件で与えられるため、
図１４の従来例と比較して、ドレイン電圧の振幅はＶTH
×２＋ΔＶ分だけ小さくできる。
【００２６】図６は本発明の実施例を示すアクティブマ
トリクス型薄膜トランジスタ液晶パネルのコモン変動回
路の動作タイミングチャート１を示し、図７はそのコモ
ン変動回路の動作タイミングチャート２を示す。本発明
においては、ドレイン電圧の振幅をΔＶと同等に設定す
る替わりに、液晶のオフセット電圧等の電圧を対向電極
の電圧信号により供給する。このため、第１番目の対向
電極には、第１ゲートバスラインの書き込みタイミング
においては、偶数ドレインバスラインの書き込み極性の
オフセット電圧等を、第２ゲートバスラインの書き込み
タイミングにおいては、奇数ドレインバスの書き込み極
性のオフセット電圧等を補充する電圧信号を供給し、ま
た、第２番目の対向電極には、第２ゲートバスラインの
書き込みタイミングにおいては、偶数ドレインバスの書
き込み極性のオフセット電圧等を、第３ゲートバスライ
ンの書き込みタイミングにおいては奇数ドレインバスの
書き込み極性のオフセット電圧等を補充する電圧信号を
供給し、以下同様に第Ｎ番目の対向電極まで電圧信号を
供給する。
トリクス型薄膜トランジスタ液晶パネルのコモン変動回
路の動作タイミングチャート１を示し、図７はそのコモ
ン変動回路の動作タイミングチャート２を示す。本発明
においては、ドレイン電圧の振幅をΔＶと同等に設定す
る替わりに、液晶のオフセット電圧等の電圧を対向電極
の電圧信号により供給する。このため、第１番目の対向
電極には、第１ゲートバスラインの書き込みタイミング
においては、偶数ドレインバスラインの書き込み極性の
オフセット電圧等を、第２ゲートバスラインの書き込み
タイミングにおいては、奇数ドレインバスの書き込み極
性のオフセット電圧等を補充する電圧信号を供給し、ま
た、第２番目の対向電極には、第２ゲートバスラインの
書き込みタイミングにおいては、偶数ドレインバスの書
き込み極性のオフセット電圧等を、第３ゲートバスライ
ンの書き込みタイミングにおいては奇数ドレインバスの
書き込み極性のオフセット電圧等を補充する電圧信号を
供給し、以下同様に第Ｎ番目の対向電極まで電圧信号を
供給する。
【００２７】また、同じ書き込みタイミングにおける奇
数ドレインバスと偶数ドレインバスの極性は異なってお
り、かつ次の書き込みタイミングにおいて、それぞれの
極性は反転しているため、各対向電極には、該当する画
素電極の内偶数ドレインバスにＴＦＴを介して接続され
る画素電極の書き込みタイミングに同期して変動する電
圧信号を供給することになる。
数ドレインバスと偶数ドレインバスの極性は異なってお
り、かつ次の書き込みタイミングにおいて、それぞれの
極性は反転しているため、各対向電極には、該当する画
素電極の内偶数ドレインバスにＴＦＴを介して接続され
る画素電極の書き込みタイミングに同期して変動する電
圧信号を供給することになる。
【００２８】そこで、２系統の回路構成のうち、シフト
レジスタ部Ａ４１には、図６に示されるように、第１ゲ
ートバスラインのＯＮ電圧印加直前に変動し、第１番目
のゲートバスラインのライン方向に偶数番目の画素電極
の極性データを有する信号ＤＦ１と、各ゲートバスライ
ンのＯＮ電圧印加の立ち上がりに同期し、かつ１走査時
間に相当するｔon時間の周期を有するクロックΦC とを
供給し、ＤC1より、２クロック分ずつ順次遅れた波形Ｄ
C3, ＤC5，…，ＤCN-1を作成し、これを電圧増幅部に供
給し、オペアンプと抵抗Ｒ1 ，Ｒ2 により、Ｒ2 ／Ｒ1
倍に反転増幅し、オフセット電圧分とゲートバス選択時
の極性補正電圧分を含む所定の電圧振幅を有する電圧信
号を作成し、保護抵抗Ｒ3 とドライバ部Ａ４３を介し
て、第１番目の対向電極に電圧信号ＶCOM1を、第３番目
の対向電極に電圧信号ＶCOM3を、第Ｎ−１番目の対向電
極に電圧信号ＶCOMN-1をそれぞれ供給する。
レジスタ部Ａ４１には、図６に示されるように、第１ゲ
ートバスラインのＯＮ電圧印加直前に変動し、第１番目
のゲートバスラインのライン方向に偶数番目の画素電極
の極性データを有する信号ＤＦ１と、各ゲートバスライ
ンのＯＮ電圧印加の立ち上がりに同期し、かつ１走査時
間に相当するｔon時間の周期を有するクロックΦC とを
供給し、ＤC1より、２クロック分ずつ順次遅れた波形Ｄ
C3, ＤC5，…，ＤCN-1を作成し、これを電圧増幅部に供
給し、オペアンプと抵抗Ｒ1 ，Ｒ2 により、Ｒ2 ／Ｒ1
倍に反転増幅し、オフセット電圧分とゲートバス選択時
の極性補正電圧分を含む所定の電圧振幅を有する電圧信
号を作成し、保護抵抗Ｒ3 とドライバ部Ａ４３を介し
て、第１番目の対向電極に電圧信号ＶCOM1を、第３番目
の対向電極に電圧信号ＶCOM3を、第Ｎ−１番目の対向電
極に電圧信号ＶCOMN-1をそれぞれ供給する。
【００２９】また、シフトレジスタＢ４４には、図７に
示されるように、第１ゲートバスラインのＯＮ電圧印加
直前に変動し、かつ第２番目のゲートバスラインの、ラ
イン方向に偶数番目の画素電極の極性データを有する信
号ＤＦ２と、各ゲートバスラインのＯＮ電圧印加の立ち
上がりに同期し、かつｔon時間の同期を有するクロック
ΦC とを供給し、図６のＤC1より１クロック分遅れた波
形ＤC2を作成し、さらにＤC2より２クロック分ずつ順次
遅れた波形ＤC4, ＤC6…，ＤCNを作成し、これを電圧増
幅部に供給し、オペアンプと抵抗Ｒ1 ，Ｒ2 によりＲ2
／Ｒ1 倍に反転増幅し、オフセット電圧分と、ゲートバ
ス選択時の極性補正電圧分を含む所定の電圧振幅を有す
る電圧信号を作成し、保護抵抗Ｒ3 とドライバ部Ｂ４６
を介して、第２番目の対向電極に電圧信号ＶCOM1を、第
４番目の対向電極に電圧信号ＶCO M4を、第Ｎ番目の対向
電極に電圧信号ＶCOMNをそれぞれ供給する。
示されるように、第１ゲートバスラインのＯＮ電圧印加
直前に変動し、かつ第２番目のゲートバスラインの、ラ
イン方向に偶数番目の画素電極の極性データを有する信
号ＤＦ２と、各ゲートバスラインのＯＮ電圧印加の立ち
上がりに同期し、かつｔon時間の同期を有するクロック
ΦC とを供給し、図６のＤC1より１クロック分遅れた波
形ＤC2を作成し、さらにＤC2より２クロック分ずつ順次
遅れた波形ＤC4, ＤC6…，ＤCNを作成し、これを電圧増
幅部に供給し、オペアンプと抵抗Ｒ1 ，Ｒ2 によりＲ2
／Ｒ1 倍に反転増幅し、オフセット電圧分と、ゲートバ
ス選択時の極性補正電圧分を含む所定の電圧振幅を有す
る電圧信号を作成し、保護抵抗Ｒ3 とドライバ部Ｂ４６
を介して、第２番目の対向電極に電圧信号ＶCOM1を、第
４番目の対向電極に電圧信号ＶCO M4を、第Ｎ番目の対向
電極に電圧信号ＶCOMNをそれぞれ供給する。
【００３０】なお、ここで出力されるＶCOM1, ＶCOM2，
…，ＶCOMNは同等の電圧振幅を有する電圧信号を供給し
てもよいため、コモン変動回路に２値出力のドレインド
ライバを適用することもできる。図８は本発明の実施例
を示す液晶セルの等価回路図である。上述した駆動方法
の場合、液晶セルの電荷保持状態における実効電圧の変
動が、少なくとも３つの条件において発生する。
…，ＶCOMNは同等の電圧振幅を有する電圧信号を供給し
てもよいため、コモン変動回路に２値出力のドレインド
ライバを適用することもできる。図８は本発明の実施例
を示す液晶セルの等価回路図である。上述した駆動方法
の場合、液晶セルの電荷保持状態における実効電圧の変
動が、少なくとも３つの条件において発生する。
【００３１】まず、画素電極に接続されるＴＦＴの書き
込み直後に、ＴＦＴの寄生容量Ｃgsにより、ΔＶ1 ′＝
〔Ｃgs／（Ｃgs＋ＣLC）〕×（ＶG (+) ′−
ＶG (-) ′）、次いで、画素電極を挟む２本のドレイン
バスライン１２が書き込み時の電圧からΔＶD1′及びΔ
ＶD2′だけ変動した時に、画素電極と２本のドレインバ
スライン１２との間の容量ＣDP1 とＣDP2 によりΔ
Ｖ2 ′＝（ＣDP1 ／ＣLC）×ΔＶD1′−（ＣDP2 ／
ＣLC）×ΔＶD2′、さらに、画素電極との間に電荷蓄積
を行なう対向電極の電圧がΔＶCOM だけ変動した時に、
ＴＦＴ１３の寄生容量Ｃgsにより、ΔＶ3 ′＝〔Ｃgs／
（Ｃgs＋ＣLC）〕×ΔＶCOM である。
込み直後に、ＴＦＴの寄生容量Ｃgsにより、ΔＶ1 ′＝
〔Ｃgs／（Ｃgs＋ＣLC）〕×（ＶG (+) ′−
ＶG (-) ′）、次いで、画素電極を挟む２本のドレイン
バスライン１２が書き込み時の電圧からΔＶD1′及びΔ
ＶD2′だけ変動した時に、画素電極と２本のドレインバ
スライン１２との間の容量ＣDP1 とＣDP2 によりΔ
Ｖ2 ′＝（ＣDP1 ／ＣLC）×ΔＶD1′−（ＣDP2 ／
ＣLC）×ΔＶD2′、さらに、画素電極との間に電荷蓄積
を行なう対向電極の電圧がΔＶCOM だけ変動した時に、
ＴＦＴ１３の寄生容量Ｃgsにより、ΔＶ3 ′＝〔Ｃgs／
（Ｃgs＋ＣLC）〕×ΔＶCOM である。
【００３２】また、電位変動ΔＶ1 ′は全ての画素電極
において同等のＴＦＴが形成されていれば、書き込み電
圧及び書き込みタイミングによらず、同極性、同電位の
変動であるため、対向電極に供給する電圧の設定におい
て、ΔＶ1 ′分だけズラして設定することにより、全て
の液晶セルにおいて同等の実効電圧を維持することがで
きる。
において同等のＴＦＴが形成されていれば、書き込み電
圧及び書き込みタイミングによらず、同極性、同電位の
変動であるため、対向電極に供給する電圧の設定におい
て、ΔＶ1 ′分だけズラして設定することにより、全て
の液晶セルにおいて同等の実効電圧を維持することがで
きる。
【００３３】更に、電位変動ΔＶ2 ′とΔＶ3 ′は、書
き込み時の極性によって、実効電圧変動の極性が異な
り、その変動量は画素電極を挟む２本のドレインバス及
び対向電極の極性が、書き込み時と変化した時に最も大
きな電圧変動を示す。よって、各画素電極において、書
き込み時の極性に対して、両者の極性が変化している期
間が短いものと長いものが存在すると、平均実効電圧が
異なり、表示ムラが発生する。
き込み時の極性によって、実効電圧変動の極性が異な
り、その変動量は画素電極を挟む２本のドレインバス及
び対向電極の極性が、書き込み時と変化した時に最も大
きな電圧変動を示す。よって、各画素電極において、書
き込み時の極性に対して、両者の極性が変化している期
間が短いものと長いものが存在すると、平均実効電圧が
異なり、表示ムラが発生する。
【００３４】図１０は本発明の実施例を示す奇数ドレイ
ンバスラインに接続されるＴＦＴの駆動電圧及び画素電
圧変化を示すタイミングチャート、図１１は本発明の実
施例を示す偶数ドレインバスに接続されるＴＦＴの駆動
電圧及び画素電圧変化を示すタイミングチャートであ
る。そこで、この実施例においては、対向電極に供給す
る電圧信号ＶCOM1, ＶCOM2，…，ＶCOMNを、電圧変動量
ΔＶ1 ′だけズラして電圧設定し、かつ各ドレインバス
ラインの極性が１ライン周期に極性反転する交流化駆動
を行なっているため、全ての画素電極に対して、画素電
極を挟む２本のドレインバスの極性が書き込み時と変化
している期間が同等になり平均実効電圧が均一になるも
のである。
ンバスラインに接続されるＴＦＴの駆動電圧及び画素電
圧変化を示すタイミングチャート、図１１は本発明の実
施例を示す偶数ドレインバスに接続されるＴＦＴの駆動
電圧及び画素電圧変化を示すタイミングチャートであ
る。そこで、この実施例においては、対向電極に供給す
る電圧信号ＶCOM1, ＶCOM2，…，ＶCOMNを、電圧変動量
ΔＶ1 ′だけズラして電圧設定し、かつ各ドレインバス
ラインの極性が１ライン周期に極性反転する交流化駆動
を行なっているため、全ての画素電極に対して、画素電
極を挟む２本のドレインバスの極性が書き込み時と変化
している期間が同等になり平均実効電圧が均一になるも
のである。
【００３５】また、各画素電極に対する対向電極の極性
は、書き込み時と変化している期間が奇数ドレインバス
ラインにＴＦＴを介して接続される画素電極に対して、
たかだかＴ×（１／Ｎ＋１）の時間だけ発生し、偶数ド
レインバスラインにＴＦＴを介して接続される画素電極
に対しては発生しないため、ΔＶ3 ′の影響による平均
実効電圧の変動は無視してよい程度になる。
は、書き込み時と変化している期間が奇数ドレインバス
ラインにＴＦＴを介して接続される画素電極に対して、
たかだかＴ×（１／Ｎ＋１）の時間だけ発生し、偶数ド
レインバスラインにＴＦＴを介して接続される画素電極
に対しては発生しないため、ΔＶ3 ′の影響による平均
実効電圧の変動は無視してよい程度になる。
【００３６】また、さらに以上のことを考慮して、対向
電極に供給するＶCOM1, ＶCOM2，…，ＶCOMNの電圧信号
に、表示データより算出した全ての画素電極におけるΔ
Ｖ2′の平均電圧変動量−ΔＶ2 ′をΔＶ2 ′の電圧変
動によって生ずる実効電圧ロス分として付加して供給す
るためにＶCOM1, ＶCOM2，…，ＶCOMNの電圧波形を正極
性の書き込み時には、ＶD (+) ′−ΔＶ−ＶTH−Δ
Ｖ1 ′−（−ΔＶ2 ′）の電圧レベルに、負極性の書き
込み時には、ＶD (-) ′＋ΔＶ＋ＶTH−ΔＶ1 ′＋（−
ΔＶ2 ′）の電圧レベルに設定した、ΔＶ＋２ＶTH＋２
×（−ΔＶ2 ′）の変動振幅を有する電圧信号で供給す
ることにより、データ回路より出力される電圧データの
振幅をΔＶに設定した場合においても、全ての画素の平
均実効電圧をΔＶ＋ＶTHと同程度にすることができるも
のである。また同様に、ドレイン電圧の振幅が小さくな
った分、ゲート電圧の振幅も同程度小さくすることがで
きる。
電極に供給するＶCOM1, ＶCOM2，…，ＶCOMNの電圧信号
に、表示データより算出した全ての画素電極におけるΔ
Ｖ2′の平均電圧変動量−ΔＶ2 ′をΔＶ2 ′の電圧変
動によって生ずる実効電圧ロス分として付加して供給す
るためにＶCOM1, ＶCOM2，…，ＶCOMNの電圧波形を正極
性の書き込み時には、ＶD (+) ′−ΔＶ−ＶTH−Δ
Ｖ1 ′−（−ΔＶ2 ′）の電圧レベルに、負極性の書き
込み時には、ＶD (-) ′＋ΔＶ＋ＶTH−ΔＶ1 ′＋（−
ΔＶ2 ′）の電圧レベルに設定した、ΔＶ＋２ＶTH＋２
×（−ΔＶ2 ′）の変動振幅を有する電圧信号で供給す
ることにより、データ回路より出力される電圧データの
振幅をΔＶに設定した場合においても、全ての画素の平
均実効電圧をΔＶ＋ＶTHと同程度にすることができるも
のである。また同様に、ドレイン電圧の振幅が小さくな
った分、ゲート電圧の振幅も同程度小さくすることがで
きる。
【００３７】図９は本発明の実施例を示すアクティブマ
トリクス型薄膜トランジスタ液晶パネルの等価回路図を
示す。図１及び図２に示したように、アクティブマトリ
クス型薄膜トランジスタ液晶パネルには数多くの電気的
配線が施されているため、液晶パネルの構成条件として
配線容量が存在し、各表示セルの液晶容量ＣLCに書き込
みを行なう時に、ロス電流を発生させる。ドレインバス
ライン１２とゲートバスライン１１の交差部分により作
成される容量ＣGDは、ドレインバスラインの電圧が変動
する毎に、ゲートバスライン１１とドレインバスライン
１２にドレインバスライン１２の電圧変動量に比例した
ロス電流を発生させ、また液晶層を介してドレインバス
ライン１２と対向電極１５との間に作成される容量ＣDC
は、同様にドレインバスライン１２の電圧が変動する毎
にドレインバスライン１２と対向電極１５に、ドレイン
バス１２の電圧変動量に比例したロス電流を発生させ
る。
トリクス型薄膜トランジスタ液晶パネルの等価回路図を
示す。図１及び図２に示したように、アクティブマトリ
クス型薄膜トランジスタ液晶パネルには数多くの電気的
配線が施されているため、液晶パネルの構成条件として
配線容量が存在し、各表示セルの液晶容量ＣLCに書き込
みを行なう時に、ロス電流を発生させる。ドレインバス
ライン１２とゲートバスライン１１の交差部分により作
成される容量ＣGDは、ドレインバスラインの電圧が変動
する毎に、ゲートバスライン１１とドレインバスライン
１２にドレインバスライン１２の電圧変動量に比例した
ロス電流を発生させ、また液晶層を介してドレインバス
ライン１２と対向電極１５との間に作成される容量ＣDC
は、同様にドレインバスライン１２の電圧が変動する毎
にドレインバスライン１２と対向電極１５に、ドレイン
バス１２の電圧変動量に比例したロス電流を発生させ
る。
【００３８】ここで示す、各表示セル単位に存在するＣ
GD及びＣDCにより発生する電流量はそれほど大きなもの
ではないが、配線全体で考えるとかなり大きな電流であ
るため、ロス電流を短い期間、例えばライン周期にパネ
ル外部に放出するためには、ドレインバスライン１２及
びゲートバスライン１１及び対向電極１５の低抵抗化を
図るとともに、各配線に接続される外部ドライバの電流
容量を大きくしなければならない。
GD及びＣDCにより発生する電流量はそれほど大きなもの
ではないが、配線全体で考えるとかなり大きな電流であ
るため、ロス電流を短い期間、例えばライン周期にパネ
ル外部に放出するためには、ドレインバスライン１２及
びゲートバスライン１１及び対向電極１５の低抵抗化を
図るとともに、各配線に接続される外部ドライバの電流
容量を大きくしなければならない。
【００３９】本発明の実施例においては、隣接するドレ
インバスの極性が異なり、極性変動する時には、隣接す
るドレインバスは必ず異なる極性の電圧変動、例えば、
一方が正極性から負極性に変動する場合は、他方が負極
性から正極性に変動することになる。よって、隣接する
容量ＣGD同士、あるいは各ライン毎に分割された１個の
対向電極上に隣接する容量ＣDC同士によって発生するロ
ス電流は、互いに反対方向に流れる電流であるため、ロ
ス電流同士が相殺する傾向を示す。
インバスの極性が異なり、極性変動する時には、隣接す
るドレインバスは必ず異なる極性の電圧変動、例えば、
一方が正極性から負極性に変動する場合は、他方が負極
性から正極性に変動することになる。よって、隣接する
容量ＣGD同士、あるいは各ライン毎に分割された１個の
対向電極上に隣接する容量ＣDC同士によって発生するロ
ス電流は、互いに反対方向に流れる電流であるため、ロ
ス電流同士が相殺する傾向を示す。
【００４０】このために、１本のゲートバスライン及び
ドレインバスライン及び各ライン毎に分割された対向電
極に流れるロス電流は、非常に小さくなり、各配線の低
抵抗化及び各配線に接続される外部ドライバの大容量化
を図らなくてもよい、液晶パネルを提供できるととも
に、液晶パネルの大容量、高精細化に適している。図１
２は本発明の変形実施例を示すアクティブマトリクス型
薄膜トランジスタ液晶パネルの概略構成図である。な
お、前記実施例と同様の部分については、同じ番号を付
し、その説明は省略する。
ドレインバスライン及び各ライン毎に分割された対向電
極に流れるロス電流は、非常に小さくなり、各配線の低
抵抗化及び各配線に接続される外部ドライバの大容量化
を図らなくてもよい、液晶パネルを提供できるととも
に、液晶パネルの大容量、高精細化に適している。図１
２は本発明の変形実施例を示すアクティブマトリクス型
薄膜トランジスタ液晶パネルの概略構成図である。な
お、前記実施例と同様の部分については、同じ番号を付
し、その説明は省略する。
【００４１】この実施例においては、図１及び図２で詳
細に説明した構成のアクティブマトリクス型薄膜トラン
ジスタ液晶パネルの、各画素電極と対向電極との間の液
晶容量ＣLCに対して、電気的に並列に補助容量Ｃs １７
を設け、補助容量線１８によってコモン変動回路４０へ
と接続したもので、液晶セルの電荷保持状態における実
効電圧の変動量を、それぞれΔＶ1 ″＝〔Ｃgs／（Ｃgs
＋ＣLC＋Ｃs ）〕×（ＶG (+) ′−ＶG (-) ′）、ΔＶ
2 ″＝（ＣDP1 ／ＣLC＋Ｃs ）×ΔＶD1′−（ＣDP2 ／
ＣLC＋Ｃs ）×ΔＶD2′、ΔＶ3 ″＝〔Ｃgs／（Ｃgs＋
ＣLCＣs ）〕×ΔＶCOM に減少させられるものである。
この効果によって、対向電極に供給するＶCOM1,
ＶCOM2，…，ＶCOMNのの補正電圧、電圧振幅を小さくす
ることによって、容易にゲートバスラインに供給する電
圧振幅を小さくできるものである。
細に説明した構成のアクティブマトリクス型薄膜トラン
ジスタ液晶パネルの、各画素電極と対向電極との間の液
晶容量ＣLCに対して、電気的に並列に補助容量Ｃs １７
を設け、補助容量線１８によってコモン変動回路４０へ
と接続したもので、液晶セルの電荷保持状態における実
効電圧の変動量を、それぞれΔＶ1 ″＝〔Ｃgs／（Ｃgs
＋ＣLC＋Ｃs ）〕×（ＶG (+) ′−ＶG (-) ′）、ΔＶ
2 ″＝（ＣDP1 ／ＣLC＋Ｃs ）×ΔＶD1′−（ＣDP2 ／
ＣLC＋Ｃs ）×ΔＶD2′、ΔＶ3 ″＝〔Ｃgs／（Ｃgs＋
ＣLCＣs ）〕×ΔＶCOM に減少させられるものである。
この効果によって、対向電極に供給するＶCOM1,
ＶCOM2，…，ＶCOMNのの補正電圧、電圧振幅を小さくす
ることによって、容易にゲートバスラインに供給する電
圧振幅を小さくできるものである。
【００４２】図１６は本発明の他の実施例を示すアクテ
ィブマトリクス型薄膜トランジスタ液晶パネルの概略斜
視図である。この図に示すように、透明な背面基板上
に、ゲートバスライン１１とドレインバスライン１２と
を直交して配置して、その交点にＴＦＴ１３を設け、個
別の表示セルに対応する透明な画素電極１４に接続し、
１本のゲートバスラインにＴＦＴ１３を介して接続され
る画素電極群をライン方向に配置し、適当な方向に配向
処理された配向膜を設ける。なお、１９は隙間である。
ィブマトリクス型薄膜トランジスタ液晶パネルの概略斜
視図である。この図に示すように、透明な背面基板上
に、ゲートバスライン１１とドレインバスライン１２と
を直交して配置して、その交点にＴＦＴ１３を設け、個
別の表示セルに対応する透明な画素電極１４に接続し、
１本のゲートバスラインにＴＦＴ１３を介して接続され
る画素電極群をライン方向に配置し、適当な方向に配向
処理された配向膜を設ける。なお、１９は隙間である。
【００４３】一方、透明な前面基板上に隣接する２本の
ゲートバスラインにＴＦＴ１３を介して接続される画素
電極群から、ゲートバスライン方向に交互に千鳥状に選
択した画素電極群に対して、１個の透明な波型の対向電
極１５を設け、かつ該波型対向電極を複数個設け、適当
な方向に配向処理された配向膜を設ける。前記背面基板
と前記前面基板の配向膜同士を向かい合わせ、位置合せ
し、両基板間に適当な隙間を設け、液晶を注入後、封止
し、両基板の露出面に互いに偏光軸が平行あるいは垂直
になるように偏光膜を貼り付けたものである。図１７は
本発明の実施例を示すアクティブマトリクス型薄膜トラ
ンジスタ液晶パネルの対向電極の構成を示す図である。
ゲートバスラインにＴＦＴ１３を介して接続される画素
電極群から、ゲートバスライン方向に交互に千鳥状に選
択した画素電極群に対して、１個の透明な波型の対向電
極１５を設け、かつ該波型対向電極を複数個設け、適当
な方向に配向処理された配向膜を設ける。前記背面基板
と前記前面基板の配向膜同士を向かい合わせ、位置合せ
し、両基板間に適当な隙間を設け、液晶を注入後、封止
し、両基板の露出面に互いに偏光軸が平行あるいは垂直
になるように偏光膜を貼り付けたものである。図１７は
本発明の実施例を示すアクティブマトリクス型薄膜トラ
ンジスタ液晶パネルの対向電極の構成を示す図である。
【００４４】図に示すように、波型対向電極は、隣接す
る２本のゲートバスラインにＴＦＴ１３を介して接続さ
れる画素電極群から、ゲートバスライン方向に交互に千
鳥状に選択した画素電極群に対して、１個の透明な対向
電極として設けるため、図１７（ａ）のパターン構成１
に示されるように、隣接する２本のゲートバスラインに
またがって形成される。このため、パターン構成１にお
いては、画素ピッチが微細化した場合には、２つのゲー
トバスラインにまたがる接合部が細くなり、電気的抵抗
値が増加し、表示ムラが認識できる程度の電位差が発生
する可能性がある。図１７（ｂ）のパターン構成２にお
いては、この対向電極接合部１５ｂを電気的抵抗値の低
いアルミニウム等で形成し、画素ピッチの微細化に対応
できる構成にしたものである。ここで、１５ａは画素電
極と対向する部分である。
る２本のゲートバスラインにＴＦＴ１３を介して接続さ
れる画素電極群から、ゲートバスライン方向に交互に千
鳥状に選択した画素電極群に対して、１個の透明な対向
電極として設けるため、図１７（ａ）のパターン構成１
に示されるように、隣接する２本のゲートバスラインに
またがって形成される。このため、パターン構成１にお
いては、画素ピッチが微細化した場合には、２つのゲー
トバスラインにまたがる接合部が細くなり、電気的抵抗
値が増加し、表示ムラが認識できる程度の電位差が発生
する可能性がある。図１７（ｂ）のパターン構成２にお
いては、この対向電極接合部１５ｂを電気的抵抗値の低
いアルミニウム等で形成し、画素ピッチの微細化に対応
できる構成にしたものである。ここで、１５ａは画素電
極と対向する部分である。
【００４５】図１８は本発明の他の実施例のアクティブ
マトリクス型薄膜トランジスタ液晶パネルの概略構成図
である。また、アクティブマトリクス型薄膜トランジス
タ液晶パネルのデータ回路は図３と同様であり、ここで
は図示しない。図１９は本発明の他の実施例のアクティ
ブマトリクス型薄膜トランジスタ液晶パネルのドレイン
バスに供給される電圧データのタイミングを示す図であ
り、図１９（ａ）はその奇数ドレインバスラインの電圧
データ波形図、図１９（ｂ）はその偶数ドレインバスラ
インの電圧データ波形図である。図２０は本発明の実施
例を示すアクティブマトリクス型薄膜トランジスタ液晶
パネルのコモン変動回路を示す図である。
マトリクス型薄膜トランジスタ液晶パネルの概略構成図
である。また、アクティブマトリクス型薄膜トランジス
タ液晶パネルのデータ回路は図３と同様であり、ここで
は図示しない。図１９は本発明の他の実施例のアクティ
ブマトリクス型薄膜トランジスタ液晶パネルのドレイン
バスに供給される電圧データのタイミングを示す図であ
り、図１９（ａ）はその奇数ドレインバスラインの電圧
データ波形図、図１９（ｂ）はその偶数ドレインバスラ
インの電圧データ波形図である。図２０は本発明の実施
例を示すアクティブマトリクス型薄膜トランジスタ液晶
パネルのコモン変動回路を示す図である。
【００４６】これらの図に示すように、ゲートライン１
１の数をＮ、ドレインバスライン１２の数をＭとする
と、Ｎ個のゲートバスライン１１に走査回路２０を接続
し、第１ゲートバスライン１１から時間的に順次にＯＮ
電圧ＶG(+)′を１走査時間に相当するｔon時間供給し、
Ｍ個のドレインバスライン１２にデータ発生部３１、デ
ータ反転部Ａ３２、データ反転部Ｂ３３、データ出力部
Ａ３４、データ出力部Ｂ３５から構成されるデータ回路
３０を接続し、輝度データ及び極性データを含む電圧デ
ータを供給し、Ｎ＋１個に分割された対向電極群に２系
統のシフトレジスタ部Ａ４１、シフトレジスタ部Ｂ４４
と電圧増幅部４２，４５とドライバ部Ａ４３、ドライバ
部Ｂ４６より構成されるコモン変動回路４０を接続し、
ドレインバスライン１２に供給される電圧データに応じ
た極性データ及び液晶１６の閾値電圧に相当するオフセ
ット電圧及び実効電圧補正電圧を含む電圧信号を供給す
る。
１の数をＮ、ドレインバスライン１２の数をＭとする
と、Ｎ個のゲートバスライン１１に走査回路２０を接続
し、第１ゲートバスライン１１から時間的に順次にＯＮ
電圧ＶG(+)′を１走査時間に相当するｔon時間供給し、
Ｍ個のドレインバスライン１２にデータ発生部３１、デ
ータ反転部Ａ３２、データ反転部Ｂ３３、データ出力部
Ａ３４、データ出力部Ｂ３５から構成されるデータ回路
３０を接続し、輝度データ及び極性データを含む電圧デ
ータを供給し、Ｎ＋１個に分割された対向電極群に２系
統のシフトレジスタ部Ａ４１、シフトレジスタ部Ｂ４４
と電圧増幅部４２，４５とドライバ部Ａ４３、ドライバ
部Ｂ４６より構成されるコモン変動回路４０を接続し、
ドレインバスライン１２に供給される電圧データに応じ
た極性データ及び液晶１６の閾値電圧に相当するオフセ
ット電圧及び実効電圧補正電圧を含む電圧信号を供給す
る。
【００４７】図１９に示すように、この実施例において
は、データ回路３０のデータ発生部３１において、ドレ
インバスの１ラインの輝度データをライン方向に、奇数
番目の表示セルのデータと偶数番目の表示セルのデータ
に分割し、データ１とデータ２を作成し、また奇数ドレ
インバスラインと偶数ドレインバスラインの書き込みの
極性が異なり、ドレインバスの１ライン毎に極性が反転
する交流化信号として、奇数番目のドレインバスに該当
する交流化信号１と、偶数番目のドレインバスに該当す
る交流化信号２を作成する。
は、データ回路３０のデータ発生部３１において、ドレ
インバスの１ラインの輝度データをライン方向に、奇数
番目の表示セルのデータと偶数番目の表示セルのデータ
に分割し、データ１とデータ２を作成し、また奇数ドレ
インバスラインと偶数ドレインバスラインの書き込みの
極性が異なり、ドレインバスの１ライン毎に極性が反転
する交流化信号として、奇数番目のドレインバスに該当
する交流化信号１と、偶数番目のドレインバスに該当す
る交流化信号２を作成する。
【００４８】データ１と交流化信号１はデータ反転部Ａ
３２により演算し、輝度データと極性データを含む電圧
データ、データ３を作成し、データ出力部Ａ３４によっ
て、奇数番目のドレインバスＤ1 ，Ｄ3 …，ＤM-1 に出
力する。同様にデータ２と交流化信号２は、データ反転
部Ｂ３３により演算し、輝度データと極性データを含む
電圧データ、データ４を作成し、データ出力部Ｂ３５に
よって、偶数番目のドレインバスＤ2 ，Ｄ4 …，ＤM に
出力する。
３２により演算し、輝度データと極性データを含む電圧
データ、データ３を作成し、データ出力部Ａ３４によっ
て、奇数番目のドレインバスＤ1 ，Ｄ3 …，ＤM-1 に出
力する。同様にデータ２と交流化信号２は、データ反転
部Ｂ３３により演算し、輝度データと極性データを含む
電圧データ、データ４を作成し、データ出力部Ｂ３５に
よって、偶数番目のドレインバスＤ2 ，Ｄ4 …，ＤM に
出力する。
【００４９】また、データ回路３０から出力される各ド
レインバスの電圧データ設定条件は、正極性の書き込み
において、ＯＮ電圧ＶD(+)′，ＯＦＦ電圧として
ＶD(-)′として、負極性の書き込みにおいて、ＯＮ電圧
ＶD(-)′，ＯＦＦ電圧ＶD(+)′とするため電圧振幅が図
１５に示されるΔＶと同等に設定でき、ＶD(+)′−Ｖ
D(-)′＝ＶSAT −ＶTH＝ΔＶの条件で与えられるため、
図１４の従来例と比較してドレイン電圧の振幅はＶTH×
２＋ΔＶ分だけ小さくできる。
レインバスの電圧データ設定条件は、正極性の書き込み
において、ＯＮ電圧ＶD(+)′，ＯＦＦ電圧として
ＶD(-)′として、負極性の書き込みにおいて、ＯＮ電圧
ＶD(-)′，ＯＦＦ電圧ＶD(+)′とするため電圧振幅が図
１５に示されるΔＶと同等に設定でき、ＶD(+)′−Ｖ
D(-)′＝ＶSAT −ＶTH＝ΔＶの条件で与えられるため、
図１４の従来例と比較してドレイン電圧の振幅はＶTH×
２＋ΔＶ分だけ小さくできる。
【００５０】図２１は本発明の他の実施例を示すアクテ
ィブマトリクス型薄膜トランジスタ液晶パネルのコモン
変動回路の第１のタイミングチャートを示し、図２２は
本発明の他の実施例を示すアクティブマトリクス型薄膜
トランジスタ液晶パネルのコモン変動回路の第２のタイ
ミングチャートを示す。この実施例においては、ドレイ
ン電圧の振幅をΔＶと同等に設定する替わりに、液晶の
オフセット電圧等の電圧を対向電極の電圧信号により供
給する。各対向電極は、図１６、図１７、図１８で詳細
に説明したように配置されるため、第１ゲートバスライ
ンの書き込みタイミングにおいて、第１番目の対向電極
に奇数ドレインバスの書き込み極性のオフセット電圧等
の電圧信号を供給し、第２番目の対向電極に偶数ドレイ
ンバスの書き込み極性のオフセット電圧等の電圧信号を
供給する。
ィブマトリクス型薄膜トランジスタ液晶パネルのコモン
変動回路の第１のタイミングチャートを示し、図２２は
本発明の他の実施例を示すアクティブマトリクス型薄膜
トランジスタ液晶パネルのコモン変動回路の第２のタイ
ミングチャートを示す。この実施例においては、ドレイ
ン電圧の振幅をΔＶと同等に設定する替わりに、液晶の
オフセット電圧等の電圧を対向電極の電圧信号により供
給する。各対向電極は、図１６、図１７、図１８で詳細
に説明したように配置されるため、第１ゲートバスライ
ンの書き込みタイミングにおいて、第１番目の対向電極
に奇数ドレインバスの書き込み極性のオフセット電圧等
の電圧信号を供給し、第２番目の対向電極に偶数ドレイ
ンバスの書き込み極性のオフセット電圧等の電圧信号を
供給する。
【００５１】また、第２ゲートバスラインの書き込みタ
イミングにおいては、第２番目の対向電極に奇数ドレイ
ンバスの書き込み極性のオフセット電圧等の電圧信号を
供給し、第３番目の対向電極に偶数ドレインバスの書き
込み極性のオフセット電圧等の電圧信号を供給する。以
下同様に電圧信号を供給し、第Ｎゲートバスラインの書
き込みタイミングにおいて、第Ｎ番目の対向電極に奇数
ドレインバスの書き込み極性のオフセット電圧等の電圧
信号を供給し、第Ｎ＋１番目の対向電極に偶数ドレイン
バスの書き込み極性のオフセット電圧等の電圧信号を供
給することにより一画面の書き込みが終了する。
イミングにおいては、第２番目の対向電極に奇数ドレイ
ンバスの書き込み極性のオフセット電圧等の電圧信号を
供給し、第３番目の対向電極に偶数ドレインバスの書き
込み極性のオフセット電圧等の電圧信号を供給する。以
下同様に電圧信号を供給し、第Ｎゲートバスラインの書
き込みタイミングにおいて、第Ｎ番目の対向電極に奇数
ドレインバスの書き込み極性のオフセット電圧等の電圧
信号を供給し、第Ｎ＋１番目の対向電極に偶数ドレイン
バスの書き込み極性のオフセット電圧等の電圧信号を供
給することにより一画面の書き込みが終了する。
【００５２】この時、同じゲートバスラインの書き込み
タイミングにおいては、奇数ドレインバスと偶数ドレイ
ンバスの極性は異なっており、かつ次のゲートバスライ
ンの書き込みタイミングにおいては、それぞれの極性は
反転しているため、各対向電極には、該当する画素電極
の内、第１番目の対向電極を除いて、偶数ドレインバス
にＴＦＴを介して接続される画素電極の書き込みタイミ
ングに同期して変動する電圧信号を供給することにな
る。
タイミングにおいては、奇数ドレインバスと偶数ドレイ
ンバスの極性は異なっており、かつ次のゲートバスライ
ンの書き込みタイミングにおいては、それぞれの極性は
反転しているため、各対向電極には、該当する画素電極
の内、第１番目の対向電極を除いて、偶数ドレインバス
にＴＦＴを介して接続される画素電極の書き込みタイミ
ングに同期して変動する電圧信号を供給することにな
る。
【００５３】そこで、２系統の回路構成のうち、シフト
レジスタ部Ａ４１には、図２１に示されるように、第１
ゲートバスラインのＯＮ電圧印加直前に変動し、かつ第
１ラインのライン方向に奇数番目の極性データを有する
信号ＤＦと、各ゲートバスラインのＯＮ電圧印加の立ち
上がりに同期し、かつｔon時間の周期を有するクロック
ΦC とを供給しＤC1を作成し、また第２ゲートバスライ
ンの偶数番目の極性データを示すＤC1より１クロック分
遅れた波形ＤC3を作成し、また、第４ゲートバスライン
の偶数番目の極性データを示すＤC1より１クロック分遅
れた波形ＤC3を作成し、第４ラインの偶数番目の極性デ
ータを示すＤC3より２クロック分遅れた波形ＤC5を作成
し、以下同様に２クロック分ずつ遅れた波形ＤC7，…，
ＤCN+1を作成し、これを電圧増幅部に供給し、オペアン
プと抵抗Ｒ1 ，Ｒ2 によりＲ2 ／Ｒ1 倍に反転増幅し、
液晶のオフセット電圧分とゲートバス選択時の極性補正
電圧分を含む所定の電圧振幅を有する電圧信号を作成
し、保護抵抗Ｒ3 とドライバ部Ａ４３を介して、第１番
目の対向電極に電圧信号ＶCOM1を、第３番目の対向電極
に電圧信号ＶCOM3を、第Ｎ＋１番目の対向電極に電圧信
号ＶCOMN+1をそれぞれ供給する。
レジスタ部Ａ４１には、図２１に示されるように、第１
ゲートバスラインのＯＮ電圧印加直前に変動し、かつ第
１ラインのライン方向に奇数番目の極性データを有する
信号ＤＦと、各ゲートバスラインのＯＮ電圧印加の立ち
上がりに同期し、かつｔon時間の周期を有するクロック
ΦC とを供給しＤC1を作成し、また第２ゲートバスライ
ンの偶数番目の極性データを示すＤC1より１クロック分
遅れた波形ＤC3を作成し、また、第４ゲートバスライン
の偶数番目の極性データを示すＤC1より１クロック分遅
れた波形ＤC3を作成し、第４ラインの偶数番目の極性デ
ータを示すＤC3より２クロック分遅れた波形ＤC5を作成
し、以下同様に２クロック分ずつ遅れた波形ＤC7，…，
ＤCN+1を作成し、これを電圧増幅部に供給し、オペアン
プと抵抗Ｒ1 ，Ｒ2 によりＲ2 ／Ｒ1 倍に反転増幅し、
液晶のオフセット電圧分とゲートバス選択時の極性補正
電圧分を含む所定の電圧振幅を有する電圧信号を作成
し、保護抵抗Ｒ3 とドライバ部Ａ４３を介して、第１番
目の対向電極に電圧信号ＶCOM1を、第３番目の対向電極
に電圧信号ＶCOM3を、第Ｎ＋１番目の対向電極に電圧信
号ＶCOMN+1をそれぞれ供給する。
【００５４】また、シフトレジスタ部Ｂ４４には、図２
２に示されるように、第１ゲートバスラインのＯＮ電圧
印加直前に変動し、かつ第１ゲートバスラインのライン
方向に偶数番目の極性データを有する信号−ＤＦ２とク
ロックΦC とを供給し、ＤC2を作成し、第３ゲートバス
ラインの偶数番目の極性データを示すＤC2より２クロッ
ク分遅れた波形ＤC4を作成し、以下同様に２クロック分
ずつ遅れた波形ＤC6，…，ＤCNを作成し、これを電圧増
幅部に供給し、オペアンプと抵抗Ｒ1 ，Ｒ2 によりＲ2
／Ｒ1 倍に反転増幅し、オフセット電圧分とゲートバス
選択時の極性補正電圧分を含む所定の電圧振幅を有する
電圧信号を作成し、保護抵抗Ｒ3 とドライバ部Ｂ４６を
介して、第２番目の対向電極に電圧信号ＶCOM2を、第４
番目の対向電極に電圧信号ＶCOM4を、第Ｎ番目の対向電
極に電圧信号ＶCOMNをそれぞれ供給する。なお、ここで
出力されるＶCOM1, ＶCOM2，…，ＶCOMN+1は同等の電圧
振幅を有する電圧信号を供給してもよいため、コモン変
動回路に２値出力のドレインドライバを適用することも
できる。
２に示されるように、第１ゲートバスラインのＯＮ電圧
印加直前に変動し、かつ第１ゲートバスラインのライン
方向に偶数番目の極性データを有する信号−ＤＦ２とク
ロックΦC とを供給し、ＤC2を作成し、第３ゲートバス
ラインの偶数番目の極性データを示すＤC2より２クロッ
ク分遅れた波形ＤC4を作成し、以下同様に２クロック分
ずつ遅れた波形ＤC6，…，ＤCNを作成し、これを電圧増
幅部に供給し、オペアンプと抵抗Ｒ1 ，Ｒ2 によりＲ2
／Ｒ1 倍に反転増幅し、オフセット電圧分とゲートバス
選択時の極性補正電圧分を含む所定の電圧振幅を有する
電圧信号を作成し、保護抵抗Ｒ3 とドライバ部Ｂ４６を
介して、第２番目の対向電極に電圧信号ＶCOM2を、第４
番目の対向電極に電圧信号ＶCOM4を、第Ｎ番目の対向電
極に電圧信号ＶCOMNをそれぞれ供給する。なお、ここで
出力されるＶCOM1, ＶCOM2，…，ＶCOMN+1は同等の電圧
振幅を有する電圧信号を供給してもよいため、コモン変
動回路に２値出力のドレインドライバを適用することも
できる。
【００５５】液晶セルの等価回路は図８と同様であり、
上述した駆動方法の場合、液晶セルの電荷保持状態にお
ける実効電圧の変動が、少なくとも３つの条件において
発生する。まず、画素電極に接続されるＴＦＴの書き込
み直後に、ＴＦＴの寄生容量ＣgsによりΔＶ1 ′＝〔Ｃ
gs／（Ｃgs＋ＣLC）〕×（ＶG (+) ′−ＶG (-) ′）、
次に、画素電極を挟む２本のドレインバスが書き込み時
の電圧からΔＶD1′及びΔＶD2′だけ変動した時に、画
素電極と２本のドレインバスとの間の容量ＣDP 1 とＣ
DP2 により、ΔＶ2 ′＝（ＣDP1 ／ＣLC）×ΔＶD1′−
（ＣDP2 ／ＣLC）×ΔＶD2′、更に、画素電極との間に
電荷蓄積を行なう対向電極の電圧がΔＶCO M だけ変動し
た時に、ＴＦＴの寄生容量Ｃgsにより、ΔＶ3 ′＝〔Ｃ
gs／（Ｃgs＋ＣLC）〕×ΔＶCOM である。
上述した駆動方法の場合、液晶セルの電荷保持状態にお
ける実効電圧の変動が、少なくとも３つの条件において
発生する。まず、画素電極に接続されるＴＦＴの書き込
み直後に、ＴＦＴの寄生容量ＣgsによりΔＶ1 ′＝〔Ｃ
gs／（Ｃgs＋ＣLC）〕×（ＶG (+) ′−ＶG (-) ′）、
次に、画素電極を挟む２本のドレインバスが書き込み時
の電圧からΔＶD1′及びΔＶD2′だけ変動した時に、画
素電極と２本のドレインバスとの間の容量ＣDP 1 とＣ
DP2 により、ΔＶ2 ′＝（ＣDP1 ／ＣLC）×ΔＶD1′−
（ＣDP2 ／ＣLC）×ΔＶD2′、更に、画素電極との間に
電荷蓄積を行なう対向電極の電圧がΔＶCO M だけ変動し
た時に、ＴＦＴの寄生容量Ｃgsにより、ΔＶ3 ′＝〔Ｃ
gs／（Ｃgs＋ＣLC）〕×ΔＶCOM である。
【００５６】電位変動ΔＶ1 ′は全ての画素電極におい
て同等のＴＦＴが形成されていれば、書き込み電圧及び
書き込みタイミングによらず、同極性、同電位の変動で
あるため、対向電極に供給する電圧の設定において、Δ
Ｖ1 ′分だけズラして設定することにより、全ての液晶
セルにおいて同等の実効電圧を維持することができる。
て同等のＴＦＴが形成されていれば、書き込み電圧及び
書き込みタイミングによらず、同極性、同電位の変動で
あるため、対向電極に供給する電圧の設定において、Δ
Ｖ1 ′分だけズラして設定することにより、全ての液晶
セルにおいて同等の実効電圧を維持することができる。
【００５７】電位変動ΔＶ2 ′とΔＶ3 ′は、書き込み
時の極性によって実効電圧変動の極性が異なり、その変
動量は画素電極を挟む２本のドレインバスライン及び対
向電極の極性が、書き込み時と変化した時に最も大きな
電圧変動を示す。よって、各画素電極において、書き込
み時の極性に対して、両者の極性が変化している期間が
短いものと長いものが存在すると、平均実効電圧が異な
り、表示ムラが発生する。
時の極性によって実効電圧変動の極性が異なり、その変
動量は画素電極を挟む２本のドレインバスライン及び対
向電極の極性が、書き込み時と変化した時に最も大きな
電圧変動を示す。よって、各画素電極において、書き込
み時の極性に対して、両者の極性が変化している期間が
短いものと長いものが存在すると、平均実効電圧が異な
り、表示ムラが発生する。
【００５８】図２３は本発明の他の実施例の奇数ドレイ
ンバスに接続されるＴＦＴの駆動電圧及び画素電圧変化
を示すタイミングチャートを示し、図２４に本発明の他
の実施例の偶数ドレインバスに接続されるＴＦＴの駆動
電圧及び画素電圧変化を示すタイミングチャートを示
す。そこで、この実施例においては、対向電極に供給す
る電圧信号ＶCOM1, ＶCOM2，…，ＶCOMN+1を電圧変動量
ΔＶ1 ′だけズラして電圧設定し、かつ各ドレインバス
ラインの極性がドレインバスの１ライン周期に極性反転
する交流化駆動を行なっているため、全ての画素電極に
対して、画素電極を挟む２本のドレインバスラインの極
性が書き込み時と変化している期間が同等になり、平均
実効電圧が均一になるものである。
ンバスに接続されるＴＦＴの駆動電圧及び画素電圧変化
を示すタイミングチャートを示し、図２４に本発明の他
の実施例の偶数ドレインバスに接続されるＴＦＴの駆動
電圧及び画素電圧変化を示すタイミングチャートを示
す。そこで、この実施例においては、対向電極に供給す
る電圧信号ＶCOM1, ＶCOM2，…，ＶCOMN+1を電圧変動量
ΔＶ1 ′だけズラして電圧設定し、かつ各ドレインバス
ラインの極性がドレインバスの１ライン周期に極性反転
する交流化駆動を行なっているため、全ての画素電極に
対して、画素電極を挟む２本のドレインバスラインの極
性が書き込み時と変化している期間が同等になり、平均
実効電圧が均一になるものである。
【００５９】また、各画素電極に対する対向電極の極性
は、書き込み時と変化している期間が奇数ドレインバス
ラインにＴＦＴを介して接続される第２〜第Ｎドレイン
バスラインに並ぶ画素電極にだけ存在し、その期間は、
Ｔ×１／Ｎ＝ｔonと各画素電極の電荷保持期間Ｔに比
べ、非常に短い期間であるため、先に示したΔＶ3 ′の
影響による平均実効電圧の変動は無視してよい程度にな
る。
は、書き込み時と変化している期間が奇数ドレインバス
ラインにＴＦＴを介して接続される第２〜第Ｎドレイン
バスラインに並ぶ画素電極にだけ存在し、その期間は、
Ｔ×１／Ｎ＝ｔonと各画素電極の電荷保持期間Ｔに比
べ、非常に短い期間であるため、先に示したΔＶ3 ′の
影響による平均実効電圧の変動は無視してよい程度にな
る。
【００６０】また、さらに以上のことを考慮して、対向
電極に供給するＶCOM1, ＶCOM2，…ＶCOMN+1の電圧信号
に、表示データより算出した全ての画素電極におけるΔ
Ｖ2′の平均電圧変動量−ΔＶ2 ′を、ΔＶ2 ′の電圧
変動によって生ずる実効電圧ロス分として、付加して供
給するために、ＶCOM1, ＶCOM2，…，ＶCOMN+1の電圧波
形を、正極性の書き込み時には、ＶD (+) ′−ΔＶ−Ｖ
TH−ΔＶ1 ′−（−ΔＶ2 ′）の電圧レベルに、負極性
の書き込み時には、ＶD (-) ′＋ΔＶ＋ＶTH−ΔＶ1 ′
＋−ΔＶ2 ′の電圧レベルに設定したΔＶ＋２ＶTH＋２
×（−ΔＶ2 ′）の変動振幅を有する電圧信号で供給す
ると、データ回路より出力される電圧データの振幅をΔ
Ｖに設定した場合においても、全ての画素の平均実効電
圧をΔＶ＋ＶTHと同程度にすることができるものであ
る。また同様に、ドレイン電圧の振幅が小さくなった
分、ゲート電圧の振幅も同程度小さくすることができる
ものである。
電極に供給するＶCOM1, ＶCOM2，…ＶCOMN+1の電圧信号
に、表示データより算出した全ての画素電極におけるΔ
Ｖ2′の平均電圧変動量−ΔＶ2 ′を、ΔＶ2 ′の電圧
変動によって生ずる実効電圧ロス分として、付加して供
給するために、ＶCOM1, ＶCOM2，…，ＶCOMN+1の電圧波
形を、正極性の書き込み時には、ＶD (+) ′−ΔＶ−Ｖ
TH−ΔＶ1 ′−（−ΔＶ2 ′）の電圧レベルに、負極性
の書き込み時には、ＶD (-) ′＋ΔＶ＋ＶTH−ΔＶ1 ′
＋−ΔＶ2 ′の電圧レベルに設定したΔＶ＋２ＶTH＋２
×（−ΔＶ2 ′）の変動振幅を有する電圧信号で供給す
ると、データ回路より出力される電圧データの振幅をΔ
Ｖに設定した場合においても、全ての画素の平均実効電
圧をΔＶ＋ＶTHと同程度にすることができるものであ
る。また同様に、ドレイン電圧の振幅が小さくなった
分、ゲート電圧の振幅も同程度小さくすることができる
ものである。
【００６１】液晶パネルの等価回路は図９と同様であ
り、図１６、図１７、図１８に示したように、アクティ
ブマトリクス型薄膜トランジスタ液晶パネルには数多く
の電気的配線が施されているため、液晶パネルの構成条
件として配線容量が存在し、各表示セルの液晶容量ＣLC
に書き込みを行なう時に、ロス電流を発生させる。ドレ
インバスとゲートバスの交差部分により作成される容量
ＣGDは、ドレインバスの電圧が変動する毎に、ゲートバ
スとドレインバスにドレインバスの電圧変動量に比例し
たロス電流を発生させ、また液晶層を介してドレインバ
スと対向電極との間に作成される容量ＣDCは、同様にド
レインバスの電圧が変動する毎にドレインバスと対向電
極に、ドレインバスの電圧変動量に比例したロス電流を
発生させる。
り、図１６、図１７、図１８に示したように、アクティ
ブマトリクス型薄膜トランジスタ液晶パネルには数多く
の電気的配線が施されているため、液晶パネルの構成条
件として配線容量が存在し、各表示セルの液晶容量ＣLC
に書き込みを行なう時に、ロス電流を発生させる。ドレ
インバスとゲートバスの交差部分により作成される容量
ＣGDは、ドレインバスの電圧が変動する毎に、ゲートバ
スとドレインバスにドレインバスの電圧変動量に比例し
たロス電流を発生させ、また液晶層を介してドレインバ
スと対向電極との間に作成される容量ＣDCは、同様にド
レインバスの電圧が変動する毎にドレインバスと対向電
極に、ドレインバスの電圧変動量に比例したロス電流を
発生させる。
【００６２】ここで示す、各表示セル単位に存在するＣ
GD及びＣDCにより発生する電流量はそれほど大きなもの
ではないが、配線全体で考えるとかなり大きな電流であ
るため、ロス電流を短い期間、例えばライン周期にパネ
ル外部に放出するためには、ドレインバス及びゲートバ
ス及び対向電極の低抵抗化を計るとともに、各配線に接
続される外部ドライバの電流容量を大きくしなければな
らない。
GD及びＣDCにより発生する電流量はそれほど大きなもの
ではないが、配線全体で考えるとかなり大きな電流であ
るため、ロス電流を短い期間、例えばライン周期にパネ
ル外部に放出するためには、ドレインバス及びゲートバ
ス及び対向電極の低抵抗化を計るとともに、各配線に接
続される外部ドライバの電流容量を大きくしなければな
らない。
【００６３】この実施例においては、隣接するドレイン
バスの極性が異なり、極性変動する時には、隣接するド
レインバスは必ず異なる極性の電圧変動、例えば、一方
が正極性から負極性に変動する場合は、他方が負極性か
ら正極性に変動することになる。よって、１本のゲート
バスライン上の隣接する容量ＣGD同士、あるいは分割さ
れた１個の対向電極上に隣接する容量ＣDC同士によって
発生するロス電流は、互いに反対方向に流れる電流であ
るため、ロス電流同士が相殺する傾向を示す。
バスの極性が異なり、極性変動する時には、隣接するド
レインバスは必ず異なる極性の電圧変動、例えば、一方
が正極性から負極性に変動する場合は、他方が負極性か
ら正極性に変動することになる。よって、１本のゲート
バスライン上の隣接する容量ＣGD同士、あるいは分割さ
れた１個の対向電極上に隣接する容量ＣDC同士によって
発生するロス電流は、互いに反対方向に流れる電流であ
るため、ロス電流同士が相殺する傾向を示す。
【００６４】このために、１本のゲートライン及びドレ
インバスライン及び各対向電極に流れるロス電流は非常
に小さくなり、各配線の低抵抗化及び各配線に接続され
る外部ドライバの大容量化を計らなくてもよい液晶パネ
ルを提供できるとともに、液晶パネルの大容量、高精細
化に適している。なお、本発明は上記実施例に限定され
るものではなく、本発明の趣旨に基づいて種々の変形が
可能であり、これらを本発明の範囲から排除するもので
はない。
インバスライン及び各対向電極に流れるロス電流は非常
に小さくなり、各配線の低抵抗化及び各配線に接続され
る外部ドライバの大容量化を計らなくてもよい液晶パネ
ルを提供できるとともに、液晶パネルの大容量、高精細
化に適している。なお、本発明は上記実施例に限定され
るものではなく、本発明の趣旨に基づいて種々の変形が
可能であり、これらを本発明の範囲から排除するもので
はない。
【００６５】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、１本のゲートバスラインに薄膜トランジスタを
介して接続される画素電極群を、ゲートバスライン方向
に交互に千鳥状に配置させ、各対向電極をゲートバスラ
イン方向に並ぶ画素電極群毎に対応させて設け、ゲート
バスライン方向に並ぶその画素電極群を２本のゲートバ
スラインと１個の対向電極により制御する構成にし、各
対向電極に供給されるＶ COM 電圧をスイッチングする回
路を設け、ドレインバスラインに供給される電圧データ
を、隣接するドレインバスラインで極性が異なり、１走
査ライン周期毎に極性が反転し、かつ正極性と負極性の
該電圧データが互いに反転された電圧情報として供給
し、各対向電極に供給される電圧信号を各対向電極に対
応する画素電極にＴＦＴを介して接続される２本のゲー
トバスラインのうち、先に選択されるゲートバスライン
の書き込みタイミングに同期して変動し、各対向電極に
対応する画素電極群の極性データ及び液晶の閾値に相当
するオフセット電圧及び実効電圧補正電圧を電圧信号と
して供給することにより、液晶セルの平均実効電圧の均
一化とゲートバスライン及びドレインバスラインのスイ
ッチングドライバの低耐電圧化を達成することができ
る。
よれば、１本のゲートバスラインに薄膜トランジスタを
介して接続される画素電極群を、ゲートバスライン方向
に交互に千鳥状に配置させ、各対向電極をゲートバスラ
イン方向に並ぶ画素電極群毎に対応させて設け、ゲート
バスライン方向に並ぶその画素電極群を２本のゲートバ
スラインと１個の対向電極により制御する構成にし、各
対向電極に供給されるＶ COM 電圧をスイッチングする回
路を設け、ドレインバスラインに供給される電圧データ
を、隣接するドレインバスラインで極性が異なり、１走
査ライン周期毎に極性が反転し、かつ正極性と負極性の
該電圧データが互いに反転された電圧情報として供給
し、各対向電極に供給される電圧信号を各対向電極に対
応する画素電極にＴＦＴを介して接続される２本のゲー
トバスラインのうち、先に選択されるゲートバスライン
の書き込みタイミングに同期して変動し、各対向電極に
対応する画素電極群の極性データ及び液晶の閾値に相当
するオフセット電圧及び実効電圧補正電圧を電圧信号と
して供給することにより、液晶セルの平均実効電圧の均
一化とゲートバスライン及びドレインバスラインのスイ
ッチングドライバの低耐電圧化を達成することができ
る。
【００６６】また、この駆動方法は、液晶パネル内の配
線容量によって発生するロス電流の発生も低減できるた
め、大容量、高精細ディスプレイに最適である。更に、
この駆動方法はドレインバスラインにアナログ電圧を入
力した場合にも、同等の効果が得られるため、アクティ
ブマトリクス型薄膜トランジスタ液晶パネルの階調駆動
にも十分適用できる。
線容量によって発生するロス電流の発生も低減できるた
め、大容量、高精細ディスプレイに最適である。更に、
この駆動方法はドレインバスラインにアナログ電圧を入
力した場合にも、同等の効果が得られるため、アクティ
ブマトリクス型薄膜トランジスタ液晶パネルの階調駆動
にも十分適用できる。
【００６７】また、本発明によれば、１本のゲートバス
ラインに薄膜トランジスタを介して接続される、画素電
極群をゲートバスライン方向に配置し、隣接する２本の
ゲートバスラインにＴＦＴを介して接続される画素電極
群において、ゲートバスライン方向に交互に千鳥状に２
本のゲートバスラインから選択した画素電極群に対し
て、１個の波型対向電極を設ける構成にし、各波型対向
電極に供給されるＶCOM電圧をスイッチングする回路を
設け、ドレインバスラインに供給される電圧データが、
隣接するドレインバスで極性が異なり、１走査ライン周
期毎で極性が反転し、かつ正極性と負極性の電圧データ
が互いに反転された電圧情報として供給し、各対向電極
に供給される電圧信号が各対向電極に対応する画素電極
にＴＦＴを介して接続される２本のゲートバスラインの
内、先に選択されるゲートバスラインの書き込みタイミ
ングに同期して変動し、各対向電極に対応する画素電極
群の極性データ及び液晶の閾値電圧に相当するオフセッ
ト電圧及び実効電圧補正電圧を含む電圧信号として供給
することにより、液晶セルの平均実効電圧の均一化とゲ
ートバスライン及びドレインバスラインのスイッチング
ドライバの低耐電圧化を達成することができる。
ラインに薄膜トランジスタを介して接続される、画素電
極群をゲートバスライン方向に配置し、隣接する２本の
ゲートバスラインにＴＦＴを介して接続される画素電極
群において、ゲートバスライン方向に交互に千鳥状に２
本のゲートバスラインから選択した画素電極群に対し
て、１個の波型対向電極を設ける構成にし、各波型対向
電極に供給されるＶCOM電圧をスイッチングする回路を
設け、ドレインバスラインに供給される電圧データが、
隣接するドレインバスで極性が異なり、１走査ライン周
期毎で極性が反転し、かつ正極性と負極性の電圧データ
が互いに反転された電圧情報として供給し、各対向電極
に供給される電圧信号が各対向電極に対応する画素電極
にＴＦＴを介して接続される２本のゲートバスラインの
内、先に選択されるゲートバスラインの書き込みタイミ
ングに同期して変動し、各対向電極に対応する画素電極
群の極性データ及び液晶の閾値電圧に相当するオフセッ
ト電圧及び実効電圧補正電圧を含む電圧信号として供給
することにより、液晶セルの平均実効電圧の均一化とゲ
ートバスライン及びドレインバスラインのスイッチング
ドライバの低耐電圧化を達成することができる。
【図１】本発明の実施例を示すアクティブマトリクス型
薄膜トランジスタ液晶パネルの概略斜視図である。
薄膜トランジスタ液晶パネルの概略斜視図である。
【図２】本発明の実施例を示すアクティブマトリクス型
薄膜トランジスタ液晶パネルの概略構成図である。
薄膜トランジスタ液晶パネルの概略構成図である。
【図３】本発明の実施例を示すアクティブマトリクス型
薄膜トランジスタ液晶パネルのデータ回路の概略ブロッ
ク図である。
薄膜トランジスタ液晶パネルのデータ回路の概略ブロッ
ク図である。
【図４】本発明の実施例を示すアクティブマトリクス型
薄膜トランジスタ液晶パネルのドレインバスに供給され
る電圧データのタイミングを示す図である。
薄膜トランジスタ液晶パネルのドレインバスに供給され
る電圧データのタイミングを示す図である。
【図５】本発明の実施例を示すアクティブマトリクス型
薄膜トランジスタ液晶パネルのコモン変動回路の概略ブ
ロック図である。
薄膜トランジスタ液晶パネルのコモン変動回路の概略ブ
ロック図である。
【図６】本発明の実施例を示すアクティブマトリクス型
薄膜トランジスタ液晶パネルのコモン変動回路の第１の
動作タイミングチャートである。
薄膜トランジスタ液晶パネルのコモン変動回路の第１の
動作タイミングチャートである。
【図７】本発明の実施例を示すアクティブマトリクス型
薄膜トランジスタ液晶パネルのコモン変動回路の第２の
動作タイミングチャートである。
薄膜トランジスタ液晶パネルのコモン変動回路の第２の
動作タイミングチャートである。
【図８】本発明の実施例を示すアクティブマトリクス型
薄膜トランジスタ液晶パネルの液晶セルの等価回路図で
ある。
薄膜トランジスタ液晶パネルの液晶セルの等価回路図で
ある。
【図９】本発明の実施例を示すアクティブマトリクス型
薄膜トランジスタ液晶パネルの等価回路図である。
薄膜トランジスタ液晶パネルの等価回路図である。
【図１０】本発明の実施例を示す奇数ドレインバスに接
続される薄膜トランジスタの駆動電圧及び画素電圧変化
を示すタイミングチャートである。
続される薄膜トランジスタの駆動電圧及び画素電圧変化
を示すタイミングチャートである。
【図１１】本発明の実施例を示す偶数ドレインバスに接
続される薄膜トランジスタの駆動電圧及び画素電圧変化
を示すタイミングチャートである。
続される薄膜トランジスタの駆動電圧及び画素電圧変化
を示すタイミングチャートである。
【図１２】本発明の他の実施例を示すアクティブマトリ
クス型薄膜トランジスタ液晶パネルの概略構成図であ
る。
クス型薄膜トランジスタ液晶パネルの概略構成図であ
る。
【図１３】従来のアクティブマトリクス型薄膜トランジ
スタ液晶パネルの構成図である。
スタ液晶パネルの構成図である。
【図１４】従来のアクティブマトリクス型薄膜トランジ
スタ液晶パネルの駆動タイミングチャートを示す図であ
る。
スタ液晶パネルの駆動タイミングチャートを示す図であ
る。
【図１５】従来のＴＮ液晶セルの電気−光学特性を示す
図である。
図である。
【図１６】本発明の他の実施例を示すアクティブマトリ
クス型薄膜トランジスタ液晶パネルの概略斜視図であ
る。
クス型薄膜トランジスタ液晶パネルの概略斜視図であ
る。
【図１７】本発明の実施例を示すアクティブマトリクス
型薄膜トランジスタ液晶パネルの対向電極の構成を示す
図である。
型薄膜トランジスタ液晶パネルの対向電極の構成を示す
図である。
【図１８】本発明の他の実施例のアクティブマトリクス
型薄膜トランジスタ液晶パネルの概略構成図である。
型薄膜トランジスタ液晶パネルの概略構成図である。
【図１９】本発明の他の実施例のアクティブマトリクス
型薄膜トランジスタ液晶パネルのドレインバスに供給さ
れる電圧データのタイミングを示す図である。
型薄膜トランジスタ液晶パネルのドレインバスに供給さ
れる電圧データのタイミングを示す図である。
【図２０】本発明の実施例を示すアクティブマトリクス
型薄膜トランジスタ液晶パネルのコモン変動回路を示す
図である。
型薄膜トランジスタ液晶パネルのコモン変動回路を示す
図である。
【図２１】本発明の他の実施例を示すアクティブマトリ
クス型薄膜トランジスタ液晶パネルのコモン変動回路の
第１のタイミングチャートを示す図である。
クス型薄膜トランジスタ液晶パネルのコモン変動回路の
第１のタイミングチャートを示す図である。
【図２２】本発明の他の実施例を示すアクティブマトリ
クス型薄膜トランジスタ液晶パネルのコモン変動回路の
第２のタイミングチャートを示す図である。
クス型薄膜トランジスタ液晶パネルのコモン変動回路の
第２のタイミングチャートを示す図である。
【図２３】本発明の他の実施例の奇数ドレインバスに接
続されるＴＦＴの駆動電圧及び画素電圧変化を示すタイ
ミングチャートを示す図である。
続されるＴＦＴの駆動電圧及び画素電圧変化を示すタイ
ミングチャートを示す図である。
【図２４】本発明の他の実施例の偶数ドレインバスに接
続されるＴＦＴの駆動電圧及び画素電圧変化を示すタイ
ミングチャートを示す図である。
続されるＴＦＴの駆動電圧及び画素電圧変化を示すタイ
ミングチャートを示す図である。
１１ ゲートバスライン １２ ドレインバスライン １３ ＴＦＴ １４ 画素電極 １５ 対向電極 １５ａ 画素電極と対向する部分 １５ｂ 対向電極接合部 １６ 液晶 １７ 補助容量 １８ 補助容量線 １９ 隙間 ２０ 走査回路 ３０ データ回路 ３１ データ発生部 ３２ データ反転部Ａ ３３ データ反転部Ｂ ３４ データ出力部Ａ ３５ データ出力部Ｂ ４０ コモン変動回路 ４１ シフトレジスタ部Ａ ４２，４５ 電圧増幅部 ４３ ドライバ部Ａ ４４ シフトレジスタ部Ｂ ４６ ドライバ部Ｂ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高橋 敦 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内 (72)発明者 千葉 巳生 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内
Claims (5)
- 【請求項１】 背面基板上に直交配置されるゲートバス
ラインとドレインバスラインを設け、前記ゲートバスラ
インとドレインバスラインの交点に各画素電極に対応し
て薄膜トランジスタを設け、前面基板上に透明な対向電
極を設け、前記背面基板と前面基板の表面に適当な方向
に配向処理された配向膜を設け、両基板の配向膜同士を
液晶層を介して対向配置させて貼り合わせ、かつ前記背
面基板と前面基板の背面に偏光膜を貼り付けたアクティ
ブマトリクス型薄膜トランジスタ液晶パネルの駆動方法
において、 １本のゲートバスラインに薄膜トランジスタを介して接
続される画素電極群をゲートバスライン方向に交互に千
鳥状に配置させ、隣接する２本のゲートバスラインに対
応する１部分の画素電極によりゲートバスライン方向の
画素電極群を構成し、ゲートバスライン方向に並ぶ画素
電極群に対して対向電極を１個設け、各対向電極をスイ
ッチングする回路を設け、隣接するドレインバスライン
の電圧データの極性が異なり、１走査ライン周期毎に該
電圧データの極性が反転し、かつ正極性と負極性の該電
圧データが互いに反転された電圧を示す電圧信号を、各
ドレインバスラインに供給し、各対向電極に対応する画
素電極に薄膜トランジスタを介して接続される隣接した
２本のゲートバスラインにおいて、先に選択されるゲー
トバスラインの書き込みタイミングに同期して変動し、
かつ各対向電極に対応する画素電極群の極性データ及び
液晶の閾値電圧に相当するオフセット電圧及び実効電圧
補正電圧を含む電圧信号を各対向電極に供給し、ゲート
バスラインに選択信号を供給することにより各画素電極
に電圧書き込みを行うことを特徴とするアクティブマト
リクス型薄膜トランジスタ液晶パネルの駆動方法。 - 【請求項２】 前記画素電極と隣接するドレインバスラ
インとの間に存在する容量ＣDP1 とＣDP2 を含むインピ
ーダンス成分を等しくし、動作させることを特徴とする
請求項１記載のアクティブマトリクス型薄膜トランジス
タ液晶パネルの駆動方法。 - 【請求項３】 前記画素電極と対向電極との間の液晶容
量ＣLCに対して電気的に並列に補助容量ＣS を設けて動
作させることを特徴とする請求項１記載のアクティブマ
トリクス型薄膜トランジスタ液晶パネルの駆動方法。 - 【請求項４】 背面基板上に直交配置されるゲートバス
ラインとドレインバスラインを設け、前記ゲートバスラ
インとドレインバスラインの交点に各画素電極に対応し
て薄膜トランジスタを設け、前面基板上に透明な対向電
極を設け、前記背面基板と前面基板の表面に適当な方向
に配向処理された配向膜を設け、両基板の配向膜同士を
液晶層を介して対向配置させ貼り合わせ、かつ前記背面
基板と前面基板の背面に偏光膜を貼り付けたアクティブ
マトリクス型薄膜トランジスタ液晶パネルの駆動方法に
おいて、 １本のゲートバスラインに薄膜トランジスタを介して接
続される画素電極群をゲートバスライン方向に配置し、
隣接する２本のゲートバスラインに薄膜トランジスタを
介して接続される画素電極群において、ゲートバスライ
ン方向に交互に千鳥状に２本のラインから選択した画素
電極群に対して、１個の波型対向電極を設け、各波型対
向電極をスイッチングする回路を設け、隣接するドレイ
ンバスラインの電極データの極性が異なり、１走査ライ
ン周期毎に該電圧データの極性が反転し、かつ正極性と
負極性の該電圧データが互いに反転された電圧を示す電
圧信号を各ドレインバスラインに供給し、各対向電極に
対応する画素電極に薄膜トランジスタを介して接続され
る隣接した２本のゲートバスラインにおいて、先に選択
されるゲートバスラインの書き込みタイミングに同期し
て変動し、かつ各対向電極に対応する画素電極群の極性
データ及び液晶の閾値電圧に相当するオフセット電圧及
び実効電圧補正電圧を含む電圧信号を各対向電極に供給
し、ゲートバスラインに選択信号を供給することにより
各画素電極に電圧書き込みを行うことを特徴とするアク
ティブマトリクス型薄膜トランジスタ液晶パネルの駆動
方法。 - 【請求項５】 前記画素電極と隣接するドレインバスラ
インとの間に存在する容量ＣDP1 とＣDP2 を含むインピ
ーダンス成分を等しくし、動作させることを特徴とする
請求項４記載のアクティブマトリクス型薄膜トランジス
タ液晶パネルの駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19529492A JP3193462B2 (ja) | 1992-07-22 | 1992-07-22 | アクティブマトリクス型薄膜トランジスタ液晶パネルの駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19529492A JP3193462B2 (ja) | 1992-07-22 | 1992-07-22 | アクティブマトリクス型薄膜トランジスタ液晶パネルの駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0635417A true JPH0635417A (ja) | 1994-02-10 |
| JP3193462B2 JP3193462B2 (ja) | 2001-07-30 |
Family
ID=16338767
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19529492A Expired - Fee Related JP3193462B2 (ja) | 1992-07-22 | 1992-07-22 | アクティブマトリクス型薄膜トランジスタ液晶パネルの駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3193462B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001194685A (ja) * | 2000-01-06 | 2001-07-19 | Hitachi Ltd | 液晶表示装置 |
| US6476900B1 (en) | 1997-12-17 | 2002-11-05 | Hyundai Display Technology Inc. | Liquid crystal display |
| US6980186B2 (en) | 2001-12-12 | 2005-12-27 | Sharp Kabushiki Kaisha | Liquid crystal display having a staggered structure pixel array |
| WO2006095437A1 (ja) * | 2005-03-11 | 2006-09-14 | Fujitsu Limited | 液晶表示装置の駆動方法及び液晶表示装置 |
| KR100908656B1 (ko) * | 2002-12-12 | 2009-07-21 | 엘지디스플레이 주식회사 | 강유전성 액정표시장치의 감마전압 설정방법 |
| WO2011070838A1 (ja) * | 2009-12-11 | 2011-06-16 | シャープ株式会社 | 表示パネル、液晶表示装置、および、駆動方法 |
-
1992
- 1992-07-22 JP JP19529492A patent/JP3193462B2/ja not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6476900B1 (en) | 1997-12-17 | 2002-11-05 | Hyundai Display Technology Inc. | Liquid crystal display |
| JP2001194685A (ja) * | 2000-01-06 | 2001-07-19 | Hitachi Ltd | 液晶表示装置 |
| US6980186B2 (en) | 2001-12-12 | 2005-12-27 | Sharp Kabushiki Kaisha | Liquid crystal display having a staggered structure pixel array |
| KR100908656B1 (ko) * | 2002-12-12 | 2009-07-21 | 엘지디스플레이 주식회사 | 강유전성 액정표시장치의 감마전압 설정방법 |
| WO2006095437A1 (ja) * | 2005-03-11 | 2006-09-14 | Fujitsu Limited | 液晶表示装置の駆動方法及び液晶表示装置 |
| JPWO2006095437A1 (ja) * | 2005-03-11 | 2008-08-14 | 富士通株式会社 | 液晶表示装置の駆動方法及び液晶表示装置 |
| US8253674B2 (en) | 2005-03-11 | 2012-08-28 | Fujitsu Limited | Drive method for liquid crystal display device and liquid crystal display device |
| WO2011070838A1 (ja) * | 2009-12-11 | 2011-06-16 | シャープ株式会社 | 表示パネル、液晶表示装置、および、駆動方法 |
| JP5529166B2 (ja) * | 2009-12-11 | 2014-06-25 | シャープ株式会社 | 表示パネル、液晶表示装置、および、駆動方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3193462B2 (ja) | 2001-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7839374B2 (en) | Liquid crystal display device and method of driving the same | |
| KR100602761B1 (ko) | 액정 표시 장치 및 그 구동 방법 | |
| JP2683914B2 (ja) | 表示装置 | |
| CA2046357C (en) | Liquid crystal display | |
| US7068330B2 (en) | Liquid crystal display using swing storage electrode and a method for driving the same | |
| US5041823A (en) | Flicker-free liquid crystal display driver system | |
| KR100215688B1 (ko) | 액정디스플레이 장치를 구동 하는 구동회로 | |
| US20050046774A1 (en) | Liquid crystal display | |
| KR101032945B1 (ko) | 시프트 레지스터 및 이를 포함하는 표시 장치 | |
| US7259755B1 (en) | Method and apparatus for driving liquid crystal display panel in inversion | |
| US8456398B2 (en) | Liquid crystal display module | |
| JPH07181927A (ja) | 画像表示装置 | |
| JPS6327894A (ja) | 表示装置 | |
| JP3119942B2 (ja) | アクティブマトリクス型薄膜トランジスタ液晶パネルの駆動方法 | |
| JPH11109313A (ja) | アクティブマトリクス形液晶表示装置、その駆動方法、駆動回路および液晶表示システム | |
| JP3193462B2 (ja) | アクティブマトリクス型薄膜トランジスタ液晶パネルの駆動方法 | |
| JP3638737B2 (ja) | アクティブマトリクス型液晶表示装置およびその駆動方法 | |
| JP3162332B2 (ja) | 液晶パネルの駆動方法 | |
| JP2552070B2 (ja) | アクティブマトリックス型表示装置およびその駆動方法 | |
| KR100965587B1 (ko) | 액정표시장치 및 이의 구동방법 | |
| JP3132904B2 (ja) | アクティブマトリクス型表示装置 | |
| JP3057587B2 (ja) | アクティブマトリクス型表示装置 | |
| JPH0764510A (ja) | アクティブマトリクス型薄膜トランジスタ液晶表示装置 | |
| US20020126081A1 (en) | Liquid crystal display device and method for driving the same | |
| JPH103069A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010515 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080525 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090525 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |