JPH0635538Y2 - 電流制限回路付電圧増幅回路 - Google Patents
電流制限回路付電圧増幅回路Info
- Publication number
- JPH0635538Y2 JPH0635538Y2 JP13565688U JP13565688U JPH0635538Y2 JP H0635538 Y2 JPH0635538 Y2 JP H0635538Y2 JP 13565688 U JP13565688 U JP 13565688U JP 13565688 U JP13565688 U JP 13565688U JP H0635538 Y2 JPH0635538 Y2 JP H0635538Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- current limiting
- preamplifier
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】 「産業上の利用分野」 この考案は各種装置に安定化した直流電圧を供給する電
源として利用される電流制限回路付電圧増幅回路に関す
る。
源として利用される電流制限回路付電圧増幅回路に関す
る。
「従来の技術」 第２図に従来の電流制限回路付電圧増幅回路の構成を示
す。
す。
図中A1は前置増幅器、A2は電圧増幅器、RLは負荷となる
各種の装置の電源回路の抵抗を示す。
各種の装置の電源回路の抵抗を示す。
前置増幅器A1及び電圧増幅器A2はそれぞれ差動入力型の
演算増幅器が用いられ前置増幅器A1の反転入力端子には
電圧源１から入力抵抗器２を通じて電圧源１の電圧Eiが
与えられる。
演算増幅器が用いられ前置増幅器A1の反転入力端子には
電圧源１から入力抵抗器２を通じて電圧源１の電圧Eiが
与えられる。
入力抵抗器２と帰還回路に接続した抵抗器３及びコンデ
ンサ４は全体の位相補償を行なう回路を構成している。
ンサ４は全体の位相補償を行なう回路を構成している。
電圧増幅器A2は入力抵抗器５と帰還抵抗器６とによって
利得A2gが規定される。電圧増幅器A2の出力と前置増幅
器A1の非反転入力端子との間に帰還回路７が接続され
る。帰還回路７は電圧増幅器A2の出力端子と前置増幅器
A1の非反転入力端子との間に接続した抵抗器7Aと、前置
増幅器A1の非反転入力端子と共通電位点との間に接続し
た抵抗器7Bとによって構成される。
利得A2gが規定される。電圧増幅器A2の出力と前置増幅
器A1の非反転入力端子との間に帰還回路７が接続され
る。帰還回路７は電圧増幅器A2の出力端子と前置増幅器
A1の非反転入力端子との間に接続した抵抗器7Aと、前置
増幅器A1の非反転入力端子と共通電位点との間に接続し
た抵抗器7Bとによって構成される。
この帰還回路７によって全体の利得が規定される。つま
り入力電圧Eiと出力電圧Voとの間の関係は帰還回路７を
構成する抵抗器7A,7Bの抵抗値をそれぞれR6,R5とする
と、 となる。
り入力電圧Eiと出力電圧Voとの間の関係は帰還回路７を
構成する抵抗器7A,7Bの抵抗値をそれぞれR6,R5とする
と、 となる。
第３図に電圧増幅器A2の内部構造を示す。トランジスタ
Q1,Q2によって差動入力回路を構成し、トランジスタQ3
で電圧増幅し、出力トランジスタQ4,Q7で電力増幅し、
負荷抵抗RLに出力電圧Voを与える。
Q1,Q2によって差動入力回路を構成し、トランジスタQ3
で電圧増幅し、出力トランジスタQ4,Q7で電力増幅し、
負荷抵抗RLに出力電圧Voを与える。
トランジスタQ5とQ6は出力トランジスタQ4,Q7の電流制
限回路10を構成する。つまり出力トランジスタQ4とQ7を
流れる電流が過大になったことを抵抗器８又は９で検出
し、その検出信号によってトランジスタQ5又はQ6がオン
となり、出力トランジスタQ4又はQ7を流れ込むベース流
を側路させ、これにより出力トランジスタQ4又はQ7のコ
レクタ電流を制限する。
限回路10を構成する。つまり出力トランジスタQ4とQ7を
流れる電流が過大になったことを抵抗器８又は９で検出
し、その検出信号によってトランジスタQ5又はQ6がオン
となり、出力トランジスタQ4又はQ7を流れ込むベース流
を側路させ、これにより出力トランジスタQ4又はQ7のコ
レクタ電流を制限する。
「考案が解決しようとする課題」 出力電圧Voに正の電圧を出力している状態において、負
荷抵抗RLの値が急激に低下したことによって出力トラン
ジスタQ4に過電流が流れると、この過電流が抵抗器８で
検出され、トランジスタQ5がオンとなって電流制限動作
状態となる。
荷抵抗RLの値が急激に低下したことによって出力トラン
ジスタQ4に過電流が流れると、この過電流が抵抗器８で
検出され、トランジスタQ5がオンとなって電流制限動作
状態となる。
トランジスタQ5がオンとなり電流制限動作状態に入る
と、第４図に示すように出力電圧VoはVLMに低下する。
出力電圧Voが電圧VLMに低下すると、前置増幅器A1は帰
還回路７によって出力電圧Voの低下を知らされ、出力電
圧をVoに戻そうとする方向に動作する。このため前置増
幅器A1の出力電圧は負の電源電圧−VSS近辺まで低下
し、その電圧が電圧増幅器A2に入力される。この結果前
置増幅器A1及び電圧増幅器A2は共に飽和状態となる。
と、第４図に示すように出力電圧VoはVLMに低下する。
出力電圧Voが電圧VLMに低下すると、前置増幅器A1は帰
還回路７によって出力電圧Voの低下を知らされ、出力電
圧をVoに戻そうとする方向に動作する。このため前置増
幅器A1の出力電圧は負の電源電圧−VSS近辺まで低下
し、その電圧が電圧増幅器A2に入力される。この結果前
置増幅器A1及び電圧増幅器A2は共に飽和状態となる。
この状態で負荷抵抗RLの値が急に元の値に戻ったとする
と、トランジスタQ5はオフの状態に戻される。このとき
前置増幅器A1の出力電圧は−VSS近辺にあるため電圧増
幅器A2の出力電圧は第４図の時点ｃ−ｄに示すように正
の電源電圧VDD近辺まで上昇する。この電圧上昇は前置
増幅器A1と電圧増幅器A2の全体のループが動作を開始す
るまでの間（ｅ点）まで続く。
と、トランジスタQ5はオフの状態に戻される。このとき
前置増幅器A1の出力電圧は−VSS近辺にあるため電圧増
幅器A2の出力電圧は第４図の時点ｃ−ｄに示すように正
の電源電圧VDD近辺まで上昇する。この電圧上昇は前置
増幅器A1と電圧増幅器A2の全体のループが動作を開始す
るまでの間（ｅ点）まで続く。
出力電圧が負電圧−V0の場合も負荷抵抗RLの値が急に小
さくなって、出力トランジスタQ7に過電流が流れ、この
結果トランジスタQ6がオンとなって電流制限動作状態に
入ると、第５図に示すように出力電圧−V0は−VLM｜−V
0｜＞｜−VLM｜に制限される（第５図ｇ−ｈ区間）。
さくなって、出力トランジスタQ7に過電流が流れ、この
結果トランジスタQ6がオンとなって電流制限動作状態に
入ると、第５図に示すように出力電圧−V0は−VLM｜−V
0｜＞｜−VLM｜に制限される（第５図ｇ−ｈ区間）。
この電流制限状態において負荷抵抗RLの値が急に元に戻
ると、トランジスタQ6がオフに戻る。このとき前置増幅
器A1の出力電圧は＋VDD近辺まで上昇しているから、電
圧増幅器A2の出力電圧は第５図ｈ−ｉに示すように−V
SS近辺まで低下する。
ると、トランジスタQ6がオフに戻る。このとき前置増幅
器A1の出力電圧は＋VDD近辺まで上昇しているから、電
圧増幅器A2の出力電圧は第５図ｈ−ｉに示すように−V
SS近辺まで低下する。
この電圧低下は増幅器A1,A2の全体のループが動作を開
始するまでの間（ｊ点）まで続く。
始するまでの間（ｊ点）まで続く。
このように従来の電流制限回路付電圧増幅回路は電流制
限動作状態において負荷の状態が元に戻るか又は負荷抵
抗RLの値が大きくなる方向に変化し、電流制限動作を行
なうトランジスタQ5又はQ6がオフに戻されると、電圧増
幅器A2の出力電圧にオーバーシュート又はアンダーシュ
ートが発生する。このオーバーシュート或はアンダーシ
ュートは負荷として接続した電子回路網の素子等を破損
させることがある。
限動作状態において負荷の状態が元に戻るか又は負荷抵
抗RLの値が大きくなる方向に変化し、電流制限動作を行
なうトランジスタQ5又はQ6がオフに戻されると、電圧増
幅器A2の出力電圧にオーバーシュート又はアンダーシュ
ートが発生する。このオーバーシュート或はアンダーシ
ュートは負荷として接続した電子回路網の素子等を破損
させることがある。
この考案の目的は電流制限動作解除時に発生するオーバ
ーシュート又はアンダーシュートを抑制し、負荷の破損
を阻止することができる電流制限回路付電圧増幅器を提
供するにある。
ーシュート又はアンダーシュートを抑制し、負荷の破損
を阻止することができる電流制限回路付電圧増幅器を提
供するにある。
「課題を解決するための手段」 この考案では電流制限回路付電圧増幅器において、電流
制限回路が動作したことを検出する検出回路と、この検
出回路が電流制限回路の動作開始を検出すると、その検
出出力によって前置増幅器の飽和を阻止する飽和阻止回
路とを設けた構成としたものである。
制限回路が動作したことを検出する検出回路と、この検
出回路が電流制限回路の動作開始を検出すると、その検
出出力によって前置増幅器の飽和を阻止する飽和阻止回
路とを設けた構成としたものである。
このように構成することにより電流制限回路が動作して
も前置増幅器及び電圧増幅器が飽和せず、この結果電流
制限動作状態において、負荷の状態が正常値に戻り、電
流制限回路が非動作状態に戻るとき、電圧増幅器の出力
電圧にオーバーシュート或はアンダーシュートの発生が
阻止される。
も前置増幅器及び電圧増幅器が飽和せず、この結果電流
制限動作状態において、負荷の状態が正常値に戻り、電
流制限回路が非動作状態に戻るとき、電圧増幅器の出力
電圧にオーバーシュート或はアンダーシュートの発生が
阻止される。
よって電流制限動作によって負荷を破損させることのな
い電流制限回路付電圧増幅器を提供することができる。
い電流制限回路付電圧増幅器を提供することができる。
「実施例」 第１図にこの考案の一実施例を示す。第１図において１
は電圧源、A1は前置増幅器、A2は電流制限回路を内蔵し
た電圧増幅器、RLは負荷抵抗、７は帰還回路を示す点は
先に説明した従来の構造と同じである。
は電圧源、A1は前置増幅器、A2は電流制限回路を内蔵し
た電圧増幅器、RLは負荷抵抗、７は帰還回路を示す点は
先に説明した従来の構造と同じである。
この考案の特徴とする構造は、電圧増幅器A2の入力点Ｂ
の電圧VBと設定電圧VC,VDとを比較し、その比較結果に
よって電流制限回路が動作したことを検出する検出回路
11と、この検出回路11の検出出力によって前置増幅器A1
及び電圧増幅器A2が飽和することを阻止する飽和阻止回
路12とを設けた点である。
の電圧VBと設定電圧VC,VDとを比較し、その比較結果に
よって電流制限回路が動作したことを検出する検出回路
11と、この検出回路11の検出出力によって前置増幅器A1
及び電圧増幅器A2が飽和することを阻止する飽和阻止回
路12とを設けた点である。
この例では検出回路11及び飽和阻止回路12に正側と負側
の双方の電流制限動作に対して応動する検出回路11A,11
Bと飽和阻止回路12A,12Bを設けた結果を示す。
の双方の電流制限動作に対して応動する検出回路11A,11
Bと飽和阻止回路12A,12Bを設けた結果を示す。
つまり11Aは電圧増幅器A2の出力電圧V0が正電圧の場合
に電流制限回路が動作したことを検出する検出回路、11
Bは電圧増幅器A2の出力電圧V0が負電圧の場合に電流制
限回路が動作したことを検出する検出回路を示す。
に電流制限回路が動作したことを検出する検出回路、11
Bは電圧増幅器A2の出力電圧V0が負電圧の場合に電流制
限回路が動作したことを検出する検出回路を示す。
検出回路11Aと11Bは構造は全く同じである。異なる点は
電圧設定回路を構成する分圧回路に与える電圧が検出回
路11Aは−VSSであるのに対して、検出回路11Bは＋VDDを
与えている点である。この違いによって検出回路11Aを
構成する電圧比較器A3に与える比較電圧は−VCとなり、
検出回路11Bを構成する電圧比較器A4に与える比較電圧
は＋VDとなる。これらの比較電圧−VCと＋VDは電圧比較
器A3とA4の各反転入力端子に与える。
電圧設定回路を構成する分圧回路に与える電圧が検出回
路11Aは−VSSであるのに対して、検出回路11Bは＋VDDを
与えている点である。この違いによって検出回路11Aを
構成する電圧比較器A3に与える比較電圧は−VCとなり、
検出回路11Bを構成する電圧比較器A4に与える比較電圧
は＋VDとなる。これらの比較電圧−VCと＋VDは電圧比較
器A3とA4の各反転入力端子に与える。
電圧比較器A3とA4の非反転入力端子は共通接続し、電圧
増幅器A2の反転入力端子（Ｂ点）に接続し、電流制限回
路が動作したとき、このＢ点の電位VBが負又は正側に偏
倚される状態を検出する。
増幅器A2の反転入力端子（Ｂ点）に接続し、電流制限回
路が動作したとき、このＢ点の電位VBが負又は正側に偏
倚される状態を検出する。
飽和阻止回路12A,12Bは前置増幅器A1の入力点、つまり
Ａ点と各電圧比較器A3,A4の出力端子との間に接続した
ダイオードD3,D4と、このダイオードD3,D4に直列接続し
た抵抗器13A,13Bとによって構成される。
Ａ点と各電圧比較器A3,A4の出力端子との間に接続した
ダイオードD3,D4と、このダイオードD3,D4に直列接続し
た抵抗器13A,13Bとによって構成される。
ダイオードD3はアノードをＡ点に接続し、カソードを電
圧比較器A3の出力端子側に接続する。またダイオードD4
はアノードを電圧比較器A4の出力端子側に接続し、カソ
ードをＡ点に接続する。
圧比較器A3の出力端子側に接続する。またダイオードD4
はアノードを電圧比較器A4の出力端子側に接続し、カソ
ードをＡ点に接続する。
このように構成することによって通常はＢ点の電位は共
通電位と等しい電位0Vに維持される。従って正常動作時
は比較電圧−VCが反転入力端子に与えられた電圧比較器
A3は正電圧を出力し、比較電圧＋VDが与えられた電圧比
較器A4は負電圧を出力する。この結果ダイオードD3とD4
は共にオフの状態とされ、前置増幅器A1から切離された
状態に維持される。
通電位と等しい電位0Vに維持される。従って正常動作時
は比較電圧−VCが反転入力端子に与えられた電圧比較器
A3は正電圧を出力し、比較電圧＋VDが与えられた電圧比
較器A4は負電圧を出力する。この結果ダイオードD3とD4
は共にオフの状態とされ、前置増幅器A1から切離された
状態に維持される。
出力電圧V0が正の電圧に設定されている状態において、
電圧増幅器A2が電流制限動作に入ると電圧源１から前置
増幅器A1に与えられる電圧Eiに対し、帰還回路７を通じ
て帰還される帰還電圧が不足するため前置増幅器A1の入
力電圧は反転入力端子側が高くなる不平衡状態となる。
電圧増幅器A2が電流制限動作に入ると電圧源１から前置
増幅器A1に与えられる電圧Eiに対し、帰還回路７を通じ
て帰還される帰還電圧が不足するため前置増幅器A1の入
力電圧は反転入力端子側が高くなる不平衡状態となる。
この不平衡入力状態によって前置増幅器A1は負電圧を出
力しＢ点の電位VBを負方向に引き込む。検出回路11A,11
Bに設定した比較電圧−VC及び＋VDは共通電位に近いご
く小さい電圧に設定する。このように設定することによ
りＢ点の電位VBが負方向に引き込まれると、比較電圧−
VCを容易に越えて、電流制限動作を確実に検出すること
ができる。
力しＢ点の電位VBを負方向に引き込む。検出回路11A,11
Bに設定した比較電圧−VC及び＋VDは共通電位に近いご
く小さい電圧に設定する。このように設定することによ
りＢ点の電位VBが負方向に引き込まれると、比較電圧−
VCを容易に越えて、電流制限動作を確実に検出すること
ができる。
Ｂ点の電位VBが比較電圧−VCを越えて負方向に偏倚され
ると、電圧比較器A3の出力電圧は負電圧に反転する。電
圧比較器A3の出力電圧が負電圧に反転することにより飽
和阻止回路12Aを構成するダイオードD3がオンとなり、
Ａ点から電流を吸い込む。
ると、電圧比較器A3の出力電圧は負電圧に反転する。電
圧比較器A3の出力電圧が負電圧に反転することにより飽
和阻止回路12Aを構成するダイオードD3がオンとなり、
Ａ点から電流を吸い込む。
この電流の吸込により前置増幅器A1は飽和状態まで達す
ることを阻止される。つまりダイオードD3がオンになる
と前置増幅器A1と検出回路11A、飽和阻止回路12Aは負帰
還ループを構成し、この負帰還ループはVB＝−VCとなる
ように動作し、前置増幅器A1の飽和を抑制する。前置増
幅器A1の飽和が抑制されることによってＢ点の電位が大
きく負方向に偏倚されることが阻止されるため電圧増幅
器A2の飽和も抑制される。
ることを阻止される。つまりダイオードD3がオンになる
と前置増幅器A1と検出回路11A、飽和阻止回路12Aは負帰
還ループを構成し、この負帰還ループはVB＝−VCとなる
ように動作し、前置増幅器A1の飽和を抑制する。前置増
幅器A1の飽和が抑制されることによってＢ点の電位が大
きく負方向に偏倚されることが阻止されるため電圧増幅
器A2の飽和も抑制される。
この状態では、 IS：電圧増幅器A2の電流制御回路が動作しているとき負
荷抵抗RLに流れる電流 VB:B点の電位 VC:C点の電位 VE:E点の電位（A1の出力） R3：電圧増幅器A2の入力抵抗器５の抵抗値 R4：電圧増幅器A2の帰還抵抗器６の抵抗値 R14,R15：検出回路11Aに設けた比較電圧発生用分圧器を
構成する抵抗器の抵抗値を示す。
荷抵抗RLに流れる電流 VB:B点の電位 VC:C点の電位 VE:E点の電位（A1の出力） R3：電圧増幅器A2の入力抵抗器５の抵抗値 R4：電圧増幅器A2の帰還抵抗器６の抵抗値 R14,R15：検出回路11Aに設けた比較電圧発生用分圧器を
構成する抵抗器の抵抗値を示す。
この状態で負荷抵抗RLの値が正常値に戻されたとする
と、電圧増幅器A2の出力電圧V0は元の電圧に戻ろうと上
昇する。出力電圧V0の上昇は帰還抵抗器６を通じてＢ点
に帰還され、Ｂ点の電位は上昇する。この帰還動作によ
ってＢ点の電位は電流制限動作前の電圧0Vまで上昇す
る。
と、電圧増幅器A2の出力電圧V0は元の電圧に戻ろうと上
昇する。出力電圧V0の上昇は帰還抵抗器６を通じてＢ点
に帰還され、Ｂ点の電位は上昇する。この帰還動作によ
ってＢ点の電位は電流制限動作前の電圧0Vまで上昇す
る。
このときの電圧増幅器A2の出力電圧Ｖ′０は となる。
よって電圧増幅器A2の出力に発生するオーバーシュート
V0Vは に抑えられる。
V0Vは に抑えられる。
Ｂ点の電位が共通電位0Vに戻ると検出回路11Aを構成す
る電圧比較器A3の出力電圧は正電圧に反転する。
る電圧比較器A3の出力電圧は正電圧に反転する。
この結果前置増幅器A1と検出回路11A及び飽和阻止回路1
2Aによって構成した負帰還ループは切り開かれ解消す
る。これと共にＡ点の電位は電流制限動作に入る前の電
位に戻り、帰還抵抗器7Aによる帰還電圧も正常値に戻
り、出力電圧V0も元の電位に戻る。
2Aによって構成した負帰還ループは切り開かれ解消す
る。これと共にＡ点の電位は電流制限動作に入る前の電
位に戻り、帰還抵抗器7Aによる帰還電圧も正常値に戻
り、出力電圧V0も元の電位に戻る。
次に電圧増幅器A2の出力電圧V0が負の電圧を出力してい
る状態で電流制限動作に入った場合には、Ｂ点の電位は
電圧増幅器A2の帰還抵抗器６を通じて帰還される帰還電
圧が負電位側から共通電位に近ずく方向に変化するのに
加えて前置増幅器A1の出力電圧が正のVDDに近ずく方向
に飽和しようとする。
る状態で電流制限動作に入った場合には、Ｂ点の電位は
電圧増幅器A2の帰還抵抗器６を通じて帰還される帰還電
圧が負電位側から共通電位に近ずく方向に変化するのに
加えて前置増幅器A1の出力電圧が正のVDDに近ずく方向
に飽和しようとする。
このためＢ点の電位VBは正の電位となる。検出回路11B
に設定した比較電圧＋VDは共通電位0Vに極く近い電圧に
選定したからＢ点の電位は容易に比較電圧＋VDを越える
ことができる。この結果電圧比較器A4の出力電圧は正電
圧に反転し、その電圧は＋VDDに達する程に偏倚され
る。
に設定した比較電圧＋VDは共通電位0Vに極く近い電圧に
選定したからＢ点の電位は容易に比較電圧＋VDを越える
ことができる。この結果電圧比較器A4の出力電圧は正電
圧に反転し、その電圧は＋VDDに達する程に偏倚され
る。
この結果飽和阻止回路12Bを構成するダイオードD4がオ
ンとなり、前置増幅器A1に対して検出回路11Bと飽和阻
止回路12Bが接続されて負帰還ループが形成される。
ンとなり、前置増幅器A1に対して検出回路11Bと飽和阻
止回路12Bが接続されて負帰還ループが形成される。
この負帰還ループの形成によって前置増幅器A1は飽和に
達することが阻止される。
達することが阻止される。
この状態のとき VD:D点の電位 R18,R19：分圧回路を構成する抵抗器の抵抗値 が成立する。
次に電圧増幅器A2の電流制限動作が解除されると、電圧
増幅器A2の動作によって出力電圧V0は負方向に低下し、
元の電圧に戻ろうとする。
増幅器A2の動作によって出力電圧V0は負方向に低下し、
元の電圧に戻ろうとする。
この出力電圧V0の変化が帰還抵抗器６を通じて電圧増幅
器A2の反転入力端子に帰還されるからＢ点の電位VBが負
方向に低下し、元の共通電位0Vに戻る。
器A2の反転入力端子に帰還されるからＢ点の電位VBが負
方向に低下し、元の共通電位0Vに戻る。
このとき電圧増幅器A2の出力に発生するアンダーシュー
トV0Vは第５式で与えられる。
トV0Vは第５式で与えられる。
「考案の効果」 以上説明したように、この考案によれば電流制限回路が
動作し、その電流制限動作が解かれるとき発生するオー
バーシュート及びアンダーシュートを小さい電圧に抑制
することができるから、負荷の異常で負荷抵抗RLが変動
しても、負荷に供給する電源電圧に大きな尖頭値を持つ
オーバーシュート或はアンダーシュートが発生すること
がない。
動作し、その電流制限動作が解かれるとき発生するオー
バーシュート及びアンダーシュートを小さい電圧に抑制
することができるから、負荷の異常で負荷抵抗RLが変動
しても、負荷に供給する電源電圧に大きな尖頭値を持つ
オーバーシュート或はアンダーシュートが発生すること
がない。
よって負荷として例えば半導体集積回路のように過電圧
に対して弱い素子を用いた装置が接続されていても負荷
の破損を回避することができ、全体として信頼性の高い
装置を構成することができる。
に対して弱い素子を用いた装置が接続されていても負荷
の破損を回避することができ、全体として信頼性の高い
装置を構成することができる。
尚上述では電流制限回路の一例として出力トランジスタ
を流れる電流を抵抗器で検出し、その検出信号でトラン
ジスタをオンにさせ、このトランジスタで出力トランジ
スタを流れる電流を制限する型式の電流制限回路を例示
したが、この考案はこの型式の電流制限回路に適用する
だけでなく、他の各種の型式の電流制限回路にも適用で
きることは容易に理解できよう。
を流れる電流を抵抗器で検出し、その検出信号でトラン
ジスタをオンにさせ、このトランジスタで出力トランジ
スタを流れる電流を制限する型式の電流制限回路を例示
したが、この考案はこの型式の電流制限回路に適用する
だけでなく、他の各種の型式の電流制限回路にも適用で
きることは容易に理解できよう。
また上述では検出回路と飽和阻止回路を正極用と負極用
に二組設けた例を説明したが、出力電圧を一方の極性だ
けに限って使う場合には、その出力電圧の極性に対応し
て検出回路と飽和阻止回路を一組設ければよいことも容
易に理解できよう。
に二組設けた例を説明したが、出力電圧を一方の極性だ
けに限って使う場合には、その出力電圧の極性に対応し
て検出回路と飽和阻止回路を一組設ければよいことも容
易に理解できよう。
第１図はこの考案の一実施例を示す接続図、第２図は従
来の技術を説明するための接続図、第３図は電流制限回
路の具体的な一例を説明するための接続図、第４図及び
第５図は従来の技術の不都合を説明するための波形図で
ある。 1:電圧源、A1：前置増幅器、A2：電流制限回路を内蔵し
た電圧増幅器、7:帰還回路、11:検出回路、12:飽和阻止
回路
来の技術を説明するための接続図、第３図は電流制限回
路の具体的な一例を説明するための接続図、第４図及び
第５図は従来の技術の不都合を説明するための波形図で
ある。 1:電圧源、A1：前置増幅器、A2：電流制限回路を内蔵し
た電圧増幅器、7:帰還回路、11:検出回路、12:飽和阻止
回路
Claims (1)
- 【請求項１】差動入力型の演算増幅器によって構成さ
れ、一方の入力端子に負荷に与えるべき一定電圧の基準
となる一定の直流電圧が与えられる前置増幅器と、この
前置増幅器の後段に接続されて出力段に電流制限回路が
付加された電圧増幅器と、この電圧増幅器の出力電圧を
上記前置増幅器の他方の入力端子に帰還する帰還回路と
から成る電流制限回路付電圧増幅回路において、 上記電圧増幅器に入力される電圧と予め設定した設定電
圧とを比較し、入力電圧が設定電圧を越えたことにより
電流制限回路が動作したことを検出する検出回路と、こ
の検出回路が電流制限動作を検出している状態において
スイッチ用ダイオードをオンに制御し上記前置増幅器に
負帰還ループを形成し、上記前置増幅器が飽和すること
を阻止する飽和阻止回路とを設けて成る電流制限回路付
電圧増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13565688U JPH0635538Y2 (ja) | 1988-10-17 | 1988-10-17 | 電流制限回路付電圧増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13565688U JPH0635538Y2 (ja) | 1988-10-17 | 1988-10-17 | 電流制限回路付電圧増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0255719U JPH0255719U (ja) | 1990-04-23 |
| JPH0635538Y2 true JPH0635538Y2 (ja) | 1994-09-14 |
Family
ID=31395479
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13565688U Expired - Lifetime JPH0635538Y2 (ja) | 1988-10-17 | 1988-10-17 | 電流制限回路付電圧増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0635538Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5559905B1 (ja) * | 2013-04-24 | 2014-07-23 | 株式会社エーディーシー | 電子回路 |
-
1988
- 1988-10-17 JP JP13565688U patent/JPH0635538Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0255719U (ja) | 1990-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4453172B2 (ja) | 電源装置及び電源システム | |
| JPH0991048A (ja) | 直流安定化電源回路 | |
| US12580483B2 (en) | Three output DC voltage supply with short circuit protection | |
| US6218816B1 (en) | Power supply with control circuit for short circuit detection and excess current protection | |
| JPH0635538Y2 (ja) | 電流制限回路付電圧増幅回路 | |
| JP2003216251A (ja) | 直流安定化電源装置 | |
| US6611436B2 (en) | Switching power supply unit having a regulator circuit and electronic apparatus using the same | |
| JP3827053B2 (ja) | 電流制限回路つき定電圧回路 | |
| GB2045565A (en) | Protecting amplifier load against accidental short-circuits | |
| JPH01158515A (ja) | 直列電圧レギュレータ | |
| JP2001161068A (ja) | 供給電力制限機能付きｄｃ−ｄｃコンバータ | |
| JP5331515B2 (ja) | 安定化電源回路 | |
| JPH0650014Y2 (ja) | 直列制御形電圧安定化器 | |
| JP2617123B2 (ja) | 安定化直流電源回路 | |
| JP3114251B2 (ja) | 電源回路 | |
| JPS58194417A (ja) | ダイオ−ド | |
| JPH08292816A (ja) | 直流安定化電源 | |
| JP2811904B2 (ja) | 電源保護装置 | |
| JP2555789Y2 (ja) | 定電圧電源回路 | |
| JPH05146143A (ja) | 突入電流防止回路 | |
| JPH05284733A (ja) | レギュレータの過電流保護回路 | |
| JP3815396B2 (ja) | 過電圧保護機能付シリーズ型直流定電圧回路 | |
| JPS5937854Y2 (ja) | 定電圧電源回路 | |
| JPH0751622Y2 (ja) | 定電圧装置の電流制限回路 | |
| SU1700548A1 (ru) | Стабилизатор напр жени посто нного тока |